CN114464656A - 显示面板、制作方法及显示装置 - Google Patents
显示面板、制作方法及显示装置 Download PDFInfo
- Publication number
- CN114464656A CN114464656A CN202210088112.1A CN202210088112A CN114464656A CN 114464656 A CN114464656 A CN 114464656A CN 202210088112 A CN202210088112 A CN 202210088112A CN 114464656 A CN114464656 A CN 114464656A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- metal
- metal layer
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 618
- 229910052751 metal Inorganic materials 0.000 claims abstract description 143
- 239000002184 metal Substances 0.000 claims abstract description 143
- 238000009413 insulation Methods 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 239000011229 interlayer Substances 0.000 claims abstract description 34
- 238000000151 deposition Methods 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052755 nonmetal Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 101150004367 Il4i1 gene Proteins 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开一种显示面板、制作方法及显示装置。显示面板包括：基板；有源层，设于基板上；栅极绝缘组合，设于有源层上；层间介电层，设于栅极绝缘组合上，设第一过孔穿透栅极绝缘组合暴露有源层；第一金属层，设于层间介电层上，沉积第一过孔中；第一平坦层，覆盖第一金属层和层间介电层，设第二过孔暴露第一金属层；第二金属层，设于第一平坦层上，沉积第二过孔中；电极绝缘组合，设于第二金属层上；第二平坦层，设于电极绝缘组合上，设第三过孔穿透电极绝缘组合暴露第二金属层；像素阳极层，设于第二平坦层上，沉积第三过孔中。本申请通过直接开孔连接像素阳极层与第二金属层，规避了像素阳极层与电极走线连接而接触阻抗变大的问题。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种显示面板、制作方法及显示装置。
背景技术
目前更大的屏占比已成为未来发展趋势之一，即全面屏技术；实现全面屏，屏下摄像头技术为其关键因素之一，下面简称CUP(Camera under Panel，屏下摄像头)技术。目前其主流技术为使用透明PI(有机材料，柔性面板衬底)加透明电极走线来提高光透过率，使成像效果达到最优化；通过透明电极走线实现AA(Active Area，可操作区)区TFT(ThinFilm Transistor，薄膜晶体管)驱动CUP区域像素；其缺点为AA区阳极Anode(像素阳极层)与下方SD(Source/Drain)金属间通过2层透明电极ITO(Indium Tin Oxide，氧化铟锡)来进行连接(Fig1)，由于ITO金属本身不稳定且电阻值较大，会使Anode与SD间接触阻抗变大而影响EL发光效率及显示效果。
发明内容
本申请实施例提供一种显示面板、制作方法及显示装置，通过在第二平坦层及电极绝缘组合直接开孔连接像素阳极层与第二金属层，从而规避了Anode与ITO连接而接触阻抗变大的问题。
第一方面，本申请实施例提供一种显示面板，包括：
基板；
有源层，设于所述基板上；
栅极绝缘组合，设于所述有源层和所述基板上；
层间介电层，设于所述栅极绝缘组合上，所述层间介电层设有第一过孔，且所述第一过孔穿透所述栅极绝缘组合暴露所述有源层的一部分；
第一金属层，设于所述层间介电层上，且所述第一金属层沉积在所述第一过孔中与所述有源层接触；
第一平坦层，所述第一平坦层覆盖所述第一金属层和所述层间介电层，所述第一平坦层设有第二过孔，且所述第二过孔暴露所述第一金属层的一部分；
第二金属层，设于所述第一平坦层上，且所述第二金属层沉积在所述第二过孔中与所述第一金属层接触；
电极绝缘组合，设于所述第二金属层和所述第一平坦层上；
第二平坦层，设于所述电极绝缘组合上，所述第二平坦层设有第三过孔，且所述第三过孔穿透所述电极绝缘组合暴露所述第二金属层的一部分；
像素阳极层，设于所述第二平坦层上，且所述像素阳极层沉积在所述第三过孔中与所述第二金属层接触。
在一些实施例中，所述栅极绝缘组合包括：
第一栅极绝缘层，所述第一栅极绝缘层覆盖所述有源层和所述基板；
第一栅极层，设于所述第一栅极绝缘层上；
第二栅极绝缘层，所述第二栅极绝缘层覆盖所述第一栅极层和所述第一栅极绝缘层；
第二栅极层，设于所述第一栅极绝缘层上；
所述层间介电层覆盖所述第二栅极层和所述第二栅极绝缘层，所述第一过孔穿透所述第一栅极绝缘层和所述第二栅极绝缘层暴露所述有源层的一部分。
在一些实施例中，所述有源层包括沟道区和设于所述沟道区两侧的导体区，所述第一栅极层与所述沟道区相对设置，所述第一金属层与所述两侧的导体区接触。
在一些实施例中，所述电极绝缘组合包括：
第一电极绝缘层，所述第一电极绝缘层覆盖所述第二金属层和所述第一平坦层上；
第一电极层，设于所述第一电极绝缘层上；
第二电极绝缘层，所述第二电极绝缘层覆盖所述第一电极层和所述第一电极绝缘层，所述第二电极绝缘层设有第四过孔，且所述第四过孔穿透所述第一电极层和所述第一电极绝缘层暴露所述第二金属层的一部分；
第二电极层，设于所述第一电极绝缘层上，且所述第二电极层沉积在所述第四过孔中与所述第二金属层接触；
所述第二平坦层覆盖所述第二电极层和所述第二电极绝缘层，所述第三过孔穿透所述第一电极绝缘层和所述第二电极绝缘层暴露所述第二金属层的一部分。
在一些实施例中，所述显示面板还包括：
像素定义层，所述像素定义层覆盖所述第二平坦层和所述像素阳极层，所述像素定义层设有第五过孔，且所述第五过孔暴露所述像素阳极层的一部分；
支撑层，设于所述像素定义层上。
在一些实施例中，所述基板包括：
衬底层；
缓冲层，设于所述衬底层上，所述有源层和所述栅极绝缘组合设于所述缓冲层上。
第二方面，本申请提供一种显示面板制作方法，包括：
提供基板，在所述基板上制备有源层；
在所述基板和所述有源层上制备栅极绝缘组合；
在所述栅极绝缘组合上沉积层间介电层，并在所述层间介电层上蚀刻出第一过孔，所述第一过孔穿透所述栅极绝缘组合暴露所述有源层的一部分；
在所述层间介电层上沉积第一金属层，且所述第一金属层沉积在所述第一过孔中与所述有源层接触；
在所述第一金属层和所述层间介电层上沉积第一平坦层，并在所述第一平坦层上蚀刻出第二过孔，所述第二过孔暴露所述第一金属层的一部分；
在所述第一平坦层上沉积第二金属层，且所述第二金属层沉积在所述第二过孔中与所述第一金属层接触；
在所述第二金属层和所述第一平坦层上制备电极绝缘组合；
在所述电极绝缘组合上沉积第二平坦层，并在所述第二平坦层上蚀刻出第三过孔，所述第三过孔穿透所述电极绝缘组合暴露所述第二金属层的一部分；
在所述第二平坦层上沉积像素阳极层，且所述像素阳极层沉积在所述第三过孔中与所述第二金属层接触。
在一个实施例中，所述在所述第二金属层和所述第一平坦层上制备电极绝缘组合包括：
在所述第二金属层和所述第一平坦层上沉积第一电极绝缘层；
在所述第一电极绝缘层上沉积第一电极层；
在所述第一电极层和所述第一电极绝缘层上沉积第二电极绝缘层，并在所述第二电极绝缘层上蚀刻出第四过孔，所述第四过孔穿透所述第一电极层和所述第一电极绝缘层暴露所述第二金属层的一部分；
在所述第二电极绝缘层上沉积第二电极层，所述第二电极层沉积在所述第四过孔中与所述第二金属层接触。
在一个实施例中，还包括：
在所述第二平坦层和所述像素阳极层上沉积像素定义层，并在所述像素定义层上蚀刻出第五过孔，所述第五过孔暴露所述像素阳极层的一部分；
在所述像素定义层上制备支撑层。
在一个实施例中，所述在所述基板和所述有源层上制备栅极绝缘组合包括：
在所述有源层和所述基板上沉积第一栅极绝缘层；
在所述第一栅极绝缘层上沉积金属作为第一栅极层，并蚀刻出图形；
在所述第一栅极层和所述第一栅极绝缘层上沉积第二栅极绝缘层；
在所述第一栅极绝缘层上沉积金属作为第二栅极层，并蚀刻出图形。
第三方面，本申请提供一种显示装置，所述显示装置包括上述任意一项所述的显示面板。
本申请实施例提供的显示面板、制作方法及显示装置，通过在第二平坦层及电极绝缘组合直接开孔连接像素阳极层与第二金属层，从而规避了Anode与ITO连接而接触阻抗变大的问题。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1是本申请一实施例中显示面板的结构截面示意图；
图2是本申请另一实施例中显示面板的结构截面示意图；
图3是本申请另一实施例中显示面板的结构截面示意图；
图4是本申请另一实施例中显示面板的结构截面示意图；
图5是本申请另一实施例中显示面板的结构截面示意图。
附图标号：
1、基板；11、衬底层；12、缓冲层；2、有源层；21、沟道区；22、导体区；3、栅极绝缘组合；31、第一栅极绝缘层；32、第一栅极层；33、第二栅极绝缘层；34、第二栅极层；4、层间介电层；41、第一过孔；5、第一金属层；6、第一平坦层；61、第二过孔；7、第二金属层；8、电极绝缘组合；81、第一电极绝缘层；82、第一电极层；83、第二电极绝缘层；831、第四过孔；84第二电极层；9、第二平坦层；91、第三过孔；10、像素阳极层；11、像素定义层；111、第五过孔；12、支撑层。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参阅图1，本申请实施例提供一种显示面板，显示面板依次包括基板1、有源层2、栅极绝缘组合3、层间介电层4、第一金属层5、第一平坦层6、第二金属层7、电极绝缘组合8、第二平坦层9以及像素阳极层10。
有源层2设于基板1上，但有源层2仅占据基板1的部分区域，因此在有源层2远离基板1的一侧制备栅极绝缘组合3，栅极绝缘组合3同时覆盖基板1和有源层2两者。其中，栅极绝缘组合3至少包括一个栅极层和一个栅极绝缘层。
层间介电层4设于栅极绝缘组合3上，因此在栅极绝缘组合3远离基板1的一侧沉积层间介电层4(Inter-layer Dielectric，ILD)，为了进行数据通讯以及驱动，需要将有源层2与外部联通，因此层间介电层4设有第一过孔41，第一过孔41穿透栅极绝缘组合3暴露有源层2的一部分，以便有源层2与其它金属电极联通。第一金属层5(SD1)设于层间介电层4上，因此在层间介电层4远离基板1的一侧沉积第一金属层5，同时第一金属层5沉积在第一过孔41中与有源层2接触，第一金属层5为TFT器件Source Drain金属层，制作data line，VddLine及STV信号走线。
第一金属层5仅占据层间介电层4的部分区域，因此在第一金属层5和层间介电层4远离基板1的一侧沉积第一平坦层6(Planarization Layer 1，PLN1)，第一平坦层6同时覆盖第一金属层5和层间介电层4两者，第一平坦层6为SD1和SD2之间介质层，将SD1表面平坦化。此外，为了进行数据通讯以及驱动，需要将第一金属层5与外部联通，因此第一平坦层6设有第二过孔61，第二过孔61暴露第一金属层5的一部分，以便第一金属层5与其它金属电极联通。
第二金属层7(SD2)设于第一平坦层6上，因此在第一平坦层6远离基板1的一侧沉积第二金属层7，同时第二金属层7沉积在第二过孔61中与第一金属层5接触，第二金属层7将Vdd做成网面结构，使均一性更好。第二金属层7通过第二过孔61与第一金属层5电性连接，形成双层走线结构，第一金属层5和第二金属层7中任意一个金属层断裂后，另一金属层仍然可以保持信号传输，降低了信号走线因长期弯折而断裂造成的信号无法传输的风险，提高显示面板的良率。
第二金属层7仅占据第一平坦层6的部分区域，因此在第二金属层7远离基板1的一侧制备电极绝缘组合8，电极绝缘组合8同时覆盖第二金属层7和第一平坦层6两者。电极绝缘组合8至少包含一个电极层和电极绝缘层。
第二平坦层9(Planarization Layer 2，PLN2)设于电极绝缘组合8上，因此在电极绝缘组合8远离基板1的一侧沉积第二平坦层9，第二平坦层9为SD2和Anode之间介质层，将SD2表面平坦化。此外，为了进行数据通讯以及驱动，需要将第二金属层7与外部联通，第二平坦层9设有第三过孔91，且第三过孔91穿透电极绝缘组合8暴露第二金属层7的一部分，以便第二金属层7与其它金属电极联通。像素阳极层10(Anode)设于所述第二平坦层9上，因此在第二平坦层9上沉积像素阳极层10，像素阳极层10沉积在第三过孔91中与第二金属层7接触，像素阳极层10制作阳极走线，像素阳极层10通过第三过孔91与第二金属层7接触，使得驱动信号联通。
本实施例中通过在第二平坦层9及电极绝缘组合8直接开孔连接像素阳极层10与第二金属层7，从而规避了Anode与ITO连接而接触阻抗变大的问题，在不影响透明电极走线的前提下提高了发光效率。其中，可以通过增加SD2 Pad面积以便于搭接像素阳极层10。
在一个实施例中，栅极绝缘组合3包括第一栅极绝缘层31(Gate Insulator 1，GI1)、第一栅极层32(Gate Metal 1，GE1)、第二栅极绝缘层33(Gate Insulator 2，GI2)以及第二栅极层34(Gate Metal 2，GE2)。第一栅极层32为用于TFT器件开关的栅极，同时为Scan及EM信号走线，第二栅极层34与第一栅极层32相对设置形成电容，同时为Vi信号走线。
其中，由于有源层2仅占据基板1的部分区域，因此在有源层2远离基板1的一侧制备第一栅极绝缘层31，第一栅极绝缘层31同时覆盖基板1和有源层2两者。在第一栅极绝缘层31上沉积一层金属作为第一栅极层32，并蚀刻出图形。
第一栅极层32仅占据第一栅极绝缘层31的部分区域，因此在第一栅极层32远离基板1的一侧制备第二栅极绝缘层33，第二栅极绝缘层33同时覆盖第一栅极绝缘层31和第一栅极层32两者。在第二栅极绝缘层33上沉积一层金属作为第二栅极层34，并蚀刻出图形。
第二栅极层34仅占据第二栅极绝缘层33的部分区域，因此在第二栅极层34远离基板1的一侧制备层间介电层4，层间介电层4同时覆盖第二栅极绝缘层33和第二栅极层34两者。层间介电层4上的第一过孔41穿透第一栅极绝缘层31和第二栅极绝缘层33暴露有源层2的一部分，以便有源层2与第一金属层5联通。
在一个实施例中，有源层2包括沟道区21和设于沟道区21两侧的导体区22，第一栅极层32与沟道区21相对设置，第二栅极层34与第一栅极层32相对设置，因此，沟道区21、第一栅极层32以及第二栅极层34依次相对设置。两侧的导体区22上方均设有第一过孔41，第一金属层5沉积在第一过孔41中分别与两侧的导体区22接触，以实现信号传输。
在一个实施例中，电极绝缘组合8包括第一电极绝缘层81(PV1)、第一电极层82(ITO1)、第二电极绝缘层83(PV2)以及第二电极层84(ITO2)。第一电极绝缘层81为第二金属层7与第一电极层82之间绝缘层，第二电极绝缘层83为第一电极层82与第二电极层84之间绝缘层，第一电极绝缘层81和第二电极绝缘层83可以是非金属膜或者有机膜，包括但不限于PMDS、PEN、PI、PEI、PET、PPS材料中一种，但由于有机膜会降低可见光的透过率，因此通常采用高透过率的非金属膜层来制作第一电极绝缘层81。第一电极层82和第二电极层84为透明电极，用作CUP区走线，透明电极材料可使用ITO、IGZO、IZO、IGZTO中任一种，本实施例不作具体限定。
第二金属层7仅占据第一平坦层6的部分区域，因此在第二金属层7远离基板1的一侧沉积第一电极绝缘层81，第一电极绝缘层81同时覆盖第二金属层7和第一平坦层6两者。如图2所示，在第一电极绝缘层81上沉积第一电极层82，同样地，如图3所示，由于第一电极层82仅占据第一电极绝缘层81的部分区域，因此在第一电极层82远离基板1的一侧沉积第二电极绝缘层83，第二电极绝缘层83同时覆盖第一电极层82和第一电极绝缘层81两者。之后通过曝光加刻蚀技术使第二电极绝缘层83上的第四过孔831将第一电极绝缘层81和第一电极层82刻穿，第四过孔831暴露第二金属层7的一部分，即第一电极绝缘层81无需做图案设计，可利用后制程第二电极绝缘层83来制作第四过孔831，从而达到省光照的目的。如图4所示，在第二电极绝缘层83上沉积第二电极层84，第二电极层84沉积在第四过孔831中，第二电极层84同时与第二金属层7和第一电极层82接触，也就是第四过孔831用于连接第二金属层7与透明电极第一电极层82及第二电极层84。
此外，如图5所示，第二平坦层9设于电极绝缘组合8上，即第二平坦层9设于第二电极层84上，由于第二电极层84仅占据第二电极绝缘层83的一部分，因此在第二电极层84远离基板1的一侧沉积第二平坦层9，第二平坦层9同时覆盖第二电极层84和第二电极绝缘层83两者。第二平坦层9设有第三过孔91，且第三过孔91穿透第一电极绝缘层81和第二电极绝缘层83暴露第二金属层7的一部分，像素阳极层10沉积在第三过孔91中与第二金属层7联通。
本实施例中，不需要在第一电极绝缘层81时开孔，而是直接在第二电极绝缘层83上开设第四过孔831穿透第一电极层82和第一电极绝缘层81，以实现第二金属层7与第一电极层82及第二电极层84的连接，精简工艺步骤，提升生产节拍。同时在第二电极绝缘层83上开设第三过孔91穿透第一电极绝缘层81和第二电极绝缘层83，以实现第二金属层7与像素阳极层10的连接。其中，第三过孔91与第四过孔831之间互不干扰，同时为了实现第二电极绝缘层83上开设两个过孔均与第二金属层7联通，第二金属层7的面积可以根据需要增加。
在一个实施例中，显示面板还包括像素定义层11(Pixel Define Layer，PDL)和支撑层12(Photo Spacer，PS)。由于像素阳极层10仅占据第二平坦层9的部分区域，因此在像素阳极层10远离基板1的一侧沉积像素定义层11，第二电极绝缘层83同时覆盖像素阳极层10和第二平坦层9两者。此外，在像素定义层11上蚀刻出第五过孔111，第五过孔111暴露像素阳极层10的一部分，以便像素阳极层10与其它电极连接。像素定义层11上还设置有支撑层12，支撑层12由像素定义层11的保留区域图案化形成。此外，使用Halftone工艺可一层实现像素定义层11及支撑层12的制作.
在一个实施例中，基板1包括衬底层11和缓冲层12(Buffer)，衬底层11为柔性面板衬底，可以为有机材料PI(Polyimide，聚酰亚胺)等，本实施例不作具体限定。缓冲层12设于衬底层11上，有源层2和栅极绝缘组合3设于缓冲层12上。
本实施例中通过在第二平坦层9及电极绝缘组合8直接开孔连接像素阳极层10与第二金属层7，从而规避了Anode与ITO连接而接触阻抗变大的问题，在不影响透明电极走线的前提下提高了发光效率。此外，不需要在第一电极绝缘层81时开孔，而是直接在第二电极绝缘层83上开设第四过孔831穿透第一电极层82和第一电极绝缘层81，以实现第二金属层7与第一电极层82及第二电极层84的连接，精简工艺步骤，提升生产节拍。
请参阅图1至图5，本申请实施例提供一种显示面板制作方法，该方法包括：
提供基板1，在所述基板1上制备有源层2；
在所述基板1和所述有源层2上制备栅极绝缘组合3；
在所述栅极绝缘组合3上沉积层间介电层4，并在所述层间介电层4上蚀刻出第一过孔41，所述第一过孔41穿透所述栅极绝缘组合3暴露所述有源层2的一部分；
在所述层间介电层4上沉积第一金属层5，且所述第一金属层5沉积在所述第一过孔41中与所述有源层2接触；
在所述第一金属层5和所述层间介电层4上沉积第一平坦层6，并在所述第一平坦层6上蚀刻出第二过孔61，所述第二过孔61暴露所述第一金属层5的一部分；
在所述第一平坦层6上沉积第二金属层7，且所述第二金属层7沉积在所述第二过孔61中与所述第一金属层5接触；
在所述第二金属层7和所述第一平坦层6上制备电极绝缘组合8；
在所述电极绝缘组合8上沉积第二平坦层9，并在所述第二平坦层9上蚀刻出第三过孔91，所述第三过孔91穿透所述电极绝缘组合8暴露所述第二金属层7的一部分；
在所述第二平坦层9上沉积像素阳极层10，且所述像素阳极层10沉积在所述第三过孔91中与所述第二金属层7接触。
在一个实施例中，所述在所述第二金属层7和所述第一平坦层6上制备电极绝缘组合8包括：
在所述第二金属层7和所述第一平坦层6上沉积第一电极绝缘层81；
在所述第一电极绝缘层81上沉积第一电极层82；
在所述第一电极层82和所述第一电极绝缘层81上沉积第二电极绝缘层83，并在所述第二电极绝缘层83上蚀刻出第四过孔831，所述第四过孔831穿透所述第一电极层82和所述第一电极绝缘层81暴露所述第二金属层7的一部分；
在所述第二电极绝缘层83上沉积第二电极层84，所述第二电极层84沉积在所述第四过孔831中与所述第二金属层7接触。
在一个实施例中，还包括：
在所述第二平坦层9和所述像素阳极层10上沉积像素定义层11，并在所述像素定义层11上蚀刻出第五过孔111，所述第五过孔111暴露所述像素阳极层10的一部分；
在所述像素定义层11上制备支撑层12。
在一个实施例中，所述在所述基板1和所述有源层2上制备栅极绝缘组合3包括：
在所述有源层2和所述基板1上沉积第一栅极绝缘层31；
在所述第一栅极绝缘层31上沉积金属作为第一栅极层32，并蚀刻出图形；
在所述第一栅极层32和所述第一栅极绝缘层31上沉积第二栅极绝缘层33；
在所述第一栅极绝缘层31上沉积金属作为第二栅极层34，并蚀刻出图形。
本申请实施例提供一种显示装置，所述显示装置包括上述任意实施例所述的显示面板。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上对本申请实施例所提供的一种显示面板、制作方法及显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种显示面板，其特征在于，包括：
基板；
有源层，设于所述基板上；
栅极绝缘组合，设于所述有源层和所述基板上；
层间介电层，设于所述栅极绝缘组合上，所述层间介电层设有第一过孔，且所述第一过孔穿透所述栅极绝缘组合暴露所述有源层的一部分；
第一金属层，设于所述层间介电层上，且所述第一金属层沉积在所述第一过孔中与所述有源层接触；
第一平坦层，所述第一平坦层覆盖所述第一金属层和所述层间介电层，所述第一平坦层设有第二过孔，且所述第二过孔暴露所述第一金属层的一部分；
第二金属层，设于所述第一平坦层上，且所述第二金属层沉积在所述第二过孔中与所述第一金属层接触；
电极绝缘组合，设于所述第二金属层和所述第一平坦层上；
第二平坦层，设于所述电极绝缘组合上，所述第二平坦层设有第三过孔，且所述第三过孔穿透所述电极绝缘组合暴露所述第二金属层的一部分；
像素阳极层，设于所述第二平坦层上，且所述像素阳极层沉积在所述第三过孔中与所述第二金属层接触。
2.如权利要求1所述的显示面板，其特征在于，所述栅极绝缘组合包括：
第一栅极绝缘层，所述第一栅极绝缘层覆盖所述有源层和所述基板；
第一栅极层，设于所述第一栅极绝缘层上；
第二栅极绝缘层，所述第二栅极绝缘层覆盖所述第一栅极层和所述第一栅极绝缘层；
第二栅极层，设于所述第一栅极绝缘层上；
所述层间介电层覆盖所述第二栅极层和所述第二栅极绝缘层，所述第一过孔穿透所述第一栅极绝缘层和所述第二栅极绝缘层暴露所述有源层的一部分。
3.如权利要求2所述的显示面板，其特征在于，所述有源层包括沟道区和设于所述沟道区两侧的导体区，所述第一栅极层与所述沟道区相对设置，所述第一金属层与所述两侧的导体区接触。
4.如权利要求1所述的显示面板，其特征在于，所述电极绝缘组合包括：
第一电极绝缘层，所述第一电极绝缘层覆盖所述第二金属层和所述第一平坦层上；
第一电极层，设于所述第一电极绝缘层上；
第二电极绝缘层，所述第二电极绝缘层覆盖所述第一电极层和所述第一电极绝缘层，所述第二电极绝缘层设有第四过孔，且所述第四过孔穿透所述第一电极层和所述第一电极绝缘层暴露所述第二金属层的一部分；
第二电极层，设于所述第一电极绝缘层上，且所述第二电极层沉积在所述第四过孔中与所述第二金属层接触；
所述第二平坦层覆盖所述第二电极层和所述第二电极绝缘层，所述第三过孔穿透所述第一电极绝缘层和所述第二电极绝缘层暴露所述第二金属层的一部分。
5.如权利要求1所述的显示面板，其特征在于，所述显示面板还包括：
像素定义层，所述像素定义层覆盖所述第二平坦层和所述像素阳极层，所述像素定义层设有第五过孔，且所述第五过孔暴露所述像素阳极层的一部分；
支撑层，设于所述像素定义层上。
6.如权利要求1所述的显示面板，其特征在于，所述基板包括：
衬底层；
缓冲层，设于所述衬底层上，所述有源层和所述栅极绝缘组合设于所述缓冲层上。
7.一种显示面板制作方法，其特征在于，包括：
提供基板，在所述基板上制备有源层；
在所述基板和所述有源层上制备栅极绝缘组合；
在所述栅极绝缘组合上沉积层间介电层，并在所述层间介电层上蚀刻出第一过孔，所述第一过孔穿透所述栅极绝缘组合暴露所述有源层的一部分；
在所述层间介电层上沉积第一金属层，且所述第一金属层沉积在所述第一过孔中与所述有源层接触；
在所述第一金属层和所述层间介电层上沉积第一平坦层，并在所述第一平坦层上蚀刻出第二过孔，所述第二过孔暴露所述第一金属层的一部分；
在所述第一平坦层上沉积第二金属层，且所述第二金属层沉积在所述第二过孔中与所述第一金属层接触；
在所述第二金属层和所述第一平坦层上制备电极绝缘组合；
在所述电极绝缘组合上沉积第二平坦层，并在所述第二平坦层上蚀刻出第三过孔，所述第三过孔穿透所述电极绝缘组合暴露所述第二金属层的一部分；
在所述第二平坦层上沉积像素阳极层，且所述像素阳极层沉积在所述第三过孔中与所述第二金属层接触。
8.如权利要求7所述的显示面板制作方法，其特征在于，所述在所述第二金属层和所述第一平坦层上制备电极绝缘组合包括：
在所述第二金属层和所述第一平坦层上沉积第一电极绝缘层；
在所述第一电极绝缘层上沉积第一电极层；
在所述第一电极层和所述第一电极绝缘层上沉积第二电极绝缘层，并在所述第二电极绝缘层上蚀刻出第四过孔，所述第四过孔穿透所述第一电极层和所述第一电极绝缘层暴露所述第二金属层的一部分；
在所述第二电极绝缘层上沉积第二电极层，所述第二电极层沉积在所述第四过孔中与所述第二金属层接触。
9.如权利要求7所述的显示面板制作方法，其特征在于，还包括：
在所述第二平坦层和所述像素阳极层上沉积像素定义层，并在所述像素定义层上蚀刻出第五过孔，所述第五过孔暴露所述像素阳极层的一部分；
在所述像素定义层上制备支撑层。
10.一种显示装置，其特征在于，所述显示装置包括如权利要求1-6任意一项所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210088112.1A CN114464656B (zh) | 2022-01-25 | 2022-01-25 | 显示面板、制作方法及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210088112.1A CN114464656B (zh) | 2022-01-25 | 2022-01-25 | 显示面板、制作方法及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114464656A true CN114464656A (zh) | 2022-05-10 |
| CN114464656B CN114464656B (zh) | 2024-08-06 |
Family
ID=81411675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210088112.1A Active CN114464656B (zh) | 2022-01-25 | 2022-01-25 | 显示面板、制作方法及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114464656B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023226138A1 (zh) * | 2022-05-25 | 2023-11-30 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106125412A (zh) * | 2016-08-31 | 2016-11-16 | 武汉华星光电技术有限公司 | 液晶显示面板 |
| CN109300915A (zh) * | 2018-09-30 | 2019-02-01 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN110335962A (zh) * | 2019-06-20 | 2019-10-15 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板 |
| CN112310122A (zh) * | 2020-10-23 | 2021-02-02 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| WO2021114474A1 (zh) * | 2019-12-12 | 2021-06-17 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
-
2022
- 2022-01-25 CN CN202210088112.1A patent/CN114464656B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106125412A (zh) * | 2016-08-31 | 2016-11-16 | 武汉华星光电技术有限公司 | 液晶显示面板 |
| CN109300915A (zh) * | 2018-09-30 | 2019-02-01 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN110335962A (zh) * | 2019-06-20 | 2019-10-15 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板 |
| WO2021114474A1 (zh) * | 2019-12-12 | 2021-06-17 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
| CN112310122A (zh) * | 2020-10-23 | 2021-02-02 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023226138A1 (zh) * | 2022-05-25 | 2023-11-30 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114464656B (zh) | 2024-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111768700B (zh) | 显示面板及显示装置 | |
| US10770531B2 (en) | Organic light emitting unit, method for manufacturing thereof and display panel | |
| US10276607B2 (en) | Display panel, manufacturing method thereof and display device | |
| US11374074B2 (en) | Display panel, display apparatus, and method of fabricating the display panel | |
| US11665940B2 (en) | Display substrate for avoiding breaks and preparation method thereof, bonding method of display panel and display apparatus | |
| US11374033B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| US20220310740A1 (en) | Oled display panel and manufacturing method thereof | |
| US11937469B2 (en) | Organic light-emitting display integrating antenna trace and manufacturing method thereof | |
| CN107785404B (zh) | 显示背板及其制作方法、显示面板和显示装置 | |
| US9129868B2 (en) | Mask level reduction for MOFET | |
| US20200067000A1 (en) | Flexible display device and manufacturing method thereof | |
| US11043545B2 (en) | Display substrate, fabricating method thereof, and display device | |
| US20220059639A1 (en) | Display Substrate and Manufacturing Method Thereof, and Display Apparatus | |
| CN112420784A (zh) | 一种阵列基板及其制备方法与显示面板 | |
| US9230995B2 (en) | Array substrate, manufacturing method thereof and display device | |
| CN111063695A (zh) | 显示面板及其制备方法 | |
| CN101488479B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN114464656B (zh) | 显示面板、制作方法及显示装置 | |
| CN112882596B (zh) | 显示面板及触控显示装置 | |
| US20060012742A1 (en) | Driving device for active matrix organic light emitting diode display and manufacturing method thereof | |
| WO2022056789A1 (zh) | 一种显示面板及显示装置 | |
| US11705464B1 (en) | Display panel and display device | |
| CN111864113B (zh) | 显示背板及其制作方法和显示面板 | |
| US20240222398A1 (en) | Array substrate and method for manufacturing the same | |
| CN113258015B (zh) | 一种显示面板及其制备方法、显示设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |