TWI710122B - 畫素結構及其製造方法 - Google Patents

畫素結構及其製造方法 Download PDF

Info

Publication number
TWI710122B
TWI710122B TW108101844A TW108101844A TWI710122B TW I710122 B TWI710122 B TW I710122B TW 108101844 A TW108101844 A TW 108101844A TW 108101844 A TW108101844 A TW 108101844A TW I710122 B TWI710122 B TW I710122B
Authority
TW
Taiwan
Prior art keywords
insulating
pattern layer
layer
insulating pattern
contact window
Prior art date
Application number
TW108101844A
Other languages
English (en)
Other versions
TW202029481A (zh
Inventor
楊智鈞
曾文賢
白佳蕙
吳炘儒
胡又元
陳韋潔
李冠誼
吳冠賢
陳奕達
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW108101844A priority Critical patent/TWI710122B/zh
Priority to CN201910370833.XA priority patent/CN110098200B/zh
Publication of TW202029481A publication Critical patent/TW202029481A/zh
Application granted granted Critical
Publication of TWI710122B publication Critical patent/TWI710122B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements

Abstract

一種畫素結構，包括基板、主動元件、第一絕緣圖案層、第二絕緣圖案層以及畫素電極。主動元件設置於基板上。第一絕緣圖案層設置於主動元件上，且具有第一接觸窗。第二絕緣圖案層設置於第一絕緣圖案層上，且具有第二接觸窗。畫素電極設置於第二絕緣圖案層上，且透過第一接觸窗及第二接觸窗與主動元件的第一電極電性連接。於第一接觸窗處的第一絕緣圖案層的側壁與底面具有第一夾角α。於第二接觸窗處的第二絕緣圖案層的側壁與底面具有第二夾角β。第二夾角β小於第一夾角α。此外，上述畫素結構的製造方法也被提出。

Description

畫素結構及其製造方法
本發明是有關於一種畫素結構及其製造方法。
蝕刻技術常被應用於顯示面板及半導體相關產業，主要可分為濕式蝕刻(Wet Etching)與乾式蝕刻(Dry Etching)。一般而言，濕式蝕刻為等向性蝕刻，而乾式蝕刻為非等向性蝕刻。等向性蝕刻的製程時間較非等向性蝕刻的製程時間短。然而，利用等向性蝕刻圖案化一個下膜層後，被圖案化的下膜層與上膜層之間會出現明顯的底切(undercut)問題，進而影響顯示面板的顯示品質及/或電子元件的可靠度。因此，目前亟需一種能解決上述問題的技術方案。
本發明提供一種畫素結構，性能佳。
本發明提供一種畫素結構的製造方法，能製造出性能佳的畫素結構。
本發明的一種畫素結構，包括基板、主動元件、第一絕緣圖案層、第二絕緣圖案層以及畫素電極。主動元件設置於基板上。第一絕緣圖案層設置於主動元件上，且具有第一接觸窗。第一接觸窗重疊於主動元件的第一電極。第二絕緣圖案層設置於第一絕緣圖案層上，且具有第二接觸窗。第二接觸窗重疊於主動元件的第一電極。畫素電極設置於第二絕緣圖案層上，且透過第一接觸窗及第二接觸窗與主動元件的第一電極電性連接。於第一接觸窗處的第一絕緣圖案層具有側壁以及底面。第一絕緣圖案層的側壁與第一絕緣圖案層的底面具有第一夾角α。於第二接觸窗處的第二絕緣圖案層具有側壁以及底面。第二絕緣圖案層的側壁與第二絕緣圖案層的底面具有第二夾角β。第二夾角β小於第一夾角α。
本發明的一種畫素結構的製造方法，包括：於基板上形成主動元件；於主動元件上形成第一絕緣材料層；於第一絕緣材料層上形成第二絕緣材料層；利用半調式罩幕圖案化第二絕緣材料層，以形成第二絕緣層，其中第二絕緣層具有開口；以第二絕緣層為罩幕圖案化第一絕緣材料層，以形成第一絕緣圖案層和第二絕緣圖案層，其中第一絕緣圖案層具有第一接觸窗；第二絕緣圖案層具有第二接觸窗，第一接觸窗與第二接觸窗重疊於主動元件的第一電極；且第一絕緣圖案層具有側壁和底面，第一絕緣圖案層的側壁與第一絕緣圖案層的底面具有第一夾角α，第二絕緣圖案層具有側壁和底面，第二絕緣圖案層的側壁與第二絕緣圖案層的底面具有第二夾角β，而β<0.5α；以及形成畫素電極，透過第一接觸窗及第二 接觸窗與主動元件的第一電極電性連接。
本發明的一種畫素結構的製造方法，包括：於基板上形成主動元件；於主動元件上形成第一絕緣材料層；於第一絕緣材料層上形成第二絕緣材料層；圖案化第二絕緣材料層，並對第二絕緣材料層進行預烘烤製程，以形成第二絕緣層，其中第二絕緣層具有開口，開口重疊於主動元件的第一電極；以第二絕緣層為罩幕圖案化第一絕緣材料層，以形成第一絕緣圖案層，其中第一絕緣圖案層具有第一接觸窗，第一絕緣圖案層的第一接觸窗重疊於主動元件的第一電極，於第一接觸窗處之第一絕緣圖案層具有側壁；對第二絕緣層進行後烘烤製程，以形成第二絕緣圖案層，其中第二絕緣圖案層覆蓋第一絕緣圖案層的側壁，且第二絕緣圖案層具第二接觸窗；以及形成畫素電極，透過第二絕緣圖案層的第二接觸窗與主動元件的第一電極電性連接。
基於上述，本發明一實施例的畫素結構及其製造方法中，藉由第一絕緣圖案層的側壁與第一絕緣圖案層的底面具有第一夾角α，第二絕緣圖案層的側壁與第二絕緣圖案層的底面具有第二夾角β，而第二夾角β小於第一夾角α。本發明一實施例的畫素結構不易出現底切問題。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、20、30:畫素結構
10a、20a、30a:區域
100:基板
110:主動元件
112:閘極
113:閘絕緣層
114:半導體圖案
116:第一電極
116a:第一部分
116b:第二部分
116c:凸起部
116d、124d:頂面
118:第二電極
120:第一絕緣材料層
120a:第一絕緣材料層的一部分
124、126:第一絕緣圖案層
124a、126a:第一接觸窗
124b、126b、144b、146b、148b:側壁
124c、126c、144c、146c、148c:底面
124e:第一交界邊
126d:內凹口
126e、148d:交界邊
130:彩色濾光層
132、142c、146a:開口
140:第二絕緣材料層
140a、142a、144-1:第一部分
140b、142b、144-2:第二部分
140c:第三部分
144a、148a:第二接觸窗
144d:第二交界邊
142、146:第二絕緣層
144、148:第二絕緣圖案層
150:畫素電極
170:第一訊號線
172:共用電極
172’:島狀圖案
180:第二訊號線
200、210:半調式罩幕
202、212、222:不透明區域
204、214:部分透明區域
206、224:透明區域
220:罩幕
A-A’、B-B’、C-C’、D-D’:剖線
g:環形間隙
L:距離
z:垂直方向
α:第一夾角
β:第二夾角
圖1A是依照本發明一實施例的畫素結構的上視示意圖。
圖1B是根據圖1A的剖線A-A’繪示的畫素結構的剖面示意圖。
圖2A至圖2E是圖1B之畫素結構10的局部區域10a的製造流程剖面示意圖。
圖3A是依照本發明另一實施例的畫素結構的上視示意圖。
圖3B是根據圖3A的剖線B-B’及剖線C-C’繪示的畫素結構的剖面示意圖。
圖4A至圖4C是圖3B之畫素結構20的局部區域20a的製造流程剖面示意圖。
圖5A是依照本發明另一實施例的畫素結構的上視示意圖。
圖5B是根據圖5A的剖線D-D’繪示的畫素結構的剖面示意圖。
圖6A至圖6D是圖5B之畫素結構30的局部區域30a的製造流程剖面示意圖。
在下文中將參照附圖更全面地描述本發明，在附圖中示出了本發明的示例性實施例。如本領域技術人員將認識到的，可以以各種不同的方式修改所描述的實施例，而不脫離本發明的精神或範圍。
在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」或「耦合」係可為二元件間存在其它元件。
此外，諸如「下」或「底部」和「上」或「頂部」的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其它元件的「下」側的元件將被定向在其它元件的「上」側。因此，示例性術語「下」可以包括「下」和「上」的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件「下方」或「下方」的元件將被定向為在其它元件「上方」。因此，示例性術語「上面」或「下面」可以包括上方和下方的取向。
本文使用的「約」、「近似」、或「實質上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，「約」可以表示在所述值的一個或多個標準偏差內，或±30%、±20%、±10%、±5%內。再者，本文使用的 「約」、「近似」或「實質上」可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。
本文參考作為理想化實施例的示意圖的截面圖來描述示例性實施例。因此，可以預期到作為例如製造技術及/或(and/or)公差的結果的圖示的形狀變化。因此，本文所述的實施例不應被解釋為限於如本文所示的區域的特定形狀，而是包括例如由製造導致的形狀偏差。例如，示出或描述為平坦的區域通常可以具有粗糙及/或非線性特徵。此外，所示的銳角可以是圓的。因此，圖中所示的區域本質上是示意性的，並且它們的形狀不是旨在示出區域的精確形狀，並且不是旨在限制權利要求的範圍。
除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
圖1A是依照本發明一實施例的畫素結構的上視示意圖。圖1B是根據圖1A的剖線A-A’繪示的畫素結構的剖面示意圖。圖1A省略圖1B之基板100、閘絕緣層113及彩色濾光層130的繪示。圖2A至圖2E是圖1B之畫素結構10的局部區域10a的製造流程剖面示意圖。以下配合圖1A、圖1B及圖2A至圖2E，舉例 說明本發明一實施例之畫素結構10的製造流程。
請參考圖1B，首先，提供基板100。在本實施例中，基板100例如為硬質基板(rigid substrate)。然而，本發明不限於此，在其它實施例中，基板100也可以是可撓式基板(flexible substrate)。舉例而言，上述之硬質基板的材質可為玻璃、石英或其它適當材料；上述之可撓式基板的材質可以是塑膠或其它適當材料。
接著，於基板100上形成主動元件110。在本實施例中，主動元件110包括閘極112、半導體圖案114、第一電極116以及第二電極118。舉例而言，請參考圖1A及圖1B，在本實施例中，可先於基板100上形成第一導電層，第一導電層可包括閘極112、與閘極112分離的共用電極172以及與閘極112連接的第一訊號線170。請參考圖1B，接著，形成閘絕緣層113，以覆蓋閘極112與共用電極172。然後，在閘絕緣層113上形成半導體圖案114。接著，在半導體圖案114上形成第二導電層。第二導電層包括第一電極116、第二電極118和第二訊號線180。第一電極116和第二電極118彼此結構上分離且分別與半導體圖案114的不同兩區電性連接。第二電極118與第二訊號線180連接。
請參照圖1A及圖1B，主動元件110的第一電極116包括第一部分116a與第二部分116b，第一部分116a與半導體圖案114重疊，第二部分116b與第一部分116a連接且由第一部分116a向外延伸。閘極112、半導體圖案114、第一電極116和第二電極118形成主動元件110的至少一部分，例如但不限於：薄膜電晶體。 需說明的是，上述形成主動元件110之至少一部分的方法是以形成底部閘極型薄膜電晶體為示例。然而，本發明不限於此，在其它實施例中，主動元件110的至少一部分也可以是其它類型的薄膜電晶體，而以其它方法形成之。
請參考圖1B，接著，於前述的第二導電層上形成第一絕緣圖案層124及第二絕緣圖案層144，以下配合圖2A至圖2D舉例說明之。
請參照圖1B及圖2A，首先，於主動元件110上形成第一絕緣材料層120。第一絕緣材料層120覆蓋主動元件110。在本實施例中，第一絕緣材料層120的材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料或上述至少二種材料的堆疊層)、有機材料(例如：聚酯類(PET)、聚烯類、聚丙醯類、聚碳酸酯類、聚環氧烷類、聚苯烯類、聚醚類、聚酮類、聚醇類、聚醛類、其它合適的材料或上述之組合)、其它合適的材料或上述之組合。
請參照圖2A，然後，於第一絕緣材料層120上形成第二絕緣材料層140。舉例而言，在本實施例中，於在第一絕緣材料層120上形成第二絕緣材料層140之前，還可選擇性地於第一絕緣材料層120上形成有機材料層，在本實施例中例如為彩色濾光層130，彩色濾光層130具有與第一電極116之第二部分116b重疊的開口132，第二絕緣材料層140可填入彩色濾光層130的開口132，但本發明不限於此。在本實施例中，第一絕緣材料層120的材質與 第二絕緣材料層140的材質可以不相同；舉例來說，對同一蝕刻液而言，第一絕緣材料層120的側向蝕刻速率可大於第二絕緣材料層140的側向蝕刻速率，但本發明不限於此。
請參考圖2A及圖2B，接著，在本實施例中，可先利用半調式罩幕200圖案化第二絕緣材料層140，以形成第二絕緣層142。在本實施例中，半調式罩幕200具有不透明區域202、部分透明區域204及透明區域206，分別對應第二絕緣材料層140的第一部分140a、第二部分140b及第三部分140c。請參照圖2A，詳細而言，首先，以半調式罩幕200為罩幕，對第二絕緣材料層140進行曝光工序，其中第二絕緣材料層140的第一部分140a幾乎未被曝光，第二絕緣材料層140的第二部分140b及第三部分140c被曝光，而第二絕緣材料層140之第二部分140b的曝光量小於第二絕緣材料層140之第三部分140c的曝光量。在本實施例中，第二絕緣材料層140的材料例如是正型光阻，但本發明不限於此。在其他實施例中，第二絕緣材料層140的材料也可以是負型光阻，並搭配合適的半調式罩幕200。
請參照圖2A及圖2B，然後，對已曝光的第二絕緣材料層140進行顯影工序，以形成第二絕緣層142。在本實施例中，第二絕緣材料層140可選擇性地為正型光阻；在完成顯影工序後，幾乎未被曝光之第二絕緣材料層140的第一部分140a的絕大部分可被保留而形成第二絕緣層142的第一部分142a，被曝光但曝光量小之第二絕緣材料層140的第二部分140b會部分地被去除而形 成第二絕緣層142的第二部分142b，其中第二絕緣層142之第二部分142b的平均膜厚遠小於第二絕緣層142之第一部分142a的平均膜厚；被完全曝光之第二絕緣材料層140的第三部分140c則會被去除，而形成第二絕緣層142的開口142c，暴露第一絕緣材料層120的一部分120a。
請參考圖2B至圖2D，接著，以第二絕緣層142為罩幕，在本實施例中，第二絕緣層142作為硬式罩幕，圖案化第一絕緣材料層120，以形成第一絕緣圖案層124和第二絕緣圖案層144。舉例而言，在本實施例中，可在第二絕緣層142覆蓋第一絕緣材料層120的情況(如圖2C所示)下，進行一乾式蝕刻製程，以形成第一絕緣圖案層124及第二絕緣圖案層144。舉例而言，在本實施例中進行的乾式蝕刻製程為等向性蝕刻。在本實施例中，雖然第二絕緣層142的側向蝕刻速率小於第一絕緣材料層120的側向蝕刻速率(即在相同的乾式蝕刻製程時間內，第二絕緣層142在側向方向上被蝕刻掉的體積會少於第一絕緣材料層120在側向方向上被蝕刻掉的體積)，但由於第二絕緣層142的第二部分142b很薄且體積小，因此，在完成乾式蝕刻製程後(如圖2D所示)，第二絕緣圖案層144會暴露第一絕緣圖案層124之頂面124d的一小部分，而不易發生底切(under cut)的問題。
請參考圖2C及圖2D，在進行前述乾式蝕刻製程後，少部分之第二絕緣層142會被去除，而形成第二絕緣圖案層144。第二絕緣圖案層144具有對應第二絕緣層142之開口142c(標示於 圖2B)的第二接觸窗144a、對應第二絕緣層142之第二部分142b(標示於圖2B)的第二部分144-2以及對應第二絕緣層142之第一部分142a(標示於圖2B)的第一部分144-1，其中第二絕緣圖案層144之第二部分144-2的平均膜厚遠小於第二絕緣圖案層144之第一部分144-1的平均膜厚。於第二接觸窗144a處的第二絕緣圖案層144的第二部分144-2具有側壁144b和與側壁144b相連的底面144c。
第一絕緣圖案層124具有第一接觸窗124a。第一接觸窗124a與第二接觸窗144a重疊於主動元件110之第一電極116的第二部分116b。在本實施例中，於垂直基板100的垂直方向z上，第一接觸窗124a的垂直投影位於第二接觸窗144a的垂直投影的範圍內。
於第一接觸窗124a處的第一絕緣圖案層124具有側壁124b和與側壁124b相連的底面124c。在本實施例中，第二絕緣圖案層144未覆蓋第一絕緣圖案層124的側壁124b。第一絕緣圖案層124的側壁124b與第一絕緣圖案層124的底面124c具有第一夾角α。第二絕緣圖案層144之第二部分144-2的側壁144b與第二絕緣圖案層144之第二部分144-2的底面144c具有第二夾角β。在本實施例中，第二夾角β可位於第一絕緣圖案層124的頂面124d上。第二夾角β小於第一夾角α。舉例而言，在本實施例中，第二夾角β小於第一夾角α的一半，即β<0.5α，但本發明不限於此。
在本實施例中，第一絕緣圖案層124的頂面124d與第一絕緣圖案層124的側壁124b具有第一交界邊124e。第二絕緣圖案層144的側壁144b與第二絕緣圖案層144的底面144c具有第二交界邊144d。第一交界邊124e與第二交界邊144d相隔一距離L。舉例而言，在本實施例中，距離L大於0.5微米(μm)，但本發明不以此為限。
請參考圖2E及圖1B，接著，於第二絕緣圖案層144上形成畫素電極150。具體而言，畫素電極150覆蓋第二絕緣圖案層144與第一絕緣圖案層124。畫素電極150透過第一接觸窗124a及第二接觸窗144a與主動元件110之第一電極116電性連接。於此，便完成了畫素結構10。
圖3A是依照本發明另一實施例的畫素結構的上視示意圖。圖3B是根據圖3A的剖線B-B’及剖線C-C’繪示的畫素結構的剖面示意圖。圖3A省略圖3B之基板100、閘絕緣層113及彩色濾光層130的繪示。圖4A至圖4C是圖3B之畫素結構20的局部區域20a的製造流程剖面示意圖。需須說明的是，圖3A~3B及圖4A~4C的實施例沿用圖1A~1B及圖2A~2E的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，於此不再重述。
圖3A~圖3B及圖4A~圖4C的實施例與圖1A~圖1B及圖2A~圖2E的實施例的主要差異在於：畫素結構20包括島狀 圖案172’。透過島狀圖案172’，可利用半調式罩幕210製作出第一絕緣圖案層124與第二絕緣圖案層144，其中半調式罩幕210(繪於圖4A)之具有不同透光度之區域的數目較半調式罩幕200(繪於圖2A)少，半調式罩幕210的取得成本較半調式罩幕200低，進而能降低畫素結構20的製造成本。以下配合圖3A、圖3B及圖4A至圖4C，舉例說明本發明另一實施例之畫素結構20的製造流程。
請參考圖3A及圖3B，首先，提供基板100。接著，於基板100上形成主動元件110。舉例而言，在本實施例中，可先於基板100上形成第一導電層，第一導電層除了閘極112與共用電極172之外，還可包括島狀圖案172’。島狀圖案172’與共用電極172分離。島狀圖案172’被共用電極172孤立，亦即，島狀圖案172’與共用電極172之間存在一環形間隙g。
接著，在第一導電層上依序形成閘絕緣層113、半導體圖案114以及第二導電層，其中閘絕緣層113覆蓋閘極112與島狀圖案172’。第二導電層包括第一電極116及第二電極118。在本實施例中，第一電極116的第二部分116b可堆疊設置於島狀圖案172’、島狀圖案172’與共用電極172之間的環形間隙g及部分的共用電極172上。在本實施例中，第一電極116的第二部分116b具有凸起部116c(標示於圖3B)，凸起部116c設置在島狀圖案172’上。
請參考圖3B，然後，於第二導電層上依序形成第一絕緣 圖案層124與第二絕緣圖案層144，以下配合圖4A至圖4C舉例說明之。
請參考圖3B及圖4A，於主動元件110上依序形成第一絕緣材料層120以及第二絕緣材料層140。在本實施例中，由於第一電極116的第二部分116b具有凸起部116c，因此，在第二絕緣材料層140未完全固化前，受重力的影響，第二絕緣材料層140會朝凸起部116c的外圍灘流，進而使固化後的第二絕緣材料層140具有第二部分140b，第二部分140b的一部分形成在凸起部116c上且厚度較薄。
請參考圖4A及圖4B，接著，在本實施例中，可先利用半調式罩幕210圖案化第二絕緣材料層140，以形成第二絕緣圖案層144。在本實施例中，半調式罩幕210具有不透明區域212及部分透明區域214，分別對應第二絕緣材料層140的第一部分140a及第二部分140b。部分的第二絕緣材料層140的第二部分140b位於第一電極116的凸起部116c上。
請參照圖4A，首先，以半調式罩幕210為罩幕，對第二絕緣材料層140進行曝光工序，其中第二絕緣材料層140的第一部分140a幾乎未被曝光，第二絕緣材料層140的第二部分140b被曝光。請參考圖4A及圖4B，然後，對已曝光的第二絕緣材料層140進行顯影工序，以形成第二絕緣圖案層144。在本實施例中，完成顯影工序後，幾乎未被曝光的第一部分140a的絕大部分可被保留，被適量曝光的第二部分140b會部分地被去除。詳細而 言，位於第一電極116的凸起部116c上之第二部分140b之厚度薄的一部分會被去除，而暴露第一絕緣材料層120之位於第一電極116的第二部分116b的凸起部116c上的一部分120a。
請參考圖4B，接著，以曝光後的第二絕緣材料層140為罩幕，在本實施例中，第二絕緣材料層140作為硬式罩幕，圖案化第一絕緣材料層120，以形成第一絕緣圖案層124和第二絕緣圖案層144。舉例而言，在本實施例中，可在曝光後的第二絕緣材料層140覆蓋第一絕緣材料層120的情況下，進行一乾式蝕刻製程，以形成第一絕緣圖案層124及第二絕緣圖案層144。在本實施例中，在完成乾式蝕刻製程後，第二絕緣圖案層144會暴露第一絕緣圖案層124之頂面124d的一小部分，而不易發生底切(under cut)的問題。
請參考圖4B，在進行前述乾式蝕刻製程後，少部分之第二絕緣材料層140會被去除，而形成第二絕緣圖案層144。第二絕緣圖案層144具有對應凸起部116c的第二接觸窗144a、對應第二絕緣材料層140之第二部分140b的第二部分144-2以及對應第二絕緣材料層140之第一部分140a的第一部分144-1，其中第二絕緣圖案層144之第二部分144-2的平均膜厚遠小於第二絕緣圖案層144之第一部分144-1的平均膜厚。於第二接觸窗144a處的第二絕緣圖案層144的第二部分144-2具有側壁144b和與側壁144b相連的底面144c。
第一絕緣圖案層124具有第一接觸窗124a。第一接觸窗 124a與第二接觸窗144a重疊於主動元件110的第一電極116的凸起部116c。在本實施例中，第一電極116的凸起部116c突出於第一接觸窗124a。在本實施例中，於垂直基板100的垂直方向z上，第一接觸窗124a的垂直投影位於第二接觸窗144a的垂直投影的範圍內。在本實施例中，於垂直基板100的垂直方向z上，島狀圖案172’的垂直投影位於第一接觸窗124a的垂直投影及/或第二接觸窗144a的垂直投影內。
於第一接觸窗124a處的第一絕緣圖案層124具有側壁124b和與側壁124b相連的底面124c。在本實施例中，第二絕緣圖案層144未覆蓋第一絕緣圖案層124的側壁124b。第一絕緣圖案層124的側壁124b與第一絕緣圖案層124的底面124c具有第一夾角α。第二絕緣圖案層144之第二部分144-2的側壁144b與第二絕緣圖案層144之第二部分144-2的底面144c具有第二夾角β。第二夾角β小於第一夾角α。舉例而言，第二夾角β小於第一夾角α的一半，亦即，β<0.5α，但本發明不限於此。在本實施例中，第二夾角β可位於第一絕緣圖案層124的頂面124d上。
在本實施例中，第一絕緣圖案層124的頂面124d與第一絕緣圖案層124的側壁124b具有第一交界邊124e。第二絕緣圖案層144的側壁144b與第二絕緣圖案層144的底面144c具有第二交界邊144d。第一交界邊124e與第二交界邊144d相隔一距離L。舉例而言，在本實施例中，距離L大於0.5微米(μm)，但本發明不以此為限。
請參考圖4C及圖3B，接著，於第二絕緣圖案層144上形成畫素電極150。畫素電極150透過第一接觸窗124a及第二接觸窗144a與主動元件110的第一電極116電性連接。於此，便完成了畫素結構20。
基於上述，本發明一實施例的畫素結構20及其製造方法也具有與前述之畫素結構10及其製造方法類似的功效及優點，於此便不再重述。
圖5A是依照本發明另一實施例的畫素結構的上視示意圖。圖5B是根據圖5A的剖線D-D’繪示的畫素結構的剖面示意圖。圖5A省略圖5B之基板100、閘絕緣層113及彩色濾光層130的繪示。圖6A至圖6D是圖5B之畫素結構30的局部區域30a的製造流程剖面示意圖。需說明的是，圖5A~圖5B及圖6A~圖6D的實施例沿用圖1A~圖1B及圖2A~圖2E的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，於此不再重述。
圖5A~圖5B及圖6A~圖6D的實施例與圖1A~圖1B及圖2A~圖2E的實施例的主要差異在於：畫素結構30的第二絕緣圖案層148覆蓋第一絕緣圖案層126之側壁126b。以下配合圖5A、圖5B及圖6A至圖6D，舉例說明本發明另一實施例之畫素結構30的製造流程。
請參考圖5A及圖5B，在本實施例中，畫素結構30與畫 素結構10大致上相似。在本實施例中，首先，提供基板110。接著，依序於基板100上形成主動元件110、第一絕緣圖案層126及第二絕緣圖案層148，以下配合圖6A至圖6D舉例說明之。
請參考圖5B及圖6A，於主動元件110上依序形成第一絕緣材料層120以及第二絕緣材料層140。在本實施例中，可先利用罩幕220圖案化第二絕緣材料層140，以形成第二絕緣層146。在本實施例中，罩幕220具有不透明區域222及透明區域224，分別對應第二絕緣材料層140的第一部分140a及第二部分140b。詳細而言，首先，以罩幕220對第二絕緣材料層140進行曝光工序，其中第二絕緣材料層140的第一部分140a幾乎未被曝光，第二絕緣材料層140的第二部分140b被曝光。請參考圖6A及圖6B，然後，對已曝光的第二絕緣材料層140進行顯影工序，使幾乎未被曝光的第一部分140a的絕大部分可被保留，被完全曝光的第二部分140b則會被去除。
接著，在本實施例中，對曝光後的第二絕緣材料層140(即絕大部分被保留的第一部分140a)進行預烘烤製程，以形成一第二絕緣層146。請參考圖6A及圖6B，在進行預烘烤製程之後，以已進行預烘烤製程但未完全固化的第二絕緣層146為罩幕，在本實施例中，第二絕緣層146作為硬式罩幕，圖案化第一絕緣材料層120，以形成第一絕緣圖案層126。舉例而言，在本實施例中，可在第二絕緣層146(即絕大部分被保留的第一部分140a)覆蓋第一絕緣材料層120的情況下，進行一乾式蝕刻製程，以形成第 一絕緣圖案層126。
請參考圖6B，第二絕緣層146具有開口146a。開口146a重疊於主動元件110的第一電極116的第二部分116b。於開口146a處的第二絕緣層146具有側壁146b和與側壁146b相連的底面146c。第二絕緣層146的側壁146b位於第一電極116的第二部分116b的上方。
第一絕緣圖案層126具有第一接觸窗126a。第一接觸窗126a重疊於主動元件110的第一電極116的第二部分116b。於第一接觸窗126a處的第一絕緣圖案層126具有側壁126b和與側壁126b相連的底面126c。第一絕緣圖案層126的側壁126b與第一絕緣圖案層126的底面126c具有第一夾角α。第一夾角α位於第一電極116的第二部分116b的頂面116d上。在本實施例中，第一絕緣圖案層126的側壁126b與第二絕緣層146的底面146c可形成內凹口126d。此時，第二絕緣層146尚未覆蓋第一絕緣圖案層126的側壁126b。
請參考圖6B及圖6C，然後，對第二絕緣層146進行後烘烤製程，以形成第二絕緣圖案層148。在本實施例中，在進行前述後烘烤製程後，第二絕緣圖案層148覆蓋第一絕緣圖案層126的側壁126b，藉此能改善底切(under cut)的問題。第二絕緣圖案層148具有第二接觸窗148a。第二接觸窗148a重疊於主動元件110的第一電極116的第二部分116b。於第二接觸窗148a處的第二絕緣圖案層148具有側壁148b和與側壁148b相連的底面148c。 第二絕緣圖案層148的側壁148b與第二絕緣圖案層148的底面148c具有第二夾角β。在本實施例中，第二夾角β位於第一電極116之第二部分116b的頂面116d上，且第二夾角β小於第一夾角α。
在本實施例中，第二絕緣圖案層148的側壁148b覆蓋第一絕緣圖案層126的側壁126b。詳細而言，第一絕緣圖案層126的側壁126b與第一絕緣圖案層126的底面126c具有交界邊126e。第二絕緣圖案層148的側壁148b與第二絕緣圖案層148的底面148c具有交界邊148d。在本實施例中，於垂直基板100的垂直方向z上，第二絕緣圖案層148的交界邊148d的垂直投影位於第一絕緣圖案層126的交界邊126e的垂直投影的範圍內。
請參考圖6D及圖5B，接著，於第二絕緣圖案層148上形成畫素電極150。具體而言，畫素電極150覆蓋第二絕緣圖案層144。畫素電極150透過第二絕緣圖案層148的第二接觸窗148a與主動元件110的第一電極116電性連接。於此，便完成了畫素結構30。
綜上所述，本發明一實施例的畫素結構，包括基板、主動元件、第一絕緣圖案層、第二絕緣圖案層以及畫素電極。主動元件設置於基板上。第一絕緣圖案層設置於主動元件上，且具有第一接觸窗。第一接觸窗重疊於主動元件的第一電極。第二絕緣圖案層設置於第一絕緣圖案層上，且具有第二接觸窗。第二接觸窗重疊於主動元件的第一電極。畫素電極設置於第二絕緣圖案層上，且透過第 一接觸窗及第二接觸窗與主動元件的第一電極電性連接。於第一接觸窗處的第一絕緣圖案層具有側壁以及底面。於第二接觸窗處的第二絕緣圖案層具有側壁以及底面。特別是，於第一絕緣圖案層的側壁與第一絕緣圖案層的底面具有第一夾角α，於第二絕緣圖案層的側壁與第二絕緣圖案層的底面具有第二夾角β，而第二夾角β小於第一夾角α。本發明一實施例的畫素結構不易出現底切問題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:畫素結構
10a:區域
100:基板
110:主動元件
112:閘極
113:閘絕緣層
114:半導體圖案
116:第一電極
116a:第一部分
116b:第二部分
118:第二電極
124:第一絕緣圖案層
124e:第一交界邊
130:彩色濾光層
144:第二絕緣圖案層
144d:第二交界邊
150:畫素電極
172:共用電極
z:垂直方向

Claims (12)

  1. 一種畫素結構，包括： 一基板； 一主動元件，設置於該基板上； 一第一絕緣圖案層，設置於該主動元件上，且具有一第一接觸窗，該第一接觸窗重疊於該主動元件的一第一電極； 一第二絕緣圖案層，設置於該第一絕緣圖案層上，且具有一第二接觸窗，該第二接觸窗重疊於該主動元件的該第一電極；以及 一畫素電極，設置於該第二絕緣圖案層上，且透過該第一接觸窗及該第二接觸窗與該主動元件的該第一電極電性連接； 其中，於該第一接觸窗處的該第一絕緣圖案層具有一側壁以及一底面，該第一絕緣圖案層的該側壁與該第一絕緣圖案層的該底面具有一第一夾角α，於該第二接觸窗處的該第二絕緣圖案層具有一側壁以及一底面，該第二絕緣圖案層的該側壁與該第二絕緣圖案層的該底面具有一第二夾角β，而該第二夾角β小於該第一夾角α。
  2. 如申請專利範圍第1項所述的畫素結構，其中β＜0.5α。
  3. 如申請專利範圍第1項所述的畫素結構，其中該第二夾角β位於該第一絕緣圖案層的一頂面上，且該第二絕緣圖案層未覆蓋該第一絕緣圖案層的該側壁。
  4. 如申請專利範圍第3項所述的畫素結構，其中該第一絕緣圖案層的該頂面與該第一絕緣圖案層的該側壁具有一第一交界邊，該第二絕緣圖案層的該側壁與該第二絕緣圖案層的該底面具有一第二交界邊，該第一交界邊與該第二交界邊相隔一距離 L。
  5. 如申請專利範圍第4項所述的畫素結構，其中L＞0.5μm。
  6. 如申請專利範圍第1項所述的畫素結構，其中於垂直該基板的一垂直方向上，該第一接觸窗的一垂直投影位於該第二接觸窗的一垂直投影的範圍內。
  7. 如申請專利範圍第1項所述的畫素結構，更包括： 一島狀圖案，其中該第一電極堆疊設置於該島狀圖案上，並且於垂直該基板的一垂直方向上，該島狀圖案的一垂直投影位於該第一接觸窗的一垂直投影或該第二接觸窗的一垂直投影內。
  8. 如申請專利範圍第1項所述的畫素結構，其中該第一電極具有一凸起部，該凸起部突出於該第一接觸窗。
  9. 如申請專利範圍第1項所述的畫素結構，其中該第二絕緣圖案層覆蓋該第一絕緣圖案層之該側壁。
  10. 一種畫素結構的製造方法，包括： 於一基板上形成一主動元件； 於該主動元件上形成一第一絕緣材料層； 於該第一絕緣材料層上形成一第二絕緣材料層； 利用一半調式罩幕圖案化該第二絕緣材料層，以形成一第二絕緣層，其中該第二絕緣層具有一開口； 以該第二絕緣層為一罩幕圖案化該第一絕緣材料層，以形成一第一絕緣圖案層和一第二絕緣圖案層，其中該第一絕緣圖案層具有一第一接觸窗；該第二絕緣圖案層具有一第二接觸窗，該第一接觸窗與該第二接觸窗重疊於該主動元件的一第一電極；且該第一絕緣圖案層具有一側壁和一底面，該第一絕緣圖案層的該側壁與該第一絕緣圖案層的該底面具有一第一夾角α，該第二絕緣圖案層具有一側壁和一底面，該第二絕緣圖案層的該側壁與該第二絕緣圖案層的該底面具有一第二夾角β，而β＜0.5α；以及 形成一畫素電極，透過該第一接觸窗及該第二接觸窗與該主動元件的該第一電極電性連接。
  11. 如申請專利範圍第10項所述的畫素結構的製造方法，更包括： 在形成該主動元件的該第一電極之前，形成一島狀圖案，其中該第一電極堆疊設置於該島狀圖案上，並且於垂直該基板的一垂直方向上，該島狀圖案的一垂直投影位於該第一接觸窗的一垂直投影或該第二接觸窗的一垂直投影內。
  12. 一種畫素結構的製造方法，包括： 於一基板上形成一主動元件； 於該主動元件上形成一第一絕緣材料層； 於該第一絕緣材料層上形成一第二絕緣材料層； 圖案化該第二絕緣材料層，並對該第二絕緣材料層進行一預烘烤製程，以形成一第二絕緣層，其中該第二絕緣層具有一開口，該開口重疊於該主動元件的一第一電極； 以該第二絕緣層為一罩幕圖案化該第一絕緣材料層，以形成一第一絕緣圖案層，其中該第一絕緣圖案層具有一第一接觸窗，該第一絕緣圖案層的該第一接觸窗重疊於該主動元件的該第一電極，於該第一接觸窗處之該第一絕緣圖案層具有一側壁； 對該第二絕緣層進行一後烘烤製程，以形成一第二絕緣圖案層，其中該第二絕緣圖案層覆蓋該第一絕緣圖案層的該側壁，且該第二絕緣圖案層具一第二接觸窗；以及 形成一畫素電極，透過該第二絕緣圖案層的該第二接觸窗與該主動元件的該第一電極電性連接。
TW108101844A 2019-01-17 2019-01-17 畫素結構及其製造方法 TWI710122B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108101844A TWI710122B (zh) 2019-01-17 2019-01-17 畫素結構及其製造方法
CN201910370833.XA CN110098200B (zh) 2019-01-17 2019-05-06 像素结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108101844A TWI710122B (zh) 2019-01-17 2019-01-17 畫素結構及其製造方法

Publications (2)

Publication Number Publication Date
TW202029481A TW202029481A (zh) 2020-08-01
TWI710122B true TWI710122B (zh) 2020-11-11

Family

ID=67446851

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108101844A TWI710122B (zh) 2019-01-17 2019-01-17 畫素結構及其製造方法

Country Status (2)

Country Link
CN (1) CN110098200B (zh)
TW (1) TWI710122B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11646320B2 (en) 2020-08-03 2023-05-09 Au Optronics Corporation Pixel array substrate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190031342A1 (en) * 2017-07-31 2019-01-31 Queen's University At Kingston Autorotating unmanned aerial vehicle surveying platform

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003264515A1 (en) * 2002-09-20 2004-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2009139678A (ja) * 2007-12-07 2009-06-25 Seiko Epson Corp 発光装置及び電子機器並びに成膜方法
CN101488479B (zh) * 2009-02-13 2012-08-15 友达光电股份有限公司 薄膜晶体管阵列基板及其制造方法
KR102441559B1 (ko) * 2015-07-10 2022-09-08 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6726973B2 (ja) * 2016-02-01 2020-07-22 株式会社ジャパンディスプレイ 表示装置
CN108155196B (zh) * 2017-12-28 2020-11-03 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190031342A1 (en) * 2017-07-31 2019-01-31 Queen's University At Kingston Autorotating unmanned aerial vehicle surveying platform

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11646320B2 (en) 2020-08-03 2023-05-09 Au Optronics Corporation Pixel array substrate

Also Published As

Publication number Publication date
CN110098200B (zh) 2022-02-18
TW202029481A (zh) 2020-08-01
CN110098200A (zh) 2019-08-06

Similar Documents

Publication Publication Date Title
TWI510837B (zh) 薄膜電晶體基材及其製造方法
JP4594292B2 (ja) フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法
WO2018014632A1 (en) Display substrate, display panel, display apparatus, and method of fabricating display substrate and display panel
KR19980080203A (ko) 어레이기판, 액정표시장치 및 그의 제조방법
KR100802292B1 (ko) 마스크 및 이를 이용한 마이크로 렌즈 제작 방법
KR100560587B1 (ko) 액정 디스플레이 장치용 기판 및 그 제조 방법
WO2014015631A1 (zh) 阵列基板及其制备方法和显示装置
WO2017185877A1 (zh) 阵列基板及其制作方法
TWI710122B (zh) 畫素結構及其製造方法
WO2019184030A1 (zh) 阵列基板及阵列基板的制作方法
WO2018214740A1 (zh) 显示基板及其制作方法、显示器件
JP4516466B2 (ja) 液晶表示装置及びその製造方法
US8048698B2 (en) Thin film transistor array substrate and method for manufacturing the same
US20120119210A1 (en) Pixel structure and dual gate pixel structure
WO2019041898A1 (zh) 阵列基板及其制作方法、显示装置
TWI703371B (zh) 顯示面板
WO2022068345A1 (zh) 阵列基板、阵列基板制作方法及掩膜版
CN114236899A (zh) 显示装置及偏光结构的制造方法
US20190302551A1 (en) Array substrate and manufacturing method of array substrate
TWI390339B (zh) 用於製造薄膜電晶體的光罩及製造薄膜電晶體的源極／汲極的方法
TWI691762B (zh) 畫素結構
KR101493224B1 (ko) 액정표시장치용 어레이 기판의 제조방법
TWI720704B (zh) 顯示面板及其製作方法、顯示裝置
TWI539582B (zh) 顯示面板及其製作方法
TWI540737B (zh) 主動元件及其製造方法