CN105489614A - 一种阵列基板、显示装置及阵列基板的制作方法 - Google Patents

一种阵列基板、显示装置及阵列基板的制作方法 Download PDF

Info

Publication number
CN105489614A
CN105489614A CN201610019081.9A CN201610019081A CN105489614A CN 105489614 A CN105489614 A CN 105489614A CN 201610019081 A CN201610019081 A CN 201610019081A CN 105489614 A CN105489614 A CN 105489614A
Authority
CN
China
Prior art keywords
electrode
via hole
pixel
layer
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610019081.9A
Other languages
English (en)
Inventor
刘明悬
刘正
张小祥
张治超
陈曦
郭会斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610019081.9A priority Critical patent/CN105489614A/zh
Publication of CN105489614A publication Critical patent/CN105489614A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明实施例公开了一种阵列基板、显示装置及阵列基板的制作方法。该阵列基板包括：衬底基板；位于衬底基板上相互绝缘的栅极和像素电极；覆盖栅极和像素电极的栅绝缘层；位于栅绝缘层上的有源层；位于有源层上的源极和漏极；覆盖源极、漏极、有源层和栅绝缘层的钝化层；在栅绝缘层中设置有位于像素电极上方的像素过孔，漏极与像素电极通过该像素过孔连接。不仅减少了阵列基板上像素过孔的数量，而且减少了像素过孔所经过的膜层，使得阵列基板上过孔的深度减小，从而大大减少了阵列基板上PI液的扩散不均的问题，提高了产品品质。

Description

一种阵列基板、显示装置及阵列基板的制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示装置及阵列基板的制作方法。
背景技术
现有的一种薄膜晶体管液晶显示器(ThinFilmTransistor-LiquidCrystalDisplay，TFT-LCD)中，如图1所示，TFT阵列基板包括：衬底基板10；位于衬底基板10上相互绝缘的栅极11和像素电极12；覆盖栅极11和像素电极12的栅绝缘层13；位于栅绝缘层13上的有源层14，该有源层14在衬底基板10上的正投影覆盖栅极11在衬底基板10上的正投影，该有源层14在衬底基板10上的正投影与像素电极12在衬底基板10上的正投影部分相交；位于有源层14上的源极15和漏极16；覆盖有源层14、源极15、漏极16、栅绝缘层13的钝化层17；位于钝化层17上的公共电极18，该公共电极18在像素电极12上方；漏极16由电极引线19通过位于钝化层17的第一像素过孔110、位于钝化层17和栅绝缘层13的第二像素过孔111与像素电极12连接。由于该第一像素过孔110和第二像素过孔111的存在，会在成盒(Cell)阶段工序中，导致像素过孔附近的聚酰亚胺(Polyimide，PI)液扩散不良，从而造成扩散不均，影响产品品质。
发明内容
本发明实施例的目的是提供一种阵列基板、显示装置及阵列基板的制作方法，用于解决阵列基板上的像素过孔导致PI液扩散不均的问题严重，影响产品品质的问题。
本发明实施例的目的是通过以下技术方案实现的：
一种阵列基板，包括：衬底基板；位于所述衬底基板上相互绝缘的栅极和像素电极；覆盖所述栅极和像素电极的栅绝缘层；位于所述栅绝缘层上的有源层；位于所述有源层上的源极和漏极；覆盖所述源极、漏极、有源层和栅绝缘层的钝化层；
在所述栅绝缘层中设置有位于所述像素电极上方的像素过孔，所述漏极与所述像素电极通过所述像素过孔连接。
较佳地，所述有源层在所述衬底基板上的正投影区域位于所述栅极在所述衬底基板上的正投影区域内。
较佳地，所述像素过孔中设置有电极引线；
所述漏极与所述像素电极通过所述像素过孔中的电极引线连接。
较佳地，所述阵列基板还包括位于钝化层上的公共电极，且所述公共电极位于像素电极上方。
一种阵列基板的制作方法，该制作方法包括：
在衬底基板上形成相互绝缘的栅极和像素电极；
在所述栅极和像素电极上形成栅绝缘层；
在所述栅绝缘层上形成有源层，并在所述栅绝缘层中形成位于像素电极上方的像素过孔；
在所述有源层上形成源极和漏极，所述漏极通过所述像素过孔与所述像素电极连接；
形成覆盖所述源极、漏极、有源层的钝化层。
较佳地，在所述栅绝缘层上形成有源层，并在所述栅绝缘层中形成位于像素电极上方的像素过孔，包括：
在所述栅绝缘层上形成一整层用于形成有源层的薄膜；
在薄膜上涂覆光刻胶层；
利用半色调掩模版对光刻胶层进行曝光显影，在光刻胶层中与将要形成有源层的区域对应的区域形成光刻胶完全保留区域，与将要形成像素过孔的区域对应的区域形成完全去除区域，剩余区域形成部分保留区域；
利用完全去除区域对薄膜进行刻蚀，在薄膜中形成位于像素电极上方的中间过孔；
利用所述中间过孔对所述栅绝缘层进行刻蚀形成所述像素过孔，同时刻蚀去除部分保留区域的光刻胶层；
利用完全保留区域的光刻胶层对薄膜进行刻蚀形成有源层。
较佳地，所述漏极与所述像素电极通过所述像素过孔中的电极引线连接时，在所述有源层上形成源极和漏极之后，形成覆盖所述源极、漏极、有源层的钝化层之前，还包括：
形成位于所述像素过孔中的电极引线。
较佳地，形成覆盖所述源极、漏极、有源层的钝化层之后，还包括：
形成位于钝化层上的公共电极，且所述公共电极位于像素电极上方。
一种显示装置，包括以上任一项所述的阵列基板。
本发明实施例的有益效果如下：
本发明实施例提供的一种阵列基板、显示装置及阵列基板的制作方法中，仅在栅绝缘层中设置有一个像素过孔，在钝化层中未设置像素过孔，漏极仅通过位于栅绝缘层中的一个像素过孔与像素电极连接，与现有技术中漏极通过位于钝化层中的第一像素过孔以及位于栅绝缘层和钝化层中的第二像素过孔与像素电极连接的方案相比，不仅减少了阵列基板上像素过孔的数量，而且减少了像素过孔所经过的膜层，使得阵列基板上过孔的深度减小，从而大大减少了阵列基板上PI液的扩散不均的问题，提高了产品品质。
附图说明
图1为现有技术中一种阵列基板的结构示意图；
图2为本发明实施例提供的一种阵列基板的结构示意图之一；
图3为本发明实施例提供的一种阵列基板的结构示意图之二；
图4为本发明实施例提供的一种阵列基板的结构示意图之三；
图5a为本发明实施例提供的形成栅极和像素电极时阵列基板的结构示意图；
图5b为本发明实施例提供的形成栅绝缘层时阵列基板的结构示意图；
图5c为本发明实施例提供的形成有源层和像素过孔时阵列基板的结构示意图；
图6a为本发明实施例提供的形成一整层用于形成有源层的薄膜时阵列基板的结构示意图；
图6b为本发明实施例提供的对光刻胶层曝光显影后阵列基板的结构示意图；
图6c为本发明实施例提供的形成中间过孔时阵列基板的结构示意图；
图6d为本发明实施例提供的形成像素过孔时阵列基板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明提供的一种阵列基板、显示装置及阵列基板的制作方法进行更详细地说明。
如图2所示，本发明实施例提供一种阵列基板，包括：衬底基板20；位于衬底基板20上相互绝缘的栅极21和像素电极22；覆盖栅极21和像素电极22的栅绝缘层23；位于栅绝缘层23上的有源层24；位于有源层24上的源极25和漏极26；覆盖源极25、漏极26、有源层24和栅绝缘层23的钝化层27；
在栅绝缘层23中设置有位于像素电极22上方的像素过孔28，漏极26与像素电极22通过该像素过孔28连接。
其中，像素过孔是指用于连接漏极与像素电极的过孔。
本发明实施例中，仅在栅绝缘层23中设置有一个像素过孔28，在钝化层27中未设置像素过孔，漏极26仅通过位于栅绝缘层23中的一个像素过孔28与像素电极22连接，与上述现有技术中漏极通过位于钝化层中的第一像素过孔以及位于栅绝缘层和钝化层中的第二像素过孔与像素电极连接的方案相比，不仅减少了阵列基板上像素过孔的数量，而且减少了像素过孔所经过的膜层，使得阵列基板上过孔的深度减小，从而大大减少了阵列基板上PI液的扩散不均的问题，提高了产品品质。
在一种可能的阵列基板中，如图2所示的阵列基板中，像素过孔28在衬底基板20上的正投影区域与漏极26在衬底基板20上的正投影区域重叠，且像素过孔28在衬底基板20上的正投影区域与有源层24在衬底基板20上的正投影区域不重叠。漏极26与像素电极22通过像素过孔28连接。
在又一种可能的阵列基板中，像素过孔28在衬底基板20上的正投影区域与漏极26在衬底基板20上的正投影区域不重叠，且像素过孔28在衬底基板20上的正投影区域与有源层24在衬底基板20上的正投影区域不重叠。上述像素过孔28中设置有电极引线；漏极26与像素电极22通过上述像素过孔28中的电极引线连接。
例如，图3所示的阵列基板中，漏极26在衬底基板20上的正投影区域位于有源层24在衬底基板20上的正投影区域内，像素过孔28在衬底基板20上的正投影区域与漏极26在衬底基板20上的正投影区域不重叠，且像素过孔28在衬底基板20上的正投影区域与有源层24在衬底基板20上的正投影区域不重叠，即，图3中，漏极26与像素电极22之间受到有源层24的阻挡。上述像素过孔28中设置有电极引线29；漏极26与像素电极22通过上述像素过孔28中的电极引线29连接。这样，就可以避开有源层24对漏极26与像素电极22的阻挡。
上述相关实施例中，为了减小有源层24对阵列基板中其它结构的影响，例如，减小有源层24与源极25的耦合电极、减小有源层24与栅极21的耦合电容等，可以适当减小有源层24的面积。
如图2所示的阵列基板中，有源层24在栅极21上方。较佳地，有源层24在衬底基板20上的正投影区域位于栅极21在衬底基板20上的正投影区域内。
其中，有源层24在衬底基板20上的正投影区域的面积越小于栅极21在衬底基板20上的正投影区域的面积，越有利于耦合电容的减小。
基于以上任意实施例，较佳地，如图4所示，阵列基板还包括位于钝化层27上的公共电极210，且公共电极210位于像素电极22上方。
上述相关实施例中，像素电极22、公共电极210的材料可以为氧化铟锡(IndiumTinOxide，ITO)，等等。
上述相关实施例中，电极引线29的材料可以为ITO或金属材料等。
基于同样的发明构思，本发明实施例还提供一种如以上任意实施例所述的阵列基板的制作方法，该制作方法至少包括如下步骤：
步骤一、如图5a所示，在衬底基板20上形成相互绝缘的栅极21和像素电极22。
步骤二、如图5b所示，在栅极21和像素电极22上形成栅绝缘层23。
步骤三、如图5c所示，在栅绝缘层23上形成有源层24，并在栅绝缘层26中形成位于像素电极22上方的像素过孔28。
步骤四、如图5c所示，在有源层24上形成源极25和漏极26，漏极26通过上述像素过孔28与像素电极22连接。
步骤五、形成覆盖源极25、漏极26、有源层24的钝化层27，如图2所示。
上述实施例中，较佳地，在栅绝缘层23上形成有源层24，并在栅绝缘层23中形成位于像素电极22上方的像素过孔28，具体步骤如下：
步骤一、如图6a所示，在栅绝缘层23上形成一整层用于形成有源层24的薄膜24a；
步骤二、在薄膜24a上涂覆光刻胶层；
步骤三、利用半色调掩模版对光刻胶层进行曝光显影，如图6b所示，在光刻胶层211中与将要形成有源层的区域对应的区域形成光刻胶完全保留区域A，与将要形成像素过孔的区域对应的区域形成完全去除区域B，剩余区域形成部分保留区域C；
步骤四、如图6c所示，利用完全去除区域B对薄膜24a进行刻蚀，在薄膜24a中形成位于像素电极22上方的中间过孔212；
步骤五、如图6d所示，利用中间过孔212对栅绝缘层23进行刻蚀形成像素过孔28，同时刻蚀去除部分保留区域C的光刻胶层；
步骤六、利用完全保留区域C的光刻胶层212对薄膜24a进行刻蚀形成有源层24，如图5c所示。
较佳地，漏极26与像素电极22通过像素过孔28中的电极引线29连接时，在有源层24上形成源极25和漏极26之后，形成覆盖源极25、漏极26、有源层24的钝化层27之前，还包括：
形成位于像素过孔28中的电极引线29。
较佳地，形成覆盖源极25、漏极26、有源层24的钝化层27之后，还包括：
形成位于钝化层27上的公共电极210，且公共电极210位于像素电极28上方。
上述各实施例的工艺流程中，与现有技术中在制作完成钝化层之后，再去制作像素过孔不同，而是在制作漏极之前，就完成了像素过孔的制作，不仅减少了像素过孔的数量，而且减小了阵列基板上过孔的深度。
基于同样的发明构思，本发明实施例还提供一种显示装置，包括以上任意实施例所述的阵列基板。
本发明实施例中的显示装置可以但不限于为高透过率高级超维场转换(HighTransmittanceAdvancedSuperDimensionSwitch，HADS)模式的显示装置。
本发明实施例提供的一种阵列基板、显示装置及阵列基板的制作方法中，仅在栅绝缘层中设置有一个像素过孔，在钝化层中未设置像素过孔，漏极仅通过位于栅绝缘层中的一个像素过孔与像素电极连接，与现有技术中漏极通过位于钝化层中的第一像素过孔以及位于栅绝缘层和钝化层中的第二像素过孔与像素电极连接的方案相比，不仅减少了阵列基板上像素过孔的数量，而且减少了像素过孔所经过的膜层，使得阵列基板上过孔的深度减小，从而大大减少了阵列基板上PI液的扩散不均的问题，提高了产品品质。
本发明实施例提供的阵列基板、其制作方法及显示装置，仅是以有限的阵列基板结构为例说明，具体实施时不限于本发明提及的阵列基板结构。另外，本发明实施例附图中所示的阵列基板的结构仅是用于说明本发明的内容，并不用于限制本发明，且阵列基板的具体膜层结构，膜层相对位置，厚度等不代表真实的结构、相对位置及厚度。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种阵列基板，包括：衬底基板；位于所述衬底基板上相互绝缘的栅极和像素电极；覆盖所述栅极和像素电极的栅绝缘层；位于所述栅绝缘层上的有源层；位于所述有源层上的源极和漏极；覆盖所述源极、漏极、有源层和栅绝缘层的钝化层；其特征在于：
在所述栅绝缘层中设置有位于所述像素电极上方的像素过孔，所述漏极与所述像素电极通过所述像素过孔连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述有源层在所述衬底基板上的正投影区域位于所述栅极在所述衬底基板上的正投影区域内。
3.根据权利要求1所述的阵列基板，其特征在于，所述像素过孔中设置有电极引线；
所述漏极与所述像素电极通过所述像素过孔中的电极引线连接。
4.根据权利要求1～3任一项所述的阵列基板，其特征在于，所述阵列基板还包括位于钝化层上的公共电极，且所述公共电极位于像素电极上方。
5.一种阵列基板的制作方法，其特征在于，该制作方法包括：
在衬底基板上形成相互绝缘的栅极和像素电极；
在所述栅极和像素电极上形成栅绝缘层；
在所述栅绝缘层上形成有源层，并在所述栅绝缘层中形成位于像素电极上方的像素过孔；
在所述有源层上形成源极和漏极，所述漏极通过所述像素过孔与所述像素电极连接；
形成覆盖所述源极、漏极、有源层的钝化层。
6.根据权利要求5所述的制作方法，其特征在于，在所述栅绝缘层上形成有源层，并在所述栅绝缘层中形成位于像素电极上方的像素过孔，包括：
在所述栅绝缘层上形成一整层用于形成有源层的薄膜；
在薄膜上涂覆光刻胶层；
利用半色调掩模版对光刻胶层进行曝光显影，在光刻胶层中与将要形成有源层的区域对应的区域形成光刻胶完全保留区域，与将要形成像素过孔的区域对应的区域形成完全去除区域，剩余区域形成部分保留区域；
利用完全去除区域对薄膜进行刻蚀，在薄膜中形成位于像素电极上方的中间过孔；
利用所述中间过孔对所述栅绝缘层进行刻蚀形成所述像素过孔，同时刻蚀去除部分保留区域的光刻胶层；
利用完全保留区域的光刻胶层对薄膜进行刻蚀形成有源层。
7.根据权利要求5所述的制作方法，其特征在于，所述漏极与所述像素电极通过所述像素过孔中的电极引线连接时，在所述有源层上形成源极和漏极之后，形成覆盖所述源极、漏极、有源层的钝化层之前，还包括：
形成位于所述像素过孔中的电极引线。
8.根据权利要求5所述的制作方法，其特征在于，形成覆盖所述源极、漏极、有源层的钝化层之后，还包括：
形成位于钝化层上的公共电极，且所述公共电极位于像素电极上方。
9.一种显示装置，其特征在于，包括权利要求1～4任一项所述的阵列基板。
CN201610019081.9A 2016-01-12 2016-01-12 一种阵列基板、显示装置及阵列基板的制作方法 Pending CN105489614A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610019081.9A CN105489614A (zh) 2016-01-12 2016-01-12 一种阵列基板、显示装置及阵列基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610019081.9A CN105489614A (zh) 2016-01-12 2016-01-12 一种阵列基板、显示装置及阵列基板的制作方法

Publications (1)

Publication Number Publication Date
CN105489614A true CN105489614A (zh) 2016-04-13

Family

ID=55676495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610019081.9A Pending CN105489614A (zh) 2016-01-12 2016-01-12 一种阵列基板、显示装置及阵列基板的制作方法

Country Status (1)

Country Link
CN (1) CN105489614A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470717A (zh) * 2017-02-22 2018-08-31 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110297929A1 (en) * 2010-06-03 2011-12-08 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate and method for manufacturing the same
CN102645803A (zh) * 2011-10-17 2012-08-22 京东方科技集团股份有限公司 像素单元，阵列基板、液晶面板、显示装置及其制造方法
CN103208491A (zh) * 2013-02-25 2013-07-17 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110297929A1 (en) * 2010-06-03 2011-12-08 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate and method for manufacturing the same
CN102645803A (zh) * 2011-10-17 2012-08-22 京东方科技集团股份有限公司 像素单元，阵列基板、液晶面板、显示装置及其制造方法
CN103208491A (zh) * 2013-02-25 2013-07-17 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470717A (zh) * 2017-02-22 2018-08-31 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置
US10811434B2 (en) 2017-02-22 2020-10-20 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display panel and display device
CN108470717B (zh) * 2017-02-22 2021-04-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置

Similar Documents

Publication Publication Date Title
CN105304649B (zh) 阵列基板及其制作方法、显示面板、显示装置
CN103293811B (zh) 一种阵列基板及其制作方法、显示装置
US8633066B2 (en) Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
CN101677058B (zh) 薄膜构造体的制造方法
CN104157696B (zh) 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置
CN107132710A (zh) 一种阵列基板及其制备方法、显示面板
CN105932030B (zh) 一种阵列基板及其制作方法、显示装置
CN106601689B (zh) 主动开关阵列基板及其制备方法
CN102709241A (zh) 一种薄膜晶体管阵列基板及制作方法和显示装置
CN111223815B (zh) 薄膜晶体管阵列基板及其制作方法
JP6188793B2 (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
CN105957867A (zh) 阵列基板母板及其制作方法、显示装置
CN102842587A (zh) 阵列基板及其制作方法、显示装置
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN102723309B (zh) 一种阵列基板及其制造方法和显示装置
US9799683B2 (en) Array substrate, preparation method thereof and display device
US20180308875A1 (en) Array Substrate, Manufacturing Method Thereof, Display Panel and Display Device
CN105448936B (zh) 一种阵列基板及其制作方法、显示装置
CN104362152B (zh) 一种阵列基板的制备方法
WO2015021720A1 (zh) 一种阵列基板及其制备方法及显示装置
US10229937B2 (en) Array structure, manufacturing method thereof, array substrate and display device
CN105655295A (zh) 一种阵列基板、其制作方法及显示装置
CN101604695B (zh) 阵列基板及其制造方法和液晶显示装置
CN106129071B (zh) 一种阵列基板的制作方法及相应装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160413