CN201673656U - 液晶显示器 - Google Patents

Abstract

本实用新型提供一种液晶显示器，其中，阵列基板上形成有栅线和数据线，栅线和数据线的交叉区域形成子像素区域，与一个像素对应的三个子像素纵向排列；同列的每个像素电极连接在一条数据线上，且每条数据线连接位于该条数据线两侧的两列像素电极，任意两条相邻数据线之间的两个同行的、相邻的像素电极分别连接在两条相邻数据线上；同行的每个像素电极分别连接在位于该行像素电极一侧的两条栅线上；驱动电路包括栅线驱动芯片和数据线驱动芯片，栅线驱动单元包括用于分别输出上升沿相差T/m时间的n个栅线驱动信号的至少n个栅线驱动单元。本实用新型提供的液晶显示器，能够减少数据线驱动芯片的数量，降低液晶显示器的成本。

Description

液晶显示器

技术领域

本实用新型实施例涉及液晶显示技术领域，尤其涉及一种液晶显示器。

背景技术

现有技术中，液晶显示器的阵列基板上包括栅线和数据线，栅线和数据线的交叉区域形成子像素区域，与一个像素对应的三个子像素(通常包括R、G、B三个子像素)横向排列，每个子像素区域内都形成像素电极，像素电极与薄膜晶体管的源极连接，薄膜晶体管的漏极与数据线连接，薄膜晶体管的栅极与栅线连接。阵列基板上的像素电极和公共电极之间形成的电压差驱动液晶分子反转，从而达到显示的目的。

公共电极可以设置在阵列基板上，与像素电极之间形成水平电场，驱动液晶分子反转；也可以设置在彩膜基板上，与像素电极之间形成垂直电场，驱动液晶分子反转。

为了防止液晶分子的老化，施加在液晶分子两端的电压差的极性会变化，即，在一帧中，像素电极上的电压大于公共电极上的电压，在相邻的下一帧中，像素电极上的电压小于公共电极上的电压。

栅线控制各个薄膜晶体管的导通和截止，当薄膜晶体管的栅极施加电压时，薄膜晶体管的源极和漏极导通，于是数据线上的电压就可以施加到像素电极上。

栅线和数据线分别由栅线驱动芯片和数据线驱动芯片驱动。在液晶显示器的驱动电路中，设置有多个栅线驱动芯片和多个数据线驱动芯片。

现有技术中的液晶显示器存在如下问题：

栅线驱动芯片和数据线驱动芯片的成本在液晶显示器的生产成本中所占的比例较大，尤其是数据线驱动芯片，价格昂贵，现有技术中的液晶显示器所需数据线驱动芯片较多，造成了液晶显示器成本较高。

实用新型内容

本实用新型实施例提供一种液晶显示器，用以解决现有技术中数据线驱动芯片数量较多导致液晶显示器成本较高的问题，减少数据线驱动芯片的数量，降低液晶显示器的成本。

本实用新型提供了一种液晶显示器，包括彩膜基板、阵列基板和驱动电路，阵列基板上形成有栅线和数据线，栅线和数据线的交叉区域形成子像素区域，与一个像素对应的三个子像素纵向排列；

同列的每个像素电极连接在一条数据线上，且每条数据线连接位于该条数据线两侧的两列像素电极，任意两条相邻数据线之间的两个同行的、相邻的像素电极分别连接在所述两条相邻数据线上；

同行的每个像素电极分别连接在位于该行像素电极一侧的两条栅线上；

所述驱动电路包括栅线驱动芯片和数据线驱动芯片，所述栅线驱动单元包括用于分别输出上升沿相差T/m时间的n个栅线驱动信号的至少n个栅线驱动单元，n为大于2的自然数，m是取值为大于或等于2的自然数，T为显示一帧图像时一条栅线对应的栅线驱动信号的高电平维持的时间。

其中，同行的、两条相邻数据线之间的两个像素电极组成一组，同一组中的两个像素电极连接在位于该行像素电极一侧的同一条栅线上，相邻的两组像素电极连接在位于该行像素电极一侧的不同栅线上。

或者，同行的、两条相邻数据线之间的两个像素电极组成一组，同一组中的两个像素电极连接在位于该行像素电极一侧的两条栅线上。

在以上技术方案的基础上，所述栅线驱动单元可以包括用于产生所述栅线驱动信号的移位寄存器单元和用于将所述移位寄存器单元产生的信号输出的第一栅线驱动信号输出端，所述移位寄存器单元与所述第一栅线驱动信号输出端连接。

或者，所述栅线驱动单元可以包括用于产生所述栅线驱动信号的移位寄存器单元、用于输入控制所述移位寄存器单元产生的栅线驱动信号输出与否的使能信号的使能信号输入端、与门以及用于将所述与门的输出端的信号输出的第二栅线驱动信号输出端；所述移位寄存器单元和使能信号输入端分别与所述与门的两个输入端连接，所述与门的输出端与所述第二栅线驱动信号输出端连接。

本实用新型提供的液晶显示器中，阵列基板上与一个像素对应的三个子像素纵向排列，而不是如同现有技术那样与一个像素对应的三个子像素横向排列。并且，本实用新型提供的液晶显示器中，相邻的两列像素电极与同一条数据线连接，而不是如同现有技术那样，每一列像素电极连接一条数据线。因此，与现有的阵列基板相比，本实用新型提供的液晶显示器能够节省数据线的条数，减少数据线驱动芯片的数量。

并且，本实用新型提供的液晶显示器中，驱动电路包括栅线驱动芯片，该栅线驱动芯片包括用于分别输出上升沿相差T/m时间的n个栅线驱动信号的至少n个栅线驱动单元，这样在显示与一条栅线相连接的像素电极的时候，与相邻的下m-1条栅线连接的像素电极上也开始施加电压，相当于对这些像素电极进行了预充电，从而能够减少功率功耗。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1所示为本实用新型液晶显示器实施例一的结构示意图；

图2所示为图1中栅线驱动单元的一种结构示意图；

图3所示为图2中各个栅线驱动信号输出端输出的栅线驱动信号；

图4所示为图1中栅线驱动单元的另一种结构示意图；

图5所示为本实用新型液晶显示器实施例二的结构示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型提供的液晶显示器包括彩膜基板、阵列基板和驱动电路，阵列基板上形成有栅线和数据线，栅线和数据线的交叉区域形成子像素区域，与一个像素对应的三个子像素纵向排列；同列的每个像素电极连接在一条数据线上，且每条数据线连接位于该条数据线两侧的两列像素电极，任意两条相邻数据线之间的两个同行的、相邻的像素电极分别连接在相邻数据线上；同行的每个像素电极分别连接在位于该行像素电极一侧的两条栅线上；驱动电路包括栅线驱动芯片和数据线驱动芯片，栅线驱动芯片包括用于分别输出依次相差T/m时间的n个栅线驱动信号的至少n个栅线驱动单元，n为大于2的自然数，m是取值为大于或等于2的自然数，T为显示一帧图像时一条栅线对应的栅线驱动信号的高电平维持的时间。

本实用新型提供的液晶显示器中，阵列基板上与一个像素对应的三个子像素纵向排列，而不是如同现有技术那样与一个像素对应的三个子像素横向排列。并且，本实用新型提供的液晶显示器中，相邻的两列像素电极与同一条数据线连接，而不是如同现有技术那样，每一列像素电极连接一条数据线。因此，与现有的阵列基板相比，本实用新型提供的液晶显示器能够节省数据线的条数，减少数据线驱动芯片的数量。

通常液晶显示器通常采用逐行扫描的方式，在扫描一行子像素的时候，其他子像素的像素电极上的电压会保持前一帧的电压。如果当前帧的极性与前一帧的极性不同，例如，前一帧中，像素电极上的电压为-6伏，当前帧，像素电极上的电压为+6伏，那么显示当前帧时，需要把像素电极上的电压从-6伏变成+6伏，功率消耗很大。

具体到本实用新型的结构中，同一行像素电极由两条栅线驱动，这样每条栅线的导通时间与现有技术中的时间相比进一步缩短，要想在很短时间内把像素电极的电压施加到目标值，需要消耗的功率很大。

本实用新型提供的液晶显示器中，驱动电路包括栅线驱动芯片，该栅线驱动芯片包括用于分别输出上升沿相差T/m时间的n个栅线驱动信号的至少n个栅线驱动单元，这样在显示与一条栅线相连接的像素电极的时候，与相邻的下m-1条栅线连接的像素电极上也开始施加电压，相当于对这些像素电极进行了预充电，从而能够减少功率功耗。

如图1所示为本实用新型液晶显示器实施例一的结构示意图，该液晶显示器包括阵列基板和彩膜基板，彩膜基板可以是现有的结构，图1中未示出彩膜基板。图1中主要示出了阵列基板和驱动电路的结构。阵列基板21包括栅线1和数据线2，栅线1和数据线2的交叉区域形成子像素区域，与一个像素对应的三个子像素纵向排列，通常包括R、G、B三个子像素。像素电极3与薄膜晶体管的源极4a连接，薄膜晶体管的漏极4b与数据线2连接，薄膜晶体管的栅极4c与栅线1连接。同列的每个像素电极3连接在一条数据线2上，且每条数据线2连接位于该条数据线两侧的两列像素电极3，任意两条相邻数据线2之间的两个同行的、相邻的像素电极3分别连接在两条相邻数据线2上；驱动电路22包括栅线驱动芯片5和数据线驱动芯片6，栅线驱动芯片5包括用于分别输出上升沿相差T/m时间的n个栅线驱动信号的至少n个栅线驱动单元51，n为大于2的自然数，m是取值为大于或等于2的自然数。同行的、两条相邻数据线2之间的两个像素电极3组成一组，同一组中的两个像素电极3连接在位于该行像素电极3一侧的同一条栅线上，相邻的两组像素电极3连接在位于该行像素电极3一侧的不同栅线上。

图1中没有示出阵列基板的完整结构，本领域技术人员应当理解，没有示出的阵列基板中，栅线、数据线以及像素电极之间的连接关系以及排列设置，与图1中已示出的部分相同。

图1所示的实施例中，与一个像素电极对应的三个子像素纵向排列，这样，与现有技术中的液晶显示器相比，可以将数据线的数量减少2/3。并且，相邻的两列像素电极与同一条数据线连接(现有技术中通常一列像素电极连接一条数据线)，同一行像素电极分别于两条栅线连接，通过增加栅线的数量，使得数据线的数量与现有技术中的液晶显示器相比，减少了5/6。数据线数量减少了，数据线驱动芯片的数量就能够减少。

与现有技术中的液晶显示器相比，图1的这种结构中，栅线数量增多了，也就是栅线驱动芯片的数量增多了，但是，栅线驱动芯片与数据线驱动芯片相比价格要低，通过增加栅线驱动芯片的数量来减少数据线驱动芯片的数量，从总体效果来看，能够减少液晶显示器的成本。

如图2所示为图1中栅线驱动单元的一种结构示意图，假设有n个栅线驱动单元51，每个栅线驱动单元51包括移位寄存器单元51a和第一栅线驱动信号输出端51b，移位寄存器单元51a与第一栅线驱动信号输出端51b连接。第一栅线驱动信号输出端51b用于将移位寄存器单元51a产生的信号输出。如图3所示为图2中各个栅线驱动信号输出端输出的栅线驱动信号，将n个栅线驱动信号输出端输出的栅线驱动信号分别标记为G1、G2、......、Gn，这n个栅线驱动信号分别用于驱动n条栅线。

液晶显示器通常采用逐行扫描的方式，每驱动一条栅线时，输出的栅线驱动信号变为高电平，与该条栅线连接的薄膜晶体管的栅极变为高电平，与该条栅线连接薄膜晶体管导通。图3中，n个栅线驱动信号的上升沿依次相差T/m，m的取值可以是取值为大于或等于2的自然数，本实用新型的实施例中以m的取值是3为例来说明。

下面结合图1、图2和图3来说明本实用新型实施例一的工作原理。

将图3中的栅线驱动信号的上升沿分别对应到各个时刻，栅线驱动信号G1的上升沿对应的时刻为0，栅线驱动信号G2的上升沿对应的时刻为T/3，栅线驱动信号G3的上升沿对应的时刻为2T/3，栅线驱动信号G4的上升沿对应的时刻为T，栅线驱动信号G5的上升沿对应的时刻为4/T，其余各个栅线驱动信号的上升沿对应的时刻以此类推。

当栅线驱动信号G1的上升沿到来时，第1条栅线打开，与第1条栅线连接的像素电极上开始施加电压。到时刻T/3时，栅线驱动信号G2的上升沿到来，第2条栅线打开，与第2条栅线连接的像素电极上开始施加电压，与第2条栅线连接的像素电极上施加的电压和与第1条栅线连接的像素电极上施加的电压相同。

到时刻2T/3时，栅线驱动信号G3的上升沿到来，第3条栅线打开，与第3条栅线连接的像素电极上开始施加电压，也就是与第3条栅线连接的像素电极开始施加电压。由于此时数据线驱动芯片输出的显示数据是与和第1条栅线连接的像素电极相对应的，因此与第3条栅线连接的像素电极上施加的是与第1条栅线连接的像素电极对应的显示数据对应的电压。例如，与第3条栅线连接的某个像素电极上施加的是和与第1条栅线连接的像素电极上相同的电压+3伏。

到时刻T时，栅线驱动信号G1的下降沿到来，数据线驱动芯片中开始输出与和第2条栅线连接的像素电极对应的显示数据；并且，栅线驱动信号G4的上升沿到来，第4条栅线打开，与第4条栅线连接的像素电极上开始施加电压，也就是与第4条栅线连接的像素电极开始施加电压。由于此时数据线驱动芯片中开始输出与和第2条栅线连接的像素电极对应的显示数据，因此，与第3条栅线连接的像素电极上和与第4条栅线连接的像素电极上以及施加的是与和第2条栅线连接的像素电极对应的显示数据对应的电压。此时，与第3条栅线连接的某个像素电极上施加与和第2条栅线连接的像素电极的显示数据对应的电压，例如+10伏。

现有技术中，相邻的两条栅线对应的栅线驱动信号的上升沿相差T。另外，为了防止液晶分子老化，通常相邻两帧之间采用极性反转，例如，一帧显示时，像素电极上的电压大于彩膜基板上的公共电极上的电压，相邻的下一帧显示时，像素电极上的电压小于彩膜基板上的公共电极上的电压。如果采用现有技术中的驱动电路，某个像素电极当前帧施加的电压可能需要从相邻的上一阵显示时的电压，例如-6伏，变到当前帧需要施加的电压，例如+10伏，这样会造成很大的功率消耗。

如果采用本实用新型提供的驱动电路，例如，在时刻2T/3到时刻T的这段时间内，与第3条栅线连接的像素电极上施加的是与和第1条栅线连接的像素电极上相同的电压+3伏，相当于对与第3条栅线连接的像素电极预充电。当与第3条栅线连接的像素电极需要显示数据时，与第3条栅线连接的像素电极上施加的电压可以从+3伏变成+10伏，功率消耗小。

到时刻4T/3时，栅线驱动信号G5的上升沿到来，第5条栅线打开，与第5条栅线连接的像素电极上开始施加电压。由于此时数据线驱动芯片中输出的是与第3条栅线连接的像素电极对应的显示数据，因此与第5条栅线连接的像素电极上施加的是和第3条栅线连接的像素电极对应的显示数据对应的电压，相当于和第3条栅线连接的像素电极显示数据时，对与第5条栅线连接的像素电极预充电。

其余各行像素电极的显示原理类似，在显示与一条栅线相连接的像素电极的时候，与相邻的下两条栅线连接的像素电极被预充电，如果m取为其他值，则是与相邻的下m-1条栅线连接的像素电极开始被预充电，这样可以减少功率消耗。

如图4所示为图1中栅线驱动单元的另一种结构示意图，假设有n个栅线驱动单元51，每个栅线驱动单元51包括移位寄存器单元51a、第二栅线驱动信号输出端51e、与门51c和使能信号输入端51d，与门51c的两个输入端分别与移位寄存器单元51a和使能信号输入端51d连接，与门51c的输出端与第二栅线驱动信号输出端51e连接。其中，使能信号输入端51d用于输入控制移位寄存器单元51a产生的栅线驱动信号输出与否的使能信号。第二栅线驱动信号输出端51e用于将与门51c的输出端的信号输出。

当使能信号输入端51d输入的使能信号为高电平时，与门51c的输出端输出与栅线驱动信号相同的信号。当使能信号输入端51d输入的使能信号为低电平时，与门51c的输出端输出低电平。可以看出，使能信号相当于一个开关信号，能够控制栅线驱动信号的输出与否。

如果数据线驱动芯片中输出的显示数据需要变化，可以使得使能信号短暂地变为低电平，这样，数据线驱动芯片输出的显示数据就可以较为准确地施加给相应的像素电极，而不会发生串行等现象。

如图5所示为本实用新型液晶显示器实施例二的结构示意图，该实施例二与图1所示的实施例一的区别之处在于：实施例二中，同行的、两条相邻数据线2之间的两个像素电极3组成一组，同一组中的两个像素电极3分别连接在位于该行像素电极3一侧的两条栅线1上；实施例一中，同行的、两条相邻数据线2之间的两个像素电极3组成一组，同一组中的两个像素电极3连接在位于该行像素电极3一侧的同一条栅线1上，相邻的两组像素电极3连接在位于该行像素电极3一侧的不同栅线1上。

图5中驱动电路的结构也可以是图2或图4所示的结构。

本实用新型的各实施例中，栅线驱动芯片中包括至少n个栅线驱动单元，也就是说，除了n个用于产生栅线驱动信号的栅线驱动单元之外，还可以包括另外的一些驱动单元，这些另外的驱动单元不是用于产生栅线驱动信号，而是可以用于产生复位信号等信号。

本实用新型提供的液晶显示器中，阵列基板上与一个像素对应的三个子像素纵向排列，而不是如同现有技术那样与一个像素对应的三个子像素横向排列。并且，本实用新型提供的液晶显示器中，相邻的两列像素电极与同一条数据线连接，而不是如同现有技术那样，每一列像素电极连接一条数据线。因此，与现有的阵列基板相比，本实用新型提供的液晶显示器能够节省数据线的条数，减少数据线驱动芯片的数量。

并且，本实用新型提供的液晶显示器中，驱动电路包括栅线驱动芯片，该栅线驱动芯片包括用于分别输出上升沿相差T/m时间的n个栅线驱动信号的至少n个栅线驱动单元，这样在显示与一条栅线相连接的像素电极的时候，与相邻的下m-1条栅线连接的像素电极上也开始施加电压，相当于对这些像素电极进行了预充电，从而能够减少功率功耗。

最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (5)

1.一种液晶显示器，包括彩膜基板、阵列基板和驱动电路，阵列基板上形成有栅线和数据线，栅线和数据线的交叉区域形成子像素区域，其特征在于，与一个像素对应的三个子像素纵向排列；

同列的每个像素电极连接在一条数据线上，且每条数据线连接位于该条数据线两侧的两列像素电极，任意两条相邻数据线之间的两个同行的、相邻的像素电极分别连接在所述两条相邻数据线上；

同行的每个像素电极分别连接在位于该行像素电极一侧的两条栅线上；

所述驱动电路包括栅线驱动芯片和数据线驱动芯片，所述栅线驱动芯片包括用于分别输出上升沿相差T/m时间的n个栅线驱动信号的至少n个栅线驱动单元，n为大于2的自然数，m是取值为大于或等于2的自然数，T为显示一帧图像时一条栅线对应的栅线驱动信号的高电平维持的时间。

2.根据权利要求1所述的液晶显示器，其特征在于，同行的、两条相邻数据线之间的两个像素电极组成一组，同一组中的两个像素电极连接在位于该行像素电极一侧的同一条栅线上，相邻的两组像素电极连接在位于该行像素电极一侧的不同栅线上。

3.根据权利要求1所述的液晶显示器，其特征在于，同行的、两条相邻数据线之间的两个像素电极组成一组，同一组中的两个像素电极连接在位于该行像素电极一侧的两条栅线上。

4.根据权利要求1～3中任一权利要求所述的液晶显示器，其特征在于，所述栅线驱动单元包括用于产生所述栅线驱动信号的移位寄存器单元和用于将所述移位寄存器单元产生的信号输出的第一栅线驱动信号输出端，所述移位寄存器单元与所述第一栅线驱动信号输出端连接。

5.根据权利要求1～3中任一权利要求所述的液晶显示器，其特征在于，所述栅线驱动单元包括用于产生所述栅线驱动信号的移位寄存器单元、用于输入控制所述移位寄存器单元产生的栅线驱动信号输出与否的使能信号的使能信号输入端、与门以及用于将所述与门的输出端的信号输出的第二栅线驱动信号输出端；

所述移位寄存器单元和使能信号输入端分别与所述与门的两个输入端连接，所述与门的输出端与所述第二栅线驱动信号输出端连接。

Images