CN101566744A - 液晶显示器及其液晶显示面板 - Google Patents

Abstract

本发明提供一种液晶显示器及其液晶显示面板，其中所述液晶显示面板的画素数组结构系为半源极驱动架构，且位置彼此相邻的画素区域均交错连接至不同数据线。如此一来，于液晶显示器的一个画面期间内，本发明的液晶显示面板可以采用行反转的驱动方式，于每一条数据线输出相同极性的信号，即可使显示画面达到点反转的极性分布的效果。据此，本发明不但可大幅地降低源极驱动器所消耗的功率与负荷，同时可减少显示面板的闪烁现象。

Description

液晶显示器及其液晶显示面板

【技术领域】

本发明有关于一种显示技术，且特别是有关于一种在画素数组结构为半源极驱动(half source driver，以下简称为HSD)架构下，降低源极驱动器的消耗功率的液晶显示器及其液晶显示面板。

【背景技术】

传统液晶显示器的驱动方式是利用源极驱动电路(source driver)和栅极驱动电路(gate driver)来驱动面板上的画素以显示影像，由于源极驱动电路的成本较栅极驱动电路高，为了降低源极驱动电路的使用量，因而衍生出画素结构共享数据线的HSD驱动方式。换而言之，针对相同数目的画素，HSD驱动方式将源极驱动电路的数据线减半，而将栅极驱动电路的栅极线加倍，以减少生产成本。

相对于数据线未减半的传统液晶显示器而言，由于HSD的液晶显示器具有较少的数据线，因此HSD的液晶显示器的杂散电容(capacitance betweenpixel and data line，Cpd)会变小。因此，HSD的液晶显示器较不会产生串音效应(cross talk)，可减少显示画面出现亮暗线的机会。

然而为了维持相同的画面频率(frame rate)，对于栅极驱动电路来说，则栅极驱动信号的频率便需加倍，亦即一个栅极驱动信号开启的时间减半。因此，在栅极驱动信号开启时间减半的情况下，数据线将不易及时将画素上的电压充放电至所需的准位以显示正确的画面，因而导致充电不足的问题。

【发明内容】

有鉴于此，本发明提供一种液晶显示器及其液晶显示面板，其画素数组结构系为HSD架构，且驱动方式可以采用行反转(column inversion)而达到点反转(dot inversion)的显示效果，以解决现有技术的前述问题。

本发明提供一种液晶显示面板，其包括多条栅极线、多条数据线，以及多个以矩阵方式排列的画素。其中，第(4n+1)条栅极线耦接第(2n+1)列的第(4m+1)行与第(4m+4)行的画素；第(4n+2)条栅极线耦接第(2n+1)列的第(4m+2)行与第(4m+3)行的画素；第(4n+3)条栅极线耦接第(2n+2)列的第(4m+2)行与第(4m+3)行的画素；第(4n+4)条栅极线耦接第(2n+2)列的第(4m+1)行与第(4m+4)行的画素；第(2m+1)条数据线耦接第(2n+1)列第(4m+1)行的画素与第(2n+2)列第(4m+2)行的画素；第(2m+2)条数据线耦接第(2n+1)列的第(4m+2)行与第(4m+4)行的画素以及第(2n+2)列的第(4m+1)行与第(4m+3)行的画素；第(2m+3)条数据线耦接第(2n+1)列第(4m+3)行的画素与第(2n+2)列第(4m+4)行的画素，而m与n为大于等于0的整数。

本发明另提供一种液晶显示器，其包括上述液晶显示面板、至少一用以驱动控制画素的驱动控制电路，以及用以提供液晶显示面板所需光线的背光模块。

如此一来，本发明的液晶显示面板可以采用行反转的驱动方式，于每一条数据线输出相同且不变的极性的信号，即可使显示画面达到点反转的极性分布的效果。据此，本发明不但可大幅地降低源极驱动器所消耗的功率与负荷，同时可减少显示面板的闪烁现象。为让本发明的上述目的、特征、和优点能更明显易懂，下文特举较佳实施方式，并配合所附图式，作详细说明如下。然而如下的较佳实施方式与图式系作为参考与说明用，并非用来对本发明加以限制者。

【附图说明】

图1绘示的是本发明第一实施例的液晶显示器的系统方块图。

图2绘示的是本发明第一实施例的画素排列的放大示意图。

图3是本发明第一实施例的画素连接规则的示意图。

图4是本发明第一实施例的一排列单元的连接整理示意图。

图5绘示了本发明第一实施例的液晶显示器的部分驱动时序图。

图6绘示了本发明第一实施例的液晶显示器的结构示意图。

图7绘示了本发明第一实施例的液晶显示器的部分画素的布局示意图。

图8绘示了本发明第二实施例的液晶显示器的系统方块图。

【主要组件符号说明】

100        液晶显示器      101        液晶显示面板

103        第一栅极驱动器  105        第二栅极驱动器

107        源极驱动器      109        时序控制器

111        背光模块        202        第一基板

204        第二基板        206        液晶层

208        偏光片          210        偏光片

212a       驱动控制电路    212b       驱动控制电路

300        液晶显示器      303        栅极驱动器

309        时序控制器      G₁-G_x      栅极线

D₁-D_y      数据线          P₁₁-P_ij    画素

T₁₁-T_ij    薄膜晶体管      U₀₀-U_nm    排列单元

CK         控制信号        CKL        控制信号

CKR        控制信号        VST        控制信号

VSTL       控制信号        VSTR       控制信号

XCK     控制信号    XCKL    控制信号

XCKR    控制信号    LD      控制信号

POL     控制信号    OP_data  显示数据

【具体实施方式】

图1绘示的是本发明第一实施例的液晶显示器100的系统方块图。如图1所示，液晶显示器100包括液晶显示面板101、第一栅极驱动器103、第二栅极驱动器105、源极驱动器107、时序控制器109，以及用以提供液晶显示面板101所需的背光源的背光模块111。其中，液晶显示面板101内可具有多条栅极线G₁-G_x、多条数据线D₁-D_y、多个以矩阵方式排列而成的画素P₁₁-P_ij，以及多个对应至各画素P₁₁-P_ij的薄膜晶体管T₁₁-T_ij，其中x、y、i与j为大于等于1的正整数。为清楚绘示出画素的连接状况，图1的液晶显示面板101仅绘示出6条栅极线G₁-G₆、5条数据线D₁-D₅与24个画素P₁₁-P₃₈，但实际上液晶显示面板101的栅极线个数、数据线个数与画素个数并不以此为限。

图2绘示的是本发明第一实施例的画素P₁₁-P_ij排列的放大示意图。如图2所示，本发明的每4行2列的画素可以形成一个排列单元U，而液晶显示面板101的所有画素P₁₁-P_ij可以是由多个以矩阵方式排列而成的排列单元U₀₀-U_nm所构成，其中m与n为大于等于0的整数。前述排列单元U₀₀-U_nm可以均为完整的排列单元(包括4行2列的画素)，或是也可以同时包含以矩阵方式排列的完整排列单元，以及排列在完整排列单元周围的部分排列单元(仅包括1行2列、2行2列、3行2列、1行1列、2行1列、3行1列或4行1列的画素)。例如，所有画素P₁₁-P_ij亦可由完整排列单元U₀₀-U_(n-1)(m-1)，以及部分排列单元U_n0-U_nm与部分排列单元U_0m-U_(n-1)m所构成。

各排列单元U_nm的画素连接方式均具有一个规则性。图3是本发明第一实施例的画素P₁₁-P_ij连接规则的示意图，如图3所示，于每一个排列单元U_nm中，第(4n+1)条栅极线G_(4n+1)可耦接第(2n+1)列的第(4m+1)行与第(4m+4)行的画素P_(2n+1)(4m+1)、P_(2n+1)(4m+4)；第(4n+2)条栅极线G_(4n+2)可耦接第(2n+1)列的第(4m+2)行与第(4m+3)行的画素P_(2n+1)(4m+2)、P_(2n+1)(4m+3)；第(4n+3)条栅极线G_(4n+3)可耦接第(2n+2)列的第(4m+2)行与第(4m+3)行的画素P_(2n+2)(4m+2)、P_(2n+2)(4m+3)；第(4n+4)条栅极线G_(4n+4)可耦接第(2n+2)列的第(4m+1)行与第(4m+4)行的画素P_(2n+2)(4m+1)、P_(2n+2)(4m+4)；第(2m+1)条数据线D_(2m+1)可耦接第(2n+1)列第(4m+1)行的画素P_(2n+1(4m+1)与第(2n+2)列第(4m+2)行的画素P_(2m+2(4m+2)；第(2m+2)条数据线D_(2m+2)可耦接第(2n+1)列的第(4m+2)行与第(4m+4)行的画素P_(2n+1)(4m+2)、P_(2n+1(4m+4)，以及第(2n+2)列的第(4m+1)行与第(4m+3)行的画素P_(2n+2)(4m+1)、P_(2n+2)(4m+3)；而第(2m+3)条数据线D_(2m+3)则可耦接第(2n+1)列第(4m+3)行的画素P_(2n+1)(4m+3)与第(2n+2)列第(4m+4)行的画素P_(2n+2)(4m+4)。

图4是本发明第一实施例的排列单元U₀₀的连接整理示意图，如图1与图4所示，于实际的排列单元U₀₀中，n＝0且m＝0。此时，栅极线G₁可耦接画素P₁₁、P₁₄；栅极线G₂可耦接画素P₁₂、P₁₃；栅极线G₃可耦接画素P₂₂、P₂₃；栅极线G₄可耦接画素P₂₁、P₂₄；数据线D₁可耦接画素P₁₁、P₂₂；数据线D₂可耦接画素P₁₂、P₁₄、P₂₁、P₂₃；而数据线D₃则可耦接画素P₁₃、P₂₄。

请再参考图1，时序控制器109可耦接第一栅极驱动器103、第二栅极驱动器105与源极驱动器107。时序控制器109可接收外部输入的同步信号和时间信号，产生用于控制第一与第二栅极驱动器103、105的栅极控制信号，以及产生用于控制源极驱动器107的数据控制信号。此外，时序控制器109可重新排列从外部输入的画素数据信号，并将重新排列的画素数据信号提供给源极驱动器107，其中画素数据信号可包含有各颜色画素的数据信号。

于本实施例中，第一栅极驱动器103可配置在液晶显示面板的101一侧，且耦接液晶显示面板101的第(4n+1)条栅极线G_(4n+1)与第(4n+3)条栅极线G_(4n+3)，用以序列提供第一扫描信号给液晶显示面板101内的所有奇数条栅极线。其中，第一栅极驱动器103的运作会受控于时序控制器109所提供的控制信号CKL、VSTL、XCKL。第二栅极驱动器105会配置在液晶显示面板101的另一侧，且耦接液晶显示面板101的第(4n+2)条栅极线G_(4n+2)与第(4n+4)条栅极线G_(4n+4)，用以序列提供第二扫描信号给液晶显示面板101内的所有偶数条栅极线。其中，第二栅极驱动器105的运作会受控于时序控制器109所提供的控制信号CKR、VSTR、XCKR。

于其它实施例中，各栅极线G₁-G_x的两端亦可分别连接至第一栅极驱动器103与第二栅极驱动器105。亦即，单一条栅极线可以视情况而接收第一栅极驱动器103的第一扫描信号或第二栅极驱动器105的第二扫描信号，例如可根据信号传递的路径距离而选择较近的栅极驱动器提供信号。

源极驱动器107可耦接液晶显示面板101的所有数据线D₁-D_y，且至少受控于时序控制器109所提供的控制信号LD、POL，而提供对应的显示数据至各数据线D₁-D_y上。如此一来，液晶显示面板101内的每一画素P₁₁-P_ij均可通过对应的数据线D₁-D_y接收到对应的显示数据。源极驱动器107可将从时序控制器109接收的数据信号转换成模拟数据信号。

据此，本发明的液晶显示面板101可采用HSD驱动方式，使位于不同行的画素可以共享同一条数据线，而使数据线的数目减半，进而降低源极驱动电路的成本与电力消耗，例如图2所示，第3行至第6行的画素P₁₃、P₂₄、P₁₅、P₂₆均可共享第3条数据线D₃。另外，由于栅极线的数目增加，因此栅极线G₁-G_x的个数为偶数，而本实施例可同时采用第一栅极驱动器103与第二栅极驱动器105两个栅极驱动器，并且使用双边驱动栅极线的方式，以有效地降低栅极驱动器的制作成本。

为了要更加清楚地说明液晶显示器100的运作原理，图5绘示了本发明第一实施例的液晶显示器100的部分驱动时序图。请合并参照图1与图5，从图5所揭示的驱动信号波形图可知，第一栅极驱动器103与第二栅极驱动器105会各别受控于时序控制器109所提供的控制信号CKL、VSTL、XCKL与CKR、VSTR、XCKR，而交叉配合以序列提供扫描信号至液晶显示面板101内对应的栅极线G₁-G_x上。

另外，源极驱动器107至少会受控于时序控制器109所提供的控制信号LD、POL，而提供对应的显示数据OP_data至各数据线D₁-D_y上。如此一来，液晶显示面板101内的每一个画素P₁₁-P_ij就会各别通过对应的数据线D₁-D_y以接收并写入对应的显示数据。

于液晶显示器100的一个画面期间(frame)内，第一与第二栅极驱动器103、105可根据从时序控制器109接收的栅极控制信号，依序驱动液晶显示面板101的栅极线G₁-G_x。同时，源极驱动器107会将从时序控制器109接收的画素数据信号转换成灰阶信号，并将灰阶信号供给液晶显示面板101的数据线D₁-D_y。通过开启耦接的各薄膜晶体管T₁₁-T_ij，将灰阶信号传入对应的红色、绿色、蓝色画素P₁₁-P_ij以驱动的。

如图5所示，对于同一条数据线(D₁、D₂、D₃…或D_y)而言，于液晶显示器100的一个画面期间，所传送的显示数据均可为同一极性，亦即用以决定驱动极性的控制信号POL仅需转换一次。例如，奇数条的数据线D_(4m+1)、D_(4m+3)传送的显示数据均可为第一极性，偶数条的数据线D_(4m+2)、D_(4m+4)传送的显示数据均可为第二极性，其中第一极性与第二极性相反。亦即，液晶显示面板101可采用行反转的驱动方式。而于下一个画面期间，由于控制信号POL的驱动极性经过了一次转换，因此各数据线(D₁、D₂、D₃…或D_y)可以传送与上一个画面期间相反的显示数据。

由于本发明的位置彼此相邻的画素P₁₁-P_ij均交错连接至不同数据线D₁-D_y，因此于液晶显示器100的一个画面期间内，本发明的液晶显示面板101可以采用行反转的驱动方式，于每一条数据线(D₁、D₂、D₃…或D_y)输出相同极性的信号，即可使显示画面达到点反转的极性分布，进而呈现出较佳的显示效果。据此，本发明不但可大幅地降低源极驱动器107所消耗的功率与负荷，同时可减少液晶显示面板101的闪烁现象。

为清楚显示出液晶显示器100的具体结构，图6绘示了本发明第一实施例的液晶显示器100的结构示意图，而图7绘示了本发明第一实施例的液晶显示器100的部分画素P₁₁-P₂₄的布局示意图。如图6所示，液晶显示器100包括液晶显示面板101、驱动控制电路212a、212b与背光模块111。其中，液晶显示面板101可包括第一基板202、位于第一基板202表面的偏光片208、相对于第一基板202设置的第二基板204、位于第二基板204表面的偏光片210，以及位于第一基板202与第二基板204的间的液晶层206。第一基板202例如可为彩色滤光片基板(color filter substrate)，而第二基板204例如可为薄膜晶体管数组基板(thin film transistor array substrate)。驱动控制电路212a、212b可设置于第二基板204上表面，可以包括前述的第一栅极驱动器103、第二栅极驱动器105、源极驱动器107与时序控制器109，用以驱动控制所有画素P₁₁-P_ij。其中，虽然图6仅绘示出两个驱动控制电路212a、212b，代表两侧的驱动控制电路，然而液晶显示器100实际上每一侧亦可包括三个以上的驱动控制电路。以图1与图6的实施例为例，第一栅极驱动器103与第二栅极驱动器105可以分别是配置在液晶显示面板101相对两侧的驱动控制电路212a、212b，亦即第一与第二栅极驱动器103、105可分别配置于液晶层206的相对两侧。

如图7所示，图7的各画素P₁₁-P₂₄同样可符合图3所示的画素连接规则。此外，利用本发明的布局设计，本发明可以使用前述的行反转驱动方式而达到点反转极性分布的优点，且由于本发明的液晶显示面板101可采用HSD驱动方式而使数据线的数目减半，且再搭配本发明的布局设计，更可以提高各画素P₁₁-P_ij本身的开口率。以本实施例的布局为例，各画素P₁₁-P_ij的开口率可以高达56.01％。

图8绘示了本发明第二实施例的液晶显示器300的系统方块图。第一与第二实施例的液晶显示器100、300的主要差别在于，第二实施例的液晶显示器300仅包含一个栅极驱动器303，且栅极驱动器303耦接液晶显示面板101的所有栅极线G₁-G_x，以取代第一与第二栅极驱动器103、105的作用。如图8所示，液晶显示器300包括液晶显示面板101、栅极驱动器303、源极驱动器107、时序控制器309与背光模块111。栅极驱动器303可配置在液晶显示面板的101一侧，用以序列提供扫描信号给液晶显示面板101内的所有栅极线。其中，栅极驱动器303的运作会受控于时序控制器309所提供的控制信号CK、VST、XCK。除此之外，液晶显示器100与液晶显示器300的结构与运作方式大致相同。

综上所述，本发明的液晶显示面板的画素数组结构系为半源极驱动架构，且位置彼此相邻的画素区域均交错连接至不同数据线。如此一来，于液晶显示器的一个画面期间内，本发明的液晶显示面板可以采用行反转的驱动方式，于每一条数据线输出相同极性的信号，即可使显示画面达到点反转的极性分布的效果。据此，本发明不但可大幅地降低源极驱动器所消耗的功率与负荷、提高画素的开口率，且可同时减少显示面板的闪烁现象。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (13)

1、一种液晶显示器，包括：

一液晶显示面板，包括：

多条栅极线；

多条数据线；以及

多个画素，以矩阵方式排列；

其中，第(4n+1)条栅极线耦接第(2n+1)列的第(4m+1)行与第(4m+4)行的画素；

第(4n+2)条栅极线耦接第(2n+1)列的第(4m+2)行与第(4m+3)行的画素；

第(4n+3)条栅极线耦接第(2n+2)列的第(4m+2)行与第(4m+3)行的画素；

第(4n+4)条栅极线耦接第(2n+2)列的第(4m+1)行与第(4m+4)行的画素；

第(2m+1)条数据线耦接第(2n+1)列第(4m+1)行的画素与第(2n+2)列第(4m+2)行的画素；

第(2m+2)条数据线耦接第(2n+1)列的第(4m+2)行与第(4m+4)行的画素以及第(2n+2)列的第(4m+1)行与第(4m+3)行的画素；

第(2m+3)条数据线耦接第(2n+1)列第(4m+3)行的画素与第(2n+2)列第(4m+4)行的画素，而m与n为大于等于0的整数；

至少一驱动控制电路，用以驱动控制所述画素；以及

一背光模块，用以提供该液晶显示面板所需的光线。

2、根据权利要求1所述的液晶显示器，其特征在于，该驱动控制电路，包括：

一栅极驱动器，配置在该液晶显示面板的一侧，且耦接该液晶显示面板的所有所述栅极线，用以序列提供一扫描信号。

3、根据权利要求2所述的液晶显示器，其特征在于，该驱动控制电路，包括：

一源极驱动器，耦接该液晶显示面板的所述数据线，用以提供多个显示数据；以及

一时序控制器，耦接并控制该栅极驱动器与该源极驱动器的运作。

4、根据权利要求1所述的液晶显示器，其特征在于，该驱动控制电路，包括：

一第一栅极驱动器，配置在该液晶显示面板的一侧，且耦接该液晶显示面板的第(4n+1)条栅极线与第(4n+3)条栅极线，用以序列提供一第一扫描信号；以及

一第二栅极驱动器，配置在该液晶显示面板的另一侧，且耦接该液晶显示面板的第(4n+2)条栅极线与第(4n+4)条栅极线，用以序列提供一第二扫描信号。

5、根据权利要求1所述的液晶显示器，其特征在于，该液晶显示面板的各该画素会通过所述数据线分别接收一显示数据。

6、根据权利要求5所述的液晶显示器，其特征在于，于该液晶显示器的一画面期间内，第(4m+1)条与第(4m+3)条数据线传送的所述显示数据均为一第一极性，第(4m+2)条与第(4m+4)条数据线传送的所述显示数据均为一第二极性，且该第一极性与该第二极性相反。

7、根据权利要求5所述的液晶显示器，其特征在于，该驱动控制电路，包括：

一源极驱动器，耦接该液晶显示面板的所述数据线，用以提供所述显示数据。

8、根据权利要求7所述的液晶显示器，其特征在于，该驱动控制电路，包括：

一时序控制器，耦接并控制该第一栅极驱动器、该第二栅极驱动器以及该源极驱动器的运作。

9、一种液晶显示面板，包括：

多条栅极线；

多条数据线；以及

多个画素，以矩阵方式排列；

其中，第(4n+1)条栅极线耦接第(2n+1)列的第(4m+1)行与第(4m+4)行的画素；

第(4n+2)条栅极线耦接第(2n+1)列的第(4m+2)行与第(4m+3)行的画素；

第(4n+3)条栅极线耦接第(2n+2)列的第(4m+2)行与第(4m+3)行的画素；

第(4n+4)条栅极线耦接第(2n+2)列的第(4m+1)行与第(4m+4)行的画素；

第(2m+1)条数据线耦接第(2n+1)列第(4m+1)行的画素与第(2n+2)列第(4m+2)行的画素；

第(2m+2)条数据线耦接第(2n+1)列的第(4m+2)行与第(4m+4)行的画素以及第(2n+2)列的第(4m+1)行与第(4m+3)行的画素；以及

第(2m+3)条数据线耦接第(2n+1)列第(4m+3)行的画素与第(2n+2)列第(4m+4)行的画素，而m与n为大于等于0的整数。

10、根据权利要求9所述的液晶显示面板，其特征在于，所述栅极线的个数为偶数。

11、根据权利要求9所述的液晶显示面板，其特征在于，第(4n+1)条栅极线与第(4n+3)条栅极线用以序列接收一第一扫描信号。

12、根据权利要求11所述的液晶显示面板，其特征在于，第(4n+2)条栅极线与第(4n+4)条栅极线用以序列接收一第二扫描信号。

13、根据权利要求9所述的液晶显示面板，其特征在于，第(4m+1)条与第(4m+3)条数据线用以传送多个具有一第一极性的显示数据，第(4m+2)条与第(4m+4)条数据线用以传送多个具有一第二极性的显示数据，且该第一极性与该第二极性相反。

Images