KR102323658B1

KR102323658B1 - 액정 표시 장치

Info

Publication number: KR102323658B1
Application number: KR1020150084920A
Authority: KR
Inventors: 김동욱; 김양희; 박종환; 서연주; 정도현; 홍성진
Original assignee: 삼성디스플레이 주식회사
Priority date: 2015-06-16
Filing date: 2015-06-16
Publication date: 2021-11-09
Also published as: KR20160148752A; US20160370622A1; US9897883B2

Abstract

본 발명은 액정 표시 장치에 관한 것으로, 본 발명의 일 실시예에 따른 액정 표시 장치는 제1 스위칭 소자와 상기 제1 스위칭 소자의 온 오프에 따라 제1 전계를 형성하는 제1 전계 형성 전극들이 배치되는 제1 기판, 상기 제1 기판과 대향하고, 제2 스위칭 소자와 상기 제2 스위칭 소자의 온 오프에 따라 제2 전계를 형성하는 제2 전계 형성 전극들이 배치되는 제2 기판 및 상기 제1 기판과 상기 제2 기판 사이에 개재되는 액정층을 포함하되, 상기 액정층은 상기 제1 기판에 의해 제어되어 상기 제1 전계가 형성되는 제1 전계 영역과 상기 제2 기판에 의해 제어되어 상기 제2 전계가 형성되는 제2 전계 영역을 포함하고, 상기 제1 전계 영역과 상기 제2 전계 영역은 나란히 배치될 수 있다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}

본 발명은 액정 표시 장치에 관한 것이다.

액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.

액정 표시 장치는 제1 기판, 상기 제1 기판과 대향하여 배치되고, 화소 전극 및 상기 화소 전극에 연결되어 있는 스위칭 소자를 포함하는 제2 기판 및 상기 제1 기판과 상기 제2 기판 사이에 개재되는 액정층을 포함한다.

일반적인 액정 표시 장치는 누설되는 광을 차단하고 액정 표시 장치의 콘트라스트 비(contrast ratio)를 향상시키기 위해 각 화소 별로 차광 부재가 형성된다.

최근 액정 표시 장치가 고해상도로 진행되면서 각 화소의 크기가 줄어들면서 고집적화되고, 이로 인해 각 화소 별로 형성되는 차광 부재도 고집적화되고 있다.

이에 따라, 각 화소 별로 형성되는 차광 부재로 인해 액정 표시 장치의 개구율이 줄어들어 영상 품질이 저하될 수 있다.

이에, 본 발명이 해결하고자 하는 과제는 액정 표시 장치의 구조를 개선하여 개구율을 향상시켜 영상의 품질을 향상시킬 수 있는 액정 표시 장치를 제공하는 것이다.

본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는 제1 스위칭 소자와 상기 제1 스위칭 소자의 온 오프에 따라 제1 전계를 형성하는 제1 전계 형성 전극들이 배치되는 제1 기판, 상기 제1 기판과 대향하고, 제2 스위칭 소자와 상기 제2 스위칭 소자의 온 오프에 따라 제2 전계를 형성하는 제2 전계 형성 전극들이 배치되는 제2 기판 및 상기 제1 기판과 상기 제2 기판 사이에 개재되는 액정층을 포함하되, 상기 액정층은 상기 제1 기판에 의해 제어되어 상기 제1 전계가 형성되는 제1 전계 영역과 상기 제2 기판에 의해 제어되어 상기 제2 전계가 형성되는 제2 전계 영역을 포함하고, 상기 제1 전계 영역과 상기 제2 전계 영역은 나란히 배치될 수 있다.

상기 액정층은 상기 제1 기판에 의해 정의되는 제1 스위칭 영역, 상기 제1 전계 영역 및 상기 제1 스위칭 영역과 상기 제1 전계 영역에 배치되는 제1 절연 물질이 연장되어 배치되는 제1 절연 영역, 상기 제2 기판에 의해 정의되는 제2 스위칭 영역, 상기 제2 전계 영역 및 상기 제2 스위칭 영역과 상기 제2 전계 영역에 배치되는 제2 절연 물질이 연장되어 배치되는 제2 절연 영역을 포함할 수 있다.

상기 제1 스위칭 영역과 상기 제2 스위칭 영역은 서로 중첩되도록 배치될 수 있다.

상기 제1 스위칭 영역의 일측에는 상기 제1 전계 영역이 배치되고, 상기 제1 스위칭 영역의 타측에는 상기 제1 절연 영역이 배치되며, 상기 제2 스위칭 영역의 일측에는 상기 제2 절연 영역이 배치되고, 상기 제2 스위칭 영역의 타측에는 상기 제2 전계 영역이 배치될 수 있다.

상기 제1 기판과 상기 제2 기판이 합착되면 상기 제1 전계 영역은 상기 제2 절연 영역과 대응되도록 배치되고, 상기 제2 전계 영역은 상기 제1 절연 영역과 대응되도록 배치될 수 있다.

상기 제1 스위칭 영역과 상기 제2 스위칭 영역이 중첩된 영역에 대응하여 배치되는 차광 부재를 더 포함할 수 있다.

상기 차광 부재는 상기 제1 기판과 상기 제2 기판 사이의 셀 갭을 유지하기 위한 컬럼 스페이서 및 상기 제1 기판 및 상기 제2 기판 중 어느 하나의 기판 상에 형성되는 블랙 매트릭스를 포함할 수 있다.

상기 차광 부재는 상기 컬럼 스페이서와 상기 블랙 매트릭스가 일체로 형성될 수 있다.

상기 제1 기판과 상기 제2 기판 중 상기 제1 기판 상에 배치되는 컬러 필터를 더 포함할 수 있다.

상기 컬러 필터는 상기 제1 전계 영역과 상기 제1 절연 영역에 대응하여 배치될 수 있다.

상기 제1 전계 영역과 상기 제2 전계 영역은 동일한 색을 발현할 수 있다.

상기 제1 기판과 상기 제2 기판 각각에 배치되는 제1 컬러 필터와 제2 컬러 필터를 더 포함할 수 있다.

상기 제1 컬러 필터와 상기 제2 컬러 필터는 각각 상기 제1 전계 영역과 상기 제2 전계 영역에 대응하여 형성될 수 있다.

상기 제1 전계 영역과 상기 제2 전계 영역은 서로 다른 색을 발현할 수 있다.

상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는 제1 게이트 배선과 상기 제1 데이터 배선에 의해 구획되는 제1 화소와 제2 게이트 배선과 상기 제2 데이터 배선에 의해 구획되는 제2 화소가 배치되는 표시 패널, 상기 제1 화소를 구동시키는 제1 구동부, 상기 제2 화소를 구동시키는 제2 구동부 및 상기 제1 구동부와 상기 제2 구동부의 동작을 제어하는 동작 제어부를 포함하되, 상기 제1 게이트 배선과 상기 제2 게이트 배선은 중첩되어 배치될 수 있다.

상기 제1 화소는 제1 기판에 의해 정의되고 상기 제2 화소는 제2 기판에 의해 정의되며, 상기 제1 기판과 상기 제2 기판은 대향하여 배치될 수 있다.

상기 중첩된 게이트 배선은 제1 구간에서는 상기 제1 화소에 상기 게이트 신호를 전달하고, 제2 구간에서는 상기 제2 화소에 상기 게이트 신호를 전달할 수 있다.

상기 제1 기판은 제1 스위칭 소자와 상기 제1 스위칭 소자의 온 오프에 따라 제1 전계를 형성하는 제1 전계 형성 전극들을 포함하고, 상기 제2 기판은 제2 스위칭 소자와 상기 제2 스위칭 소자의 온 오프에 따라 제2 전계를 형성하는 제2 전계 형성 전극들을 포함할 수 있다.

상기 제1 스위칭 소자와 상기 제2 스위칭 소자는 적어도 일부가 중첩되어 배치될 수 있다.

상기 제1 스위칭 소자와 상기 제2 스위칭 소자가 중첩되는 영역에 차광 부재가 배치될 수 있다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 실시예들에 의하면 개구율을 향상시켜 영상 품질을 향상시킬 수 있는 액정 표시 장치를 제공할 수 있다.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 개략적으로 나타내는 블록도이다.
도 2는 도 1의 표시 패널의 제1 기판과 제2 기판을 개략적으로 나타내는 평면도이다.
도 3은 2의 제1 기판과 제2 기판이 합착된 경우의 표시 패널을 개략적으로 나타내는 평면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 구동을 설명하기 위한 평면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타내는 단면도이다.
도 6 및 도 7은 도 5의 표시 패널의 구조를 나타내는 단면도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

소자(elements) 또는 층이 다른 소자 또는 층"위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.

이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 개략적으로 나타내는 블록도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치(1)는 표시 패널(10), 제1 게이트 구동부(20), 제2 게이트 구동부(30), 제1 데이터 구동부(40), 제2 데이터 구동부(50) 및 구동 제어부(60)를 포함할 수 있다.

표시 패널(10)은 영상을 표시할 수 있도록 하는 복수의 화소를 포함할 수 있다. 복수의 화소는 제1 게이트 배선(G11, G12, … G1n)과 제1 데이터 배선(D11, D12, … D1m)에 의해 구획되는 복수의 제1 화소(PX1)와 제2 게이트 배선(G21, G22, … G2n)과 제2 데이터 배선(D21, D22, … D2m)에 의해 구획되는 복수의 제2 화소(PX2)를 포함할 수 있다. 이러한 표시 패널(10)에 대한 보다 자세한 구조는 추후 도 2 내지 도 7를 참조하여 보다 상세히 살펴보기로 한다.

제1 게이트 구동부(20)는 구동 제어부(60)로부터 제어 신호를 인가받아 제1 게이트 배선(G11, G12, … G1n)을 구동시킨다.

제2 게이트 구동부(30)는 구동 제어부(60)로부터 제어 신호를 인가받아 제2 게이트 배선(G21, G22, … G2n)을 구동시킨다.

제1 데이터 구동부(40)는 구동 제어부(60)로부터 제어 신호를 인가받아 제1 데이터 배선(D11, D12, … D1m)을 구동시킨다.

제2 데이터 구동부(50)는 구동 제어부(60)로부터 제어 신호를 인가받아 제2 데이터 배선(D21, D22, … D2m)을 구동시킨다,

구동 제어부(60)는 외부로부터 입력되는 영상 제어 신호에 따라 제1 게이트 구동부(20), 제2 게이트 구동부(30), 제1 데이터 구동부(40) 및 제2 데이터 구동부(50)를 제어하는 제어 신호들을 생성하여 인가함으로써 표시 패널(10)에 영상이 표시되도록 제어한다.

도 2는 도 1의 표시 패널의 제1 기판과 제2 기판을 개략적으로 나타내는 평면도이고, 도 3은 2의 제1 기판과 제2 기판이 합착된 경우의 표시 패널을 개략적으로 나타내는 평면도이다.

먼저, 도 2를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치(1)의 표시 패널(10)은 제1 기판(100) 및 제1 기판(100)과 대향하는 제2 기판(200)을 포함한다.

제1 기판(100)은 복수의 제1 화소(PX11, PX12, ?PX1n)와 복수의 제1 화소(PX11, PX12, … PX1n)를 구획하기 위한 복수의 제1 게이트 배선(G11, G12, … G1n)이 배열될 수 있다.

복수의 제1 화소(PX11, PX12, … PX1n)는 액정층의 액정 분자들을 재배열시킬 수 있는 복수의 제1 전계 영역(EA11, EA12, … EA1n)과 전기적 소자가 형성되지 않는 복수의 제1 절연 영역(NA11, NA12, … NA1n)을 포함할 수 있다.

복수의 제1 게이트 배선(G11, G12, … G1n)은 각 제1 화소(PX11, PX12, … PX1n)에 제1 게이트 신호를 전달하며, 대체적으로 가로 방향으로 배열될 수 있다.

제2 기판(200)은 복수의 제2 화소(PX21, PX22, … PX2n)와 복수의 제2 화소(PX21, PX22, … PX2n)을 구획하기 위한 복수의 제2 게이트 배선(G21, G22, … G2n)이 배열될 수 있다.

복수의 제2 화소(PX21, PX22, … PX2n)는 액정층의 액정 분자들을 재배열시킬 수 있는 복수의 제2 전계 영역(EA21, EA22, … EA2n)과 전기적 소자가 형성되지 않는 복수의 제2 절연 영역(NA21, NA22, … NA2n)을 포함할 수 있다. 이때, 복수의 제2 전계 영역(EA21, EA22, … EA2n)은 복수의 제1 화소(PX11, PX12, … PX1n)의 복수의 제1 절연 영역(NA11, NA12, … NA1n)과 대응되도록 배열될 수 있다.

복수의 제2 게이트 배선(G21, G22, … G2n)은 각 제2 화소(PX21, PX22, … PX2n)에 제2 게이트 신호를 전달하며 대체적으로 가로 방향으로 배열될 수 있다. 이때, 복수의 제2 게이트 배선(G21, G22, … G2n)은 복수의 제1 게이트 배선(G11, G12, … G1n)과 대응되도록 배열될 수 있다.

이와 같은 제1 기판(100)과 제2 기판(200)을 합착하여 표시 패널(10)을 형성하게 되면, 도 3에 도시된 바와 같이, 복수의 게이트 배선(G1, G2, … Gn)과 복수의 게이트 배선(G1, G2, … Gn)에 의해 구획되는 복수의 전계 영역(EA1, EA2, … EAn)이 배열될 수 있다.

복수의 게이트 배선(G1, G2, … Gn)은 복수의 제1 게이트 배선(G11, G12, … G1n)과 복수의 제2 게이트 배선(G21, G22, … G2n)이 대응되는 영역에 형성되기 때문에, 다시 말해, 중첩되어 배열되기 때문에 하나의 배선으로 보일 수 있다. 예를 들어, 어느 하나의 제1 게이트 배선(G11)과 어느 하나의 제2 게이트 배선(G21)이 각각 하나의 게이트 배선(G1)으로 보일 수 있다.

복수의 전계 영역(EA1, EA2, … EAn)은 제1 기판(100)에 배열되는 복수의 제1 전계 영역(EA11, EA12, … EA1n)과 제2 기판(200)에 배열되는 복수의 제2 전계 영역(EA21, EA22, … EA2n)이 가로 방향으로 상하로 나뉘어서 배열될 수 있다. 다시 말해, 제1 기판(100)의 제1 절연 영역(NA11, NA12, … NA1n)이 배열된 영역에는 합착되면서 제2 기판(200)의 제2 전계 영역(EA21, EA22, … EA2n)이 배열될 수 있고, 제2 기판(200)의 제2 절연 영역(NA21, NA22, … NA2n)이 배열된 영역에는 합착되면서 제1 기판(100)의 제1 전계 영역(EA11, EA12, … EA1n)이 배열될 수 있다.

이에 따라, 본 발명의 일 실시예에 따른 표시 패널(10)은 복수의 게이트 배선(G1, G2, … Gn)이 제1 기판(100)의 복수의 제1 전계 영역(EA11, EA12, … EA1n)에도 게이트 신호를 인가하고, 제2 기판(200)의 복수의 제2 전계 영역(EA21, EA22, … EA2n)에도 게이트 신호를 인가할 수 있다. 이러한 동작에 대해서는 다음 도 4를 참조하여 살펴보기로 한다.

도 4는 본 발명의 일 실시예에 따른 표시 패널의 구동을 설명하기 위한 평면도이다.

도 4를 참조하면, 어느 하나의 게이트 배선(G1)을 중심으로 설명하면, 어느 하나의 게이트 배선(G1)은 A 영역에서는 제1 기판(100)에 형성되는 제1 전계 영역(EA11)에 게이트 신호를 인가할 수 있고, B 영역에서는 제2 기판(200)에 형성되는 제2 전계 영역(EA21)에 게이트 신호를 인가할 수 있으며, C 영역에서는 제1 기판(100)에 형성되는 제1 전계 영역(EA11)에 게이트 신호를 인가할 수 있다. 다시 말해, 표시 패널(10)의 복수의 게이트 배선(G1)은 제1 기판(100)에 형성되는 제1 전계 영역, 다시 말해 상부 전계 영역과 제2 기판(200)에 형성되는 제2 전계 영역, 다시 말해, 하부 전계 영역에 교대로 게이트 신호를 인가할 수 있다.

이와 같이, 본 발명의 일 실시예에 따른 액정 표시 장치(1)는 제1 기판(100)과 제2 기판(200) 각각에 복수의 제1 전계 영역(EA11, EA12, … EA1n)과 복수의 제2 전계 영역(EA21, EA22, … EA2n)이 교대로 배열될 수 있어 고해상도를 구현할 수 있으면서도 개구율을 향상시킬 수 있다. 본 발명의 일 실시예에 따른 액정 표시 장치(1)의 개구율 향상은 종래 액정 표시 장치에 비해 두 개의 화소 당 차광 부재가 형성되기 때문인데, 이에 대한 보다 자세한 설명은 다음 도 5 내지 7을 참조하여 살펴보기로 한다.

도 5는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타내는 단면도이다.

도 5를 참조하면, 본 발명의 일 실시예에 따른 표시 패널(10)의 제1 기판(100)과 제2 기판(200) 각각은 액정 분자들을 재배열시키는 전계 형성 전극들이 형성되는 전계 영역(EA)과 상기 전계 형성 전극들에 전압을 인가하기 위한 스위칭 소자, 예를 들어, 박막 트랜지스터(TFT)가 형성되는 스위칭 영역(SWA) 및 절연 물질들이 형성되는 절연 영역(NA)을 포함할 수 있다.

제1 기판(100)은 제1 절연 기판(110) 상에 제1 전계 영역(EA11, EA12), 제1 스위칭 영역(SWA11, SWA12) 및 제1 절연 영역(NA11, NA12)의 순으로 배열될 수 있다.

제2 기판(200)은 제2 절연 기판(210) 상에 제2 절연 영역(NA21, NA22), 제2 스위칭 영역(SWA21, SWA22) 및 제2 전계 영역(EA21, EA22)의 순으로 배열될 수 있다. 이때, 앞서 설명한 바와 같이, 제1 기판(100)의 제1 전계 영역(EA11, EA12)은 제2 기판(200)의 제2 절연 영역(NA21, NA22)과 대응되도록 배열될 수 있고, 제2 기판(200)의 제2 전계 영역(EA21, EA22)은 제1 기판(100)의 제1 절연 영역(NA11, NA12)와 대응되도록 배열될 수 있다. 덧붙여, 제1 기판(100)과 제2 기판(200) 각각에 배열되는 제1 스위칭 영역(SWA11, SWA12)과 제2 스위칭 영역(SWA21, SWA22)은 중첩되어 배열될 수 있다.

이에 따라, 본 발명의 일 실시예에 따른 액정 표시 장치(1)의 표시 패널(10)은, 도 5에 도시된 바와 같이, 제1 전계 영역(EA11), 중첩 스위칭 영역, 제2 전계 영역(EA21), 제1 전계 영역(EA12), 중첩 스위칭 영역, 제2 전계 영역(EA22) 순으로 배열될 수 있다. 또한, 제1 전계 영역(EA11, EA12)과 제2 전계 영역(EA21, EA22)은 전계 형성 전극(예를 들어, 화소 전극과 공통 전극)이 배치되는 영역으로 전계 형성 영역이라 할 수 있다. 다시 말해, 본 발명의 일 실시예에 따른 액정 표시 장치(1)의 표시 패널(10)은 어느 하나의 중첩 스위칭 영역과 어느 하나의 중첩 스위칭 영역과 인접하게 배치되는 다른 중첩 스위칭 영역 사이에 전계 형성 영역이 배치될 수 있고, 전계 형성 영역은 제1 전계 영역과 제2 전계 영역이 나란히 배치될 수 있다. 또한, 이렇게 배열되는 중첩 스위칭 영역에 차광 부재가 형성될 수 있다. 즉, 중첩 스위칭 영역은 차광 영역이 될 수 있다.

이에 따라, 본 발명의 일 실시예에 따른 액정 표시 장치(1)는 종래 화소별 차광 부재가 형성되는 경우, 다시 말해 하나의 전계 영역 당 하나의 차광 영역이 배열되는 경우보다 두 개의 전계 영역당 하나의 차광 영역이 배열되기 때문에 종래에 비해 개구율을 향상시킬 수 있게 된다.

도 6 및 도 7은 도 5의 표시 패널의 구조를 나타내는 단면도이다.

먼저, 도 6을 살펴보면, 본 발명의 일 실시예에 따른 액정 표시 장치(1)의 표시 패널(10)은 제1 기판(100), 제1 기판(100)에 대향하는 제2 기판(200) 및 제1 기판(100)과 제2 기판(200) 사이의 액정층(300)을 포함할 수 있다.

제1 기판(100)은 투명한 유리, 석영, 세라믹, 실리콘 또는 투명 플라스틱 등의 절연 물질로 형성될 수 있는 제1 절연 기판(110)을 포함할 수 있다.

제1 절연 기판(110) 상에는 제1 게이트 전극(121)이 배치된다. 제1 게이트 전극(121)은 제1 게이트 배선(G11, G12, … G1n)에 포함될 수 있다. 제 게이트 전극(121)은 제1 게이트 배선(G11, G12, … G1n)을 통해 전달되는 게이트 전압을 제공받을 수 있다. 제1 게이트 전극(121)은, 예를 들어, 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등으로 이루어질 수 있다. 또한, 제1 게이트 전극(121)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 예를 들어, 하나의 도전막은 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어지고, 다른 도전막은 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어질 수 있다. 이러한 조합의 예로는, 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 이외의 다양한 여러 가지 금속과 도전체로 형성될 수 있다.

제1 게이트 전극(121) 상에는 제1 게이트 절연막(122)이 배치된다. 제1 게이트 절연막(122)은 하부의 제1 게이트 전극(121)과 상부의 제1 소스 전극(125) 및 제1 드레인 전극(126)을 절연시키는 역할을 한다. 제1 게이트 절연막(122)은, 예를 들어, 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2)등으로 이루어질 수 있다.

제1 게이트 절연막(122) 상에는 제1 반도체층(123)이 배치된다. 제1 반도체층(123)은 제1 게이트 전극(121)과 적어도 일부가 중첩되도록 배치되고, 제1 게이트 전극(121), 제1 소스 전극(125) 및 제1 드레인 전극(126)과 함께 박막 트랜지스터(TFT), 다시 말해 제1 스위칭 영역(SWA11, SWA12)을 형성한다. 제1 반도체층(123)은, 예를 들어, 수소화 비정질 실리콘(hydrogenated amorphous silicon) 또는 다결정 실리콘 등으로 이루어질 수 있다. 도 6에서는, 제1 반도체층(123)을 선형으로 형성된 경우를 예시로 하여 도시하였으나, 이에 한정된 것은 아니고, 선형 외의 다양한 형상을 가질 수 있다.

제1 반도체층(123) 상에는 제1 저항성 접촉층(124)이 배치될 수 있다. 제1 저항성 접촉층(124)은 하부의 제1 반도체층(123)과 상부의 제1 소스 전극(125) 및 제1 드레인 전극(126) 사이에 배치되어 접촉 저항을 감소시키는 역할을 한다. 제1 저항성 접촉층(124)은, 예를 들어, n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 실리콘 등으로 이루어질 수 있다. 도 6에서 제1 저항성 접촉층(124)은 제1 반도체층(123)과 같이 선형으로 형성된 경우를 예시로 하여 도시하였으나, 이에 한정된 것은 아니고 다양한 형상을 가질 수 있다. 다만, 제1 저항성 접촉층(124)은 제1 반도체층(123)과 동일한 형상을 가지게 된다.

제1 저항성 접촉층(124) 상에는 제1 소스 전극(125)과 제1 드레인 전극(126)이 배치된다. 제1 소스 전극(125)과 제1 드레인 전극(126)은, 도 1에 도시된 복수의 제1 데이터 배선(D11, D12, … D1n)에 포함될 수 있다. 제1 소스 전극(125)은 복수의 제1 데이터 배선(D11, D12, … D1n)을 통해 인가되는 데이터 전압을 제공받고, 제1 게이트 전극(121)에 게이트 온 전압이 인가되면 해당 박막 트랜지스터(TFT)가 턴-온(turn-on)된다. 이렇게 해당 박막 트랜지스터(TFT)가 턴-온되면 제1 소스 전극(125)에 제공된 데이터 전압은 제1 드레인 전극(126)으로 전달되고, 제1 드레인 전극(126)과 연결되는 제1 화소 전극(180)에 데이터 전압을 충전할 수 있다. 이러한 제1 소스 전극(125)과 제1 드레인 전극(126)은 제1 게이트 전극(121)과 유사한 물질, 예를 들어, 알루미늄, 은, 구리, 몰리브덴, 크롬, 티타늄, 탄탈륨, 또는 이들의 합금으로 이루어질 수 있다. 제1 소스 전극(125)은 제1 게이트 전극(121)과 중첩되도록 배치된다. 제1 드레인 전극(126)은 제1 게이트 전극(121)과 적어도 일부가 중첩되도록 배치되고, 제1 소스 전극(125)과는 이격되어 배치된다. 이렇게 제1 소스 전극(125)과 제1 드레인 전극(126)이 이격되어 배치되기 때문에 제1 저항성 접촉층(124) 또한 각각의 제1 소스 전극(125)과 접촉되는 부분과 제1 드레인 전극(126)과 접촉되는 부분이 이격되어 배치될 수 있고, 반도체층(123)의 상부 일부를 제1 소스 전극(125)과 제1 드레인 전극(126) 사이에 노출시킬 수 있다.

제1 소스 전극(125), 제1 드레인 전극(126), 일부 노출된 제1 반도체층(123) 및 제1 게이트 절연막(122) 상에는 제1-1 보호층(130)이 배치된다. 제1-1 보호층(130)은 제1 화소 전극(180)과 전기적으로 연결되도록 제1 드레인 전극(126)의 상부 일부를 노출시키는 제1 콘택홀(130a)를 포함할 수 있다. 제1-1 보호층(130)은, 예를 들어, 질화 실리콘 또는 산화 실리콘 등의 무기물, 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition: PECVD) 방식으로 형성되는 a-Si:C:O, a-Si:O:F 등의 물질로 이루어질 수 있다.

제1-1 보호층(130) 상에는 제1 컬러 필터(140)가 배치될 수 있다. 또한, 제1 컬러 필터(140)는 제1 화소 전극(180) 및 제2 화소 전극(270)과 중첩되는 영역에 배치될 수 있다. 다시 말해, 제1 컬러 필터(140)는 제1 기판(100)의 제1 절연 영역(NA11, NA12)에 까지 배치될 수 있다. 왜냐하면, 제1 컬러 필터(140)는 제1 기판(100)과 제2 기판(200) 중 제1 기판(100)에만 배치되기 때문이다. 제1 컬러 필터(140)는 적색(R) 컬러 필터, 녹색(G) 컬러 필터 및 청색(B) 컬러 필터를 포함할 수 있다.

제1 컬러 필터(140) 상에는 제1 유기층(150)이 배치될 수 있다. 제1 유기층(150)은 제1 컬러 필터(140)의 단차를 평탄화하고, 제1 컬러 필터(140)를 커버하여 노출되는 부분이 없도록 한다. 제1 유기층(150)은 제1 드레인 전극(126)의 일부를 노출하는 제1 콘택홀(130a)을 포함할 수 있다. 다시 말해, 제1-1 보호층(130)과 제1 유기층(150)에 제1 콘택홀(130a)이 형성되어 제1 드레인 전극(126)의 일부를 노출시킬 수 있다. 제1 유기층(150)은 평탄화 특성이 우수하고 감광성(photosensitivity)을 가지는 물질로 이루어질 수 있다. 덧붙여, 이러한 제1 컬러 필터(140)는 제1 기판(100)과 제2 기판(200) 중 어느 하나의 기판에 배치될 수 있다. 참고로, 도 6에서는, 제1 기판(100)과 제2 기판(200) 중 제1 기판(100)에만 컬러 필터(140)가 배치되는 것으로 도시하였으나, 이와는 반대로 제2 기판(200)에만 컬러 필터가 배치될 수도 있다.

제1 유기층(150) 상에는 제1 공통 전극(160) 및 제1-2 보호층(170)이 배치된다.

제1 공통 전극(160)은 제1 유기층(150) 상에 배치되고, 제1 컬러 필터(140)와 중첩되도록 배치될 수 있다. 제1 공통 전극(160)은 공통 전압을 인가받아 제1 화소 전극(180)과 함께 제1 전계 영역(EA11, EA12)을 형성할 수 있다. 제1 공통 전극(160)은, 예를 들어, 다결정, 단결정 또는 비정질의 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 도전 물질로 이루어질 수 있다.

제1 스위칭 영역(SWA11, SWA12)의 제1 유기층(150)과 제1 전계 영역(EA11, EA12)의 제1 유기층(150)과 제1 공통 전극(160) 상에는 제1-2 보호층(170)이 배치된다.

제1-2 보호층(170)은 제1 드레인 전극(126)의 일부를 노출하는 제1 콘택홀(130a)을 포함할 수 있다. 특히, 제1-2 보호층(170)은 제1 전계 영역(EA11, EA12)에서 제1 공통 전극(160)과 제1 화소 전극(180)을 절연시킨다. 도 6에서는 제1-2 보호층(170)이 제1 유기층(150)의 일부를 노출한 것으로 도시하였으나, 이에 한정되는 것은 아니고 다양한 형태로 제1-2 보호층(170)이 형성될 수 있다. 제1-2 보호층(170)은 무기 절연물, 예를 들어, 질화 규소, 산화 규소, 질화 실리콘, 산화 실리콘 등으로 이루어질 수 있다.

제1-2 보호층(170) 상과 제1 콘택홀(130a)의 내부 측벽 및 제1 드레인 전극(126)이 노출된 일부 영역을 따라 제1 화소 전극(180)이 배치된다. 제1 화소 전극(180)은, 앞서 설명한 바와 같이, 제1 공통 전극(160)과 함께 제1 전계 영역(EA11, EA12)을 형성하여 액정층(300)에 포함된 액정 분자들을 재배열시킨다. 덧붙여 설명하면, 제1 화소 전극(180)에 제1 드레인 전극(126)을 통해 충전된 데이터 전압이 인가되면 하부의 제1 공통 전극(160) 방향으로 제1 전계 영역(EA11, EA12)가 형성된다. 제1 화소 전극(180)은 다결정, 단결정 또는 비정질의 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 도전 물질로 이루어질 수 있다. 제1 화소 전극(180)은 제1 주화소 전극(181)과 사각형, 폐곡선 또는 피시본(fish-bone) 형태 등 다양한 형태의 비어 있는 복수의 절개 패턴 형상으로 형성되는 제1 부화소 전극(182)을 포함할 수 있다.

액정층(300)과 제1 기판(100) 사이, 다시 말해, 제1 스위칭 영역(SWA11, SWA12)에 대응되는 영역에 차광 부재(190)가 배치된다. 보다 상세하게는 제1 게이트 전극(121)과 제2 게이트 전극(221)이 중첩되어 배치되는 영역에 차광 부재(190)가 배치될 수 있다. 차광 부재(190)는 제1 기판(100)의 제1-2 보호층(170) 상과 후술할 제2 기판(200)의 제2-2 보호층(260) 상에 배치된다.

차광 부재(190)는 셀 갭을 유지하기 위한 컬럼 스페이서(column spacer, 191)와 액정 표시 장치(1)의 누설되는 빛을 차단하기 위한 블랙 매트릭스(BM, 192)를 포함할 수 있다. 보다 명확하게 설명하면, 제1 기판(100)의 제1-2 보호층(170) 상에는 컬럼 스페이서(191)가 배치되고, 제2 기판(200)의 제2-2 보호층(260) 상에는 블랙 매트릭스(192)가 배치되며, 컬럼 스페이서(191)와 블랙 매트릭스(192)는 동일한 물질로 이루어져 일체로 형성될 수 있다. 이때, 블랙 매트릭스(192)는 제1 게이트 전극(121)과 대응되어 배치될 수 있다. 차광 부재(190)는 예를 들어, 블랙 염료나 안료를 포함하는 블랙 유기 고분자 물질이나, 크롬, 크롬 산화물 등의 금속(금속 산화물) 등을 포함하여 이루어질 수 있다. 참고로, 도 6에서는 차광 부재(190)가 컬럼 스페이서(191)와 블랙 매트릭스(192)가 일체로 형성된 경우를 예시로 하였으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 기판(100)과 제2 기판 중 어느 하나의 기판 상에 게이트 전극과 대응되는 영역에 블랙 매트릭스(192)가 배치되고, 컬럼 스페이서(191)는 블랙 매트릭스(192)와 별도로 배치될 수도 있다.

제2 기판(200)은 투명한 유리, 석영, 세라믹, 실리콘 또는 투명 플라스틱 등의 절연 물질로 형성될 수 있는 제2 절연 기판(210)을 포함할 수 있다.

제2 절연 기판(210) 상에는 제2 게이트 전극(221)이 배치된다. 제2 게이트 전극(221)은 제2 게이트 배선(G21, G22, … G2n)에 포함된 것으로, 제2 게이트 배선(G21, G22, … G2n)을 통해 전달되는 게이트 전압을 제공받을 수 있다. 제2 게이트 전극(221)은, 예를 들어, 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등으로 이루어질 수 있다. 또한, 제2 게이트 전극(221)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 예를 들어, 하나의 도전막은 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어지고, 다른 도전막은 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어질 수 있다. 이러한 조합의 예로는, 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 이외의 다양한 여러 가지 금속과 도전체로 형성될 수 있다.

제2 게이트 전극(221) 상에는 제2 게이트 절연막(222)이 배치된다. 제2 게이트 절연막(222)은 하부의 제2 게이트 전극(221)과 상부에 형성되는 제2 소스 전극(225) 및 제2 드레인 전극(226)과 절연을 시키는 역할을 한다. 제2 게이트 절연막(222)은, 예를 들어, 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2)등으로 이루어질 수 있다.

제2 게이트 절연막(222) 상에는 제2 반도체층(223)이 배치된다. 제2 반도체층(223)은 제2 게이트 전극(221)과 적어도 일부가 중첩되도록 배치되고, 제2 게이트 전극(221), 제2 소스 전극(225) 및 제2 드레인 전극(226)과 함께 박막 트랜지스터(TFT), 다시 말해 제2 스위칭 영역(SWA21, SWA22)을 구성하며, 채널을 형성한다. 제2 반도체층(223)은, 예를 들어, 수소화 비정질 실리콘(hydrogenated amorphous silicon) 또는 다결정 실리콘 등으로 이루어질 수 있다. 도 6에서는, 제2 반도체층(223)을 선형으로 형성된 경우를 예시로 하여 도시하였으나, 이에 한정된 것은 아니고, 선형 외의 다양한 형상을 가질 수 있다.

제2 반도체층(223) 상에는 제2 저항성 접촉층(224)이 배치될 수 있다. 제2 저항성 접촉층(224)은 하부의 제2 반도체층(223)과 상부의 제2 소스 전극(225) 및 제2 드레인 전극(226) 사이에 배치되어 접촉 저항을 감소시키는 역할을 한다. 제2 저항성 접촉층(224)은, 예를 들어, n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 실리콘 등으로 이루어질 수 있다. 도 6에서 제2 저항성 접촉층(224)은 제2 반도체층(223)과 같이 선형으로 형성된 경우를 예시로 하여 도시하였으나, 이에 한정된 것은 아니고 다양한 형상을 가질 수 있다. 다만, 제2 저항성 접촉층(224)은 제1 반도체층(223)과 동일한 형상을 가지게 된다.

제2 저항성 접촉층(224) 상에는 제2 소스 전극(225)과 제2 드레인 전극(226)이 배치된다. 제2 소스 전극(225)과 제2 드레인 전극(226)은, 도 1에 도시된 복수의 제2 데이터 배선(D21, D22, … D2n)에 포함될 수 있다. 제2 소스 전극(225)은 복수의 제2 데이터 배선(D21, D22, … D2n)을 통해 인가되는 데이터 전압을 제공받고, 제2 게이트 전극(221)에 게이트 온 전압이 인가되면 해당 박막 트랜지스터(TFT)가 턴-온(turn-on)된다. 이렇게 해당 박막 트랜지스터(TFT)가 턴-온되면 제2 소스 전극(225)에 제공된 데이터 전압은 제2 드레인 전극(226)으로 전달되고, 제2 드레인 전극(226)과 연결되는 제2 화소 전극(270)에 데이터 전압을 충전할 수 있다. 이러한 제2 소스 전극(225)과 제2 드레인 전극(226)은 제2 게이트 전극(221)과 유사한 물질, 예를 들어, 알루미늄, 은, 구리, 몰리브덴, 크롬, 티타늄, 탄탈륨, 또는 이들의 합금으로 이루어질 수 있다. 제2 소스 전극(225)은 제2 게이트 전극(221)과 중첩되도록 배치된다. 제2 드레인 전극(226)은 제2 게이트 전극(221)과 적어도 일부가 중첩되도록 배치되고, 제2 소스 전극(225)과는 이격되어 배치된다. 이렇게 제2 소스 전극(225)과 제2 드레인 전극(226)이 이격되어 배치되기 때문에 제2 저항성 접촉층(224) 또한 각각의 제2 소스 전극(225)과 접촉되는 부분과 제2 드레인 전극(226)과 접촉되는 부분이 이격되어 배치될 수 있고, 제2 반도체층(223)의 상부 일부를 제2 소스 전극(225)과 제2 드레인 전극(226) 사이에 노출시킬 수 있다.

제2 소스 전극(225), 제2 드레인 전극(226), 일부 노출된 제2 반도체층(223) 및 제2 게이트 절연막(222) 상에는 제2-1 보호층(230)이 배치된다. 제2-1 보호층(230)은 제2 화소 전극(270)과 전기적으로 연결되도록 제2 드레인 전극(226)의 상부 일부를 노출시키는 제2 콘택홀(230a)를 포함할 수 있다. 제2-1 보호층(230)은, 예를 들어, 질화 실리콘 또는 산화 실리콘 등의 무기물, 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition: PECVD) 방식으로 형성되는 a-Si:C:O, a-Si:O:F 등의 물질로 이루어질 수 있다.

제2-1 보호층(230) 상에는 제2 유기층(240)이 배치될 수 있다. 제2 유기층(240)은 제2-1 보호층(230)의 단차를 평탄화하기 위해 배치된다. 제2 유기층(240)은 제2 드레인 전극(226)의 일부를 노출하는 제2 콘택홀(230a)을 포함할 수 있다. 다시 말해, 제2-1 보호층(230)과 제2 유기층(240)에 제2 콘택홀(230a)이 형성되어 제2 드레인 전극(226)의 일부를 노출시킬 수 있다. 제2 유기층(240)은 평탄화 특성이 우수한 물질로 이루어질 수 있다.

제2 유기층(240) 상에는 제2 공통 전극(250) 및 제2-2 보호층(260)이 배치된다.

제2 공통 전극(250)은 제2 유기층(240) 상에 배치될 수 있다. 제2 공통 전극(250)은 공통 전압을 인가받아 제2 화소 전극(270)과 함께 제2 전계 영역(EA21, EA22)을 형성할 수 있다. 제2 공통 전극(250)은, 예를 들어, 다결정, 단결정 또는 비정질의 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 도전 물질로 이루어질 수 있다. 도 6에서는, 제2 공통 전극(250)이 제2 유기층(240) 상에 형성되는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 제2 공통 전극(250)은 제2 화소 전극(270)과 중첩될 수 있는 제2 게이트 절연막(222) 상에 배치될 수도 있다. 이렇게 제2 게이트 절연막(222) 상에 제2 공통 전극(250)이 배치되는 경우, 도 6에서 제2 유기층(240)과 제2-2 보호층(260)은 생략 가능한 구성이다.

제2 스위칭 영역(SWA21, SWA22)의 제2 유기층(240)과 제2 전계 영역(EA21, EA22)의 제2 유기층(240)과 제2 공통 전극(250) 상에는 제2-2 보호층(260)이 배치된다.

제2-2 보호층(260)은 제2 드레인 전극(226)의 일부를 노출하는 제2 콘택홀(230a)을 포함할 수 있다. 특히, 제2-2 보호층(260)은 제2 전계 영역(EA21, EA22)에서 제2 공통 전극(250)과 제2 화소 전극(270)을 절연시킨다. 도 6에서는 제2-2 보호층(260)이 제2 유기층(240)의 일부를 노출한 것으로 도시하였으나, 이에 한정되는 것은 아니고 다양한 형태로 제2-2 보호층(260)이 형성될 수 있다. 제2-2 보호층(260)은 무기 절연물, 예를 들어, 질화 규소, 산화 규소, 질화 실리콘, 산화 실리콘 등으로 이루어질 수 있다.

제2-2 보호층(260) 상과 제6 콘택홀(630a)의 내부 측벽 및 제6 드레인 전극(626)이 노출된 일부 영역을 따라 제6 화소 전극(270)이 배치된다. 제2 화소 전극(270)은, 앞서 설명한 바와 같이, 제2 공통 전극(250)과 함께 제2 전계 영역(EA21, EA22)을 형성하여 액정층(300)에 포함된 액정 분자들을 재배열시킨다. 덧붙여 설명하면, 제2 화소 전극(270)에 제2 드레인 전극(226)을 통해 충전된 데이터 전압이 인가되면 하부의 제2 공통 전극(250) 방향으로 제2 전계 영역(EA21, EA22)가 형성된다. 제2 화소 전극(270)은, 예를 들어, 다결정, 단결정 또는 비정질의 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 도전 물질로 이루어질 수 있다. 제2 화소 전극(270)은 제2 주화소 전극(271)과 사각형, 폐곡선 또는 피시본(fish-bone) 형태 등 다양한 형태의 비어 있는 복수의 절개 패턴 형상으로 형성되는 제2 부화소 전극(272)을 포함할 수 있다.

액정층(300)은 제1 기판(100)과 제2 기판(200) 각각에 형성된 스위칭 소자(TFT)와 전계 형성 전극, 다시 말해, 제1 및 제2 공통 전극(160, 250)과 화소 전극(180, 270)들에 의해 액정층(300)에 포함되는 액정 분자들을 배열시킴으로써 투과되는 빛의 양을 조절하여 영상을 표시한다.

이상에서 살펴본 도 6에서는 제1 기판(100)과 제2 기판(200) 중 제1 기판(100)에만 제1 컬러 필터(140)가 형성되기 때문에 차광 부재(190)를 기준으로 나란히 배치되는 제1 전계 영역(EA12)과 제2 전계 영역(EA21)이 동일한 컬러 필터를 이용하기 때문에 동일한 컬러를 발현할 수 밖에 없다.

보다 다채로운 색 발현을 하기 위해, 도 7에 도시된 바와 같이, 제1 기판(100)과 제2 기판(200) 각각에 제1 컬러 필터(140)와 제2 컬러 필터(240)를 형성할 수 있다. 예를 들어, 제1 컬러 필터(140)가 적색 컬러 필터라면 제2 컬러 필터(240)는 녹색 또는 청색의 컬러 필터를 배치할 수 있다. 이외의 구성은 도 6과 동일한 구성이기 때문에 도 7에 대한 자세한 설명은 생략하기로 한다.

이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims

제1 스위칭 소자와 상기 제1 스위칭 소자의 온 오프에 따라 제1 전계를 형성하는 제1 전계 형성 전극들이 배치되는 제1 기판;
상기 제1 기판과 대향하고, 제2 스위칭 소자와 상기 제2 스위칭 소자의 온 오프에 따라 제2 전계를 형성하는 제2 전계 형성 전극들이 배치되는 제2 기판; 및
상기 제1 기판과 상기 제2 기판 사이에 개재되는 액정층;을 포함하되,
상기 액정층은 상기 제1 기판에 의해 제어되어 상기 제1 전계가 형성되는 제1 전계 영역과 상기 제2 기판에 의해 제어되어 상기 제2 전계가 형성되는 제2 전계 영역을 포함하고,
상기 제1 전계 영역과 상기 제2 전계 영역은 나란히 배치되고,
상기 액정층은,
상기 제1 기판에 의해 정의되는 제1 스위칭 영역, 상기 제1 전계 영역 및 상기 제1 스위칭 영역과 상기 제1 전계 영역에 배치되는 제1 절연 물질이 연장되어 배치되는 제1 절연 영역; 및
상기 제2 기판에 의해 정의되는 제2 스위칭 영역, 상기 제2 전계 영역 및 상기 제2 스위칭 영역과 상기 제2 전계 영역에 배치되는 제2 절연 물질이 연장되어 배치되는 제2 절연 영역을 포함하는 액정 표시 장치.
삭제
제1 항에 있어서,
상기 제1 스위칭 영역과 상기 제2 스위칭 영역은 서로 중첩되도록 배치되는 액정 표시 장치.
제1 항에 있어서,
상기 제1 스위칭 영역의 일측에는 상기 제1 전계 영역이 배치되고, 상기 제1 스위칭 영역의 타측에는 상기 제1 절연 영역이 배치되며,
상기 제2 스위칭 영역의 일측에는 상기 제2 절연 영역이 배치되고, 상기 제2 스위칭 영역의 타측에는 상기 제2 전계 영역이 배치되는 액정 표시 장치.
제4 항에 있어서,
상기 제1 기판과 상기 제2 기판이 합착되면 상기 제1 전계 영역은 상기 제2 절연 영역과 대응되도록 배치되고,
상기 제2 전계 영역은 상기 제1 절연 영역과 대응되도록 배치되는 액정 표시 장치.
제3 항에 있어서,
상기 제1 스위칭 영역과 상기 제2 스위칭 영역이 중첩된 영역에 대응하여 배치되는 차광 부재를 더 포함하는 액정 표시 장치.
제6 항에 있어서, 상기 차광 부재는,
상기 제1 기판과 상기 제2 기판 사이의 셀 갭을 유지하기 위한 컬럼 스페이서; 및
상기 제1 기판 및 상기 제2 기판 중 어느 하나의 기판 상에 형성되는 블랙 매트릭스를 포함하는 액정 표시 장치.
제7 항에 있어서,
상기 차광 부재는 상기 컬럼 스페이서와 상기 블랙 매트릭스가 일체로 형성되는 액정 표시 장치.
제1 항에 있어서,
상기 제1 기판과 상기 제2 기판 중 상기 제1 기판 상에 배치되는 컬러 필터를 더 포함하는 액정 표시 장치.
제9 항에 있어서, 상기 컬러 필터는,
상기 제1 전계 영역과 상기 제1 절연 영역에 대응하여 배치되는 액정 표시 장치.
제10 항에 있어서,
상기 제1 전계 영역과 상기 제2 전계 영역은 동일한 색을 발현하는 액정 표시 장치.
제1 항에 있어서,
상기 제1 기판과 상기 제2 기판 각각에 배치되는 제1 컬러 필터와 제2 컬러 필터를 더 포함하는 액정 표시 장치.
제1 스위칭 소자와 상기 제1 스위칭 소자의 온 오프에 따라 제1 전계를 형성하는 제1 전계 형성 전극들이 배치되는 제1 기판;
상기 제1 기판과 대향하고, 제2 스위칭 소자와 상기 제2 스위칭 소자의 온 오프에 따라 제2 전계를 형성하는 제2 전계 형성 전극들이 배치되는 제2 기판;
상기 제1 기판과 상기 제2 기판 사이에 개재되는 액정층; 및
상기 제1 기판과 상기 제2 기판 각각에 배치되는 제1 컬러 필터와 제2 컬러 필터; 를 포함하되,
상기 액정층은 상기 제1 기판에 의해 제어되어 상기 제1 전계가 형성되는 제1 전계 영역과 상기 제2 기판에 의해 제어되어 상기 제2 전계가 형성되는 제2 전계 영역을 포함하고,
상기 제1 전계 영역과 상기 제2 전계 영역은 나란히 배치되고,
상기 제1 컬러 필터와 상기 제2 컬러 필터는 각각 상기 제1 전계 영역과 상기 제2 전계 영역에 대응하여 형성되는 액정 표시 장치.
제13 항에 있어서,
상기 제1 전계 영역과 상기 제2 전계 영역은 서로 다른 색을 발현하는 액정 표시 장치.
삭제
삭제
삭제
삭제
삭제
삭제