JP2002139745A

JP2002139745A - 液晶表示装置

Info

Publication number: JP2002139745A
Application number: JP2001226969A
Authority: JP
Inventors: Takeshi Tanaka; 武田中; Keiji Nagae; 慶治長江; Nobutake Konishi; 信武小西
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-07-27
Filing date: 2001-07-27
Publication date: 2002-05-17

Abstract

(57)【要約】【課題】液晶表示装置が小型軽量化及び、携帯性の向
上。【解決手段】薄膜トランジスタの用いたアクティブマト
リクス型液晶表示装置において、駆動回路の一部を基板
周辺部に内蔵し駆動ドライバを一個ないしは二個接続
し、ドライバ実装はチップオングラス法により、基板上
の一辺に集約して実装した。またポリマー分散型液晶を
基板に塗布乾燥して用いることにより対向基板省略し
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置特に薄
膜トランジスタを用いたアクティブマトリクス液晶表示
装置に関する。

【０００２】

【従来の技術】アクティブマトリクス型液晶表示装置
は、基板上に複数の走査配線と信号配線の交点近傍に薄
膜トランジスタ（ＴＦＴ）及びこれにより駆動される液
晶の画素を持つ。走査配線および信号配線には外付けの
ドライバＩＣが接続によりそれぞれ走査信号，映像信号
が供給される。走査信号によりオンしたＴＦＴにより液
晶に映像信号が印加され所定の画像が表示される。

【０００３】外付けのドライバを基板上の配線に接続す
る方法は、金属配線パターンを表示に持つ有機樹脂膜を
用いるＴＡＢ法と基板上に金属ペーストや半田等を用い
て直接接合するＣＯＧ(Chip On Glass)法がある。ＣＯ
Ｇ法の一例は特開平5−113574号に記載されている。

【０００４】外付けのドライバの機能の全て、または一
部を基板上に内蔵して外付けドライバの個数を減らした
例としては電子技術、１９９３年６月号６ページから８
ページ，１９９３年インターナショナルエレクトロン
デバイセズミーティングテクニカルダイジェス
ト，３８９ページから３９２ページ（１９９３Internat
ional Electron Devices Meeting Technical Digest,ｐ
ｐ389−392）に記載の例がある。

【０００５】

【発明が解決しようとする課題】しかし上記発明におい
ては、液晶表示装置のコスト低減，消費電力低減，画素
向上，装置外形の縮小に関し充分に配慮がなされていな
い。

【０００６】本発明の目的は、高精細なアクティブマト
リクス液晶表示装置の外形寸法の小型化、及び製造コス
トの低減することにある。

【０００７】

【課題を解決するための手段】本発明の液晶表示装置に
よれば、駆動回路の機能の一部をガラス基板上に内蔵
し、これに駆動するためのドライバをガラス基板に接続
する。

【０００８】本発明の実施態様によれば、回路内蔵の液
晶表示装置において、ガラス基板上で、画素のＴＦＴよ
りも動作速度の速いＴＦＴで周辺回路を構成しドライバ
の個数は２個以下とする。

【０００９】更に、本発明の他の実施態様によれば周辺
回路内蔵液晶表示装置において２個以下のドライバを基
板上に直接接続する。

【００１０】周辺回路に動作速度の速いＴＦＴを用いる
ことで回路の集積度が上がる。高精細の液晶表示装置に
おいても外付けのドライバ数は２個以下に低減される。
ドライバが基板の一辺に集約可能となり液晶表示装置の
外形寸法が縮小される。ドライバと外部信号との接続配
線が短縮でき装置の小型軽量化，低コスト化が可能とな
る。

【００１１】更にドライバの接続をＣＯＧ法とすること
により、液晶表示装置の外形はガラス基板とほぼ等しく
なり、外形寸法は更に小さくなる。従来接続の不良率が
高かったＣＯＧ接合であるが、接続するドライバ数が１
個もしくは２個になるため接続不良を低減できる。例え
ばドライバ１個当たりの接続不良率が１％とすると、回
路内蔵せずドライバ数が１０個の場合、１０個共成功す
る歩留まりは９０％となるのに対し、回路内蔵の場合９
９％となる。この歩留まり向上効果は、一個当たりの不
良率が高くなるとより顕著となる。接続不良の場合の補
修即ち、検査，切り離し、再接続が容易になる。不良率
低減により製造コストが低減できる。

【００１２】ＣＯＧ実装することで耐震性，耐衝撃性向
上する。液晶表示装置のケース材の薄型化ができる。液
晶表示装置の外形寸法が縮小される。

【００１３】外部インタフェースとドライバ間はＦＰＣ
等の厚膜配線とガラス基板上の薄膜配線で結ばれてい
る。ドライバが１個もしくは２個のためガラス基板上の
配線の長さを短く配置できる。配線は通常ＴＦＴの電極
材料と同じく薄膜であるためシート抵抗が大きいが配線
が短い配線抵抗による電圧降下，電圧変動が低減され
る。また配線が短いので電磁界輻射量が小さい。輻射を
遮蔽する遮蔽材が省略もしくは削減でき、液晶表示装置
が薄型化できる。基板周辺部には基板切断時の歪応力に
より、微小な割れ，ひび，破片付着等が生じる場合があ
る。これによる断線や配線間短絡を防止できる。

【００１４】外部インタフェースとドライバを結ぶガラ
ス基板上の配線相互の交差点数及び交差面積を小さくで
きる。交差点部分での配線乗り越え段差による断線及び
交差する配線間の短絡不良確率が低減される。

【００１５】異層の配線同士を接続する箇所を低減でき
る。接続不良率が低減し、製造コストを低減できる。

【００１６】プロセス温度を低くすることにより基板の
ガラス基板の収縮量が低減される。基板上に形成された
パターンの寸法変動が小さいため、基板およびドライバ
のそれぞれの接続端子の位置合わせ精度が向上する。接
続ピッチの微小化，有効接続面積の拡大による接続抵抗
の低減，接続工程の不良低減，接続時間の短縮が可能と
なる。

【００１７】ガラス基板の熱膨張係数は石英基板の熱膨
張係数よりもひとけた大きく、単結晶シリコンからなる
ドライバの熱膨張係数にほぼ等しい。ドライバと基板の
接続の位置合わせ精度が向上し、接続ピッチの微小化，
有効接続面積の拡大による接続抵抗の低減，接続工程の
不良低減，接続時間の短縮が可能となる。熱応力による
ドライバ及び基板の破損不良，接続部の剥がれが低減で
きる。

【００１８】図２１，図２２は一画素の等価回路と駆動
波形を示す。ＴＦＴの動作は、(１)液晶容量に画素ＴＦ
Ｔを通して信号電圧を充電する期間、（２）充電した電
圧を保持する期間、(３）(１）から（２）に移る瞬間の
３つに分けられる。液晶容量ＣＬＣは、保持容量ＣＡＤ
と並列にＴＦＴのソースに接続されている。液晶を駆動
する映像信号ＶＤｎは、ＴＦＴのドレインに印加され
る。ＴＦＴは、ゲート信号Ｖｇｎにより導通する。導通
したＴＦＴにより液晶容量は充電され、電位ＶｓはＶｄ
のレベルまで上昇する。液晶は、対向基板側の共通電極
の電位ＶＣＯＭとＶｓの差電圧が印加される。液晶の透
過率は、差電圧の時間平均値、即ち実効電圧により制御
される。個々の画素で独立に透過率を制御しＬＣＤ全体
で画像表示する。正常な画像表示を行うには、外部から
供給した電圧Ｖｄｎと液晶の電極電位Ｖｓが等しいこと
が理想である。実際には、上記の(１),（２),（３)の動
作に伴いＶｓ波形にひずみが生じ、ＶｄとＶｓ間に差が
生ずる。（１）の歪を低減するには、ＴＦＴの充電能力
を上げる。すなわち、移動度を向上する。またＴＦＴの
チャネル幅とチャネル長の比（Ｗ／Ｌ）を大きくするこ
とが有効である。(２)の歪を低減するにはＴＦＴのオフ
電流を下げる、Ｗ／Ｌを小さくする。通常、オフ電流
は、移動度と連動するため、オフ電流の低いＴＦＴは移
動度が低くなる傾向がある。（３）の歪を低減するに
は、ゲートとソースの重なり幅、及びチャネル幅を小さ
くすることが有効である。ＴＦＴの面積が小さいほど、
配線間短絡による不良が小さい。また、ＴＦＴが小さい
ほど開口率が高くなる。よって透過型液晶表示装置の場
合、表示面の輝度が向上する。またＴＦＴが小さいほど
（３）の歪が小さくなる。よってＴＦＴのＷおよびＬを
できるだけ縮小して、ＴＦＴの占有面積ＷＬを小さくす
るのが望ましい。Ｗ，ＬがいずれもＴＦＴ製造工程の最
小加工寸法に設定されるのが理想的である。しかし従来
のＴＦＴ特性を考慮するとＷとＬを等しくすることがで
きなかった。移動度が０.４cm²／Ｖｓｋ以下と低いａ−
ＳｉＴＦＴでは、Ｌを最小加工寸法とし、ＷをこのＬ以
上、通常５倍程度とすることにより、Ｗ／Ｌ比を設定し
た。一方移動度が１０以上と高いがオフ電流が高いｐ−
ＳｉＴＦＴに於ては、Ｌを最小加工寸法に設定し、Ｗを
これ以上、通常５倍程度として、Ｗ／Ｌ比を設定した。
この結果、ＴＦＴの占める面積は、通常、最小加工面積
ＷＬの５倍以上となった。特にｐ−Ｓｉは、オフ電流低
減のため、マルチゲート構造（ＴＦＴを複数個直列接
続）、もしくはＬＤＤ(LightlyDoped Drain)構造を採用
した。このようなｐ−ＳｉＴＦＴ構造は、ＴＦＴの占有
面積より大きくした。これに対し、画素のＴＦＴの移動
度を０.６cm²／Ｖｓから５cm²／Ｖｓの範囲とすること
により、ＴＦＴのＷ／Ｌ比は２程度となる。TFT占有面
積は、従来の半分以下とすることができる。周辺回路を
内蔵した場合には、周辺回路による信号の遅延時間も考
慮する必要がある。即ち、周辺回路内蔵の場合、画素の
ＴＦＴは、非内蔵の場合の約半分以下で液晶に充電を完
了する必要がある。このため、回路を内蔵していないも
のに比べ画素のTFTの充電能力、すなわち移動度を高く
する必要がある。特に、周辺回路のＴＦＴの移動度が低
い場合には、周辺回路による遅延時間が長くなるため、
より一層、画素のＴＦＴの移動度を高くする必要があ
る。周辺回路ＴＦＴの移動度が１００以上３００cmの場
合、画素ＴＦＴの移動度を０.４以上５以下とすること
により、電圧歪の無い液晶駆動が可能となる。また、周
辺回路ＴＦＴの移動度が３０以上１００cmの場合、画素
ＴＦＴの移動度を０.７以上５以下とする。また、周辺
回路ＴＦＴの移動度が１０以上３０以下の場合画素ＴＦ
Ｔの移動度を１以上５以下とすることにより、電圧歪の
無い液晶駆動が可能となる。

【００１９】先に分類した３つの電圧歪原因の内、
（３）による電圧変動（以下貫通電圧Ｖcgs と呼ぶ）
は、ゲート電圧の変化が、ＴＦＴのゲートソース間容量
を介してソース電極に現われるものである。即ち、Ｖｓ
は、（１）でＶｓ＝Ｖｄとなるまで充電したレベルよ
り、Ｖcgs だけ低くなる。ゲート電圧が歪のない矩形波
の場合、Ｖcgs は、Ｖcgs ＝Ｖgh・Ｃgs／(Ｃgs＋ＣＬ)
で現される。ここでＣgsでＴＦＴのドレインソース間容
量、ＣＬは液晶容量(および保持容量の和)ＣＬ，Ｖghは
ゲート電圧の高さである。実際には、ゲート電圧がHigh
レベルからLow レベルに完全に切り替わるにはある程度
の時間を要する。その間、ＴＦＴは、弱い導通状態を示
す。この導通状態は、ＶｓをＶｄのレベルまで再び充電
する方向に働く。実際のＶcgs は、上記の式の値よりも
小さくなる。この再充電による電圧上昇Ｖｒは、ゲート
信号の歪量とＴＦＴの充電能力即ち移動度の積に比例す
る。このゲート信号の歪量は、表示面内で変化する。即
ち、ゲート電圧は、表示部の走査線の初端に供給され、
配線容量と配線抵抗により、走査線の終端に達するまで
に歪量が増加する。このため、Ｖcgs は面内で分布を持
つ。すなわち、表示が不均一となる。特に表示面積が３
インチ以上、特に５インチ以上と大きくなり、配線の抵
抗および容量が大きくなると、この表示の不均一性は顕
著となる。さらにＴＦＴの充電能力が高いと、不均一性
は、より顕著となる。周辺回路内蔵の場合、表示部に供
給される走査信号の歪量は、非内蔵の場合に比べ大き
い。不均一性はより深刻な問題となる。また、表示する
階調数が多くなると階調間の逆転が生じ正常な表示が不
可能となる。このような問題を解決するため、画素のＴ
ＦＴの移動度は、５cm²／Ｖｓ以上好ましくは３cm²／Ｖ
ｓ以下とするのがよい。

【００２０】映像信号ドライバの液晶駆動電源電圧のダ
イナミックレンジを５Ｖ以下、好ましくは、３Ｖ以下と
することにより、ドライバパターンの加工ルールを１μ
ｍ以下、好ましくは０.５μｍ以下とできる。これによ
り、チップ面積が大幅に低減できる。ドライバの加工寸
法はＴＦＴの加工寸法より一桁小さい。ドライバ機能を
すべて基板に内蔵するよりも遥に小型化，低消費電力化
できる。液晶表示装置の外形寸法が大幅低減できる。チ
ップ面積は、ピン出力当たり０.１mm²以下に低減でき
る。一個のドライバで２００ピン以上もしくは３００ピ
ン以上の出力が可能となる。一個または二個のドライバ
と周辺回路により、液晶表示装置を駆動することができ
る。一個のドライバ内に表示情報発生回路，表示情報を
発生するためのメモリー回路を含むことができる。表示
情報発生回路，表示情報を発生するためのメモリー回路
を液晶駆動電圧発生回路と同じプロセスで一括形成する
ことが可能となる。

【００２１】周辺回路非内蔵では、データ入出力を１０
個以上のドライバで分担するので、ドライバ一個当たり
の発熱量が小さい。回路内蔵では、ドライバ一個ないし
二個ですべて駆動するので、ドライバ一個当たりの発熱
量が高くなる。ドライバの液晶駆動電圧のダイナミック
レンジを５Ｖ好ましくは３Ｖ以下とすることにより発熱
量が低減できる。ドライバを熱伝導の悪いガラス基板上
に実装しても加熱破壊しない。また耐熱温度の低いプラ
スチック上に基板を実装しても、加熱による基板変形や
断線は生じない。発熱量は駆動周波数とともに増加す
る。しかし、電圧が低いので４０ＭＨｚ以上の周波数に
おいてもドライバは加熱破壊しない。ドライバ内に大規
模の表示情報発生回路，表示情報を発生するためのメモ
リー回路を含んでも熱破壊，誤動作しない。

【００２２】低電圧化することにより、移動度の高い回
路及び画素のＴＦＴのリーク電流が指数関数的に低減す
る。移動度の高いＴＦＴが使用できる。ホトコン電流が
低減する。周辺回路ＴＦＴのしきい電圧シフトが小さく
なり、回路動作が安定する。低電圧化により周辺回路の
発熱量が低減する。

【００２３】特にＮＭＯＳのシフトレジスタ回路の様な
発熱量の多い周辺回路においては、回路の温度上昇が低
減される。周辺回路動作が安定する。高密度の回路配置
が可能となる。周辺回路の面積が小さくなる。回路が高
速動作する。周辺回路が高温環境で動作できる。周辺回
路に近い表示領域の液晶及び、画素ＴＦＴの温度の上昇
が無い。表示の面内均一性が向上する。ドライバの電源
が低電圧，低電流化できる。システム全体の消費電力が
低減される。電源の容積が小さくできる。重量が小さく
なる。ケース強度が低くできる。ケース重量，ケース容
積が小さくなる。液晶表示装置の軽量化，薄型化，表示
部に対する装置外形の小型化が実現する。

【００２４】

【発明の実施の形態】以下、本発明を実施例により詳細
に説明する。

【００２５】（実施例１）図１は本発明による液晶表示
装置の第一の実施例の平面構造図を示す。ガラス基板１
０上に、アクティブマトリクス方式の表示領域４０、そ
の外周に映像信号側周辺回路５１，走査信号側周辺回路
５２、が内蔵される。さらに基板上に一個の映像信号用
ドライバ２１がＣＯＧ法により実装される。図示ないが
基板裏面に位置するインタフェース回路からの信号はＦ
ＰＣにより導かれ、ガラス基板上の薄膜配線５５，５６
の一端に接続される。薄膜配線５５，５６の他端はそれ
ぞれ映像信号側ドライバ５１、及び走査側内蔵回路５２
に接続されている。以上の部材はケース４に収められ液
晶表示装置を構成する。

【００２６】図４は縦２４０×横３２０画素（２４０×
３２０×３色のドット）の表示領域と周辺回路の等価回
路を示す。映像信号側周辺回路５１、及び走査側の信号
回路５２の何れもスイッチマトリクス方式である。映像
信号側回路を例に取ると、ドライバからの映像信号及び
Ｖdd１からＶdd２４０をＴＦＴにより分散し、表示部の
映像信号線及び走査信号線に供給する。信号の分岐は、
クロックパルスＣＬ１からＣＬ４、によるサンプリング
ＴＦＴのスイッチ動作により制御される。走査信号側回
路も同様な構成で、ドライバからの走査信号Ｖgd１から
Ｖgd２４を１０本のクロックパルスによりＶｇ１からＶ
ｇ２４０まで２４０本の走査信号線に分岐する。２４０
本の映像信号線をドライバの２４０本の映像信号端子、
２４本の走査信号端子により９６０本の映像信号線、２
４０本の走査信号線が駆動できる。即ち、ドライバＩＣ
および接続数を１／４以下に低減できる。

【００２７】図２は表示領域の一画素の平面構造を示
す。図３は図２の（Ａ）−（Ｂ）間における断面構造を
示す。ＴＦＴ，１０１は水素化アモルファスシリコン
（ａ−Ｓｉ）を能動層１１０とする逆スタガ型ＴＦＴで
ある。能動層とソース電極120及びドレイン電極１３０
はｎ⁺ 型ａ−Ｓｉのコンタクト層１２５，１３５を介し
て接続される。ソース電極１２０，ドレイン電極１３
０，映像信号線１３７はモリブデン１０ａとITO10bの２
層構造である。ゲート電極１１０及び走査信号線１１１
はアルミである。ゲート絶縁膜１４０はＳｉＮである。
液晶２００はＴＮ型液晶でガラス基板１０，１２の間に
封入される。配向膜２０５，２０７はそれぞれのガラス
基板の対向面に形成され、液晶の配向方向をガラスのギ
ャップ間で９０度回転させる。図示ないがバックライト
がガラス基板１０の裏面に位置し、液晶に光を照射す
る。ガラス基板の外側面には偏光フィルム２１０，２１
２が張り付けられている。液晶に印加される電圧により
透過光量が制御して画像表示される。走査信号線及び映
像信号線の一端はガラス基板周辺部で周辺回路と接続し
ている。

【００２８】図５は映像信号側の周辺回路の平面構造を
示す。表示部からの映像信号線137は、回路TFT101cのソ
ース電極１２０ｃに接続される。TFT101cの基本構造は
表示部のTFT101とほぼ同じである。但しTFT101c では多
結晶シリコンを能動層とする点のみ異なる。高い駆動能
力が要求される回路ＴＦＴにはレーザアニールによるpo
ly−ＳｉＴＦＴを、特性の均一性と低いオフ電流が要求
される画素ＴＦＴにはａ−ＳｉＴＦＴを用いる。この組
み合わせにより、周辺回路は表示の均一性を損なうこと
なく内蔵された。４箇のTFT101c のドレイン電極１２０
ｃは、一つの接続端子５１に接続される。図示無いが接
続端子５１は映像信号のドライバに接続される。ドライ
バはガラス基板上にＣＯＧ法により実装される。

【００２９】次に液晶表示装置の製造方法について説明
する。図６は本発明による表示部のＴＦＴの主要製造過
程における断面構造を示す。なお以下の説明のごとく、
回路部のＴＦＴもほぼ同一のプロセスで製造される。い
ずれの場合もTFT101は、ガラス基板１０上に形成され
る。ガラス基板１０はＳｉＯ₂ を主成分とし、Ａｌ
₂Ｏ₃，Ｂ₂Ｏ₃をそれぞれ１１％，１５％及びその他の酸
化物を２５％含み、歪点は５９３℃である。熱膨張率は
４６×１０^-7／Ｋである。まずガラス基板１０上にＣｒ
膜をスパッタ法により厚さ１２０ｎｍ堆積し、不要部分
をホト，エッチングで除去し、ゲート電極１１を形成す
る。エッチング液は、硝酸セリウム系のエッチング液で
ある。続いて、プラズマＣＶＤ法によりＳｉＮ膜１４
５，ａ−Ｓｉ膜１１０を各々基板温度３００℃，２７０
℃，厚さ３５０ｎｍ，４０ｎｍ連続堆積する。続いて周
辺回路が形成される領域のみ、ａ−Ｓｉ膜をレーザアニ
ールにより結晶化する。レーザはＸｅＣｌエキシマレー
ザである。照射は真空中、エネルギー密度２００ｍＪ／
cm² で実施した。ａ−ＳｉＴＦＴの特性劣化を防止する
ため、照射前の加熱脱水素処理は行わない。また照射中
の基板加熱も同じ理由により行わない。逆にａ−Ｓｉ堆
積の際、膜中の水素濃度を１５％以上とし、特にシリコ
ン原子と鎖状（ＳｉＨ₂ ）結合している水素の濃度を高
くしておくと、良好な特性のpoly−ＳｉＴＦＴが得られ
た。水素の結合状態は赤外吸収スペクトルにより評価で
きるが、吸収のピーク波数が２０２０／cmから２０６０
／cm好ましくは２０３０から２０５０とするのが良い。
これによりＴＦＴの移動度を１０cm²／Ｖｓとすること
が出来る。

【００３０】続いてこのＳｉＮ１４０，ａ−Ｓｉ１１０
の積層膜をホトリソグラフィにより、ゲート電極を覆う
ように島状に加工する（図６(ａ)）。エッチングには、
トリフルオロクロロカーボンと酸素の混合ガスによるド
ライエッチ法を用いた。なお周辺回路部では、水素を多
量に含むａ−Ｓｉをレーザアニールすると表面が荒れ、
時にはピンホールが生じている。この場合エッチャント
はゲート絶縁膜に接触する可能性がある。本実施例で
は、エッチングはＳｉＮに対するエッチレートの小さい
ドライ法である。たとえシリコンにピンホールがあって
も、ゲート絶縁膜への損傷は無い。

【００３１】つづいてスパッタ法により基板温度１６０
℃で厚さ２００ｎｍのＭｏ膜を堆積する。ａ−ＳｉとＭ
ｏの界面には両者の固相反応によりシリサイド層ＭｏＳ
ｉ，１２５が生ずる。続いてＭｏを燐酸酢酸混合液（Ｐ
ＡＮ液）を用いホト，エッチングする。すなわち、チャ
ネル部１２５とソース電極部１２０ｂ，ドレイン電極部
１３０ｂ，信号配線部１０ｂ以外を除去する（図６
(ｂ)）。ＭｏＳｉ，１２７は、ＰＡＮ液に不溶なため、
除去されずにａ−Ｓｉの表面に残る。続いてイオンドー
ピング法によりＰをａ−Ｓｉに打ち込み高濃度不純物シ
リコン層（コンタクト領域）１３５を形成する（図６
(ｃ)）。イオンドーピングは非質量分離型のイオン照射
装置を用い、原料ガスにヘリウム希釈のホスフィンを用
いた。加速電圧は１０ｋＶ、ドーズ量は１０¹⁵個／cm²
とした。この際基板温度を例えば３００℃に加熱してお
くと、ａ−Ｓｉ中に打ち込まれたＰは活性化され、新た
なレーザ照射もしくは加熱処理などの活性化処理を省略
できる。もちろん別途熱アニールなどによる活性処理化
を施し、特性をより向上させてもよい。

【００３２】続いてスパッタ法によりＩＴＯ膜を基板温
度２２０℃で、厚さ１４０ｎｍ堆積する。

【００３３】このＩＴＯをＨＢｒ液を用いたホトリソグ
ラフィにより画素電極１５０，ソース１２０ａ，電極ド
レイン電極１３０ａ，信号線１０ａの形状に加工する
（図６(ｄ)）。続いて各ＩＴＯ電極をマスクとして、Ｍ
ｏ膜をＰＡＮ液でエッチング除去する。すなわちＩＴＯ
で覆われていないＴＦＴのチャネル部分のＭｏを除去す
る（図６(ｅ)）。続いて酸素のプラズマアッシャ、もし
くは塩素，トリフルオロカーボン等のドライエッチによ
りチャネル部のＭｏＳｉを除去する。この場合、酸素ア
ッシャを用いたＴＦＴの特性が良く、これを用いるのが
好ましい。理由は、シリサイド除去と同時に表面に安定
な非常に薄い酸化膜を形成する事によりａ−Ｓｉ膜への
プラズマダメージ，オーバーエッチを防止し、かつ表面
の捕獲順位を低減できるためと考えられる。この際の酸
化膜の膜厚は応力の発生を押さえるため、約３０ｎｍ以
下好ましくは１０ｎｍ以下とするのがよい。以下図には
示していないが、続いてＴＦＴの保護膜としてＳｉＮ膜
１４５をプラズマＣＶＤにより堆積する。最後にこのＳ
ｉＮ膜をゲート絶縁膜同様のホト，エッチングし、信号
線，ゲート線の端子を露出させ、ＴＦＴを完成させる。

【００３４】本実施例では、図２の平面図に示されてい
るように、画素電極１５０と隣接する行のゲート線１１
２を電極として保持容量１０２を形成している。この保
持容量は、本実施例のアクティブマトリクス基板で液晶
を駆動した場合に、液晶容量と並列接続されリーク電流
による電圧効果を防止する効果を持つ。本実施例による
駆動回路の部分平面図（表示部の２列の画素に関する範
囲）を図６に示す。ガラス基板の端部の１本のドレイン
端子ＤＬＴから２個のＴＦＴ，ＴＣ０，ＴＣ１を介し表
示部（画素部）の２本のドレイン線（映像信号線）（偶
数列ＤＬ０，奇数列ＤＬ１）に分岐接続される。ゲート
線ＧＣ０，ＧＣ１とドレイン線の交差部にはＳｉ，Ｓｉ
Ｎの２層膜からなるパターンＣＲＯＳをはさみ、両配線
間を絶縁する。ＴＦＴをスイッチングするための２本の
ゲート線ＧＣ１，ＧＣ１がそれぞれ偶数列，奇数列のＴ
ＦＴ，ＴＣ０，ＴＣ１に接続される。

【００３５】上記第１及び第２の実施例において以下に
列挙する変更を加えても本発明の主旨を損なわない。

【００３６】実施例ではソース，ドレイン電極をゲート
電極及び半導体上に設けたが、この形状を変えても本発
明の主旨を損なわない。すなわちソースドレインの金属
層１３０ｂ，１２０ｂをシリコン膜上に残さずにｎ+ Ｓ
ｉ，シリサイド，ＩＴＯの積層構造のみのコンタクトと
しても良い。

【００３７】実施例ではゲート電極材料としてＣｒを用
いたがその他の金属例えばＡｌ，Ｃｕ，Ｔａ，Ｔｉ等や
その積層膜、または合金等を使用してもよい。Ａｌ，Ｃ
ｕ系を用いた場合には配線抵抗が下がり、これを用いた
ＬＣＤの表示画像の面内均一性を向上できる。

【００３８】実施例ではゲート絶縁膜材料としてＳｉＮ
膜を用いたが、このほかにＳｉＯ₂,ＳｉＯＮ等の膜を用
いてもよい。またゲート線材料にＡｌ，Ｔａを用いた場
合にはこれを陽極化成することで得られる酸化膜との積
層膜として、絶縁膜の耐圧向上，短絡防止を図ってもよ
い。

【００３９】実施例は半導体膜をプラズマＣＶＤによる
ａ−Ｓｉ膜またはこれをレーザアニールした多結晶Ｓｉ
膜としたがこれを他の材料または他の製法によってもよ
い。例えばゲルマンガスを材料ガスにプラズマＣＶＤで
堆積したＧｅ膜、またはＧｅとＳｉの混晶膜ないしは超
構造膜としてＴＦＴの特性向上を図ってもよい。

【００４０】また半導体膜の堆積方法はプラズマダメー
ジの無い減圧ＣＶＤ法，膜中の水素量を低減できるスパ
ッタ法、又はＥＣＲ−ＣＶＤ法を用い膜の不安定性の防
止，プロセス温度の低減を図ってもよい。半導体膜とし
てＳｉのマイクロクリスタル膜を用いた高移動度化を図
ってもよい。半導体膜をレーザもしくは熱でアニールし
て多結晶化し、ＴＦＴの高移動度化を図ってもよい。こ
の場合、作用の項で述べたように、アニール前の膜の水
素が多くても、結晶化膜のピンホールによるゲート絶縁
膜の不良は殆ど生じない。

【００４１】実施例ではソースドレイン電極にＭｏを用
いたがその他Ｔｉ，Ｔａ，Ｍｏ，Ｃｒ，Ｔｉ，Ｐｄ，Ｍ
ｎ，Ｃｏ，Ｎｉ，Ｔａ，Ｐｔ等半導体と反応してシリサ
イドもしくはゲルマニウム化合物を形成する金属材を用
いてもよい。さらにこれらを含む合金及び積層膜を用い
てもよい。

【００４２】図３は、アクティブマトリクス基板をもう
一枚の基板と向き合わせ液晶を封入したセルの一画素分
の断面図である。ＴＦＴ基板１０は、ＴＦＴ，画素電極
150,保護膜１４５等が、液晶と接する側の面に前記実施
例で説明した方法で形成されている。その上に、液晶の
分子の配列をそろえるための配線膜１４５がスピンナー
塗布，ラビング処理により形成されている。またその反
対面には、偏向板210を張り付けてある。対向基板の内
側表面には画素電極以外の領域から漏れてくる光を遮ぎ
るためＣｒのブラックマトリクス１６０，有機樹脂をロ
ールコート塗布後染色して形成したカラーフィルタ１５
２,ＩＴＯの対向電極１７０ｒ,１７０ｇ，配向膜２０７
が順次形成されている。また外側表面には配向膜２１２
を張り付けてある。両基板間にビーズを分散し、約５μ
ｍのギャップ長さとし、図には示していないが基板の周
辺部を樹脂で接着した後、ネマチック型液晶を充填，封
入する。偏向板２１０と２１２の偏向方向は直交させ、
配向膜２０５，２０７ラビング方向を直交させてある。
表示モードは、液晶に電圧が印加され無いときに光が透
過するノーマリーホワイトモードである。

【００４３】図５は、映像信号側の周辺回路の平面構造
を示す。４ｎ⁺１列から４ｎ⁺４列までの４本の映像信号
線に対応する回路部を示してある。ドライバとの接続端
子が４個の回路TFT301のドレイン電極３３０に接続され
る。一方回路ＴＦＴのソース電極３２０はそれぞれ対応
する保持容量３０２と映像信号線１３７に接続される。
クロック線ＣＬ１，ＣＬ２，ＣＬ３，ＣＬ４は、表示部
の走査信号線に対応するもので回路ＴＦＴのゲート電極
に接続される。クロック線は２折れ曲がった配線形状と
し回路面積を小さくした。このため配線長が増える。配
線抵抗がほかの２本と同じになるよう、この２本の配線
幅を太くした。遅延時間の違いによる表示色のばら付き
を防止できる。回路ＴＦＴの構造及びプロセスは、能動
層がレーザアニールによるpoly−Ｓｉである以外は、表
示部ＴＦＴと同じである。即ち、ソースドレイン電極及
び配線は、金属とＩＴＯの二層配線でシリコン層が配線
の下層に敷設されている。ＴＦＴのチャネル３１０形状
をＵ字型とした。これによりゲートソース間の寄生容量
を増やすことなくチャネル幅を約２倍にできる。即ちゲ
ート電圧波形の影響を増やすことなく回路の駆動能力を
向上できる。保持容量３０２の構造も表示部と同じであ
る。このような回路パターンが映像信号線４本毎に、合
計２４０個並べる。その際、図１で示したように回路全
体をレーザビームの幅以下のブロックに分割して、各ブ
ロック間の間隔を１００−５００μｍ程度離して配置し
てもよい。この場合、レーザアニール際にレーザビーム
の重ね合わせ部におけるＴＦＴの特性ばらつきの影響を
低減できる。走査側の周辺回路も図５と同様な構成であ
る。異なる点は、回路ＴＦＴのソースと走査信号線即ち
ゲート金属層を接続する点である。すなわち異層の配線
を接続する点である。

【００４４】図２０は、液晶表示装置の駆動波形のうち
表示部の左端４列の概要を示す。画素のライン選択時間
ｔ１(３５μｓ)の前半ｔＬ１にクロック信号ＣＬ１，Ｃ
Ｌ２，ＣＬ３，ＣＬ４により順次回路ＴＦＴをオンさせ
る。これに合わせドライバはｔＬの１／８の時間でデー
タＶｄｄ１を切り替える。各映像信号線に映像信号Ｖｄ
１，Ｖｄ２，Ｖｄ３，Ｖｄ４を充電する。この映像信号
は、後半ｔＬ２に画素のＴＦＴにより液晶容量に充電さ
れる。ゲート線(走査線）に順次(ＶＧｎ−１からＶＧｎ
以下、図示無いが次の行へ）電圧を加えて画素（線順次
走査）ＴＦＴを導通させ、信号線（ドレイン線）から与
えられた映像信号ＶＤを液晶に印加する。液晶は対向基
板側の共通電極の電位ＶＣＯＭとＶＤｎの差電圧により
駆動され、画素の光透過率が変化する。個々の画素で独
立に透過率を制御しＬＣＤ全体で画像表示する。

【００４５】図１１は、以上の液晶セルを用いた液晶デ
ィスプレイの全体概略である。液晶セルのアクティブマ
トリクス基板にドライバ２１がＣＯＧ実装される。ドラ
イバは走査信号と映像信号及びそれらのクロック信号を
発生する機能を持つ。ドライバの出力端子は走査側周辺
回路５１及び映像信号側周辺回路５２に接続される。こ
のドライバＩＣを駆動するための信号および電源は、プ
リント基板４３０からＦＰＣ（フレキシブルプリントサ
ーキット）を介して供給される。プリント基板には、タ
イミングコンバータ等のＩＣからなる信号処理回路４０
０，液晶で表示される各階調に対応階調電圧発生回路４
１０が実装される。バックライト４４０は、アクティブ
マトリクス基板の背面に設置した。以上の部材はケース
９０内に実装される。

【００４６】図７は、ＣＯＧ法により接続されたドライ
バとガラス基板の断面図である。これはＣＯＧ法にも各
種あるが、これはマイクロボンディング法による。ドラ
イバ５１の出力端子にはＡｕバンプ３５０が形成され、
これがガラス基板１０上の映像信号線Ｉ端子３５１に直
接接続される。ドライバは、ドライバと基板間に塗布し
た紫外線硬化樹脂３５８により固定される。樹脂が硬化
する際の収縮し圧縮応力によりＡｕバンプとＩＴＯ端子
３５１は圧接接続される。マイクロバンプボンディング
の接触抵抗は１オーム程度である。ゲート配線材料のＣ
ｒと映像信号線材料Ｍｏと、ＩＴＯを積層することによ
り配線の低抵抗を実現した。液晶パネル端子とインタフ
ェース回路はＦＰＣ（基材８０ａ，銅箔８０ｂ）により
接続される。周辺回路は液晶セルのシール３５２の近傍
２mmの幅中で形成される。シール近傍は、不純物汚染，
ラビングむらなどにより液晶の表示特性が不均一にな
る。またシール加工精度も考慮して、シールおよびシー
ルからなる内側へ２mm程度は非表示領域とする。従来こ
の領域はデッドスペースとなっていたが本実施例ではこ
こに周辺回路をするので、液晶表示装置の表示領域に対
する外形寸法を小さくできる。本実施例では周辺回路と
して、スイッチマトリクス型回路を用いた。この回路で
の消費電力は、インバータによるシフトレジスタ回路の
場合よりも小さい。よって回路での発熱量が小さい。回
路を液晶セル内に形成しても液晶は局部加熱されず温度
は均一である。よって表示むらの無い均一な表示が得ら
れる。

【００４７】本実施例において、液晶をＰＤＬＣ液晶
（Polymer Disprersed LiquidCrystal)としてもよい。
ＰＤＬＣは、高分子膜の空孔に液晶材料が充填されたも
のである。これは、液晶と高分子材料の均一溶液を重合
により相分離することにより得られる。例えば液晶はＢ
ＤＨ社のＥ−８である。高分子材料は２−エチルヘキシ
ルアクリテート，ウレタンアンクリレート，光重合開始
材の混合液を用いた。混合液を液晶セルに充填したあ
と、光重合によりＰＤＬＣを得た。この場合、図３中の
偏向板２１２，２１０，配向膜２０７，２０５が不要と
なる。偏向板がないことにより、透過率が２倍向上し、
表示輝度向上，消費電力低減に効果がある。

【００４８】接続端子当たりの面積を大きくでき、誤動
作が防止されるとともに消費電力が低減され、このよう
な製造歩留まり向上は多端子の大型，微小幅のドライバ
チップ，所謂ストリング形状のチップにおいて顕著とな
る。このためストリングチップのより一層の多端子化，
細幅化が可能となる。液晶表示装置の外周部の非表示領
域の幅を小さくできる。液晶表示装置の外形寸法に対す
る表示領域寸法を大きくできる。

【００４９】本実施例において表示部のＴＦＴの移動を
１から３cm²／Ｖｓ，オフ電流が１００ｐＡとすること
により画素のＴＦＴのチャネル幅とチャネル長の比を１
にすることができる。これにより表示領域の開口率が向
上しパネル輝度向上，バックライトの消費電力低減がで
きる。ドライバの移動度は８００cm²／Ｖｓとすること
により３０ＭＨｚの信号を発生できる。周辺回路の移動
度を１０から３０cm²／Ｖｓとすることによりスイッチ
マトリクス回路動作が可能となる。さらに内蔵回路の移
動度を１００以上３００以下とすることによりＴＦＴオ
フ時のソースドレイン間容量による電圧変化の面内ばら
つきを低減できる。

【００５０】表示画素の薄膜トランジスタのスイッチ時
間が３０μｓ以上６０μｓ以下，映像信号側の内蔵回路
の薄膜トランジスタのスイッチ時間が３μｓ以上１２μ
ｓ以下，ドライバのトランジスタのスイッチ時間が０.
０１μｓ以上０.０３μｓであることにより消費電力を
さげることができる。電磁輻射を低くできる。回路の発
熱量を低くできる。シリコンの発熱量を低くできる。シ
リコンの素子面積を小さくできる。

【００５１】表示画素の薄膜トランジスタのスイッチ時
間が３０μｓ以上６０μｓ以下，映像信号側の内蔵回路
の薄膜トランジスタのスイッチ時間が３μｓ以上１２μ
ｓ以下，ドライバのトランジスタのスイッチ時間が０.
０１μｓ以上０.０３μｓであることにより、高精細に
できる、上記さらに得られる。

【００５２】ドライバ一変に集約されているので接続の
工程数が簡略化される。短編に集約されていると表示面
積に対する額縁面積が小さくてすむ。硝子基板の面積が
小さいので一枚のガラスマザーボードから取れるアクテ
ィブマトリクス基板が多く取れ越すとして低減できる。
長編に集約されている場合、ドライバ下部の領域に導光
体方式のバックライトの蛍光管がある。蛍光体空の光は
バックライトの短辺方向に走る。よって光強度の分布ば
らつきが小さい。蛍光管の発光強度が小さくてよい。ド
ライバの隣に他の素子を実装できる。例えばＣＲＴ用の
信号をＩＣＤ用に変換するタイミングコンバータの基板
を小さくもしくは廃止することができる。これは液晶表
示装置の小型軽量に硬化がある。

【００５３】液晶表示装置からの電磁放射が低減され
る。電磁輻射の傍受による他者へのデータ漏れが防止で
きる。

【００５４】（実施例２）第２の実施例として横電界方
式の液晶表示装置の実施例を示す。図１４は横電界方式
による液晶表示装置の一画素の部分平面図を示す。図１
５は、(ａ)−(ｂ)断面における断面図を示す。走査信号
線１１１及びゲート電極１１３はＣｒ膜である。映像信
号線１１１，ソース電極１２０，ドレイン電極１３０，
画素電極１５０および共通電極１５４はＡｌとＣｒの積
層膜である。TFT101の能動体層１１０はａ−Ｓｉを４０
ｎｍと１８０ｎｍの二層に分けて堆積した膜である。但
し周辺回路部では下層のみレーザアニール法によるpoly
−Ｓｉ膜である。即ち回路のＴＦＴはpoly−Ｓｉとａ−
Ｓｉの２層膜を能動体層とする。ソースドレイン電極と
能動体層の間にｎ⁺ ａ−Ｓｉ層１３５が形成される。画
素電極１５０は、映像信号線１３７に平行に帯状に形成
される。共通線１５４は、隣接する行の映像信号線の近
傍にこれと平行に形成される。共通線は、表示面内で列
方向に共通の電圧を供給する。液晶は、画素電極１５０
と共通電極１５４の間で基板表面に平行な電界により配
向制御される。

【００５５】本実施例の横電界によれば、視角による液
晶の複屈折性が少ない。画像表示する視角範囲が広い。
液晶容量が従来の縦電界の場合の１／５以下ある。また
信号配線及び走査信号線の容量も半分程度に低減され
る。このため画素のＴＦＴによる書き込み時間は、従来
の５倍以上に向上できる。よって画素のＴＦＴの移動度
が低くても充電可能になる。よって画素のａ−Ｓｉの特
性劣化を考慮せずに周辺回路のpoly−Ｓｉの高性能化が
できる。例えばレーザアニールの際、４００℃近くまで
基板加熱できる。またレーザアニール後のpoly−Ｓｉ膜
の特性が高くなる様、出発材料のａ−Ｓｉ膜の形成条件
を最適化できる。例えば、Ｓｉ−Ｈ₂ 結合の多い膜を用
いる。またはスパッタ法による無水素のＳｉ膜をレーザ
アニールし、その後プラズマ水素化法により水素を導入
してもよい。これらの方法によりａ−ＳｉＴＦＴの特性
は低下するがpoly−ＳｉＴＦＴの移動度は３０cm²／Ｖ
ｓ以上に向上できる。オフ電流がさらにpoly−Ｓｉ形成
に、高速動作により、高精細の液晶表示装置が実現でき
る。充電能力に余裕があるため、ＴＦＴのチャネル幅を
小さくできる。周辺回路の面積を小さくでき、液晶表示
装置の表示領域以外の外周の面積を小さくできる。画素
ＴＦＴの縮小により画素の開口率が増加し、液晶表示装
置の輝度向上，バックライトの低消費電力化ができる。
ＴＦＴがオフの間の液晶容量に保持される電圧，液晶容
量が小さいほど低下する。横電界方式の液晶容量が小さ
く、影響を受けやすい。しかし本実施例では、画素ＴＦ
Ｔはａ−Ｓｉの逆スタガＴＦＴであり、もともとオフ電
流が低い。よって、オフ電流による電圧低下の影響はな
い。本実施例によれば、配線容量、およびこれを駆動す
るための周辺回路の容量が小さいため、消費電力が低減
できる。これを携帯型情報処理装置に搭載した場合、電
池の寿命増大，寸法縮小，重量低減の効果がある。

【００５６】図９は液晶ディスプレイを搭載した携帯型
情報処理装置を示す。通信機能を有する電子手帳で有
る。マイクロプロセッサを中心とする情報処理機能を搭
載したＣＰＵボード９５０，電子手帳内にシステム全体
に電力を供給する充電型電池９２０，数字データ入力用
キーボード９０４，情報処理メニュー選択スイッチ９０
１，データ記録用メモリーカード９６０を収めている。
液晶ディスプレイ１は背面にバックライトを設けた透過
形で有る。アクティブマトリクス基板の開口率が向上し
たため、バックライト光の利用率が向上し、ＬＣＤの輝
度が向上した。また、低電力のバックライトでも充分な
輝度が得られ、バックライトの薄形化，軽量化、又これ
の電源となるバッテリーの小型軽量化が可能となった。
これにより直接的及び、間接的に（これらを格納，保持
する構造部材についても）小型軽量薄形化でき、ノート
形パソコンの可搬性を向上できる。また、一回の充電で
使用できる時間が延び使い勝手が向上できた。

【００５７】本発明によりＬＣＤは本実施例に記載のノ
ートパソコンに限らず、他のポータブルな情報処理装置
の小型化，軽量化，電池寿命の向上に効果がある。例え
ば、本発明のＬＣＤを携帯用電話，携帯用ゲーム機、お
よび小売店等で用いられる売上／注文管理用の携帯用情
報処理器など、集積回路を用いた情報処理を電池の電力
を元に行う機器において有効である。

【００５８】（実施例３）第３の実施例として、反射型
ノードで、対向基板を用いない液晶表示装置について説
明する。図１６は液晶セルの断面構造である。コプレー
ナ型TFT101が、硝子基板１０上に形成される。ＴＦＴの
保護膜１４５は、ポリイミド樹脂をスピン塗布，乾燥し
たもので表面が平坦化されている。反射性の画素電極５
２０は、保護膜１４５上に形成される。液晶は、ＰＤＬ
Ｃ（Polymer Disprersed LiquidCrystal)を用いる。Ｐ
ＤＬＣは、ＴＦＴ基板上に塗布形成される。ＰＤＬＣ
は、高分子膜５１０の空孔に液晶材料２００が充填され
たものである。これは、液晶と高分子材料の均一溶液を
重合により相分離することにより得られる。液晶は、Ｂ
ＤＨ社のＥ−８である。高分子材料は２−エチルヘキシ
ルアクリテート，ウレタンアンクリレート，光重合開始
材の混合液を用いた。混合液を塗布後、光重合して高分
子成分を硬化させＰＤＬＣを得た。ＰＤＬＣ膜表面に、
保護層として有機膜２０４を塗布形成した。保護膜の材
料は、ＰＤＬＣの高分子材料と同じものを用いた。ＩＴ
Ｏの対向電極１６５は、低温でスパッタ成膜される。

【００５９】なおＰＤＬＣを浸漬法により形成してもよ
い。多孔性高分子膜は、微粒子を含む高分子膜を塗布
し、これから微粒子を除去することにより形成する。例
えば粒径１μｍのポリメチルメタクリレートを含んだポ
リビニルアルコール液を用いる。塗布はスピンナ法によ
る。塗布膜は乾燥後、クロロホルムに浸漬される。微粒
子が溶出し空孔が生じ、これに液晶を含浸するとＰＤＬ
Ｃが得られる。対向基板がないため、液晶セルを軽量薄
型化できる。また本実施例によれば、液晶セルを周辺部
でシールする必要がない。このためシール幅に相当する
幅だけ液晶表示装置を小型化できる。

【００６０】（実施例４）図９は液晶表示装置を搭載し
た携帯型情報処理装置を示す。通信機能を有する電子手
帳で有る。マイクロプロセッサを中心とする情報処理機
能を搭載したCPUボード９５０，電子手帳内にシステム
全体に電力を供給する充電型電池９２０，数字データ入
力用キーボード９０４，情報処理メニュー選択スイッチ
９０１，データ記録用メモリーカード９６０を収めてい
る。液晶ディスプレイ１は背面にバックライトを設けた
透過形で有る。アクティブマトリクス基板の開口率が向
上したため、バックライト光の利用率が向上し、ＬＣＤ
の輝度が向上した。また、低電力のバックライトでも充
分な輝度が得られ、バックライトの薄形化，軽量化、又
はこれの電源となるバッテリーの小型軽量化が可能とな
った。これにより直接的及び、間接的に（これらを格
納，保持する構造部材についても）小型軽量薄形化で
き、ノート形パソコンの可搬性を向上できる。また、一
回の充電で使用できる時間が延び使い勝手が向上でき
た。

【００６１】本発明によるＬＣＤは本実施例に記載のノ
ートパソコンに限らず、他のポータブルな情報処理装置
の小型化，軽量化，電池寿命の向上に効果がある。

【００６２】例えば、本発明のＬＣＤを携帯用電話，携
帯用ゲーム機、および小売店等で用いられる売上／注文
管理用の携帯用情報処理機など、集積回路を用いた情報
処理を電池の電力を元に行う機器において有効である。

【００６３】（実施例５）図１７は、本発明による液晶
表示装置を用いたカード型情報処理装置を示す。不透明
なプラスチック基板１７上に表示領域１０が形成され
る。画素のＴＦＴの能動層は、基板温度１５０℃ＥＣＲ
プラズマＣＶＤによるａ−Ｓｉ：ＨＴＦＴである。周辺
回路はこのａ−Ｓｉ膜レーザアニールして得たpoly−Ｓ
ｉＴＦＴである。レーザが瞬間的加熱のため、プラスチ
ック基板に対するダメージはない。プラスチック基板の
ため割れの心配がなく安全である。またプラスチックの
比重が硝子の約１／２であるためさらに装置の軽量化が
実施された。液晶の表示モードは、反射型である。不透
明であるため基板下面からの光の遮光を考える必要がな
い。液晶は、塗布形成されたＰＤＬＣ液晶である。ドラ
イバ６３０は、ストリング型で、ＣＰＵ機能を内蔵して
いる。太陽電池６００が基板上に、内蔵されこの装置全
体の電源を供給している。外部との情報の送受信は、基
板上に内蔵した入出力センサ６１０（例えばＬＥＤとホ
トダイオード）より行われる。本実施例では、電源，バ
ックライト，制御回路を搭載した基板，ＦＰＣ，ケース
などほどんどの部材が廃止でき、装置が著しく軽量化，
小型薄型化される。情報処理装置の携帯性が、飛躍的に
向上する。同様な実施例としてストリングドライバを用
いCPU630を基板上に実装した例を図１９に示す。図１８
はすべての素子を基板上に内蔵したものである。いずれ
も飛躍的に装置の携帯性向上ができる。

【００６４】

【発明の効果】以上述べた様に本発明によればアクティ
ブマトリクス液晶表示装置の小型化等が可能となり、液
晶表示装置の携帯性を向上できる。

【図面の簡単な説明】

【図１】液晶表示装置の構造図。

【図２】アクティブマトリクス基板の部分平面図。

【図３】液晶セルの断面構造を示す図。

【図４】液晶表示装置の画素と周辺回路の等価回路を示
す図。

【図５】周辺回路の部分平面図。

【図６】ＴＦＴの製造過程の断面構造を示す図。

【図７】周辺回路とドライバとの接続部の断面構造を示
す図。

【図８】液晶セルの断面構造を示す図。

【図９】液晶表示装置の構造図。

【図１０】液晶表示装置の構造図。

【図１１】液晶表示装置の構造図。

【図１２】液晶表示装置の構造図。

【図１３】情報処理装置の構造を示す図。

【図１４】アクティブマトリクス基板の部分平面図。

【図１５】液晶セルの断面構造を示す図。

【図１６】液晶セルの断面構造を示す図。

【図１７】情報処理装置の構造を示す図。

【図１８】情報処理装置の構造を示す図。

【図１９】情報処理装置の構造を示す図。

【図２０】液晶表示装置の駆動波形を示す図。

【図２１】一画素の等価回路を示す図。

【図２２】一画素の駆動波形を示す図。

【符号の説明】

１０…基板、１２…対向基板、１５…カード基板、４０
…表示領域、５１…映像信号側周辺回路、５２…走査信
号側周辺回路、５５…配線、８０…接続線、９０…ケー
ス、１０１，３０１…ＴＦＴ、１０２，３０２…保持容
量、１１０，３１０…半導体層、１１１，３１１…走査
信号線、１１３…ゲート、１２０ａ，１２０ｂ，３２０
ａ，３２０ｂ…ソース、１２５…ドーピングマスク、１
２７…シリサイド、１３０ａ，１３０ｂ，３３０ａ，３
３０ｂ…ドレイン、１３５，３３５…高濃度不純物層、
１３７ａ，１３７ｂ,３３７ａ,３３７ｂ…映像信号線、
１４０…ゲート絶縁膜、１４５…保護膜、１４６…保持
容量絶縁膜、１５０…画素電極、１５２…対向電極、１
５４…共通電極、１６０，１７０ｇ，１７０ｒ…ブラッ
クマトリクス、１６５，５２０…反射膜、２００…液
晶、２０４…高分子膜、２０５，２０７…配向膜、２１
０，２１２…偏光板、３５１…バルブ、３５２…シール
材、３５８…接着剤、４００…タイミングコンバータ、
４１０…階調電圧発生回路、４３０…プリント基板、４
４０…バックライト、５１０…高分子マトリクス、５３
０…シールドパタン、６００…太陽電池、６１０…出入
力センサ、６３０…マイクロプロセッサ、６４０…タッ
チセンサ、９０１…メニュー選択スイッチ、９０２，９
０３…コネクター、９０４…テンキー、９１０…電池、
９２０…プリント基板、９５０…ＣＰＵボード、９６０
…メモリーカード。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１３年８月２４日（２００１．８．２
４）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/336 Ｈ０４Ｎ 5/66 １０２Ａ 29/786 Ｈ０１Ｌ 29/78 ６１２ＺＨ０４Ｎ 5/66 １０２ (72)発明者小西信武茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内Ｆターム(参考） 2H092 GA45 GA50 GA60 JA24 JA37 JA41 KA10 MA13 MA17 MA27 MA30 NA25 PA01 PA06 PA13 5C058 AA09 BA02 BA35 5C094 AA15 BA03 BA14 BA43 CA19 DA09 DA14 DA15 DB01 DB04 EA04 EA07 EB02 FB12 FB14 FB15 5F110 AA09 AA17 AA30 BB01 CC01 CC07 CC08 DD02 DD07 DD08 EE02 EE03 EE04 FF02 FF03 FF04 GG01 GG02 GG03 GG13 GG15 HJ11 HK04 HK07 HK21 HM15 NN72 NN78 PP03 QQ24 5G435 AA18 BB12 EE33 EE37 KK05 LL07

Claims

【特許請求の範囲】

【請求項１】薄膜トランジスタと液晶を駆動する表示画
素と、前記基板上に形成された内蔵回路と、前記基板上
に接合されたドライバからなる液晶表示装置において、
前記表示画素の薄膜トランジスタの移動度が１cm²／Ｖ
ｓ以上５cm²／Ｖｓ以下、前記内蔵回路の薄膜トランジ
スタの移動度が１０cm²／Ｖｓ以上３０cm²／Ｖｓ以下、
ドライバの液晶駆動電圧の振幅が５Ｖ以下であることを
特徴とする液晶表示装置。
【請求項２】薄膜トランジスタで液晶を駆動する表示画
素と、前記基板上に形成された内蔵回路と、前記基板上
に接合されたドライバからなる液晶表示装置において、
前記表示画素の薄膜トランジスタの移動度が０.７cm²／
Ｖｓ以上５cm²／Ｖｓ以下、前記内蔵回路の薄膜トラン
ジスタの移動度が３０cm²／Ｖｓ以上１００cm²／Ｖｓ以
下、前記ドライバの液晶駆動電圧の振幅が５Ｖ以下であ
ることを特徴とする液晶表示装置。
【請求項３】薄膜トランジスタで液晶を駆動する表示画
素と、前記基板上に形成された内蔵回路と、前記基板上
に接合されたドライバからなる液晶表示装置において、
前記表示画素の薄膜トランジスタの移動度が０.４cm²／
Ｖｓ以上５cm²／Ｖｓ以下、前記内蔵回路の薄膜トラン
ジスタの移動度が１００cm²／Ｖｓ以上３００cm²／Ｖｓ
以下、前記ドライバの液晶駆動電圧の振幅が５Ｖ以下基
板のガラス軟化点が６００℃以下であることを特徴とす
る液晶表示装置。
【請求項４】薄膜トランジスタで液晶を駆動する表示画
素と、前記基板上に形成された内蔵回路と、前記基板上
に接合されたドライバからなる液晶表示装置において、
前記ドライバが基板上に直接接合されていることを特徴
とする液晶表示装置。
【請求項５】請求項１に記載の液晶表示装置において、
前記ドライバの個数が１個であることを特徴とする液晶
表示装置。
【請求項６】請求項１に記載の液晶表示装置において、
前記ドライバの個数が２個であり、前記基板上の映像信
号側及び走査信号側にそれぞれ配置されていることを特
徴とする液晶表示装置。
【請求項７】請求項１に記載の液晶表示装置において、
前記ドライバが基板面上の一辺に接続されていることを
特徴とする液晶表示装置。
【請求項８】表示領域の対角寸法が７５mm以上１７５mm
以下で表示部の外周から液晶表示装置の外周の距離が５
mm以下であることを特徴とする液晶表示装置。
【請求項９】請求項８の液晶表示装置において、前記表
示領域に周辺回路が内蔵されていることを特徴とする液
晶表示装置。
【請求項１０】請求項９に記載の液晶表示装置におい
て、前記周辺回路のドライバがＣＯＧ法により基板に接
続されていることを特徴とする液晶表示装置。
【請求項１１】薄膜トランジスタで液晶を駆動する表示
画素と、前記基板上に形成された内蔵回路と、前記基板
上に接合されたドライバからなる液晶表示装置を搭載し
た情報処理装置において、前記ドライバが基板上に直接
接合されていることを特徴とする情報処理装置。
【請求項１２】請求項４に記載の液晶表示装置におい
て、前記画素の薄膜トランジスタが350以下で形成した
シリコン膜を用いていることを特徴とする液晶表示装
置。
【請求項１３】請求項４に記載の液晶表示装置におい
て、前記周辺回路の薄膜トランジスタの移動度が１０以
上にアニールされた薄膜トランジスタであることを特徴
とする液晶表示装置。
【請求項１４】請求項１に記載の液晶表示装置におい
て、前記ドライバとの接続端子数が走査線数と信号線数
の和の１／２以上から１／２５以下であることを特徴と
する液晶表示装置。
【請求項１５】請求項１に記載の液晶表示装置におい
て、前記基板の面積に対する表示画素の面積の比率が７
０％以上９５％以下であることを特徴とする液晶表示装
置。
【請求項１６】請求項１に記載の液晶表示装置におい
て、前記ドライバと前記周辺回路の距離が１mm以下であ
ることを特徴とする液晶表示装置。
【請求項１７】請求項１に記載の液晶表示装置におい
て、前記周辺回路の上に遮光膜が形成されていることを
特徴とする液晶表示装置。
【請求項１８】請求項１に記載の液晶表示装置におい
て、前記ドライバが前記基板の短辺にのみ集約されてい
ることを特徴とする液晶表示装置。
【請求項１９】請求項１に記載の液晶表示装置におい
て、前記ドライバが基板の長辺にのみ集約されているこ
とを特徴とする液晶表示装置。
【請求項２０】請求項１に記載の液晶表示装置におい
て、前記液晶のしきい電圧が２Ｖ以下であることを特徴
とする液晶表示装置。
【請求項２１】薄膜トランジスタで液晶を駆動する表示
画素と、前記基板上に形成された内蔵回路と、前記基板
上に接合されたドライバからなる液晶表示装置におい
て、前記表示画素の薄膜トランジスタのスイッチ時間が
３０μｓ以上６０μｓ以下、前記内蔵回路の映像信号側
の薄膜トランジスタのスイッチ時間が３μｓ以上１２μ
ｓ以下、前記ドライバのトランジスタのスイッチ時間が
０.０１μｓ以上０.０３μｓであることを特徴とする液
晶表示装置。
【請求項２２】薄膜トランジスタで液晶を駆動する表示
画素と、前記基板上に形成された内蔵回路と、前記基板
上に接合されたドライバからなる液晶表示装置におい
て、前記表示画素の薄膜トランジスタのスイッチ時間が
１６μｓ以上３０μｓ以下、前記内蔵回路の映像信号側
の薄膜トランジスタのスイッチ時間が１.６μｓ以上６
μｓ以下、前記ドライバのトランジスタのスイッチ時間
が０.０１μｓ以上0.03μｓであることを特徴とする液
晶表示装置。