JP2001028441A

JP2001028441A - Ｓｏｉのｌｃｄ投影型ディスプレイ用ｔｆｔアレイ基板

Info

Publication number: JP2001028441A
Application number: JP2000126624A
Authority: JP
Inventors: Ten Shu Shen; テンシューシェン; Allen Shuroiyaa John; アレンシュロイヤージョン
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1999-07-13
Filing date: 2000-04-26
Publication date: 2001-01-30
Also published as: US6346978B1

Abstract

(57)【要約】（修正有）【課題】シリコンの層をガラス基板に接着することな
く、単結晶シリコンに画素アレイを形成し投影表示型Ｌ
ＣＤ用ＳＯＩ基板を提供する。【解決手段】第１の半導体層５５、第２の半導体層６
６、ならびに、第１の面５５と第２の面６２との間の、
埋め込み絶縁層６０を有するＳＯＩ基板を提供するステ
ップと第１の面５５上の基板の選択領域７１に、それぞ
れＬＣＤの部分領域を透過する光の透過率を制御する画
素電極７６を有する、画素構造体６９を形成するステッ
プと、基板の反対側で、基板が、絶縁層６０上に支持さ
れた第１の面５５上に複数の画素構造体６９を含むよう
に、第２の半導体層６６は部分的に除去され、絶縁層６
０を透過した光の透過率は、画素構造体６９の画素電極
７６によって制御される、開口部１２７を形成するステ
ップを含むＬＣＤアレイを形成する方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、概して、投影表示
型液晶ディスプレイ（ＬＣＤ）パネルに関し、より詳細
には、ＬＣＤにおいて用いる高品質薄膜トランジスタ
（ＴＦＴ）制御型画素電極の基板構造、およびこの電極
を形成するための製造方法に関する。

【０００２】

【従来の技術】フラットパネルディスプレイは、透光性
材料からなる平行なパネルの間に挟まれた液晶材料を用
いる。このパネルは、通常、石英、ガラス、プラスチッ
ク等で形成される。一方のパネルは、その表面上に形成
された画素のアレイを有する。パネル上の各画素は、ス
イッチングトランジスタによって制御される透光性画素
電極を含む。アクティブマトリクスディスプレイにおい
て、トランジスタ、一般には薄膜トランジスタ（ＴＦ
Ｔ）が、パネル上の薄い金属線によって、画素を選択的
に作動する駆動回路に、動作可能に接続される。アクテ
ィブマトリクスディスプレイにおいて、各画素（つま
り、ＴＦＴによって制御される画素電極）は、それぞれ
独立してアドレスされ制御される。

【０００３】ＬＣＤを透過した光は、２枚の平行なパネ
ルの一方に取り付けられた第１の偏光フィルタを通過す
る。他方のパネルは、第１の偏光フィルタとは異なる方
向に配向された第２の偏光フィルタを有する。パネル間
の空間を埋める液晶材料は、隣接する画素電極が作動さ
れた場合に厳密に規定された様態で入射光を回転させる
分子を含む。通常、ＬＣＤは、特定の画素がオンされた
場合に、液晶材料を通過する偏光を回転させて、第２の
偏光フィルタを通過させるように構成されている。画素
がオフされた場合、偏光は回転されないので、第２の偏
光子を通過しない。所定の順序およびパターンでオンオ
フする画素のアレイが、画像を生成する。多色フィルタ
を用い、かつ、十分な画素の密度があれば、フルカラー
画像がＬＣＤスクリーン上に生成される。投影型ＬＣＤ
において、光はＬＣＤを透過し、スクリーン上に投影さ
れる。

【０００４】

【発明が解決しようとする課題】大面積の透明または半
透明フラットパネル材料上に、画素を高密度に形成する
必要があるので、ＬＣＤを形成することは製造上の挑戦
である。画素（ＴＦＴおよび画素電極）は、石英、ガラ
ス、または他の基板（以下「透明基板」と呼ぶ）に与え
られたシリコンの層に形成される。透明基板に適用する
のが最も簡単なシリコンの形態は、結晶化していない非
晶質シリコンであり、この非晶質シリコンはＬＣＤパネ
ルに広く用いられている。非晶質シリコンでは電子移動
度が低いためにＴＦＴ性能は脆弱なものとなるが、多く
のアプリケーションにおいて、アクティブマトリクス画
素制御に適している。しかし、非晶質シリコンに形成さ
れたＴＦＴは、ディスプレイ駆動回路への周波数応答が
悪い。単結晶シリコンで形成された集積回路において一
般に言えるように、駆動回路は別個に形成する必要があ
る。別個に形成されたドライバは、その後ＬＣＤに接続
する必要があり、製造コストが増大する。

【０００５】非晶質シリコンの代わりに、堆積された非
晶質シリコンを加熱して部分的に結晶化することにより
多結晶シリコンが透明基板上に形成され得る。多結晶シ
リコン（ポリシリコンとしても知られている）より良質
のＴＦＴを形成できるが、非晶質シリコンを結晶化する
のに要求される高い加工温度が、特にガラス基板および
プラスチック基板について、主要な困難を引き起こす。
結晶化されたシリコンを透明基板上に形成するのに十分
な熱は、基板にダメージを与え得る。したがってＬＣＤ
製造はやはり、ＬＣＤにおいて使用されるＴＦＴ画素ア
レイを形成するために、非晶質シリコンを使用する。よ
り高い周波数応答およびより良い性能を要求する駆動回
路は、別個に製造されて、その周辺のパネルに接続され
る。

【０００６】光が投影用のＬＣＤを透過して、そしてこ
のＬＣＤからの光が少し離れたスクリーンに照射される
投影型ＬＣＤは、従来、直視ＬＣＤのように製造されて
きた。非晶質シリコンまたは部分的に結晶化されたシリ
コンで形成された複数のＴＦＴ制御型画素電極を有する
回路パネルが、ガラスまたは同様の透明基板上に形成さ
れる。液晶材料が回路パネルと第２のパネルとの間の空
隙を埋める。回路パネル上の個々の画素電極が、ＬＣＤ
を光が透過して投影スクリーンに照射されるかどうかを
制御する。適切なカラーフィルタは、フルカラー画像を
生成するために使用される。

【０００７】非晶質または部分的に結晶化されたシリコ
ンで形成されたＴＦＴの脆弱な性能は、ＬＣＤ製造にと
って目下の問題である。ＩＣチップのように単結晶シリ
コンに形成されたＴＦＴと比べて、透明基板上に形成さ
れたＴＦＴは実質的により低い電子移動度およびより高
い漏れ電流を示す。ＬＣＤ画素アレイにおいて使用され
るＴＦＴが単結晶シリコンに製造され得る場合、結果的
に、周波数応答が向上し、且つ、より鮮明な画像が得ら
れる。ＬＣＤ駆動回路において要求される高速ロジック
がディスプレイパネルに一体化され得るので、単結晶シ
リコンは製造コストの低減も可能にする。従来、別個に
形成されたシリコンの層をガラス基板に接着する方法
が、ガラス上に単結晶シリコンＴＦＴを設ける唯一の方
法であった。そのような解決方法は、特に製造処理中
の、異なる熱膨張係数が原因で、接着の問題を引き起こ
す。

【０００８】本発明は、上記課題に鑑みてなされたもの
であり、シリコンの層をガラス基板に接着することな
く、単結晶シリコンに画素アレイを形成することを目的
とする。

【０００９】

【課題を解決するための手段】本発明の投影表示型ＬＣ
Ｄ用ＬＣＤアレイを形成する方法は、ＳＯＩ基板を提供
するステップであって、該基板の第１の面へと延びる第
１の半導体層、該基板の第２の面へと延びる第２の半導
体層、ならびに、該第１の面と該第２の面との間を、該
第１および第２の面に対して概ね平行に、該基板を通っ
て延びる埋め込み絶縁層を有するＳＯＩ基板を提供する
ステップと、該第１の面上の該基板の選択領域に、複数
の画素構造体を形成するステップであって、該複数の画
素構造体の各々は画素電極を含み、そのことにより、該
画素電極は、ＬＣＤにおいて使用される場合、それぞれ
ＬＣＤの部分領域を透過する光の透過率を制御する、画
素構造体を形成するステップと、該選択領域におい
て、該基板の反対側で、該基板の該第２の層を部分的に
除去して、該選択領域において、該基板が、該絶縁層上
に支持された該第１の面上に複数の画素構造体を含むよ
うに、該第２の層内に１つ以上の開口部を形成するステ
ップであって、該第２の半導体層は該第２の面から除去
され、そのことにより、ＬＣＤアレイがＬＣＤにおいて
使用される場合、該開口部を透過し、該絶縁層を透過し
た光の透過率は、該画素構造体の該画素電極によって制
御される、開口部を形成するステップと、を含み、これ
により上記目的が達成される。

【００１０】前記ＳＯＩ基板を提供するステップは、前
記第１の半導体層が実質的に単結晶シリコンを含むＳＯ
Ｉウエハを提供するステップを含んでもよい。

【００１１】前記ＬＣＤアレイはアクティブマトリクス
制御システムによって制御され、前記複数の画素構造体
を形成するステップは、複数の薄膜トランジスタ（ＴＦ
Ｔ）を前記第１の半導体層上に形成するステップであっ
て、該ＴＦＴの各々が画素電極を制御する、複数の薄膜
トランジスタを形成するステップと、前記基板上にコン
ダクタを形成して、各ＴＦＴに動作接続を提供するステ
ップとを含み、そのことにより、該ＬＣＤアレイ内の該
画素電極は、該アクティブマトリクス制御システムによ
り該コンダクタを介して制御可能であってもよい。

【００１２】前記ＳＯＩ基板を提供するステップは、シ
リコンジオキサイドの埋め込み絶縁層を有する実質的に
単結晶のシリコンウエハであるＳＯＩ基板を提供するス
テップを含み、前記第１の半導体層はほぼ１００Å〜５
０００Åの範囲内の厚さを有し、前記シリコンジオキサ
イドの埋め込み絶縁層は、ほぼ５００Å〜５０００Åの
範囲内の厚さを有していてもよい。

【００１３】前記ＳＯＩ基板を提供するステップは、５
００Åを超える厚さの埋め込み絶縁層を有する実質的に
単結晶のシリコンウエハであるＳＯＩ基板を提供するス
テップを含み、該基板の前記第１の層とは反対側におい
て該基板の前記第２の層を除去するステップは、該第２
の層の選択領域から全てのシリコンを除去するステップ
を含み、そのことにより、該基板の該第２の面上におい
て、該埋め込み絶縁層が露出されてもよい。

【００１４】前記ＳＯＩ基板を提供するステップは、２
５００Åを超える厚さの埋め込み絶縁層を有するＳＯＩ
基板を提供するステップを含み、該基板の前記第１の層
とは反対側において該基板の前記第２の層を除去するス
テップは、さらに、該絶縁層の該厚さの一部分を除去す
るステップを含み、そのことにより、該絶縁層の該厚さ
が低減されてもよい。

【００１５】前記ＳＯＩ基板を提供するステップにおい
て提供される該ＳＯＩ基板は、シリコンジオキサイドの
埋め込み絶縁層を有する実質的に単結晶のシリコンウエ
ハであり、該基板の前記第２の層を除去するステップ
は、該基板の、該第１の面上の該選択領域に形成された
複数の画素構造体とは反対側において、該シリコン基板
の該第２の層の選択領域をエッチングするステップを含
み、該エッチングステップは、エッチングされた１つ以
上の領域内で、該基板が、該画素構造体が形成された該
第１の層および該シリコンジオキサイドの層を有するよ
うに、実質的に全ての該第２の層を除去するステップを
含んでもよい。

【００１６】また、本発明のＬＣＤ投影型ディスプレイ
用薄膜トランジスタ（ＴＦＴ）アレイ基板を形成する方
法は、対向する第１および第２の面、ならびに該第１の
面と該第２の面との間を、これら該第１および第２の面
に対して概ね平行に延びる埋め込み絶縁層を有する半導
体基板を提供するステップと、該基板の第１表面上に複
数のＴＦＴを形成するステップと、該第１表面上に複数
の画素電極を形成するステップであって、各画素電極が
ＴＦＴによって制御される、画素電極形成ステップと、
各ＴＦＴへの動作接続を形成するステップであって、該
動作接続を介して該ＴＦＴに結合されたアクティブマト
リクスディスプレイシステムによって各画素電極が動作
的に制御可能となるように、ＴＦＴへの動作接続を形成
するステップと、該ＴＦＴが該第１の面上に形成される
領域において、該第２の面と該埋め込み絶縁層との間
の、該埋め込み絶縁層の下の、該半導体基板の１つ以上
の領域を除去するステップであって、そのことにより、
該領域において、該基板は、該絶縁層上に支持され、該
ＴＦＴ、画素電極、および動作接続が形成された該第１
の面を含む、除去ステップと、を含む薄膜トランジスタ
アレイ基板を形成する方法であって、これにより上記目
的が達成される。

【００１７】前記半導体基板を提供するステップは、単
結晶シリコンを実質的に含む基板を提供するステップ
と、該基板に前記埋め込み絶縁層を形成するステップと
を含み、該絶縁層はシリコンジオキサイドを実質的に含
んでもよい。

【００１８】前記半導体基板を提供するステップは、単
結晶シリコンを実質的に含む基板を提供するステップ
と、前記埋め込み絶縁層を該基板内に形成するステップ
とを含んでもよい。

【００１９】前記基板は、シリコンジオキサイドの埋め
込み絶縁層を有する実質的に単結晶のシリコンウエハで
あり、且つ、前記埋め込みシリコンジオキサイド層と前
記第１の面との間を延びる第１の半導体層ならびに該埋
め込みシリコンジオキサイド層と前記第２の面との間を
延びる第２の半導体層を含み、該第１の半導体層は、概
ね１００Å〜５０００Åの範囲内の厚さを有し、シリコ
ンジオキサイドの該埋め込み絶縁層は、概ね５００Å〜
５０００Åの範囲内の厚さを有していてもよい。

【００２０】前記第１の半導体層は、概ね３００Å〜３
０００Åの範囲内の厚さを有し、シリコンジオキサイド
の前記埋め込み絶縁層は、概ね１０００Å〜３５００Å
の範囲内の厚さを有していてもよい。

【００２１】前記半導体基板を提供するステップにおい
て提供された前記半導体基板は、シリコンジオキサイド
の埋め込み絶縁層を有する実質的に単結晶のシリコンウ
エハであり、該埋め込み絶縁層の下の該半導体基板を除
去する前記ステップは、前記ＴＦＴが前記第１の面上に
形成される領域において、該埋め込み絶縁層の下の該半
導体基板の選択領域をエッチングするステップを含み、
該エッチングステップは、エッチングされる領域におい
て、該基板が、該ウエハの該第１面上に形成された該Ｔ
ＦＴおよび画素電極を有し、且つ、該絶縁層を有し、該
絶縁層の下の実質的に全ての基板が、該ウエハから除去
されるように、前記選択領域において実質的に全ての半
導体基板を除去するステップを含んでもよい。

【００２２】前記半導体基板を提供するステップは、５
００Åを超える厚さを有する埋め込み絶縁層を有する実
質的に単結晶のシリコンウエハであるＳＯＩ基板を提供
するステップを含み、該埋め込み絶縁層の下の該半導体
基板を除去する前記ステップは、該埋め込み絶縁層の下
の該半導体基板の選択領域から全てのシリコンを除去す
るステップを含み、そのことにより、該基板の該第２の
面において該埋め込み絶縁層が露出されてもよい。

【００２３】前記半導体基板を提供するステップは、２
５００Åを超える厚さを有する埋め込み絶縁層を有する
ＳＯＩ基板を提供するステップを含み、該埋め込み絶縁
層の下の該半導体基板を除去する前記ステップは、該絶
縁層の厚さの一部分を除去して、該絶縁層の厚さを約５
００Å〜２０００Åの厚さへと低減するステップをさら
に含んでもよい。

【００２４】また、本発明の投影表示用液晶ディスプレ
イを形成する方法は、シリコンの上部層と底部層との間
を延びる埋め込み絶縁層を含む実質的に単結晶のシリコ
ンのウエハ上に、１つ以上のＬＣＤアレイを形成するス
テップであって、該ＬＣＤアレイは、以下のステップに
よりシリコンの該上部層内の該ウエハ上に形成され、該
ＬＣＤアレイ形成ステップは、該ウエハの１つ以上の領
域の各々に、複数の画素構造体を含む画素アレイを形成
するステップであって、該画素構造体の各々がＬＣＤの
部分領域を透過する光の透過性を選択的に制御する、画
素アレイを形成するステップと、該ウエハの該領域の各
々において、ＬＣＤドライバ、および該ドライバと該画
素構造体との間の動作接続を形成するステップと、該領
域の各々における該ウエハの反対側において、該画素構
造体の下から実質的に全ての該底部シリコン領域を除去
するステップであって、そのことにより、該画素構造体
が形成された該ウエハ断面が、その上に該画素構造体が
形成された該上部層および該埋め込み絶縁層を含む、底
部シリコン領域除去ステップと、該ウエハの他の領域か
ら該領域の各々を分離するステップであって、該領域の
各々が該ＬＣＤの第１の基板を形成する、分離ステップ
と、形成された該第１の基板の各々に対して、該第１の
基板から間隔をあけて配置された第２の基板を提供する
ステップと、該第１の基板と該第２の基板との間に液晶
材料を提供して１つ以上のＬＣＤを形成するステップで
あって、各ＬＣＤにおいて、該第２の基板は、該第１の
基板上において該ＬＣＤアレイと協働的に動作して、該
第１および第２の基板を通過し、且つ、該液晶材料の部
分領域を通過する光の透過を制御し、そのことにより、
該ＬＣＤの部分領域を通る光の透過の選択的制御が、該
投影型ディスプレイを制御する、液晶材料を提供してＬ
ＣＤを形成するステップと、を含む、投影表示用液晶デ
ィスプレイを形成する方法であり、これにより上記目的
が達成される。

【００２５】前記複数の画素構造体を含む画素アレイを
形成するステップは、シリコンの前記上部層上に複数の
ＴＦＴを形成するステップをさらに含み、該ＴＦＴの各
々が画素電極を制御してもよい。

【００２６】前記画素構造体の下から実質的に全ての前
記底部シリコン層を除去する前記ステップに続いて、前
記埋め込み絶縁層の一部分を除去して、該埋め込み絶縁
層についての最終的な厚さを選択するステップを含んで
もよい。

【００２７】また、本発明のＬＣＤアレイ基板は、投影
型ＬＣＤにおいて使用されるＬＣＤアレイ基板であっ
て、該ＬＣＤアレイ基板は、該基板の第１の面上に実質
的に全て単結晶シリコンの第１の層、および該第１の層
の下の絶縁層を含む、１セグメントのＳＯＩウエハと、
該第１の層上に形成された複数の画素構造体であって、
該画素構造体の各々は、ＬＣＤにおいて使用される場合
にＬＣＤの部分領域を透過する光の透過率を制御し、そ
のことにより、ＬＣＤ構造体において、該絶縁層および
該画素電極を透過する光が該画素構造体によって制御さ
れる、複数の画素構造体と、を含むＬＣＤアレイ基板で
あり、これにより上記目的が達成される。

【００２８】前記絶縁層の前記第１の層とは反対側の、
前記基板の第２の面上にシリコンの第２の層を含み、該
第２の層は、前記１セグメントのＳＯＩウエハのほぼ周
囲に沿って延びる該絶縁層のいくつかの部分を覆い、前
記画素構造体の下の領域は該第２の層のシリコンを含ま
なくてもよい。

【００２９】前記画素構造体に動作的に接続された画素
ディスプレイにおいて画素を制御する１つ以上のＬＣＤ
ドライバを含み、該ドライバが、前記１セグメントのＳ
ＯＩウエハの該第１の層上に形成され、且つ、該画素構
造体の動作を制御してもよい。

【００３０】前記ドライバが、前記１セグメントのＳＯ
Ｉウエハのほぼ周囲に沿って、前記第１の層上に配置さ
れてもよい。

【００３１】前記絶縁層の前記第１の層とは反対側の、
前記基板の第２の面上にシリコンの第２の層を含み、該
第２の層は、いくつかまたは全ての前記ドライバのほぼ
下に位置する前記１セグメントのＳＯＩウエハのほぼ周
囲に沿って延びる該絶縁層のいくつかの部分を覆い、前
記画素構造体の下の領域は、該第２の層のシリコンを含
まなくてもよい。

【００３２】また、本発明のＬＣＤアレイ基板は、投影
型ＬＣＤにおいて使用するＬＣＤアレイ基板であって、
該ＬＣＤアレイ基板は、該基板の第１の面上に実質的に
全て単結晶のシリコンの第１の層と該第１の層の下の絶
縁層とを含む、１セグメントのＳＯＩウエハと、該第１
の層のＬＣＤアレイ領域上に形成された複数の画素構造
体であって、該画素構造体の各々が、ＬＣＤにおいて使
用される場合に、ＬＣＤの部分領域を透過する光の透過
率を制御する画素電極を含む、画素構造体と、を含むＬ
ＣＤアレイ基板であって、該絶縁層のシリコンの該第１
の層とは反対側において、該絶縁層の下に配置された実
質的に全てのシリコンは、該１セグメントのＳＯＩウエ
ハの該ＬＣＤアレイ領域において、層が該第１の層上の
該画素構造体と共に該第１の層および該絶縁層からなる
ように、該基板から除去されており、これにより上記目
的が達成される。

【００３３】前記絶縁層の前記第１の層とは反対側にお
いて、該基板の第２の面上にシリコンの第２の層の一部
分を含み、該第２の層の該一部分は、該絶縁層の該第１
の層とは反対側において、シリコンの該第１の層上の該
ＬＣＤアレイ領域の周囲にほぼ沿って延び、そのことに
より、シリコンの該第２の層の該周囲部分は、前記１セ
グメントのＳＯＩウエハに構造的支持を提供してもよ
い。

【００３４】前記１セグメントＳＯＩのウエハは、１セ
グメントのＳＩＭＯＸウエハであり、該１セグメントの
ＳＩＭＯＸウエハ内で、前記絶縁層は実質的にシリコン
ジオキサイドであってもよい。

【００３５】前記１セグメントのＳＯＩウエハは、ほぼ
１００Å〜５０００Åの範囲内の厚さを有する実質的に
単結晶シリコンの第１の層を含み、前記絶縁層はほぼ５
００Å〜５０００Åの範囲内の厚さを有していてもよ
い。

【００３６】前記１セグメントのＳＯＩウエハの前記第
１の層は、ほぼ５００Å〜２０００Åの範囲内の厚さを
有し、前記絶縁層はほぼ１０００Å〜３５００Åの範囲
内の厚さを有していてもよい。

【００３７】また、本発明の液晶ディスプレイは、投影
型ＬＣＤにおいて使用される液晶ディスプレイであっ
て、該液晶ディスプレイは、該基板の第１の面上の実質
的に全て単結晶のシリコンの第１の層および該第１の層
の下の絶縁層を含む、１セグメントのＳＯＩウエハの形
態の第１の基板を含み、該第１の基板は、該第１の層の
ＬＣＤアレイ領域上に形成された複数の画素構造体を有
し、画素構造体の各々は、ＬＣＤにおいて使用される場
合に、該ＬＣＤの部分領域を透過する光の透過率を制御
する画素電極を含み、該第１の基板は、該絶縁層の該第
１の層とは反対側において、該ＬＣＤアレイ領域の下に
シリコンを実質的に含まず、そのことにより、該第１の
基板に一体性を提供する該連続支持層は、該絶縁層であ
り、該液晶ディスプレイはさらに、該第１の基板の該第
１の面上に、該画素構造体から間隔を空けて配置された
第２の基板と、該第１の基板と該第２の基板との間に配
置されたＬＣＤを形成する液晶材料と、を含む、液晶デ
ィスプレイであり、これにより、上記目的が達成され
る。

【００３８】透明支持層に強力に接着される単結晶シリ
コン、好適には、透明支持層と一体化された単結晶シリ
コンを用いて、投影表示用のＬＣＤを製造するのが有利
である。

【００３９】投影表示用のＬＣＤ画素アレイを、ガラス
またはプラスチックの融点よりも高い温度でダメージを
与えることなく加工可能な基板上に形成するのもまた有
利である。

【００４０】シリコンウエハ集積回路加工方法論を用い
る新たなＬＣＤ加工システムを用いて、良質なＴＦＴお
よび駆動回路を単結晶シリコンに形成するのもまた有利
である。

【００４１】したがって、投影型ＬＣＤ用の液晶ディス
プレイ（ＬＣＤ）アレイ基板が提供される。このＬＣＤ
アレイ基板は、基板の第１の面上に実質的に全て単結晶
のシリコンからなる第１の層および第１の層の下に絶縁
層を含むように加工される、一部分または１セグメント
のＳＯＩ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓ
ｕｌａｔｏｒ）ウエハを含む。ＬＣＤアレイ基板は、上
部単結晶シリコン層上に形成された複数の画素構造体を
さらに含む。各画素構造体は、ＬＣＤにおいて使用され
る場合、ＬＣＤの部分領域を透過する光の透過率を制御
する画素電極を含む。絶縁層および画素電極を透過した
光は、完成したＬＣＤ構造体において、ＬＣＤアレイ基
板上の画素構造体によって制御される（つまりＬＣＤを
透過できるかまたはできないか）。

【００４２】本発明の好適な実施形態において、ＳＯＩ
ウエハは、基板の第２の面上にシリコンの第２の層の領
域をさらに含む。この領域は、絶縁層の、第１の層とは
他の（すなわち反対の）側にある。ＬＣＤアレイ基板が
形成されるＳＯＩウエハは、通常、少なくとも３つの
層、つまり、単結晶シリコンから形成された上部または
第１の層、絶縁材料からなる中間層、および、やはり単
結晶シリコンから形成された底部または第２のシリコン
層を含む。画素構造体の下の第２の層は部分的に除去さ
れて、第２の層に開口部が形成されている。除去されず
に残った部分は、ほぼ、上記１セグメントのＳＯＩウエ
ハの周囲に沿って延びる絶縁層を部分的に覆っている。
したがって、画素構造体の下の領域は、第２の層のシリ
コンを含まない。

【００４３】本発明の好適な実施形態において、ＬＣＤ
アレイ基板は、完成した投影表示用ＬＣＤアレイの一部
を形成する。ＬＣＤアレイ基板は、複数の薄膜トランジ
スタ（ＴＦＴ）を含む画素アレイを組み込む。ここで、
各ＴＦＴは画素電極を制御する。ＬＣＤアレイ基板上に
形成されたコンダクタは、各ＴＦＴと画素コントローラ
との間に動作接続を提供する。画素コントローラは、好
適にはアクティブマトリクス制御システムであり、この
コントローラはまたＬＣＤアレイ基板上に形成されてい
る。完成したＬＣＤは、第１の基板から間隔を空けて離
された、平行な第２の基板をさらに含む。液晶材料は、
ＬＣＤアレイ基板と第２の基板との間に配置される。各
画素電極は、完成したＬＣＤにおける液晶材料の部分領
域における光の透過を制御する。

【００４４】本発明によりＬＣＤアレイ基板を形成する
方法は、以下のステップを含む。基板の第１の面に向か
って延びる第１の半導体層、基板の第２の面に向かって
延びる第２の半導体層および基板を通って延びる埋め込
み絶縁層を有するＳＯＩ基板が提供される。埋め込み絶
縁層は第１の半導体層と第２の半導体層との間で、基板
の第１の面と第２の面とにほぼ平行に延びる。好適な形
態において、ＳＯＩ基板は、ＳＩＭＯＸ（Ｓｅｐａｒａ
ｔｉｏｎｂｙＩＭｐｌａｎｔｅｄＯＸｙｇｅｎ）
として公知のプロセスにおいて酸素イオンが注入された
単結晶シリコンからなるウエハである。酸素イオンは、
高いエネルギで注入され、注入エネルギによって決定さ
れる深さに中央が合わされた分布パターンで、表面下に
留まる。イオン注入に続いて、基板はほぼ１１００℃〜
１４００℃の範囲内の温度でアニーリングされる。注入
された酸素イオンは、基板中のシリコンと結合して、シ
リコンジオキサイドからなる埋め込み層を形成する。こ
のアニーリングはまた、シリコンからなる上部層の結晶
構造に対するダメージを修復する。結果として、実質的
に単結晶シリコンの上部層、シリコンジオキサイドから
なる埋め込み絶縁層、および実質的に全て単結晶シリコ
ンであるシリコンの底部バルク層を有するウエハが得ら
れる。

【００４５】ＳＯＩ基板を提供した後、次のステップに
おいて、第１の半導体層の選択領域に複数の画素構造体
が形成される。各画素構造体は画素電極を含み、そのこ
とにより、ＬＣＤにおいて使用される場合に、画素電極
はそれぞれＬＣＤの部分領域を透過する光の透過率を制
御する。その好適な形態において、画素構造体は、それ
ぞれ、画素電極と共に、基板の第１の面上に薄膜トラン
ジスタ（ＴＦＴ）を含む。画素電極は、ＬＣＤにおいて
使用される場合、ＬＣＤの部分領域を透過する光の透過
率を制御する。

【００４６】本発明の方法における別のステップは、複
数の画素構造体から、基板の反対側の、基板の選択領域
において、基板の第２の層を除去して、第２の層に１つ
以上の開口部を形成するステップである。したがって、
選択領域において、基板は、絶縁層上に支持された複数
の画素構造体を含み、且つ、絶縁層の下に第２の半導体
層を含まず、第２の半導体層は、基板の第２の面から除
去されている。ＳＯＩ基板上に形成されたＬＣＤアレイ
がＬＣＤにおいて使用される場合、光は基板の本体を透
過する、つまり、液晶材料に入射して透過する際、基板
の底部上の絶縁層を透過し、そして、基板の上面上に形
成された画素を透過する。光は、第２の層に形成された
開口部、および絶縁層を直接透過する。ＬＣＤアレイ基
板を透過する光の透過率は、ＬＣＤの当業者に周知の様
態で、画素構造体およびその液晶材料との相互作用によ
って制御される。

【００４７】本発明は特に、ＬＣＤ投影型ディスプレイ
において使用される画素制御のためのＴＦＴアレイの形
成に関する。ＴＦＴ画素アレイは、最終的にはＬＣＤに
組み込まれる基板上に形成される。アレイのＴＦＴおよ
び画素電極が形成された好適な基板は、単結晶シリコン
を実質的に含む第１の半導体層、埋め込み絶縁層、およ
び、単結晶シリコンを実質的に含む第２の半導体層を有
する。ＴＦＴおよび画素電極は、第１の半導体層上に形
成される。また、アクティブマトリクスディスプレイシ
ステムによって制御するためのＴＦＴへの動作接続が基
板上に形成される。本発明のある実施形態において、ア
クティブマトリクス制御システムもまた、基板の第１の
半導体層上に形成される。

【００４８】本発明において使用される半導体基板また
はＳＯＩ基板は、好適には、ほぼ１００Å〜５０００Å
の範囲内の厚さを有する単結晶シリコンからなる第１の
層、および、ほぼ５００Å〜５０００Åの範囲内の厚さ
を有するシリコンジオキサイドからなる埋め込み絶縁層
を有する。本発明のある別の実施形態において、埋め込
み絶縁層は、当初２５００Åを超える厚さを有し、本発
明の方法は、絶縁層の厚さの一部分を除去して、絶縁層
の最終的な厚さを低減するステップを随意に含む。最終
的な厚さは、好適には、ほぼ約５００Å〜２０００Åの
範囲内の厚さである。本発明の範囲内の、適切な半導体
基板を提供するステップにおいて使用され得る他の異な
る基板は、ほぼ３００Å〜３０００Åの範囲内の厚さを
有する第１の半導体層およびほぼ１０００Å〜３０００
Åの範囲内の厚さを有するシリコンジオキサイドからな
る埋め込み絶縁層を含む。本発明の方法と共に用いるさ
らに別の適切な基板は、実質的に全て単結晶シリコンか
らなる第１の半導体層と第２の半導体層との間を延び
る、５００Åを超える厚さを有する埋め込み絶縁層を有
する基板である。

【００４９】画素構造体が形成される第１の層の選択領
域の下から基板の第２の層を除去するステップは、好適
には、第２の層をエッチングすることにより行われる。
第２の半導体層を絶縁層の深さにまで除去する、ウェッ
トエッチングまたはプラズマエッチング等の選択的エッ
チング方法が好適である。第２の層を全て除去する必要
があるわけではない。本発明の好適な実施形態におい
て、エッチングされなかったシリコンの周リッジが残さ
れ、最終的なＬＣＤアレイ基板の機械的一体性を強化す
るのを助ける。

【００５０】投影型ＬＣＤにおいて使用される本発明の
ＬＣＤアレイは、上述のように、第２の基板と共に上記
方法によって形成されたアレイ基板から形成された液晶
ディスプレイの一部分を形成する。２つの平行な基板
は、これら基板間の液晶材料によって隔てられて配置さ
れて、ＬＣＤが形成される。本発明の重要な局面は、本
発明の方法が、集積回路（ＩＣ）処理技術を用いて複数
のＬＣＤアレイ基板をＳＯＩウエハ上に同時に形成する
ことが可能である点にある。

【００５１】本発明の範囲内に含まれる異なる実施形態
の方法は、埋め込み絶縁層を有する実質的に単結晶シリ
コンからなるウエハを提供するステップを含むステップ
によって、１つ以上のＬＣＤアレイをウエハ上に形成す
ることである。次に、ウエハの１つ以上の領域内で、上
部シリコン層上で、複数の画素構造体から画素アレイが
形成される。その後、ウエハ上の各領域において、ＬＣ
Ｄドライバおよびこのドライバと画素構造体との間の駆
動接続が形成され、動作画素アレイが提供される。さら
なるステップは、画素アレイおよびＬＣＤドライバが形
成される領域の各々においてウエハの他方の面におい
て、画素構造体の下から実質的に全ての底部シリコン層
を除去するステップである。その結果、画素構造体が形
成されたウエハ断面は、その上部に画素構造体が形成さ
れた上部層、および絶縁層を含む。その後、ウエハの他
の領域から、画素アレイ、ＬＣＤドライバ、および接続
が形成された領域の各々を分離するステップが実行され
る。このことにより、各領域は独立したＬＣＤアレイ基
板となり、本明細書中ではＬＣＤの第１の基板とも呼
ぶ。その後、このように形成された１つ以上のＬＣＤア
レイ基板は、それぞれ、該基板から間隔を空けて設けら
れた第２の基板と組み合わされる。互いに間隔を空けて
設けられた第１および第２の基板の各々について、次の
ステップにおいて、これら基板の間に液晶材料が提供さ
れて、１つ以上のＬＣＤが形成される。各ＬＣＤにおい
て、第２の基板は、第１の基板上のＬＣＤアレイと協働
的に動作して、第１および第２の基板を透過し、液晶材
料の部分領域を透過する光の透過を制御する。結果とし
て、複数の透過型ＬＣＤが得られ、これらＬＣＤの各々
は、ＬＣＤの部分領域を透過する光の透過の選択的制御
を提供して、投影型ディスプレイを制御する。複数のＬ
ＣＤのための複数の画素アレイ基板が、ＩＣ処理方法論
を用いてＳＯＩウエハ上に同時に形成されて、投影型Ｌ
ＣＤの製造コストが大幅に低減される。

【００５２】

【発明の実施の形態】本発明は、特に、スクリーン上に
画像を投影するのに適したタイプの液晶ディスプレイ
（ＬＣＤ）アセンブリに関する。このようなＬＣＤは複
数の部品を含み、それら部材のいくつかを図１に示す。
なお、図１は部分的に分解された模式図である。ＬＣＤ
は２つの平行な基板を有し、本明細書中ではパネルと呼
ぶ。第１の基板２０は、以下に説明する画素素子の構成
されたアレイを有する。これら画素素子は、ＬＣＤの部
分領域を透過する光を制御する。第２の基板３０（場合
によっては共通パネルと呼ぶ）は、第１の基板２０およ
び第２の基板３０との間の空隙を埋める液晶材料を閉じ
込める透明基板である。パネル２０とパネル３０との間
の領域を埋める液晶材料（図示せず）は、ＬＣＤにおい
て使用するのに適した任意のタイプの材料である。

【００５３】第１の基板２０は、アクティブマトリクス
ＬＣＤにおいて個々にアドレス可能な多数の画素構造を
含む。使用されるいくつかの画素ディスプレイフォーマ
ットの例として、ＶＧＡ（６４０水平画素行×４８０垂
直画素列）、ＸＧＡ（１０２４×７６８）、ＳＸＧＡ
（１２８０×１０２４）、およびＵＸＧＡ（１６００×
１２８０）が挙げられる。カラーディスプレイは、３倍
の画素数を使用する。各画素構造は、インジウムスズ酸
化物（ＩＴＯ）等の透明導電材料から形成された画素電
極を有する。当業者に周知のように、画素電極は選択的
に作動されて、組み立てられたＬＣＤ内の隣接する液晶
材料を透過する光を制御する。基板２０上に形成された
画素電極に加えて、複数の薄膜トランジスタ（ＴＦＴ）
が設けられて、画素電極のオンオフを切り換える。導電
性相互接続も基板上に設けられる。

【００５４】本発明は、非常に高い画素密度のＬＣＤア
レイ基板およびその製造方法を提供する。ＬＣＤアレイ
基板（図１の参照符合２０）は投影型ＬＣＤにおいて使
用される。このようなＬＣＤにおいて、適切な光源４０
からの光は、ＴＦＴアレイ基板２０、液晶材料（図示せ
ず）、共通基板３０、および何らかのフィルタ３２を透
過して、図１の右端へと現れ、スクリーンに投影され
る。基板２０上の画素は、ＬＣＤのどこを光が透過しど
こを光が透過しないかを決定することにより投影される
画像を制御する。本明細書中において、本発明の基板２
０は、「第１の基板」、「ＬＣＤアレイパネル」、およ
び「ＴＦＴアレイ基板」とも呼ぶ。図１に示す第２の基
板３０は、通常ガラスから形成されるが、これを共通基
板３０とも呼ぶ。図１に示す第３の平行パネル３２は、
１つ以上のカラーフィルタ等を示す。ＬＣＤパネルの当
業者に明らかなように、完成したＬＣＤが含んでいる多
くのさらなる層、フィルタ、偏光子等が、図１において
は省略されている。本発明は、ＬＣＤ基板２０の構造お
よび製造、ならびにその基板から製造されたＬＣＤに関
する。

【００５５】図２を参照すると、本発明の第１の実施形
態は、ＳＯＩウエハ５０から１つ以上のＬＣＤアレイ基
板２０を形成する方法である。このようなウエハは、ウ
エハのボディを通って横方向に延びる埋め込み絶縁層を
含むように調節された集積回路（ＩＣ）の製造において
使用されるタイプのシリコンまたは他のウエハである。
本発明の方法における予備ステップにおいて、図３に示
す層を有する半導体基板が提供される。基板は、埋め込
み絶縁層が形成された単結晶シリコンウエハである。図
３は、ウエハ５０の一部分の断面図であり、その製造に
適したいくつかの方法のうちの１つを説明する。ウエハ
５０がＳＩＭＯＸ（ＳｅｐａｒａｔｉｏｎｂｙＩＭ
ｐｌａｎｔｅｄＯＸｙｇｅｎ）として公知のプロセス
によって形成される場合、ウエハは、単結晶シリコンの
連続する厚さとして始まる。酸素イオン５２が、ウエハ
５０の上部表面５５を通して、イオン注入の深さを制御
する所定の注入エネルギで埋め込まれる。イオン注入に
続いて、ウエハはアニールされ、シリコンジオキサイド
の埋込み層６０が、ウエハ５０の表面５５の下に所定の
深さで形成される。ＳＩＭＯＸプロセスにおける酸素注
入に続くアニーリングにより、シリコンからなる上部層
６４の結晶構造が修復され、実質的に単結晶シリコンを
有するＳＯＩウエハが表面半導体層内に得られる。シリ
コンジオキサイドの埋込み層は、基板の上部側の表面５
５と基板の底部側の表面６２との間を、これら基板に対
してほぼ平行に延びる絶縁層を形成する。結果的に、３
つの別個の層を有するウエハが得られる。ＳＯＩウエハ
５０を形成するのに適したＳＩＭＯＸプロセスの詳細の
例が、米国特許第５，４３６，１７５号および米国特許
第５，４６８，６５７号の背景および明細書中に見られ
る。なお、これらの文献を本明細書中において参考とし
て援用する。

【００５６】ウエハ５０の上部層を、本明細書中では場
合によっては第１の半導体層６４と呼ぶが、この層は、
実質的に単結晶シリコンから形成される。上部層６４
は、上部側５５におけるウエハの上部または第１の表面
と、埋め込み絶縁層とも呼ぶシリコンジオキサイド絶縁
層６０との間を延びる。第２の半導体層６６はまた、底
部層とも呼ぶが、この層は実質的には単結晶シリコンか
ら形成され、ウエハの底部面６２におけるウエハの底部
または第２の表面と、絶縁層６０との間を延びる。シリ
コンジオキサイドから形成された埋め込み絶縁層６０
は、ＳＯＩ基板を介して延び、第１および第２の半導体
層６４および６６をそれぞれ分離する。

【００５７】層６０、６４、および６６の厚さは、ＬＣ
Ｄアレイ基板２０（図１）の最終的なサイズ、画素密
度、スイッチング回路の動作周波数、および他の要因に
基づいて選択される。本発明の方法において、ＬＣＤア
レイを形成するＳＯＩウエハ５０は、好適には、以下の
層プロフィールを有する。第１の半導体層６４は、ほぼ
１００Å〜５０００Åの範囲の厚さを有する。埋め込み
絶縁層６０は、ほぼ５００Å〜５０００Åの範囲の厚さ
を有する。底部層６６は、その大部分が本発明のプロセ
スにおいて除去されるが、この底部層６６は、任意の特
定の厚さに制限されないが、通常、厚さは５０００Åを
超える。ＳＯＩウエハは任意の所望の厚さの上部層およ
び埋め込み絶縁層と共に形成され、上記の広い範囲は、
制限的なものというより提案的なものである。組み立て
られたＬＣＤ内に液晶材料を封入するのに必要な構造的
強度をＬＣＤアレイ基板が確実に有するように、埋め込
み絶縁層６０の厚さが５００Åを超えるのが推奨され
る。高密度画素構造に適した単結晶シリコンおよび適し
た強度の絶縁層ベースを提供する、ＳＯＩウエハ上の上
記層についての好適な厚さの範囲を以下に示す。第１の
半導体層６４は、概ね３００Å〜３０００Åの範囲の厚
さを有する。埋め込み絶縁層６０は、概ね１０００Å〜
３５００Åの範囲の厚さを有する。

【００５８】本発明と共に使用されるＳＯＩウエハを形
成するのに、ＳＩＭＯＸの別の方法も使用され得る。こ
のような別の方法の１つは、シリコンウエハの表面上に
シリコンジオキサイドを堆積することに続いて、シリコ
ンジオキサイド上にシリコンの表面層を堆積することに
よりＳＯＩウエハを形成する方法である。その後、表面
シリコンが高温アニーリングにより結晶化される。ＳＯ
Ｉ基板を形成する異なる別の方法は、集積回路加工の当
業者に明らかである。使用される技術に関わらず、ＳＯ
Ｉウエハ５０はより大きな基板を形成する。本発明によ
り、この基板から、複数のより小さなＬＣＤアレイ基板
７０が形成される。本発明の方法における第１のステッ
プは、埋め込み絶縁層を有するタイプのＳＯＩ基板を提
供することである。このようなＳＯＩ基板は、図２およ
び図３を参照して説明された、ウエハ５０の一部分から
形成される。

【００５９】図２に戻ると、複数の個々のＬＣＤアレイ
基板７０（図１においては２０）が、製造プロセスの間
にウエハ５０上に示される。各基板７０のサイズは設計
上の選択事項であるが、通常、１つのウエハ上に１つを
超える個数で形成するのに十分に小さなサイズである。
例えば、個々の基板に適したサイズは約１インチ平方で
ある。本発明の方法による製造後のＳＯＩウエハから分
離された１つのＬＣＤアレイ基板を図４に示す。

【００６０】本発明における次のステップは、ウエハ５
０の各基板７０上において、上部の単結晶シリコン層６
４（図３）上に、複数の画素構造を形成することであ
る。図４において、画素構造の全体を矢印６９で示す。
図４における破線７１は、複数の画素構造６９が上部層
６４上に形成された、基板の選択領域の輪郭を示す。本
明細書中では破線７１内の領域を基板の画素アレイ領域
と呼び、この領域は各基板７０の上部表面５５の大部分
を包含している。好適な実施形態において、各画素構造
は、薄膜トランジスタ（ＴＦＴ）７２および画素電極７
６を含む。あるいは、本明細書中では、領域７１は、Ｔ
ＦＴが基板７０の上部または第１の表面５５上に形成さ
れた領域とも呼ぶ。導電性コネクタ７８および８０は、
各ＴＦＴとＬＣＤドライバとの間に動作接続を提供す
る。ＬＣＤドライバを図４の８２および８４に模式的に
示す。ＬＣＤドライバは、アクティブマトリクス制御シ
ステムの一部を形成し、好適には基板７０上に形成され
る。本発明は、任意の特定の画素構成またはＬＣＤ動作
システムに限定されず、アクティブマトリクスドライバ
に加えて、パッシブマトリクスドライバおよびシステ
ム、もしくは他のＬＣＤディスプレイ技術と共に使用さ
れ得る。説明の目的のために、画素の接続とドライバは
アクティブマトリクス技術を用いるものとする。

【００６１】図５〜図７は、基板７０の画素アレイ領域
７１内に個々の画素構造を形成するステップを示す。図
５は、代表的なＴＦＴトランジスタ７２を形成する複数
の周知の予備ステップを行なった後の、ＳＯＩ基板５０
の一部分の断面を示す。このＴＦＴトランジスタ７２
は、基板上に同時に形成された多数のトランジスタのう
ちの１つである。図５〜図７を参照して説明するこれら
のステップは、（１）基板７０の上部表面５５上に複数
のＴＦＴを形成するステップと、（２）それぞれがＴＦ
Ｔによって制御される、複数の画素電極を上部表面５５
上に形成するステップと、（３）各画素電極がアクティ
ブマトリクスディスプレイシステム８２および８４（図
４）によって動作的に制御可能となるように、ＴＦＴへ
の動作接続を形成するステップとを含む。

【００６２】基板７０について始めに、各活性領域９２
の外側の上部シリコン層６４の部分が酸化物層６０まで
除去される。適切なドーピング不純物が、シリコン層６
４の残りの部分に注入されて、ｎ型またはｐ型半導体材
料が形成される。ゲート構造９８はアクティブ領域９２
上の中央に形成される。ゲート構造９８は、周知のフォ
トリソグラフィーステップおよびエッチングステップに
よって形成され、ゲート酸化物層１００ならびに側壁１
０２および１０４が形成される。ゲート電極は、通常、
多結晶シリコンから形成されるか、または、ゲート線コ
ネクタ８０（図４）と一体的に形成されるが、このゲー
ト電極は、参照符合１０８で示すところに形成される。
シリコン層６４におけるイオン注入およびそれに続くド
ーパントの拡散により、ソース領域１１０およびドレイ
ン領域１１２がそれぞれ形成される。酸化物１１５の層
が追加され、その後エッチングされて、金属コンダクタ
がＴＦＴ７２に与えられる領域を規定する。

【００６３】図６を参照すると、基板の表面上でインジ
ウムスズ酸化物（ＩＴＯ）７６の堆積を受容する適切な
パターニングにより領域が規定される。ＩＴＯは、デバ
イスの画素電極になる透明コンダクタを形成する。金属
ソース／ドレインコンダクタ１２０および１２２は、次
に、ゲートコンダクタ１２４と共に構造に加えられる。
例示された実施形態において、ソースコンダクタ１２０
は、平行ソース線７８（図４参照）の一方に動作的に結
合され、ゲートコンダクタ１２４は平行ゲート線８０の
一方に動作的に結合される。ドレインコンダクタ１２２
は、ＴＦＴを画素電極７６に動作的に結合する。図７は
独立した画素構造６９の部分平面図を示し、画素構造６
９は、コンダクタ７８および８０によってドライバ回路
８２および８４（図４）に動作的に接続されたＴＦＴ７
２を含んでいる。コンダクタは基板上に平行な列および
行（図４参照）に形成され、各画素構造を個々にアドレ
ス可能にする。

【００６４】図８および図９は、本発明の方法におけ
る、ＳＯＩ基板から、基板の、画素アレイ領域７１（図
４）とは反対の側における第２の半導体層６６（図３）
の一部分を除去するステップを示す。画素アレイ領域の
輪郭を、図８（および図４）の７１に示す。これは、画
素が基板の上部５５上に形成される領域である。領域７
１は、ドライバ８２および８４が形成される基板の領域
を含まない（図４参照）。ドライバ回路は、図８におい
て参照符合８４で示す。

【００６５】図８を参照すると、画素アレイ領域７１の
下の、第２の半導体層６６の一部分を除去するステップ
は、基板の第２の層内に１つ以上の開口部１２７を形成
することによって実行される。開口部は、好適には、ウ
エハ５０上の各基板領域７０の第２または裏面６２の大
部分の上を延びる。開口部は、底部層シリコン６６が完
全に除去された領域であり、絶縁層６０の下側が露出さ
れる。除去された領域は、光が画素構造を通過するよう
に、少なくとも基板７０上の画素アレイ領域７１の下側
の大部分を占める必要がある。本発明により形成された
ＬＣＤアレイ基板の最終的な構造において、ＴＦＴ、画
素電極、動作接続、および他の構造体が形成された基板
の支持層は絶縁層６０である。

【００６６】ＳＯＩウエハ５０上の画素アレイ領域７１
の下側６２から実質的に全ての第２または底部層６６を
除去するステップは、好適にはエッチングによって行わ
れる。フォトレジストのパターンは、エッチングステッ
プの後に残るべき底部層６６の部分の上に、従来のマス
キング技術によって形成される。本発明の好適な形態に
おいて、周リッジ１６０が、基板の下側の画素アレイ領
域７１（図４）の周部の周りにエッチングされずに残さ
れる。図８は、このステップによって、底部シリコン層
６６の大部分を除去した後に、このような周リッジ１６
０を提供することを示す。エッチングの後、周リッジ１
６０は、好適には、図１０に示すように、図２のウエハ
５０の下側の各ＳＯＩ基板領域７０の周囲の周りを延び
る。

【００６７】各周リッジの幅および厚さは、設計上の選
択であり、製造において最適化される事項である。底部
基板層６６の除去されなかった部分であるリッジ１６０
は、画素アレイ領域７１の外側の、各ＬＣＤアレイ基板
７０のマージン部分の下を延びる。言い換えると、リッ
ジ１６０によって規定される開口部１２７は画素の下を
延び、それにより、光が開口部、絶縁層６０、および基
板上に形成された画素構造６９を通過し得る。より詳細
には、光は、各画素構造６９の画素電極７６を通過する
ように利用できる必要がある。したがって、リッジは、
必ずしもその必要はないが、駆動回路８２および８４
（図２）の下を延び得る。図８は、参照符合１６２で示
す破線で、望まれる場合には、駆動回路８４の下を延び
得るリッジ１６０の任意部分を示す。

【００６８】周リッジ１６０を除いて、基板の底部層６
６を除去するステップは、周リッジ１６０を残す領域を
形成して、ウエハ５０の下側をエッチングすることによ
り実行される。好適には、底部層６６のシリコンをエッ
チングするために、プラズマエッチング等の適切な、周
知の異方性エッチングプロセスが使用され得る。あるい
は、底部層６６の大部分を除去するステップには、等方
性であるＫＯＨウェットエッチングプロセスが適してい
る。本願方法の第１の実施形態において、マスクされな
い領域において、全ての底部シリコン層６６が除去さ
れ、絶縁層６０の下側１６４が露出された時にエッチン
グが完了する。エッチングステップは、好適には、上部
表面５５上に構造を形成する前または後のいずれかに、
適切なエッチング室内でウエハ５０を反転させることに
より行われる。異方性エッチングの結果、ウエハの下側
で絶縁層６０が露出されるように大きな開口部１２７が
形成される。好適には、隣接する基板７０の間に小さな
細長い開口部１６６が形成され、これにより、加工ステ
ップ（図８および図１０）の完了と共に、隣接するウエ
ハを裁断線１６７に沿って簡単に分離できる。

【００６９】図９は、エッチングを埋め込み絶縁層６０
の中に達するように行なって、最終的な構造体に残る絶
縁層６０について選択された厚さを提供する、図８のエ
ッチングステップの異なる実施形態を示す。除去ステッ
プの目的は、各ＬＣＤアレイ基板７０の画素構造６９の
下から、実質的に全ての底部シリコン層６６を除去する
ことである。埋め込み絶縁層６０が最終的なＬＣＤアレ
イ基板において望まれるよりも厚い場合には、図９に示
すように、絶縁層６０を部分的にエッチングしてその断
面を薄くするために、エッチングステップを用い得る。
図９の例において、埋め込み絶縁層６０の、元の形成さ
れた状態の厚さを１７０に示す。底部シリコン層６６を
エッチングして開口部１２７および１６６を形成するの
に続いて、シリコンジオキサイドをエッチングするのに
適したエッチャントを用いてさらなるエッチングが行わ
れる。ウェットエッチングが行われる場合、適切なエッ
チャントはＢＨＦである。あるいは、層６０のシリコン
ジオキサイドは、プラズマオキサイドエッチングを用い
てエッチングされ得る。図９に示す下側エッチングステ
ップの異なる実施形態の例として、ウエハ５０（図２）
は、２５００Åの厚さを超える当初の厚さ１７０を有す
る埋め込み絶縁層６０を有する。埋め込み絶縁層エッチ
ングステップに続いて、層６０の最終的な厚さ１７１は
１０００Åにまで低減される。

【００７０】エッチングが埋め込み絶縁層６０の中まで
行われるかどうかに関わらず、基板６６の第２の層を除
去するステップの目的は、埋め込み絶縁層６０の下側を
露出させることである。そのようにして、シリコンジオ
キサイド層は、光を基板を透過させ、画素電極７６のＩ
ＴＯに入射させ透過させ得る。したがって、完成された
ＬＣＤにおいてＬＣＤアレイ基板７０が使用される場
合、底部層６６の開口部１２７および絶縁層６０を透過
した光の透過率は、ＬＣＤの様態で、画素電極７６によ
り制御される。

【００７１】図１において２０に示したタイプのＬＣＤ
アレイ基板の完成における別のステップは、ウエハ５０
上の基板領域からＬＣＤアレイ基板領域７０（図２参
照）の各々を分離することである。このステップは、好
適には、ＴＦＴ、画素電極、ドライバ、および相互接続
構造体をウエハの各基板領域上に形成した後に実行され
る。そのことにより、複数のＬＣＤ基板を、単一のＳＯ
Ｉウエハ上に同時に形成することができる。分離は、当
業者に周知の従来の集積回路製造技術、例えば、図８お
よび図１０に示す線１６７に沿ってＬＣＤアレイ基板を
切断または刻み目を付けて割ることにより行われる。分
離すると、各基板領域７０は独立したＳＯＩ基板にな
り、その第２または下側に、基板の構造的一体性を向上
させる周リッジ１６０を含む。図中には、周リッジ１６
０を比較的狭い構造として示すが、周リッジの最終的な
寸法は、製造加工の間の実験にしたがって選択可能であ
る。

【００７２】本発明のＬＣＤアレイ基板を用いる投影表
示用の完成された液晶ディスプレイ（ＬＣＤ）を、図１
１に示す。単一の完成した基板（図２および図８の７０
に示す）からなる単一のＬＣＤアレイ基板２００の部分
断面図は、ＬＣＤの一方の面または表面を形成する。図
１１におけるＬＣＤアレイ基板２００は、完成した投影
型ＬＣＤ２０５の一方のパネルを形成する。基板２００
は、埋め込み絶縁層６０および周リッジ１６０を基板の
下側に含む。ＬＣＤアレイ基板２００は、図１の基板２
０に相当する。基板２００の第１の面５５において、複
数の画素アレイ６９がＬＣＤ２０５の内部に向かって面
している。ここで、画素アレイ６９の各々は、ＴＦＴ７
２および画素電極７６を含む。また、ＬＣＤドライバ回
路８２の１つを基板２００上に示す。底部シリコン層６
６のほとんどが除去されて、周リッジ１６０に囲まれた
底部開口部１２７が形成される。絶縁層６０の下側は、
第１の偏光フィルタ２１０によって覆われ、外部光源２
１２からの光が矢印２１６の方向にＬＣＤへと入射する
ときに、偏光フィルタ２１０がこの光を偏向する。

【００７３】図１１に示し、図１１を参照して説明する
ように、ＬＣＤ２０５の反対側は、共通基板３０によっ
て囲まれている。共通基板３０は、第２の偏光フィルタ
層２２０によって覆われている。この第２の偏光フィル
タ層２２０は、第１の偏光フィルタ２１０によって提供
される方向とは異なる第２の方向へと光を偏向する。基
板２００と基板３０との間には、液晶ディスプレイにお
いて使用される任意の適切なタイプの液晶材料２２２が
配置される。周囲部２２８は、ＬＣＤ２０５の周りに、
パネル２００およびパネル３０を平行な向きに保持し、
液晶材料２２２を囲むボーダーを形成する。

【００７４】動作において、ＬＣＤ２０５は、基板２０
０の絶縁層６０を介してＬＣＤに入射する外部光源２１
２からの光を制御する。大部分がシリコンジオキサイド
である層６０は、透明であり、内部（つまり上部）表面
５５上に形成された画素アレイ６９を支持する。絶縁層
６０の他に画素構造６９を支持するガラスパネルまたは
他の独立した基板がないことが理解される。フィルタ２
１０によって偏向された光は、画素電極７６のアレイを
透過する。電極に隣接する液晶材料２２２が光を回転さ
せてフィルタ２２０に対応させるように電極７６が構成
されると仮定すると、オンされた画素の近傍の光は、直
接ＬＣＤ２０５を透過する。画素がオフされた場合、電
極７６を透過する入射光は回転されず、第２の偏光子２
２０を通って出てこない。あるいは、ＬＣＤは、第１お
よび第２の偏光子２１０および２２０がそれぞれ互いに
整列されるように構成される。このようなＬＣＤにおい
て、入射光は、偏向された光が液晶材料によって回転さ
れない場合は常にＬＣＤを透過する。そのように、隣接
する画素電極が「オフ」される場合には、光はＬＣＤの
各部分領域を透過し、隣接する画素が「オン」される場
合には、透過するのを妨げられる。いずれかの構成（整
列されたまたは整列されない偏光子２１０および２２
０）において、両方の構成とも本発明の範囲内にあり、
個々の画素の状態がディスプレイ上の光および暗点のパ
ターンを決定する。「オン」または「オフ」される画素
のパターンを制御することにより、ＬＣＤ２０５の反対
側から矢印２３０の方向に現れる光のパターンがＬＣＤ
によって制御される。

【００７５】図１２〜図１４は、本発明の方法のさまざ
まな実施形態におけるステップを示す。まず図１２を参
照すると、図１１に示し、図２〜図１０を参照して詳細
に説明した完成したアレイ基板２００等の、投影表示用
の液晶ディスプレイ（ＬＣＤ）アレイを形成する方法
は、埋め込み絶縁層を有するＳＯＩ基板を提供するステ
ップ２４０で始まる。この基板は、図３に示し且つ図３
を参照して説明した３層基板７０であり、好適には、図
２に示すようにＳＯＩウエハ５０の一部分を形成する。
ステップ２４２において、基板７０の第１の表面５５
（図３）上の選択領域内に複数の画素構造体が形成され
る。各基板領域７０上に示される選択領域は、図４の破
線で囲まれた領域７１である。次のステップ２４４にお
いて、複数の画素構造体が形成される領域の下の、選択
領域７１（図４および図８参照）の下から、基板の底部
層６６（図３）が除去される。このステップは、絶縁層
６０の下から底部層６６の半導体材料を除去し、図８〜
図１１に示すように、周リッジ１６０のみを残す。画素
構造体６９の下の層６６の大部分を除去することによ
り、絶縁層６０の下側１６４が露出され、光が絶縁層を
透過できる。そのように、ステップ２４４は、開口部１
２７（図８および図１０参照）をＬＣＤアレイ基板の下
側に形成する。その結果、画素構造体が形成される選択
領域７１において、基板の画素構造体とは反対の側で、
第２の半導体層６６が実質的に除去される。ステップ２
４６における本発明の生成物は、ＬＣＤ２０５（図１１
参照）の一方のパネル２００を形成するＬＣＤアレイ基
板である。このパネルは、埋め込み絶縁層６０上に支持
された複数の画素構造体６９を含む。

【００７６】図１３は、図１２に示し且つ図１２を参照
して説明したステップのいくつかをより詳細に説明す
る。ステップ２５０は、図１２におけるステップ２４０
と同じであり、埋め込み絶縁層を有する基板を提供す
る。ステップ２５２において、基板７０の第１の表面５
５上に複数のＴＦＴ７２（図４）が形成される。ステッ
プ２５４において、基板７０の第１の表面５５上に画素
アレイが完成する。この画素アレイは、ステップ２５２
において形成された複数のＴＦＴ７２によって制御され
る複数の画素電極７６から形成される。次のステップ２
５６において、ＴＦＴ７２とディスプレイ制御回路８２
および８４との間に、動作相互接続７８および８０（図
４）が形成される。ディスプレイ制御回路８２および８
４も、好適には基板７０の第１の表面５５上に形成され
る。ステップ２５６において形成される接続は、好適に
は、基板７０の上部表面５５上に形成された細い金属導
電線の格子パターンを含む。ステップ２５２、２５４、
および２５６は、製造手順の一部として実行される。こ
の製造手順は、集積回路製造において使用されるタイプ
のフォトリソグラフィープロセスおよび堆積プロセスを
用いる。

【００７７】次のステップ２５８において、各基板７０
の下側６２がエッチングされる。ここで、各基板７０の
第１の面５５には、さまざまなＴＦＴ、画素電極、導電
線、および駆動回路が形成されている。図８、図９、お
よび図１０に示し、且つこれらの図を参照して説明した
エッチングステップ２５８において、図４において破線
７１に囲まれた画素アレイ領域の下の、層６６の半導体
材料が除去される。ステップ２５８は、埋め込み絶縁層
６０の下側１６４を露出させる。好適には、エッチング
ステップ２５８はまた、隣接するＬＣＤ基板の周リッジ
１６０の間に細い分離チャネル１６６を形成するために
使用される。生成物２６０は、図１１におけるパネル２
００のようなＬＣＤアレイパネルである。このパネル
は、絶縁層６０上に形成されたＴＦＴ画素アレイを含
む。

【００７８】図１４は、複数のＬＣＤアレイ基板２００
（図１１）がＳＯＩウエハ５０（図２）上に実質的に同
時に形成される、本発明の好適な実施形態におけるステ
ップを示す。図１４の実施形態における第１のステップ
２７０は、単結晶シリコン上の上部層および底部層（そ
れぞれ図３における層６４および６６）およびそれらの
間を延びる埋め込み絶縁層６０を有する、ＳＯＩウエハ
を提供する。複数のＬＣＤアレイは、以下のステップに
より３層基板上に形成される。ステップ２７２におい
て、画素アレイが、ウエハの上部表面の１つ以上の選択
領域内に形成される。これらの選択領域は、図２のウエ
ハ５０上の各基板領域７０における破線７１（図４）内
に示される。画素アレイ領域７１は、ウエハ５０上の各
基板領域７０の大部分を包含する。ステップ２７４にお
いて、ＬＣＤ駆動回路（図４における８２および８４）
は、ウエハ上の各画素アレイ領域７１に隣接して形成さ
れる。ステップ２７４はまた、（ＴＦＴ７２および画素
電極７６を含む）画素６９のアレイと駆動回路８２およ
び８４との間に動作接続７８および８０を形成すること
を含む。ステップ２７６において、各画素アレイ領域７
１の下の底部シリコン層が除去される。ここで、実質的
に全ての底部シリコン層が、各ＬＣＤアレイ上の画素構
造体６９の下から除去される。これにより、図８に示す
ように、絶縁層６０の下側１６４が露出される。次のス
テップ２７８において、図８および図１０において１６
７に示された線に概ね沿って、ウエハ５０（図２）の他
の領域から、各選択されたＳＯＩ基板領域７０が分離さ
れる。

【００７９】ステップ２８０は、図１１に示すように、
完成したＬＣＤ２０５の組み立ての一部である。図１４
の上記ステップにより形成された各ＬＣＤアレイ基板２
００について、このステップは、基板２００から間隔を
空けて第２の基板３０を提供することを含む。最終的
に、ステップ２８２において、液晶材料２２２は、各Ｌ
ＣＤアレイ基板２００と、共通基板とも呼ばれる第２の
基板３０との間に提供される。結果として、複数の、投
影表示用のＬＣＤが形成される。

【００８０】本発明は、周知のＵＬＳＩ（Ｕｌｔｒａ
ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ）集
積回路製造技術を用いて、ＴＦＴおよび他のデバイスを
単結晶シリコンに形成するので、最終的には、高い画素
密度が本発明によって達成される。適切な光学系が、最
小の画素フォーマットからであっても、画像の大型投影
を可能にする。

【００８１】本発明の範囲内で、異なる実施形態が可能
である。ＳＯＩ基板を形成するための特定的な詳細は教
示的な意味しかなく、本発明で使用される適切なＳＯＩ
基板を形成する他の方法が当業者に明らかである。例示
された実施形態が単一のウエハ上に形成された複数のＬ
ＣＤ基板を示すのに対して、各ＬＣＤアレイ基板は、実
質的に全ての単一のＳＯＩウエハを占めるように十分に
大きく形成され得る。実質的により大きなＬＣＤアレイ
基板が本発明の方法によって形成される場合、例えば埋
め込み絶縁層の厚さを増大することにより、上部層、底
部層、および埋め込み絶縁層の厚さを調節する必要があ
り得る。各ＬＣＤアレイ基板の下側の周リッジは随意に
設けられるものであり、一緒に除去されても構わない。
あるいは、十分な数およびサイズの開口部が形成されて
光が支持絶縁層を透過することを可能にする場合には、
さらなる支持リブまたはリッジが基板の下側に提供され
得る。本発明の方法が、ＴＦＴ、画素アレイ、および相
互接続を形成する製造ステップに続いて、ＳＯＩウエハ
から個々の基板を分離することを指定する一方で、製造
手順は、アクティブエレメントおよび相互接続を基板の
上部表面上に形成する前に、より大きなウエハから個々
の基板を分離するように改変し得る。また、本発明は、
直視型ＬＣＤ、特に小型のＬＣＤの製造に容易に用い得
る。十分なサイズのＳＯＩ基板が提供される場合には、
より大型の直視型ＬＣＤが本発明の方法に基づいて形成
され得る。本発明の他の異なる実施形態が、当業者に明
らかになる。

【００８２】本発明は、液晶ディスプレイ（ＬＣＤ）に
おいて使用する基板および高密度画素アレイを提供す
る。画素は、集積回路（ＩＣ）プロセスを用いてＳＯＩ
基板上に形成され、単結晶シリコンに形成された薄膜ト
ランジスタ（ＴＦＴ）を含む。単結晶シリコンの層を、
ガラス、石英、または別の透明材料から形成された別個
の透明基板にボンディングする、または、基板上に堆積
されたシリコンを部分的に結晶化する代わりに、本発明
は、シリコンジオキサイドの埋め込み絶縁層を有する単
一のＳＯＩウエハ基板を用いる。それぞれＴＦＴによっ
て制御される画素電極の行および列を含む高密度画素ア
レイは、基板の表面層に形成される。基板の絶縁層の反
対側の、画素アレイの下のバルクシリコン支持層は除去
される。得られた基板は、表面層に、適切な導電相互接
続と共に画素アレイおよびシリコンジオキサイドの支持
層を含む。支持のため、または、構造の一体性を提供す
るために、バルクシリコン底部層の小さな領域が残され
得る。画素およびＴＦＴが単結晶シリコンに形成され、
高い周波数応答および優れた性能を提供する。また、駆
動回路はＬＣＤ基板内に組み込まれ得る。本発明は、従
来のＩＣ加工技術を用いて、ウエハ上にＬＣＤ基板を複
合的に同時に製造することを可能にする。本発明は、投
影型ＬＣＤを形成するのに特に適している。

【００８３】

【発明の効果】本発明によれば、シリコンの層をガラス
基板に接着することなく、単結晶シリコンに画素アレイ
を形成することができる。また、従来のＩＣ加工技術を
用いて、ウエハ上にＬＣＤ基板を複合的に同時に製造す
ることを可能にする。

【図面の簡単な説明】

【図１】本発明による、投影型液晶ディスプレイ（ＬＣ
Ｄ）の構成要素の分解斜視図である。

【図２】本発明による、複数のＬＣＤアレイ基板が形成
されたＳＯＩウエハの第１の面の一部分の部分斜視図で
ある。

【図３】図２のＳＯＩウエハ内の層を示す部分断面図で
ある。

【図４】図２のウエハのセグメントから形成された単一
のＬＣＤアレイ基板の拡大された斜視図であり、この基
板はウエハの他の部分から分離されている。

【図５】本発明の方法による、ＳＯＩ基板上にＬＣＤア
レイを形成するための製造手順におけるステップを示す
部分断面図である。

【図６】本発明の方法による、ＳＯＩ基板上にＬＣＤア
レイを形成するための製造手順におけるステップを示す
部分断面図である。

【図７】ＳＯＩ基板上に形成された画素構造およびコン
ダクタの部分平面図である。

【図８】基板の画素アレイの下から底部半導体層を除去
した後のＬＣＤ基板の一部分を示す、図７の線８−８に
沿った部分断面図である。

【図９】図８のように、第２の半導体層の除去後に絶縁
層が部分的にエッチングされた、本発明の範囲内にある
別のエッチング方法論を用いて形成されたＬＣＤアレイ
基板を示す部分断面図である。

【図１０】図２のように、ウエハ上の選択領域の下側か
ら第２の半導体層を除去して、第２の半導体層に開口部
およびウエハ上の選択領域の周りの周リッジを形成する
ステップに続く、ウエハの第２の面または底面を示す、
ウエハの部分斜視図である。

【図１１】本発明による、組み立てられた投影型ＬＣＤ
の一部を模式的に示す断面図である。

【図１２】本発明の方法による、投影型ＬＣＤにおいて
使用されるＬＣＤアレイパネルを形成する方法のステッ
プを示すフローチャートである。

【図１３】ＬＣＤアレイパネル上の画素アレイが、ＴＦ
Ｔによって制御される画素電極から形成される、図１２
の方法の異なる実施形態におけるステップを示すフロー
チャートである。

【図１４】１つ以上のＬＣＤアレイ基板をＳＯＩウエハ
上に形成して、１つ以上の投影ディスプレイ用ＬＣＤを
形成する方法の別の異なる実施形態におけるステップを
示すフローチャートである。

【符号の説明】

２０ＴＦＴアレイ基板６０埋め込み絶縁層６４上部シリコン層（第１の半導体層）６６底部シリコン層（第２の半導体層）６９画素構造体７０ＬＣＤアレイ基板７６画素電極１２７開口部１６０周リッジ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｆ 9/30 ３３８Ｈ０１Ｌ 27/12 ＡＨ０１Ｌ 27/12 ＥＧ０２Ｆ 1/136 ５００

Claims

【特許請求の範囲】

【請求項１】投影表示型ＬＣＤ用ＬＣＤアレイを形成
する方法であって、ＳＯＩ基板を提供するステップであって、該基板の第１
の面へと延びる第１の半導体層、該基板の第２の面へと
延びる第２の半導体層、ならびに、該第１の面と該第２
の面との間を、該第１および第２の面に対して概ね平行
に、該基板を通って延びる埋め込み絶縁層を有するＳＯ
Ｉ基板を提供するステップと、該第１の面上の該基板の選択領域に、複数の画素構造体
を形成するステップであって、該複数の画素構造体の各
々は画素電極を含み、そのことにより、該画素電極は、
ＬＣＤにおいて使用される場合、それぞれＬＣＤの部分
領域を透過する光の透過率を制御する、画素構造体を形
成するステップと、該選択領域において、該基板の反対側で、該基板の該第
２の層を部分的に除去して、該選択領域において、該基
板が、該絶縁層上に支持された該第１の面上に複数の画
素構造体を含むように、該第２の層内に１つ以上の開口
部を形成するステップであって、該第２の半導体層は該
第２の面から除去され、そのことにより、ＬＣＤアレイ
がＬＣＤにおいて使用される場合、該開口部を透過し、
該絶縁層を透過した光の透過率は、該画素構造体の該画
素電極によって制御される、開口部を形成するステップ
と、を含む、ＬＣＤアレイを形成する方法。
【請求項２】前記ＳＯＩ基板を提供するステップは、
前記第１の半導体層が実質的に単結晶シリコンを含むＳ
ＯＩウエハを提供するステップを含む、請求項１に記載
の方法。
【請求項３】前記ＬＣＤアレイはアクティブマトリク
ス制御システムによって制御され、前記複数の画素構造
体を形成するステップは、複数の薄膜トランジスタ（Ｔ
ＦＴ）を前記第１の半導体層上に形成するステップであ
って、該ＴＦＴの各々が画素電極を制御する、複数の薄
膜トランジスタを形成するステップと、前記基板上にコ
ンダクタを形成して、各ＴＦＴに動作接続を提供するス
テップとを含み、そのことにより、該ＬＣＤアレイ内の
該画素電極は、該アクティブマトリクス制御システムに
より該コンダクタを介して制御可能である、請求項１に
記載の方法。
【請求項４】前記ＳＯＩ基板を提供するステップは、
シリコンジオキサイドの埋め込み絶縁層を有する実質的
に単結晶のシリコンウエハであるＳＯＩ基板を提供する
ステップを含み、前記第１の半導体層はほぼ１００Å〜
５０００Åの範囲内の厚さを有し、前記シリコンジオキ
サイドの埋め込み絶縁層は、ほぼ５００Å〜５０００Å
の範囲内の厚さを有する、請求項１に記載の方法。
【請求項５】前記ＳＯＩ基板を提供するステップは、
５００Åを超える厚さの埋め込み絶縁層を有する実質的
に単結晶のシリコンウエハであるＳＯＩ基板を提供する
ステップを含み、該基板の前記第１の層とは反対側にお
いて該基板の前記第２の層を除去するステップは、該第
２の層の選択領域から全てのシリコンを除去するステッ
プを含み、そのことにより、該基板の該第２の面上にお
いて、該埋め込み絶縁層が露出される、請求項１に記載
の方法。
【請求項６】前記ＳＯＩ基板を提供するステップは、
２５００Åを超える厚さの埋め込み絶縁層を有するＳＯ
Ｉ基板を提供するステップを含み、該基板の前記第１の
層とは反対側において該基板の前記第２の層を除去する
ステップは、さらに、該絶縁層の該厚さの一部分を除去
するステップを含み、そのことにより、該絶縁層の該厚
さが低減される、請求項５に記載の方法。
【請求項７】前記ＳＯＩ基板を提供するステップにお
いて提供される該ＳＯＩ基板は、シリコンジオキサイド
の埋め込み絶縁層を有する実質的に単結晶のシリコンウ
エハであり、該基板の前記第２の層を除去するステップ
は、該基板の、該第１の面上の該選択領域に形成された
複数の画素構造体とは反対側において、該シリコン基板
の該第２の層の選択領域をエッチングするステップを含
み、該エッチングステップは、エッチングされた１つ以
上の領域内で、該基板が、該画素構造体が形成された該
第１の層および該シリコンジオキサイドの層を有するよ
うに、実質的に全ての該第２の層を除去するステップを
含む、請求項１に記載の方法。
【請求項８】ＬＣＤ投影型ディスプレイ用薄膜トラン
ジスタ（ＴＦＴ）アレイ基板を形成する方法であって、対向する第１および第２の面、ならびに該第１の面と該
第２の面との間を、これら該第１および第２の面に対し
て概ね平行に延びる埋め込み絶縁層を有する半導体基板
を提供するステップと、該基板の第１表面上に複数のＴＦＴを形成するステップ
と、該第１表面上に複数の画素電極を形成するステップであ
って、各画素電極がＴＦＴによって制御される、画素電
極形成ステップと、各ＴＦＴへの動作接続を形成するステップであって、該
動作接続を介して該ＴＦＴに結合されたアクティブマト
リクスディスプレイシステムによって各画素電極が動作
的に制御可能となるように、ＴＦＴへの動作接続を形成
するステップと、該ＴＦＴが該第１の面上に形成される領域において、該
第２の面と該埋め込み絶縁層との間の、該埋め込み絶縁
層の下の、該半導体基板の１つ以上の領域を除去するス
テップであって、そのことにより、該領域において、該
基板は、該絶縁層上に支持され、該ＴＦＴ、画素電極、
および動作接続が形成された該第１の面を含む、除去ス
テップと、を含む薄膜トランジスタアレイ基板を形成す
る方法。
【請求項９】前記半導体基板を提供するステップは、
単結晶シリコンを実質的に含む基板を提供するステップ
と、該基板に前記埋め込み絶縁層を形成するステップと
を含み、該絶縁層はシリコンジオキサイドを実質的に含
む、請求項８に記載の方法。
【請求項１０】前記半導体基板を提供するステップ
は、単結晶シリコンを実質的に含む基板を提供するステ
ップと、前記埋め込み絶縁層を該基板内に形成するステ
ップとを含む、請求項８に記載の方法。
【請求項１１】前記基板は、シリコンジオキサイドの
埋め込み絶縁層を有する実質的に単結晶のシリコンウエ
ハであり、且つ、前記埋め込みシリコンジオキサイド層
と前記第１の面との間を延びる第１の半導体層ならびに
該埋め込みシリコンジオキサイド層と前記第２の面との
間を延びる第２の半導体層を含み、該第１の半導体層
は、概ね１００Å〜５０００Åの範囲内の厚さを有し、
シリコンジオキサイドの該埋め込み絶縁層は、概ね５０
０Å〜５０００Åの範囲内の厚さを有する、請求項８に
記載の方法。
【請求項１２】前記第１の半導体層は、概ね３００Å
〜３０００Åの範囲内の厚さを有し、シリコンジオキサ
イドの前記埋め込み絶縁層は、概ね１０００Å〜３５０
０Åの範囲内の厚さを有する、請求項１１に記載の方
法。
【請求項１３】前記半導体基板を提供するステップに
おいて提供された前記半導体基板は、シリコンジオキサ
イドの埋め込み絶縁層を有する実質的に単結晶のシリコ
ンウエハであり、該埋め込み絶縁層の下の該半導体基板
を除去する前記ステップは、前記ＴＦＴが前記第１の面
上に形成される領域において、該埋め込み絶縁層の下の
該半導体基板の選択領域をエッチングするステップを含
み、該エッチングステップは、エッチングされる領域に
おいて、該基板が、該ウエハの該第１面上に形成された
該ＴＦＴおよび画素電極を有し、且つ、該絶縁層を有
し、該絶縁層の下の実質的に全ての基板が、該ウエハか
ら除去されるように、前記選択領域において実質的に全
ての半導体基板を除去するステップを含む、請求項８に
記載の方法。
【請求項１４】前記半導体基板を提供するステップ
は、５００Åを超える厚さを有する埋め込み絶縁層を有
する実質的に単結晶のシリコンウエハであるＳＯＩ基板
を提供するステップを含み、該埋め込み絶縁層の下の該
半導体基板を除去する前記ステップは、該埋め込み絶縁
層の下の該半導体基板の選択領域から全てのシリコンを
除去するステップを含み、そのことにより、該基板の該
第２の面において該埋め込み絶縁層が露出される、請求
項８に記載の方法。
【請求項１５】前記半導体基板を提供するステップ
は、２５００Åを超える厚さを有する埋め込み絶縁層を
有するＳＯＩ基板を提供するステップを含み、該埋め込
み絶縁層の下の該半導体基板を除去する前記ステップ
は、該絶縁層の厚さの一部分を除去して、該絶縁層の厚
さを約５００Å〜２０００Åの厚さへと低減するステッ
プをさらに含む、請求項１４に記載の方法。
【請求項１６】投影表示用液晶ディスプレイを形成す
る方法であって、シリコンの上部層と底部層との間を延びる埋め込み絶縁
層を含む実質的に単結晶のシリコンのウエハ上に、１つ
以上のＬＣＤアレイを形成するステップであって、該Ｌ
ＣＤアレイは、以下のステップによりシリコンの該上部
層内の該ウエハ上に形成され、該ＬＣＤアレイ形成ステ
ップは、該ウエハの１つ以上の領域の各々に、複数の画素構造体
を含む画素アレイを形成するステップであって、該画素
構造体の各々がＬＣＤの部分領域を透過する光の透過性
を選択的に制御する、画素アレイを形成するステップ
と、該ウエハの該領域の各々において、ＬＣＤドライバ、お
よび該ドライバと該画素構造体との間の動作接続を形成
するステップと、該領域の各々における該ウエハの反対側において、該画
素構造体の下から実質的に全ての該底部シリコン領域を
除去するステップであって、そのことにより、該画素構
造体が形成された該ウエハ断面が、その上に該画素構造
体が形成された該上部層および該埋め込み絶縁層を含
む、底部シリコン領域除去ステップと、該ウエハの他の領域から該領域の各々を分離するステッ
プであって、該領域の各々が該ＬＣＤの第１の基板を形
成する、分離ステップと、形成された該第１の基板の各々に対して、該第１の基板
から間隔をあけて配置された第２の基板を提供するステ
ップと、該第１の基板と該第２の基板との間に液晶材料を提供し
て１つ以上のＬＣＤを形成するステップであって、各Ｌ
ＣＤにおいて、該第２の基板は、該第１の基板上におい
て該ＬＣＤアレイと協働的に動作して、該第１および第
２の基板を通過し、且つ、該液晶材料の部分領域を通過
する光の透過を制御し、そのことにより、該ＬＣＤの部
分領域を通る光の透過の選択的制御が、該投影型ディス
プレイを制御する、液晶材料を提供してＬＣＤを形成す
るステップと、を含む、投影表示用液晶ディスプレイを
形成する方法。
【請求項１７】前記複数の画素構造体を含む画素アレ
イを形成するステップは、シリコンの前記上部層上に複
数のＴＦＴを形成するステップをさらに含み、該ＴＦＴ
の各々が画素電極を制御する、請求項１６に記載の方
法。
【請求項１８】前記画素構造体の下から実質的に全て
の前記底部シリコン層を除去する前記ステップに続い
て、前記埋め込み絶縁層の一部分を除去して、該埋め込
み絶縁層についての最終的な厚さを選択するステップを
含む、請求項１６に記載の方法。
【請求項１９】投影型ＬＣＤにおいて使用されるＬＣ
Ｄアレイ基板であって、該ＬＣＤアレイ基板は、該基板の第１の面上に実質的に全て単結晶シリコンの第
１の層、および該第１の層の下の絶縁層を含む、１セグ
メントのＳＯＩウエハと、該第１の層上に形成された複数の画素構造体であって、
該画素構造体の各々は、ＬＣＤにおいて使用される場合
にＬＣＤの部分領域を透過する光の透過率を制御し、そ
のことにより、ＬＣＤ構造体において、該絶縁層および
該画素電極を透過する光が該画素構造体によって制御さ
れる、複数の画素構造体と、を含むＬＣＤアレイ基板。
【請求項２０】前記絶縁層の前記第１の層とは反対側
の、前記基板の第２の面上にシリコンの第２の層を含
み、該第２の層は、前記１セグメントのＳＯＩウエハの
ほぼ周囲に沿って延びる該絶縁層のいくつかの部分を覆
い、前記画素構造体の下の領域は該第２の層のシリコン
を含まない、請求項１９に記載のＬＣＤアレイ基板。
【請求項２１】前記画素構造体に動作的に接続された
画素ディスプレイにおいて画素を制御する１つ以上のＬ
ＣＤドライバを含み、該ドライバが、前記１セグメント
のＳＯＩウエハの該第１の層上に形成され、且つ、該画
素構造体の動作を制御する、請求項１９に記載のＬＣＤ
アレイ基板。
【請求項２２】前記ドライバが、前記１セグメントの
ＳＯＩウエハのほぼ周囲に沿って、前記第１の層上に配
置される、請求項２１に記載のＬＣＤアレイ基板。
【請求項２３】前記絶縁層の前記第１の層とは反対側
の、前記基板の第２の面上にシリコンの第２の層を含
み、該第２の層は、いくつかまたは全ての前記ドライバ
のほぼ下に位置する前記１セグメントのＳＯＩウエハの
ほぼ周囲に沿って延びる該絶縁層のいくつかの部分を覆
い、前記画素構造体の下の領域は、該第２の層のシリコ
ンを含まない、請求項２２に記載のＬＣＤアレイ基板。
【請求項２４】投影型ＬＣＤにおいて使用するＬＣＤ
アレイ基板であって、該ＬＣＤアレイ基板は、該基板の第１の面上に実質的に全て単結晶のシリコンの
第１の層と該第１の層の下の絶縁層とを含む、１セグメ
ントのＳＯＩウエハと、該第１の層のＬＣＤアレイ領域上に形成された複数の画
素構造体であって、該画素構造体の各々が、ＬＣＤにお
いて使用される場合に、ＬＣＤの部分領域を透過する光
の透過率を制御する画素電極を含む、画素構造体と、を
含むＬＣＤアレイ基板であって、該絶縁層のシリコンの該第１の層とは反対側において、
該絶縁層の下に配置された実質的に全てのシリコンは、
該１セグメントのＳＯＩウエハの該ＬＣＤアレイ領域に
おいて、層が該第１の層上の該画素構造体と共に該第１
の層および該絶縁層からなるように、該基板から除去さ
れている、ＬＣＤアレイ基板。
【請求項２５】前記絶縁層の前記第１の層とは反対側
において、該基板の第２の面上にシリコンの第２の層の
一部分を含み、該第２の層の該一部分は、該絶縁層の該
第１の層とは反対側において、シリコンの該第１の層上
の該ＬＣＤアレイ領域の周囲にほぼ沿って延び、そのこ
とにより、シリコンの該第２の層の該周囲部分は、前記
１セグメントのＳＯＩウエハに構造的支持を提供する、
請求項２４に記載のＬＣＤアレイ基板。
【請求項２６】前記１セグメントＳＯＩのウエハは、
１セグメントのＳＩＭＯＸウエハであり、該１セグメン
トのＳＩＭＯＸウエハ内で、前記絶縁層は実質的にシリ
コンジオキサイドである、請求項２４に記載のＬＣＤア
レイ基板。
【請求項２７】前記１セグメントのＳＯＩウエハは、
ほぼ１００Å〜５０００Åの範囲内の厚さを有する実質
的に単結晶シリコンの第１の層を含み、前記絶縁層はほ
ぼ５００Å〜５０００Åの範囲内の厚さを有する、請求
項２４に記載のＬＣＤアレイ基板。
【請求項２８】前記１セグメントのＳＯＩウエハの前
記第１の層は、ほぼ５００Å〜２０００Åの範囲内の厚
さを有し、前記絶縁層はほぼ１０００Å〜３５００Åの
範囲内の厚さを有する、請求項２７に記載のＬＣＤアレ
イ基板。
【請求項２９】投影型ＬＣＤにおいて使用される液晶
ディスプレイであって、該液晶ディスプレイは、該基板の第１の面上の実質的に全て単結晶のシリコンの
第１の層および該第１の層の下の絶縁層を含む、１セグ
メントのＳＯＩウエハの形態の第１の基板を含み、該第１の基板は、該第１の層のＬＣＤアレイ領域上に形
成された複数の画素構造体を有し、画素構造体の各々
は、ＬＣＤにおいて使用される場合に、該ＬＣＤの部分
領域を透過する光の透過率を制御する画素電極を含み、
該第１の基板は、該絶縁層の該第１の層とは反対側にお
いて、該ＬＣＤアレイ領域の下にシリコンを実質的に含
まず、そのことにより、該第１の基板に一体性を提供す
る該連続支持層は、該絶縁層であり、該液晶ディスプレ
イはさらに、該第１の基板の該第１の面上に、該画素構造体から間隔
を空けて配置された第２の基板と、該第１の基板と該第２の基板との間に配置されたＬＣＤ
を形成する液晶材料と、を含む、液晶ディスプレイ。