JP2006245316A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP2006245316A JP2006245316A JP2005059360A JP2005059360A JP2006245316A JP 2006245316 A JP2006245316 A JP 2006245316A JP 2005059360 A JP2005059360 A JP 2005059360A JP 2005059360 A JP2005059360 A JP 2005059360A JP 2006245316 A JP2006245316 A JP 2006245316A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- temperature
- heat treatment
- semiconductor substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】 ゲッタリングサイトを有するSOI半導体基板を高清浄かつ安価に製造すること。
【解決手段】 半導体基板の製造方法に係り、第1、第2の基板の少なくとも一方の表面に絶縁膜を形成し(図1(b))、前記第1、第2の基板を結合して結合基板し(図1(d))、前記結合基板中に微小酸素析出核を形成し(図1(e))、前記結合基板における前記第1、第2の基板の少なくとも一方の側の層を除去し(図1(f))と、前記微小酸素析出核を成長させる(図1(g))。
【選択図】 図1
【解決手段】 半導体基板の製造方法に係り、第1、第2の基板の少なくとも一方の表面に絶縁膜を形成し(図1(b))、前記第1、第2の基板を結合して結合基板し(図1(d))、前記結合基板中に微小酸素析出核を形成し(図1(e))、前記結合基板における前記第1、第2の基板の少なくとも一方の側の層を除去し(図1(f))と、前記微小酸素析出核を成長させる(図1(g))。
【選択図】 図1
Description
本発明は、半導体基板の製造方法に係り、特に、絶縁層上に単結晶シリコン層(以下「活性層」という。)を形成した、結合SOI(Silicon on Insulator)半導体基板を用いたデバイス作製における重金属汚染の除去方法に関する。
従来、SOI半導体基板を作製するための研究が行われているが、近年においては、SIMOXと呼ばれる酸素イオン注入法や結合法が、主なSOI半導体基板の作製法として知られている。
酸素イオン注入法とは、シリコン単結晶基板中に酸素イオンをイオン注入することにより、酸化シリコン層を形成する方法である。その際、イオン注入される酸素イオンは1×1018 ions/cm2 以上であり、その後、酸化シリコン層を形成するために1300度以上の高温熱処理を行うことが必要となる。
結合法とは、半導体基板と絶縁膜が形成された半導体基板とを結合させた後、熱処理することによって、SOI構造を形成する方法である。さらに、この後、デバイス形成領域を薄膜するために、半導体基板を所望の厚さに加工する必要があるため、研磨、研削、選択エッチング、イオン注入層での分離もしくはウォータージェット法による薄膜化が必要となる。
また、薄膜化の際の加工により、半導体基板表面の表面粗さは従来用いられている半導体基板のものと比較して大きくなる傾向にある。そのため、研磨もしくは特許文献1に記載されているような熱処理による平坦化が行われる。
半導体基板を用いて半導体デバイスを製造するラインにおいては、半導体基板の金属汚染が問題となる。このような金属汚染の影響を低減するため、半導体基板には金属汚染をゲッタリングする効果を付加するのが一般的である。
通常、シリコン単結晶基板で金属不純物をゲッタリングする手法は、ゲッタリングする部位により、エクストリンシックゲッタリング(EG)法とイントリンシックゲッタリング(IG)法とに大別される。
EG法としては、シリコン単結晶基板の裏面に多結晶シリコン膜をCVD法により形成する方法や、不純物拡散又はイオン注入を用いてリン等の不純物の高濃度層を形成することにより、ゲッタリング層を作製する方法がある。
IG法としては、シリコン単結晶基板中に存在する酸素に特定の熱処理を施すことにより、シリコン単結晶基板中で析出させ、この析出に伴い酸素析出物もしくは積層欠陥等の微少欠陥を導入することにより、シリコン単結晶基板内部にゲッタリング層を作製する方法がある(特許文献2及び特許文献3を参照)。一般的に、IG法はEG法に比べて金属不純物のゲッタリング効果が高いと言われている。
また、SOI半導体基板においても、シリコン単結晶基板と同様にIG法及びEG法の適応例がある。EG法の一例としては、SOI半導体基板裏面に高濃度リン拡散層を形成する方法(特許文献4)があり、IG法の一例としては、SOI半導体基板内部に酸素析出物と転位を導入する方法(特許文献5)がある。さらに、SOI半導体基板に特有な金属不純物のゲッタリング法として、活性層、絶縁層及び支持基板から構成されるSOI半導体基板において、活性層と絶縁層の界面にゲッタリング層を形成する方法(特許文献6)及び絶縁層と支持基板の界面にゲッタリング層を形成する方法(特許文献7)がある。
特開平5-218053号公報
特開平6-291124号公報
特開平8-250505号公報
特開平8-116038号公報
特開平8-293589号公報
特開平6-163862号公報
特開平8-316442号公報
しかしながら、EG法では、シリコン単結晶基板の裏面にCVD法により多結晶シリコン膜を形成することや、拡散もしくはイオン注入によりリン等の不純物の高濃度層を形成することにより、ゲッタリング層が形成されるが、前者では多結晶シリコン膜表面からの発塵の問題が危惧され、後者では拡散装置もしくはイオン注入装置等の高価な装置が必要となるため、高清浄度かつ安価なSOI半導体基板を提供することが困難である。
また、IG法では、シリコン単結晶基板中に存在する酸素に熱処理を施す工程を別途付加することにより、シリコン単結晶基板中に酸素を析出させ、この析出に伴う酸素析出物もしくは積層欠陥等の微少欠陥を導入することにより、シリコン単結晶基板内部にゲッタリング層を形成する。しかしながら、このような処理を行うための高温熱処理装置が別途必要となるため、処理対象である半導体基板の清浄度を維持するために、高価な高純度石英もしくは炭化珪素等の部材及び高純度精製ガスが必要となり、安価なSOI半導体基板を提供することが困難である。
また、SOI半導体基板においても、半導体デバイス製造ラインにおける金属汚染の影響を低減するため、結合半導体基板に金属汚染をゲッタリングする効果を付加する際に、予め結合SOI半導体基板となる支持基板にゲッタリング効果を付加しておくか、SOI半導体基板製造プロセスにおいてゲッタリング効果を付加する工程を追加することが必要となる。上述のように、SOI半導体基板においても、シリコン単結晶基板と同様にIG法及びEG法の適応例があるが、さらに、SOI半導体基板に特有な金属不純物のゲッタリング法として、活性層、絶縁層及び支持基板で構成されるSOI半導体基板において、活性層と絶縁層の界面にゲッタリング層を形成する方法、或いは、絶縁層と支持基板の界面にゲッタリング層を形成する方法がある。しかしながら、前述のシリコン単結晶基板にゲッタリング効果を付加する場合と同じ問題があり、安価なSOI半導体基板を提供することが困難である。
本発明は、上記の問題点に鑑みてなされたものであり、ゲッタリングサイトを有するSOI半導体基板を高清浄かつ安価に製造することを目的とする。
本発明の第1の側面は、半導体基板の製造方法に係り、第1、第2の基板の少なくとも一方の表面に絶縁膜を形成する工程と、前記第1、第2の基板を結合して結合基板を作製する工程と、前記結合基板中に微小酸素析出核を形成する第1の熱処理工程と、前記結合基板における前記第1、第2の基板の少なくとも一方の側の層を除去する工程と、前記微小酸素析出核を成長させる第2の熱処理工程と、を含むことを特徴とする。
本発明の第2の側面は、半導体基板の製造方法に係り、第1、第2の基板の少なくとも一方の表面に絶縁膜を形成する工程と、前記第1、第2の基板のいずれか一方にイオンを注入してイオン注入層を形成する工程と前記第1、第2の基板を結合して結合基板を作製する工程と、前記結合基板を前記イオン注入層の部分で分離する工程と、前記分離された結合基板中に微小酸素析出核を形成する第1の熱処理工程と、前記微小酸素析出核を成長させる第2の熱処理工程と、を含むことを特徴とする。
本発明によれば、ゲッタリングサイトを有するSOI半導体基板を高清浄かつ安価に製造することができる。
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。図1〜図4は、本発明の実施の形態を説明するため、半導体基板の作製における工程順に示した半導体基板の断面図である。
[第1の実施形態]
図1は、本発明の好適な第1の実施形態に係る基板の製造方法を説明する図である。
図1は、本発明の好適な第1の実施形態に係る基板の製造方法を説明する図である。
まず、図1(a)に示す工程では、第1の基板(seed wafer)としての単結晶シリコン基板1を用意する。
次いで、図1(b)に示す工程では、単結晶シリコン基板1に絶縁層2を形成する。絶縁層としては、例えば、酸化膜を用いることができるが、本発明はこれに限定されず窒化膜等の絶縁膜を用いてもよい。
次いで、図1(c)に示す工程では、第2の基板(handle wafer)3を準備する。第2の基板3としては、シリコン基板、シリコン基板上にSiO2層を形成した基板、石英等の光透過性の基板、サファイヤ等が好適である。しかし、第2の基板3は、結合に供される面が十分に平坦であれば十分であり、他の種類の基板であってもよい。
次いで、図1(d)に示す工程では、絶縁層2と第2の基板3とを室温で密着させて、結合基板を作成する。なお、絶縁層2は、上記のように単結晶シリコン基板1側に形成しても良いし、第2の基板3上に形成しても良く、両者に形成しても良く、結果として、第1の基板と第2の基板を密着させた際に、図1(d)に示す状態になれば良い。
次いで、図1(e)に示す工程では、絶縁層2と第2の基板3とが密着した後に、絶縁層2と第2の基板3との結合を強固にする熱処理を行う炉を有する熱処理装置に導入する。この際の熱処理装置では、550℃〜1000℃の温度範囲に設定された炉で10〜240分間熱処理が行われることが望ましく、特に、800℃〜1000℃の温度範囲における昇温速度が毎分0.5〜5.0℃となるように炉内の温度が設定されることが望ましい。
例えば、図5の比較例のように950℃までの間における昇温速度が毎分0.5〜5.0℃を超えると、950℃までの温度範囲における熱処理時間が短すぎるため、基板内部に析出核が十分に生成されず、安定したゲッタリング効果が得られない。また、低温での熱処理を行わず、熱処理工程の最初から1000℃を超える高温熱処理だけを行うと、基板の基となるインゴットの育成時に導入された欠陥核が成長するため、ゲッタリングサイトの分布が基板中の欠陥核の分布に強く依存し、安定した密度分布を持つゲッタリング効果を得ることができない。
これに対し、図1(e)に示す工程では、熱処理工程の初期段階で熱処理装置の炉の温度を昇温する昇温工程を含み、その後、昇温された温度に保持する工程を含む為、基板中に析出核が形成されるのに十分な程度に昇温速度が抑えられており、適切な密度で基板中に微小酸素析出核を形成することができる。なお、熱処理温度が800℃未満では、昇温速度を特に限定しないが、毎分0.5〜5.0℃であることが望ましい。また、熱処理装置内の炉内雰囲気は、水素ガス等の還元性ガス雰囲気、アルゴンガス等の不活性ガス雰囲気もしくは両者の混合ガス雰囲気、あるいは、酸素ガス雰囲気、窒素ガス雰囲気もしくは両者の混合ガス雰囲気であることが望ましい。
次いで、図1(f)に示す工程では、図1(e)に示す工程で加熱された結合基板のうち第2の基板3の領域を薄膜化する。薄膜化方法としては、各種の方法を採用することができるが、例えば、フッ酸を含む混酸もしくはアルカリ溶液によるウエットエッチング加工、ドライエッチング加工、遊離砥粒を用いたメカノケミカル研磨加工、固定砥粒を用いた研削加工、イオン注入層での分離もしくはウォータージェット分離(例えば、特開平11-005064号参照)と呼ばれる加工、もしくはこれらの組み合わせであってもよい。
次いで、図1(g)に示す工程では、半導体基板表面を平滑化するための高温熱処理を行う。この際の熱処理装置では、850℃〜1300℃の温度範囲に設定された炉で5分間以上熱処理が行われることが望ましく、特に、900℃〜1050℃の温度範囲における昇温速度が毎分0.5〜4.0℃となるように炉内の温度が設定されることが望ましい。
例えば、図6の比較例のように900〜1050℃までの間における昇温速度が毎分7℃と毎分0.5〜4.0℃を超えると、1050℃までの温度範囲における熱処理時間が短すぎるため、基板内部に形成された微小酸素析出核が十分に成長しない。このように微小酸素析出核が十分に成長していなければ、その後に、例えば、図6の比較例のように1050℃から1100℃までの昇温速度を毎分2℃に下げたとしても、このような高温熱処理によって微小酸素析出核が再固溶して消滅してしまう。
これに対し、図1(g)に示す工程では、熱処理工程の初期段階で低温から高温まで昇温する昇温工程を含むため、基板中で微小酸素析出核を成長させるのに十分な程度に昇温速度が抑えられている。その結果、図1(g)に示す工程での高温熱処理によって微小酸素析出核が消滅することを防止し、効果的にゲッタリングサイトを形成することができる。また、熱処理装置内の炉内雰囲気は、水素ガス等の還元性ガス雰囲気、アルゴンガス等の不活性ガス雰囲気もしくは両者の混合ガス雰囲気であることが望ましい。図1(g)に示す工程における高温熱処理では、例えば、SOI半導体基板の活性層の厚さは20nm〜5000nmと非常に薄いため、活性層中での酸素析出核が成長する速度よりも、活性層表面から活性層の結晶内酸素が雰囲気ガスへと外方拡散する速度の方が速くなり、活性層中では酸素析出核が成長しない。その結果、SOI半導体基板の活性層の結晶中酸素濃度は2×1010atoms/cm3以下と低濃度であり、デバイス活性領域としては非常に良好な無欠陥層(Denuded Zone:DZ層)が形成される。
なお、通常、基板の酸素析出熱処理は、3段階の熱処理を用いて行われ、特に、第1段階目に行われる1000℃〜1200℃の温度範囲での熱処理は、シリコン単結晶基板表層の結晶内酸素を外方拡散させることが目的であるため、本発明の実施形態においては不要であるが、必要な場合にはその熱処理を行ってもよい。
また、半導体基板の結晶内酸素濃度([Oi])が1.2〜1.6×1018atoms/cm3 (OLD ASTM)よりも低い半導体基板では、酸素析出核形成処理及び酸素析出核成長処理を行っても、十分な酸素析出を得られないため、所望する金属汚染のゲッタリング効果を得られない。従って、熱処理される半導体基板の結晶内酸素濃度は、1.2〜1.6×1018atoms/cm3の範囲に含まれることが望ましい。
このように、本発明では、基板を結合する目的で行われる高温熱処理工程において、微小酸素析出核が形成されるのに適した条件となるように炉の温度を設定し、基板表面を平滑化する目的で行われる高温熱処理工程において、微小酸素析出核を成長させるのに適した条件となるように炉の温度を設定することによって、SOI半導体基板に金属不純物をゲッタリングする膜もしくは層を形成する工程の追加、或いは、予め半導体基板に金属不純物をゲッタリングする膜もしくは層を形成する処理を全く施すことなく、ゲッタリングサイトを形成することができる。
[第2の実施形態]
図2は、本発明の好適な第2の実施形態に係る基板の製造方法を説明する図である。 まず、図2(a)に示す工程では、第1の基板(seed wafer)としての単結晶シリコン基板11を用意する。
図2は、本発明の好適な第2の実施形態に係る基板の製造方法を説明する図である。 まず、図2(a)に示す工程では、第1の基板(seed wafer)としての単結晶シリコン基板11を用意する。
次いで、図2(b)に示す工程では、単結晶シリコン基板11に絶縁層12を形成する。絶縁層としては、例えば、酸化膜を用いることができるが、本発明はこれに限定されず窒化膜等の絶縁膜を用いてもよい。
次いで、図2(c)に示す工程では、第2の基板(handle wafer)13を準備する。第2の基板13としては、シリコン基板、シリコン基板上にSiO2層を形成した基板、石英等の光透過性の基板、サファイヤ等が好適である。しかし、第2の基板13は、結合に供される面が十分に平坦であれば十分であり、他の種類の基板であってもよい。
次いで、図2(d)に示す工程では、絶縁層12と第2の基板13とを室温で密着させて、結合基板を作成する。なお、絶縁層12は、上記のように単結晶シリコン基板11側に形成しても良いし、第2の基板13上に形成しても良く、両者に形成しても良く、結果として、第1の基板と第2の基板を密着させた際に、図2(d)に示す状態になれば良い。
次いで、図2(e)に示す工程では、絶縁層12と第2の基板13とが完全に密着した後に、絶縁層12と第2の基板13との結合を強固にするための結合熱処理装置に導入する。この際の結合熱処理装置の保持温度は600℃とし、600℃から700℃の温度範囲における昇温速度が毎分7℃であり、700℃から800℃の温度範囲における昇温速度が毎分2℃であることが望ましい。そして、800℃において240分間保持した後に、600℃まで降温する。熱処理装置内の炉内雰囲気は、800℃における240分の保持時間を含め、昇温過程および降温過程において、95%窒素と5%酸素を用いることが望ましい。
次いで、図2(f)に示す工程では、結合した2枚の半導体基板の厚さを730μmの厚さまで薄くする。
次いで、図2(g)に示す工程では、コロイダルシリカ砥粒等を用いる鏡面研磨により表面を平坦化する。
次いで、図2(h)に示す工程では、半導体基板表面を平滑化するための高温熱処理を行う。この際の熱処理装置の保持温度は600℃とし、600℃から900℃の温度範囲における昇温速度が毎分7℃であり、900℃から1050℃の温度範囲における昇温速度が毎分2℃であることが望ましい。そして、1050℃において360分間保持した後に、600℃まで降温する。熱処理装置内の炉内雰囲気は、1050℃における360分の保持時間を含め、昇温過程および降温過程において、90%水素と10%アルゴンを用いることが望ましい。
[第3の実施形態]
図3は、本発明の好適な第3の実施形態に係る基板の製造方法を説明する図である。
図3は、本発明の好適な第3の実施形態に係る基板の製造方法を説明する図である。
まず、図3(a)に示す工程では、第1の基板(seed wafer)としての単結晶シリコン基板21を用意する。
次いで、図3(b)に示す工程では、単結晶シリコン基板21に絶縁層22を形成する。絶縁層としては、例えば、酸化膜を用いることができるが、本発明はこれに限定されず窒化膜等の絶縁膜を用いてもよい。
次いで、図3(c)に示す工程では、単結晶シリコン基板21’の表面にイオン注入により、水素イオンを注入して、水素イオン注入層23を形成する。
次いで、図3(d)に示す工程では、第2の基板(handle wafer)24を準備する。第2の基板24としては、シリコン基板、シリコン基板上にSiO2層を形成した基板、石英等の光透過性の基板、サファイヤ等が好適である。しかし、第2の基板24は、結合に供される面が十分に平坦であれば十分であり、他の種類の基板であってもよい。
次いで、図3(e)に示す工程では、絶縁層22と第2の基板24とを室温で密着させて、結合基板を作成する。なお、絶縁層22は、上記のように単結晶シリコン基板21’側に形成しても良いし、第2の基板24上に形成しても良く、両者に形成しても良く、結果として、第1の基板と第2の基板を密着させた際に、図3(e)に示す状態になれば良い。
次いで、図3(f)に示す工程では、水素イオン注入層23での剥離のため、熱処理装置に導入した。この際の熱処理装置の保持温度は400℃とし、400℃から600℃の温度範囲における昇温速度が毎分5℃であることが望ましい。そして、600℃において30分間保持した後に、400℃まで降温させて、水素イオン注入層23の部分で単結晶シリコン基板21’を分離する。
次いで、図3(g)に示す工程では、残留した単結晶シリコン基板21’’を含む基板を、結合熱処理装置に導入した。この際の熱処理装置の保持温度は800℃とし、800℃から1000℃の温度範囲における昇温速度が毎分2℃であることが望ましい。そして、1000℃において120分間保持した後に、800℃まで降温する。熱処理装置内の炉内雰囲気は、1050℃における120分の保持時間を含め、昇温過程および降温過程において、95%窒素と5%酸素を用いることが望ましい。
次いで、図3(h)に示す工程では、半導体基板表面を平滑化するための高温熱処理を行う。この際の熱処理装置の保持温度は800℃とし、800℃から900℃の温度範囲における昇温速度が毎分7℃であり、900℃から1200℃の温度範囲における昇温速度が毎分4℃であることが望ましい。そして、1200℃において120分間保持した後に、800℃まで降温する。熱処理装置内の炉内雰囲気は、1200℃における120分の保持時間を含め、昇温過程および降温過程において、90%水素と10%アルゴンを用いることが望ましい。
以下、本発明を実施例に基づき説明するが、本発明はこれらの実施例に限定されない。
本発明の実施例に係る製造方法を図1に示す。図1は、第1の実施形態に係る製造方法に対応する。φ8”結晶方位(100)厚さ725μmの単結晶シリコンウェーハ(第1の半導体基板)1を用意し(図1(a)に対応)、1000℃の温度で45分の熱酸化により、第1の半導体基板表面に200nmのSiO2層2を形成した(図1(b)に対応)。別に結晶方位(100)厚さ725μm、結晶内酸素濃度[Oi]が1.50×1010 atoms/cm3の単結晶シリコンウェーハ(第2の基板)3を用意し(図1(c)に対応)、第1の半導体基板1と結合し(図1(d)に対応)、結合熱処理装置に導入した(図1(e)に対応)。図5に示すように、その時の結合熱処理装置の保持温度は700℃とし、700℃から800℃までは昇温速度7℃毎分、800℃から900℃までを昇温速度2℃毎分で昇温させ、900℃において180分間保持し、その後700℃まで降温した。なお、結合熱処理装置内の炉内雰囲気は、900℃における180分の保持時間を含め、昇温過程および降温過程において、95%窒素と5%酸素であった。その後、第2の半導体基板3の裏面側から、特開平11-005064号に示されるウォータージェット分離と呼ばれる加工により、結合した2枚の半導体基板の厚さを730μmの厚さまで薄くした(図1(f)に対応)。さらに、半導体基板表面を平滑化する目的で行われる高温熱処理は(図1(g)に対応)、図6に示すように、熱処理装置の保持温度は600℃とし、600℃から900℃までは昇温速度7℃毎分、900℃から1100℃までを昇温速度2℃毎分で昇温させ、1100℃において240分間保持し、その後600℃まで降温した。なお、熱処理装置内の炉内雰囲気は、1100℃における240分の保持時間を含め、昇温過程および降温過程において、90%水素と10%アルゴンであった。
本発明の実施例に係る製造方法を図2に示す。図2は、第2の実施形態に係る製造方法に対応する。φ8”結晶方位(100)厚さ725μmの単結晶シリコンウェーハ(第1の半導体基板)11を用意し(図2(a)に対応)、1000℃の温度で45分の熱酸化により、第1の半導体基板表面に200nmのSiO2層12を形成した(図2(b)に対応)。別に結晶方位(100)厚さ725μm、結晶内酸素濃度[Oi]が1.50×1010 atoms/cm3の単結晶シリコンウェーハ(第2の基板)13を用意し(図2(c)に対応)、第1の半導体基板11とSiO2層12を介して結合し(図2(d)に対応)、結合熱処理装置に導入した(図2(e)に対応)。図5に示すように、その時の結合熱処理装置の保持温度は600℃とし、600℃から700℃までは昇温速度7℃毎分、700℃から800℃までを昇温速度2℃毎分で昇温させ、800℃において240分間保持し、その後600℃まで降温した。なお、結合熱処理装置内の炉内雰囲気は、800℃における240分の保持時間を含め、昇温過程および降温過程において、95%窒素と5%酸素であった。その後、第2の半導体基板13の裏面側から、研削加工により、結合した2枚の半導体基板の厚さを730μmの厚さまで薄くし(図2(f)に対応)、さらに、コロイダルシリカ砥粒等を用いる鏡面研磨により表面を平坦化した後(図2(g)に対応)、半導体基板13’表面をさらなる平滑化する目的で行われる高温熱処理は(図2(h)に対応)、図6に示すように、熱処理装置の保持温度は600℃とし、600℃から900℃までは昇温速度7℃毎分、900℃から1050℃までを昇温速度2℃毎分で昇温させ、1050℃において360分間保持し、その後600℃まで降温した。なお、熱処理装置内の炉内雰囲気は、1050℃における360分の保持時間を含め、昇温過程および降温過程において、90%水素と10%アルゴンであった。
本発明の実施例に係る製造方法を図3に示す。図3は、第3の実施形態に係る製造方法に対応する。φ8”結晶方位(100)厚さ725μmの単結晶シリコンウェーハ(第1の半導体基板)21を用意し(図3(a)に対応)、1000℃の温度で45分の熱酸化により、第1の半導体基板表面に200nmのSiO2層22を形成した(図3(b)に対応)。この半導体基板表面に60KeVの加速電圧のイオン注入により、1×1017atoms/cm3の水素イオンを注入し(図3(c)に対応)、別に結晶方位(100)厚さ725μm、結晶内酸素濃度[Oi] が1.50×1010atoms/cm3の単結晶シリコンウェーハ(第2の半導体基板)24を用意し(図3(d)に対応)、第1の半導体基板21’とSiO2層22を介して結合し(図3(e)に対応)、水素イオン注入層での剥離のため、熱処理装置に導入した(図3(f)に対応)。熱処理装置の保持温度は400℃とし、600℃まで昇温速度5℃毎分で昇温させ、600℃において30分間保持し、その後400℃まで降温した。剥離した第2の半導体基板を、結合熱処理装置に導入した(図3(g)に対応)。図5に示すように、その時の結合熱処理装置の保持温度は800℃とし、800℃から1000℃までを昇温速度2℃毎分で昇温させ、1000℃において120分間保持し、その後800℃まで降温した。なお、結合熱処理装置内の炉内雰囲気は、1050℃における120分の保持時間を含め、昇温過程および降温過程において、95%窒素と5%酸素であった。さらに、半導体基板21’’表面を平滑化する目的で行われる高温熱処理は(図3(h)に対応)、図6に示すように、熱処理装置の保持温度は800℃とし、800℃から900℃までは昇温速度7℃毎分、900℃から1200℃までを昇温速度4℃毎分で昇温させ、1200℃において120分間保持し、その後800℃まで降温した。なお、熱処理装置内の炉内雰囲気は、1200℃における120分の保持時間を含め、昇温過程および降温過程において、90%水素と10%アルゴンであった。
[比較例1]
図4は、比較例として製造方法を示す図である。φ8”結晶方位(100)厚さ725μmの単結晶シリコンウェーハ(第1の半導体基板)31を用意し(図4(a)に対応)、1000℃の温度で45分の熱酸化により、第1の半導体基板表面に200nmのSiO2層32を形成した(図4(b)に対応)。別に結晶方位(100)厚さ725μmの単結晶シリコンウェーハ(第2の基板)33を用意し(図4(c)に対応)、第1の半導体基板31とSiO2層32を介して結合し(図4(d)に対応)、結合熱処理装置に導入した(図4(e)に対応)。図5に示すように、その時の結合熱処理装置の保持温度は700℃とし、700℃から950℃までは昇温速度7℃毎分、950℃から1000℃までを昇温速度2℃毎分で昇温させ、900℃において120分間保持し、その後700℃まで降温した。なお、結合熱処理装置内の炉内雰囲気は、900℃における180分の保持時間を含め、昇温過程および降温過程において、95%窒素と5%酸素であった。本比較例の結合熱処理装置における熱処理では、700℃から950℃までは昇温速度7℃毎分と毎分0.5〜5.0℃の温度速度を超えている為、実施例1〜3と比較すると950℃までの温度範囲における熱処理時間が短すぎて、基板内部に新たに形成される析出核は僅かである。その後、第2の半導体基板33の裏面側から、ウォータージェット分離加工により、結合した2枚の半導体基板の厚さを730μmの厚さまで薄くした(図4(f)に対応)。さらに、半導体基板表面を平滑化する目的で行われる高温熱処理は(図4(g)に対応)、図6に示すように、熱処理装置の保持温度は600℃とし、600℃から1050℃までは昇温速度7℃毎分、1050℃から1100℃までを昇温速度2℃毎分で昇温させ、1100℃において240分間保持し、その後600℃まで降温した。なお、熱処理装置内の炉内雰囲気は、1100℃における240分の保持時間を含め、昇温過程および降温過程において、90%水素と10%アルゴンであった。本比較例の平滑化を目的とした熱処理では、600℃から1050℃までは昇温速度7℃毎分と毎分0.5〜4.0℃の温度速度を超えている為、実施例1〜3と比較すると1050℃までの温度範囲における熱処理時間が短すぎて、図4(e)に示す熱処理工程において僅ながら基板内部に新たに形成された微小酸素析出核は十分に成長せずに消滅し得る。そのため、比較例における熱処理工程では、実施例1〜3と比較するとゲッタリングサイトが十分に形成されない。
[比較例1]
図4は、比較例として製造方法を示す図である。φ8”結晶方位(100)厚さ725μmの単結晶シリコンウェーハ(第1の半導体基板)31を用意し(図4(a)に対応)、1000℃の温度で45分の熱酸化により、第1の半導体基板表面に200nmのSiO2層32を形成した(図4(b)に対応)。別に結晶方位(100)厚さ725μmの単結晶シリコンウェーハ(第2の基板)33を用意し(図4(c)に対応)、第1の半導体基板31とSiO2層32を介して結合し(図4(d)に対応)、結合熱処理装置に導入した(図4(e)に対応)。図5に示すように、その時の結合熱処理装置の保持温度は700℃とし、700℃から950℃までは昇温速度7℃毎分、950℃から1000℃までを昇温速度2℃毎分で昇温させ、900℃において120分間保持し、その後700℃まで降温した。なお、結合熱処理装置内の炉内雰囲気は、900℃における180分の保持時間を含め、昇温過程および降温過程において、95%窒素と5%酸素であった。本比較例の結合熱処理装置における熱処理では、700℃から950℃までは昇温速度7℃毎分と毎分0.5〜5.0℃の温度速度を超えている為、実施例1〜3と比較すると950℃までの温度範囲における熱処理時間が短すぎて、基板内部に新たに形成される析出核は僅かである。その後、第2の半導体基板33の裏面側から、ウォータージェット分離加工により、結合した2枚の半導体基板の厚さを730μmの厚さまで薄くした(図4(f)に対応)。さらに、半導体基板表面を平滑化する目的で行われる高温熱処理は(図4(g)に対応)、図6に示すように、熱処理装置の保持温度は600℃とし、600℃から1050℃までは昇温速度7℃毎分、1050℃から1100℃までを昇温速度2℃毎分で昇温させ、1100℃において240分間保持し、その後600℃まで降温した。なお、熱処理装置内の炉内雰囲気は、1100℃における240分の保持時間を含め、昇温過程および降温過程において、90%水素と10%アルゴンであった。本比較例の平滑化を目的とした熱処理では、600℃から1050℃までは昇温速度7℃毎分と毎分0.5〜4.0℃の温度速度を超えている為、実施例1〜3と比較すると1050℃までの温度範囲における熱処理時間が短すぎて、図4(e)に示す熱処理工程において僅ながら基板内部に新たに形成された微小酸素析出核は十分に成長せずに消滅し得る。そのため、比較例における熱処理工程では、実施例1〜3と比較するとゲッタリングサイトが十分に形成されない。
Claims (8)
- 第1、第2の基板の少なくとも一方の表面に絶縁膜を形成する工程と、
前記第1、第2の基板を結合して結合基板を作製する工程と、
前記結合基板中に微小酸素析出核を形成する第1の熱処理工程と、
前記結合基板における前記第1、第2の基板の少なくとも一方の側の層を除去する工程と、
前記微小酸素析出核を成長させる第2の熱処理工程と、
を含むことを特徴とする半導体基板の製造方法。 - 第1、第2の基板の少なくとも一方の表面に絶縁膜を形成する工程と、
前記第1、第2の基板のいずれか一方にイオンを注入してイオン注入層を形成する工程と
前記第1、第2の基板を結合して結合基板を作製する工程と、
前記結合基板を前記イオン注入層の部分で分離する工程と、
前記分離された結合基板中に微小酸素析出核を形成する第1の熱処理工程と、
前記微小酸素析出核を成長させる第2の熱処理工程と、
を含むことを特徴とする半導体基板の製造方法。 - 前記第1、第2の熱処理工程は、炉を昇温する昇温工程と該昇温工程で昇温された温度に保持する保持工程とを含むことを特徴とする請求項1又は請求項2に記載の半導体基板の製造方法。
- 前記第1の熱処理工程における昇温工程では、800℃〜1000℃の温度範囲において毎分0.5〜5.0℃で昇温することを特徴とする請求項3に記載の半導体基板の製造方法。
- 前記第1の熱処理工程では、550℃〜1000℃の温度範囲において10〜240分間熱処理が行われることを特徴とする請求項4に記載の半導体基板の製造方法。
- 前記第2の熱処理工程における昇温工程では、900℃〜1050℃の温度範囲において毎分0.5〜4.0℃で昇温することを特徴とする請求項3に記載の半導体基板の製造方法。
- 前記第2の熱処理工程では、850℃〜1300℃の温度範囲において少なくとも5分間熱処理が行われることを特徴とする請求項6に記載の半導体基板の製造方法。
- 前記第1、第2の基板の少なくとも一方の酸素濃度が1.2〜1.6×1018atoms/cm3の範囲に含まれることを特徴とする請求項1乃至請求項7のいずれか1項に記載の半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005059360A JP2006245316A (ja) | 2005-03-03 | 2005-03-03 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005059360A JP2006245316A (ja) | 2005-03-03 | 2005-03-03 | 半導体基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006245316A true JP2006245316A (ja) | 2006-09-14 |
Family
ID=37051407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005059360A Withdrawn JP2006245316A (ja) | 2005-03-03 | 2005-03-03 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006245316A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100837280B1 (ko) | 2007-03-12 | 2008-06-11 | 삼성전자주식회사 | 게터링 영역을 포함하는 반도체 소자 및 그 형성 방법 |
-
2005
- 2005-03-03 JP JP2005059360A patent/JP2006245316A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100837280B1 (ko) | 2007-03-12 | 2008-06-11 | 삼성전자주식회사 | 게터링 영역을 포함하는 반도체 소자 및 그 형성 방법 |
US8293613B2 (en) | 2007-03-12 | 2012-10-23 | Samsung Electronics Co., Ltd. | Gettering structures and methods and their application |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3762144B2 (ja) | Soi基板の作製方法 | |
JP3112126B2 (ja) | 半導体物品の製造方法 | |
JP4820801B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2994837B2 (ja) | 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板 | |
WO2000001005A1 (fr) | Procede de formation d'une couche de silicium monocristallin, procede de fabrication d'un dispositif semi-conducteur et dispositif semi-conducteur | |
JP4419147B2 (ja) | 貼り合わせウェーハの製造方法 | |
US8003494B2 (en) | Method for producing a bonded wafer | |
JP2901031B2 (ja) | 半導体基材及びその作製方法 | |
JP2009272471A (ja) | 貼り合わせウェーハの製造方法 | |
JP2005311199A (ja) | 基板の製造方法 | |
US7977221B2 (en) | Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same | |
JP2005340348A (ja) | Simox基板の製造方法及び該方法により得られるsimox基板 | |
JP5292810B2 (ja) | Soi基板の製造方法 | |
JP5168990B2 (ja) | 半導体基板の製造方法 | |
US6794227B2 (en) | Method of producing an SOI wafer | |
WO2014192207A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP2006245316A (ja) | 半導体基板の製造方法 | |
JP3262190B2 (ja) | Soi基板の製造方法及びこの方法により製造されたsoi基板 | |
JP2008166516A (ja) | 半導体基板の製造方法 | |
JPH04346418A (ja) | 半導体基材の作製方法 | |
JP5211550B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
JPH08236735A (ja) | Soi基板及びその製造方法 | |
JP2007250676A (ja) | 異種材料の積層基板の製造方法 | |
JP3342442B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
JP2004320000A (ja) | 歪Si−SOI基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080513 |