JP2009154215A - Memsデバイスの製造方法 - Google Patents

Memsデバイスの製造方法 Download PDF

Info

Publication number
JP2009154215A
JP2009154215A JP2007331450A JP2007331450A JP2009154215A JP 2009154215 A JP2009154215 A JP 2009154215A JP 2007331450 A JP2007331450 A JP 2007331450A JP 2007331450 A JP2007331450 A JP 2007331450A JP 2009154215 A JP2009154215 A JP 2009154215A
Authority
JP
Japan
Prior art keywords
etching
mems device
surface groove
oxide film
buried oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007331450A
Other languages
English (en)
Inventor
Takashi Okuto
崇史 奥戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Co Ltd filed Critical Panasonic Electric Works Co Ltd
Priority to JP2007331450A priority Critical patent/JP2009154215A/ja
Publication of JP2009154215A publication Critical patent/JP2009154215A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)
  • Dicing (AREA)

Abstract

【課題】SOIウェハから個々のMEMSデバイスに分離する際にMEMSデバイスの構造が破壊されるのを防止することが可能で且つ分離後のMEMSデバイスの落下を防止可能なMEMSデバイスの製造方法を提供する。
【解決手段】シリコン層10cにおいてSOIウェハ10のストリートに対応する領域に埋め込み酸化膜10bに達する深さの表面溝21をエッチングにより形成し、支持基板10aにおいて上記ストリートに対応する領域に埋め込み酸化膜10bに達する深さの裏面溝22をエッチングにより形成し、埋め込み酸化膜10bをエッチングガスによりエッチングすることで個々のMEMSデバイス1に分離する。裏面溝22は、各MEMSデバイス1それぞれに対応する各デバイス領域を各別に取り囲むように形成し、表面溝は、シリコン層10cにおいてデバイス領域から張り出す張出部17が設けられるように形成する。
【選択図】図1

Description

本発明は、MEMS(Micro Electro Mechanical Systems)デバイスの製造方法に関するものである。
従来から、SOI(Silicon On Insulator)ウェハを用いて製造されるデバイスとして、SOI−MOSFETやMEMSデバイス(例えば、加速度センサ、圧力センサ、ジャイロセンサ、マイクロホン、超音波センサ、マイクロバルブなど)などが知られている。
ここにおいて、ウェハから個々のMEMSデバイスに分離する分離工程においては、ブレードを用いてウェハを格子状に切断するダイシングを行うのが一般的である(例えば、特許文献1参照)。なお、このダイシングを行う際には、ウェハからシリコンの粉(切削屑)が発生するので、純水をかけながらウェハを切断している。
また、従来より、ウェハから個々のICデバイスに分離する分離工程において、ダイシング時の切削屑による残渣を少なくするために、ウェハをプール(切削水槽)に満たした水の中に浸した状態でダイシングを行う技術が提案されている(例えば、特許文献2参照)。
ところで、上記特許文献1に記載されたMEMSデバイスは、1枚のSOIウェハと2枚のガラスウェハとを接合してからダイシングを行っているが、1枚のSOIウェハのみを用いてMEMSデバイスを製造する場合、ダイシング時にSOIウェハにかける純水によりMEMSデバイスの構造が破壊されてしまうことがある。
これに対して、上記特許文献2に記載されたダイシングの技術をSOIウェハからMEMSデバイスを分離する分離工程に適用すれば、高速回転しているブレードによる衝撃や残渣を低減することが可能となるが、SOIウェハを水中に入れる時の水抵抗により機械的ストレスがかかり、また、水中においてもダイシング時の衝撃はゼロではなく、また、ダイシングテープ(粘着剤の付いたプラスチックフィルム)からMEMSデバイスを剥がす際にMEMSデバイスの構造が破壊されて収率や信頼性が低下してしまうことが考えられる。
また、ブレードを用いることなくSOIウェハからMEMSデバイスを分離するようにしたMEMSデバイスの製造方法として、SOIウェハのストリート(ダイシングレーン)を厚み方向の両面から埋め込み酸化膜に達する深さまでエッチングした後、露出した埋め込み酸化膜をエッチングガスによりエッチングすることによって個々のMEMSデバイスに分離することが提案されている(特許文献3,4参照)。
特開2000−243976号公報 特開平11−260765号公報 特開2003−298070号公報 特開2006−62002号公報
しかしながら、上記特許文献3,4に記載されたMEMSデバイスの製造方法では、ストリートの埋め込み酸化膜をエッチングガスによりエッチングした後に、SOIウェハをハンドリングすると、各MEMSデバイスがSOIウェハから落下してしまうので、ドライエッチング装置で埋め込み酸化膜をエッチングした後に、各MEMSデバイスおよびSOIウェハを個々にドライエッチング装置から取り出す必要があり、ドライエッチング装置のスループットが低下してしまい、製造コストの増加の原因となってしまう。ここで、上記特許文献4のように、露出した埋め込み酸化膜をエッチングガスによりエッチングする前にSOIウェハをダイシングテープを介して石英基板などに貼り付けてハンドリングすることも考えられるが、ドライエッチング装置のチャンバ内がダイシングテープから飛散する不純物により汚染されてしまうという問題や、各MEMSデバイスをダイシングテープから剥がす際にMEMSデバイスの構造が破壊されて収率が低下してしまうという問題がある。
本発明は上記事由に鑑みて為されたものであり、その目的は、SOIウェハから個々のMEMSデバイスに分離する際にMEMSデバイスの構造が破壊されるのを防止することが可能で且つ分離後のMEMSデバイスの落下を防止可能なMEMSデバイスの製造方法を提供することにある。
請求項1の発明は、シリコン基板からなる支持基板上の埋め込み酸化膜上にシリコン層を有するSOIウェハを用いてMEMSデバイスを製造するMEMSデバイスの製造方法であって、複数のMEMSデバイスを形成したSOIウェハから個々のMEMSデバイスに分離するにあたっては、シリコン層においてSOIウェハのストリートに対応する領域に埋め込み酸化膜に達する深さの表面溝をエッチングにより形成する表面溝形成工程および支持基板において前記ストリートに対応する領域に埋め込み酸化膜に達する深さの裏面溝をエッチングにより形成する裏面溝形成工程を行った後、前記ストリートに対応する領域の埋め込み酸化膜をエッチングガスによりエッチングして表面溝と裏面溝とを連通させることで個々のMEMSデバイスに分離するデバイス分離エッチング工程を行うようにし、裏面溝形成工程では、裏面溝として、各MEMSデバイスそれぞれに対応する矩形状の各デバイス領域を各別に取り囲む複数の矩形枠状の裏面溝を形成する一方で、表面溝形成工程では、シリコン層においてデバイス領域から張り出す張出部が設けられるように、表面溝の少なくとも一部が隣り合う裏面溝の間に位置するように表面溝を形成することを特徴とする。
この発明によれば、シリコン層においてSOIウェハのストリートに対応する領域に埋め込み酸化膜に達する深さの表面溝をエッチングにより形成する表面溝形成工程および支持基板において前記ストリートに対応する領域に埋め込み酸化膜に達する深さの裏面溝をエッチングにより形成する裏面溝形成工程を行った後、前記ストリートに対応する領域の埋め込み酸化膜をエッチングガスによりエッチングして表面溝と裏面溝とを連通させることで個々のMEMSデバイスに分離するデバイス分離エッチング工程を行うので、SOIウェハから個々のMEMSデバイスに分離するにあたって、ブレードによるダイシングを行う必要がないから、ブレードによる衝撃や純水の水圧によるMEMSデバイスの構造の破壊がなく、SOIウェハから個々のMEMSデバイスに分離する際にMEMSデバイスの構造が破壊されるのを防止することが可能になる。しかも、この発明によれば、裏面溝形成工程では、裏面溝として、各MEMSデバイスそれぞれに対応する矩形状の各デバイス領域を各別に取り囲む複数の矩形枠状の裏面溝を形成する一方で、表面溝形成工程では、シリコン層においてデバイス領域から張り出す張出部が設けられるように、表面溝の少なくとも一部が隣り合う裏面溝の間に位置するように表面溝を形成するので、デバイス分離エッチング工程の後でSOIウェハをハンドリングする際に、各MEMSデバイスの張出部がSOIウェハにおいて各MEMSデバイスが分離されて残った部位に引っ掛るので、各MEMSデバイスが落下するのを防止することができる。
請求項2の発明は、請求項1の発明において、前記表面溝形成工程においては、前記シリコン層において前記デバイス領域の対向する2辺から前記張出部が張り出すように前記表面溝を形成することを特徴とする。
この発明によれば、前記張出部を前記デバイス領域の4辺に設ける場合に比べて前記SOIウェハ1枚当たりの収量を多くすることが可能となり、低コスト化を図れる。
請求項3の発明は、請求項1の発明において、前記表面溝形成工程においては、前記シリコン層において前記デバイス領域の4隅から前記張出部が張り出すように前記表面溝を形成することを特徴とする。
この発明によれば、前記各MEMSデバイスが落下するのをより確実に防止することができる。
請求項4の発明は、請求項3の発明において、前記表面溝形成工程よりも前に、前記張出部に対応する領域にパッドを形成するパッド形成工程を備えることを特徴とする。
この発明によれば、前記デバイス領域をより有効に利用することが可能となる。
請求項5の発明は、請求項1ないし請求項4の発明において、前記MEMSデバイスが、フレーム部の内側に配置される重り部が四方へ延長された4つの撓み部を介してフレーム部に揺動自在に支持され互いに直交する3方向それぞれの加速度を検出可能な3軸加速度センサであり、前記シリコン層においてフレーム部および各撓み部および重り部に対応する部分が残るように前記埋め込み酸化膜をエッチングストッパ層として前記シリコン層を表面側から前記埋め込み酸化膜に達する深さまでエッチングする表面側パターニング工程と、表面側パターニング工程の後で前記支持基板においてフレーム部および重り部に対応する部分が残るように前記埋め込み酸化膜をエッチングストッパ層として前記支持基板を裏面側から前記埋め込み酸化膜に達する深さまでエッチングする裏面側パターニング工程と、裏面側パターニング工程の後で前記埋め込み酸化膜の不要部分を犠牲層としてエッチングガスによりエッチングする犠牲層エッチング工程とを備え、前記表面溝形成工程を前記表面側パターニング工程と同時に行い、前記裏面溝形成工程を前記裏面側パターニング工程と同時に行い、前記デバイス分離工程を犠牲層エッチング工程と同時に行うことを特徴とする。
この発明によれば、工程数を削減でき、製造期間の短縮および低コスト化を図れる。
請求項1の発明では、SOIウェハから個々のMEMSデバイスに分離する際にMEMSデバイスの構造が破壊されるのを防止することが可能になるとともに、分離後のMEMSデバイスの落下を防止することが可能になるという効果がある。
(実施形態1)
本実施形態ではMEMSデバイスの製造方法として図2に示す加速度センサからなるMEMSデバイス1の製造方法を図1に基づいて説明するが、まず、MEMSデバイス1の構造について説明する。
MEMSデバイス1は、枠状(本実施形態では、矩形枠状)のフレーム部11を備え、フレーム部11の内側に配置される重り部12が一表面側(図2(b)における上面側)において可撓性を有する4つの短冊状の撓み部13を介してフレーム部11に揺動自在に支持されている。言い換えれば、MEMSデバイス1は、枠状のフレーム部11の内側に配置される重り部12が重り部12から四方へ延長された4つの撓み部13を介してフレーム部11に揺動自在に支持されている。ここにおいて、MEMSデバイス1は、シリコン基板からなる支持基板10a上の埋め込み酸化膜(シリコン酸化膜)10b上にn形のシリコン層(活性層)10cを有するSOIウェハ10を加工することにより形成してあり、フレーム部11は、SOIウェハ10の支持基板10a、埋め込み酸化膜10b、シリコン層10cそれぞれを利用して形成してある。これに対して、撓み部13は、SOIウェハ10(図1参照)におけるシリコン層10cを利用して形成してあり、フレーム部11よりも薄肉となっている。
重り部12は、上述の4つの撓み部13を介してフレーム部11に支持された直方体状のコア部12aと、MEMSデバイス1の上記一表面側から見てコア部12aの四隅それぞれに連続一体に連結された直方体状の4つの付随部12bとを有している。言い換えれば、重り部12は、フレーム部11の内側面に一端部が連結された各撓み部13の他端部が外側面に連結されたコア部12aと、コア部12aと一体に形成されコア部12aとフレーム部11との間の空間に配置される4つの付随部12bとを有している。つまり、各付随部12bは、MEMSデバイス1の上記一表面側から見た平面視において、フレーム部11とコア部12aと互いに直交する方向に延長された2つの撓み部13,13とで囲まれる空間に配置されており、各付随部12bそれぞれとフレーム部11との間にはスリット14が形成され、撓み部13を挟んで隣り合う付随部12b間の間隔が撓み部13の幅寸法よりも長くなっている。ここにおいて、コア部12aは、上述のSOIウェハ10の支持基板10a、埋め込み酸化膜10b、シリコン層10cそれぞれを利用して形成し、各付随部12bは、SOIウェハ10の支持基板10aを利用して形成してある。しかして、MEMSデバイス1の上記一表面側において各付随部12bの表面は、コア部12aの表面を含む平面からMEMSデバイス1の上記他表面側(図2(b)における下面側)へ離間して位置している。
ところで、図2(a),(b)それぞれの右下に示したように、MEMSデバイス1の上記一表面に平行な面内でフレーム部11の一辺に沿った一方向をx軸の正方向、この一辺に直交する辺に沿った一方向をy軸の正方向、MEMSデバイス1の厚み方向の一方向をz軸の正方向と規定すれば、重り部12は、x軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13と、y軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13とを介してフレーム部11に支持されていることになる。なお、上述のx軸、y軸、z軸の3軸により規定した直交座標では、MEMSデバイス1において上述のシリコン層10cにより形成された部分の表面における重り部12の中心位置を原点としている。
重り部12のコア部12aからx軸の正方向に延長された撓み部13(図2(a)の右側の撓み部13)は、コア部12a近傍に2つ1組のゲージ抵抗Rx2,Rx4が形成されるとともに、フレーム部11近傍に1つのゲージ抵抗Rz2が形成されている。一方、重り部12のコア部12aからx軸の負方向に延長された撓み部13(図2(a)の左側の撓み部13)は、コア部12a近傍に2つ1組のゲージ抵抗Rx1,Rx3が形成されるとともに、フレーム部11近傍に1つのゲージ抵抗Rz3が形成されている。ここに、コア部12a近傍に形成された4つのゲージ抵抗Rx1,Rx2,Rx3,Rx4は、x軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図3における左側のブリッジ回路Bxを構成するように図示しない配線(MEMSデバイス1に形成されている拡散層配線、金属配線など)によって接続されている。なお、ゲージ抵抗Rx1〜Rx4は、x軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。
また、重り部12のコア部12aからy軸の正方向に延長された撓み部13(図2(a)の上側の撓み部13)はコア部12a近傍に2つ1組のゲージ抵抗Ry1,Ry3が形成されるとともに、フレーム部11近傍に1つのゲージ抵抗Rz1が形成されている。一方、重り部12のコア部12aからy軸の負方向に延長された撓み部13(図2(a)の下側の撓み部13)はコア部12a近傍に2つ1組のゲージ抵抗Ry2,Ry4が形成されるとともに、フレーム部11側の端部に1つのゲージ抵抗Rz4が形成されている。ここに、コア部12a近傍に形成された4つのゲージ抵抗Ry1,Ry2,Ry3,Ry4は、y軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図3における中央のブリッジ回路Byを構成するように図示しない配線(MEMSデバイス1に形成されている拡散層配線、金属配線など)によって接続されている。なお、ゲージ抵抗Ry1〜Ry4は、y軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。
また、フレーム部11近傍に形成された4つのゲージ抵抗Rz1,Rz2,Rz3,Rz4は、z軸方向の加速度を検出するために形成されたものであり、図3における右側のブリッジ回路Bzを構成するように図示しない配線(MEMSデバイス1に形成されている拡散層配線、金属配線など)によって接続されている。ただし、2つ1組となる撓み部13,13のうち一方の組の撓み部13,13に形成したゲージ抵抗Rz1,Rz4は長手方向が撓み部13,13の長手方向と一致するように形成されているのに対して、他方の組の撓み部13,13に形成したゲージ抵抗Rz2,Rz3は長手方向が撓み部13,13の幅方向(短手方向)と一致するように形成されている。
したがって、上述のMEMSデバイス1では、図3に示した一対の入力端子VDD,GND間に外部電源から一定の直流電圧を印加しておけば、各ブリッジ回路Bx〜Bzそれぞれの出力電圧の変化を検出することにより、当該MEMSデバイス1に作用したx軸方向、y軸方向、z軸方向それぞれの加速度を検出することができる。
ここにおいて、MEMSデバイス1は、上述の3つのブリッジ回路Bx,By,Bzに共通の2つの入力端子VDD,GNDと、ブリッジ回路Bxの2つの出力端子X1,X2と、ブリッジ回路Byの2つの出力端子Y1,Y2と、ブリッジ回路Bzの2つの出力端子Z1,Z2とを備えており、これらの各入力端子VDD,GNDおよび各出力端子X1,X2,Y1,Y2,Z1,Z2が、上記一表面側にパッド(外部接続用電極)19として設けられている。ここにおいて、8つのパッド19は、MEMSデバイス1の1辺に沿って配置されているが、複数の辺に沿って配置してもよい。なお、MEMSデバイス1は、上記一表面側において上記シリコン層10c上にシリコン酸化膜とシリコン窒化膜との積層膜からなる絶縁膜16が形成されており、パッド19および上記金属配線は絶縁膜16上に形成されている。
上述の各ゲージ抵抗(ピエゾ抵抗)Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4および上記各拡散層配線は、上記シリコン層10cにおけるそれぞれの形成部位に適宜濃度のp形不純物をドーピングすることにより形成され、上記金属配線は、絶縁膜16上にスパッタ法や蒸着法などにより成膜した金属膜(例えば、Al膜、Al合金膜など)をリソグラフィ技術およびエッチング技術を利用してパターニングすることにより形成されている。なお、上記金属配線は絶縁膜16に設けたコンタクトホールを通して拡散層配線と電気的に接続されている。
ところで、上述のMEMSデバイス1は、平面視において支持基板10aの外周線により囲まれた領域が矩形状のデバイス領域1aを構成しており、上記シリコン層10cにおいて矩形状のデバイス領域1aから張り出す張出部17が全周に亘って設けられている。なお、張出部17の機能については後述する。
以下、本実施形態のMEMSデバイス1の製造方法について図1を参照しながら説明するが、図1は右側に概略平面図、左側に概略断面図を示してある。
まず、SOIウェハ10の表面側(シリコン層10cの表面側)に各ゲージ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4(図2参照)、ブリッジ回路Bx,By,Bz(図3参照)形成用の拡散層配線をフォトリソグラフィ技術、イオン注入技術、不純物拡散技術などを利用して形成し、その後、SOIウェハ10の表面および裏面それぞれの全面にシリコン酸化膜とシリコン窒化膜との積層膜からなる絶縁膜(SOIウェハ10の表面側の絶縁膜が図2における絶縁膜16を構成している)を形成する絶縁膜形成工程を行い、その後、薄膜形成技術、フォトリソグラフィ技術およびエッチング技術などを利用してSOIウェハ10の表面側に上記金属配線を形成する金属配線形成工程とパッド19(図2(a)参照)を形成するパッド形成工程とを同時に行い、次に、SOIウェハ10のシリコン層10cにおいてフレーム部11および各撓み部13および重り部12のコア部12aに対応する部分を残すためにSOIウェハ10の表面側の絶縁膜である表面絶縁膜(図示せず)をパターニングし、パターニングされた表面絶縁膜をマスクとし、シリコン層10cにおいてフレーム部11および各撓み部13および重り部12のコア部12aに対応する部分が残るように埋め込み酸化膜10bをエッチングストッパ層としてシリコン層10cを表面側から埋め込み酸化膜10bに達する深さまでエッチングする表面側パターニング工程を行うことでスリット14に対応する部位に表面側スリット形成用溝14cを形成することによって、図1(a)に示す構造を得る。ここで、本実施形態では、シリコン層10cにおいてSOIウェハ10のストリート(ダイシングに必要なエリアであり、スクライブレーンとも言う)に対応する領域に埋め込み酸化膜10bに達する深さの表面溝21をエッチングにより形成する表面溝形成工程を、表面側パターニング工程と同時に行っており、シリコン層10cにおいて上述の張出部17に対応する部分も残るようにエッチングを行っている。なお、この表面側パターニング工程におけるエッチングに際しては、例えば、誘導結合プラズマ(ICP)型のドライエッチング装置を用いてドライエッチングを行えばよく、エッチング条件としては、埋め込み酸化膜10bがエッチングストッパ層として機能するような条件を設定する。また、本実施形態では、表面溝21を上記ストリートの幅方向の中央に5μmの開口幅で形成しているが、上記ストリートの幅よりも狭ければよく、開口幅は特に限定するものではない。
上述の表面側パターニング工程の後、SOIウェハ10の裏面側で支持基板10aにおいてフレーム部11に対応する部分および重り部12に対応する部分を残すためにSOIウェハ10の裏面側の絶縁膜である裏面絶縁膜(図示せず)をパターニングし、パターニングされた裏面絶縁膜をマスクとし、支持基板10aにおいてフレーム部11に対応する部分および重り部12に対応する部分が残るように埋め込み酸化膜10bをエッチングストッパ層として支持基板10aを裏面側から埋め込み酸化膜10bに達する深さまでエッチングする裏面側パターニング工程を行うことでスリット14に対応する部位に裏面側スリット形成用溝14aを形成することによって、図1(b)に示す構造を得る。ここで、本実施形態では、支持基板10aにおいてSOIウェハ10の上記ストリートに対応する領域に埋め込み酸化膜10bに達する深さの複数の矩形枠状の裏面溝22をエッチングにより形成する裏面溝形成工程を、裏面側パターニング工程と同時に行っている。なお、この裏面側パターニング工程におけるエッチングに際しては、例えば、ICP型のドライエッチング装置を用いればよく、エッチング条件としては、埋め込み酸化膜10bがエッチングストッパ層として機能するような条件を設定する。また、本実施形態では、裏面溝22を上記ストリートの幅方向の中央から所定距離(例えば、15μm)だけ離間して5μmの開口幅で形成しているが、この値は特に限定するものではない。ここで、表面溝21の形状と裏面溝22の形状とで上述の張出部17の形状および寸法が決まる。
裏面側パターニング工程の後、埋め込み酸化膜10bのうちフレーム部11に対応する部分およびコア部12aに対応する部分を残して不要部分をエッチングガス(例えば、HFガス)によりエッチング除去することで表面側スリット形成用溝14cと裏面側スリット形成用溝14aとを連通させてスリット14を形成するとともに、フレーム部11、各撓み部13、重り部12を形成する犠牲層エッチング工程を行うことによって、図1(c)に示す構造を得る。ここで、本実施形態では、上記ストリートに対応する領域の埋め込み酸化膜10bをエッチングガスによりエッチングして表面溝21と裏面溝22とを連通させることで個々のMEMSデバイス1に分離するデバイス分離エッチング工程を、犠牲層エッチング工程と同時に行っている。なお、犠牲層エッチング工程におけるエッチングに際してはHFガスなどのエッチングガスを使用可能な適宜のドライエッチング装置を用いればよい。
上述の犠牲層エッチング工程およびデバイス分離エッチング工程の後は、SOIウェハ10をドライエッチング装置から取り出し、その後、図1(d)に示すように個々のMEMSデバイス1をSOIウェハ10から取り出せばよい。
以上説明したMEMSデバイスの製造方法によれば、シリコン層10cにおいてSOIウェハ10の上記ストリートに対応する領域に埋め込み酸化膜10bに達する深さの表面溝21をエッチングにより形成する表面溝形成工程および支持基板10aにおいて上記ストリートに対応する領域に埋め込み酸化膜10bに達する深さの裏面溝22をエッチングにより形成する裏面溝形成工程を行った後、上記ストリートに対応する領域の埋め込み酸化膜10bをエッチングガスによりエッチングして表面溝21と裏面溝22とを連通させることで個々のMEMSデバイス1に分離するデバイス分離エッチング工程を行うので、SOIウェハ10から個々のMEMSデバイス1に分離するにあたって、ダイシングテープおよびブレードを利用したダイシングを行う必要がないから、ブレードによる衝撃や純水の水圧、ダイシングテープから剥がす際の引張力によるMEMSデバイス1の構造の破壊がなく、SOIウェハ10から個々のMEMSデバイス1に分離する際にMEMSデバイス1の構造が破壊されるのを防止することが可能になる。
また、上述のMEMSデバイス1の製造方法によれば、裏面溝形成工程では、裏面溝22として、各MEMSデバイス1それぞれに対応する矩形状の各デバイス領域1aを各別に取り囲む複数の矩形枠状の裏面溝22を形成する一方で、表面溝形成工程では、シリコン層10cにおいてデバイス領域1aから張り出す張出部17が設けられるように、表面溝21の少なくとも一部が隣り合う裏面溝22の間に位置するように表面溝21を形成するので、デバイス分離エッチング工程の後でSOIウェハ10をハンドリングする際に、各MEMSデバイス1の張出部17がSOIウェハ10において各MEMSデバイス1が分離されて残った部位に引っ掛るので、分離された各MEMSデバイス1がばらばらになって各MEMSデバイス1が落下するのを防止することができる。
また、本実施形態のMEMSデバイス1の製造方法によれば、表面溝形成工程を表面側パターニング工程と同時に行い、裏面溝形成工程を裏面側パターニング工程と同時に行い、デバイス分離工程を犠牲層エッチング工程と同時に行うので、工程数を削減でき、製造期間の短縮および低コスト化を図れる。なお、表面側パターニング工程と裏面側パターニング工程との順序は逆でもよく、表面溝形成工程と裏面溝形成工程との順序も逆でもよい。
(実施形態2)
本実施形態のMEMSデバイスの製造方法は実施形態1と略同じであり、表面溝形成工程で、シリコン層10c(図2(b)参照)においてデバイス領域1a(図2(a)参照)の対向する2辺の全長に亘って張出部17が張り出すように表面溝21を形成している点が相違し、犠牲層エッチング工程およびデバイス分離エッチング工程を終えることにより、図4に示すようにSOIウェハ10から複数のMEMSデバイス1が分離された構造を得ることができる。
しかして、本実施形態のMEMSデバイス1の製造方法によれば、実施形態1のように張出部17をデバイス領域1aの4辺に設ける場合に比べて1枚のSOIウェハ10当たりの収量を多くすることが可能となって低コスト化を図れ、しかも、MEMSデバイス1の取り扱いが容易になる。
(実施形態3)
本実施形態のMEMSデバイス1の製造方法は実施形態2と略同じであり、表面溝形成工程で、シリコン層10c(図2(b)参照)においてデバイス領域1a(図2(a)参照)の対向する2辺それぞれから複数(図示例では、3つ)の張出部17が張り出すように表面溝21を形成している点が相違し、犠牲層エッチング工程およびデバイス分離エッチング工程を終えることにより、図5に示すようにSOIウェハ10から複数のMEMSデバイス1が分離された構造を得ることができる。
しかして、本実施形態のMEMSデバイス1の製造方法によれば、デバイス分離エッチング工程においてエッチングガスが張出部17の裏側に入りやすくなり、エッチングの抜け不良の発生を防止して各MEMSデバイス1をより確実にSOIウェハ10から分離することが可能となる。
(実施形態4)
本実施形態のMEMSデバイスの製造方法は実施形態1と略同じであり、表面溝形成工程で、シリコン層10c(図2(b)参照)においてデバイス領域1a(図2(a)参照)の4隅から張出部17が張り出すように表面溝21を形成するようにしている点、表面溝形成工程よりも前のパッド形成工程において、張出部17に対応する領域にパッド19(図2(a)参照)を形成する点が相違し、犠牲層エッチング工程およびデバイス分離エッチング工程を終えることにより、図6に示すようにSOIウェハ10から複数のMEMSデバイス1が分離された構造を得ることができる。
しかして、本実施形態のMEMSデバイスの製造方法によれば、実施形態3に比べて、各MEMSデバイス1が落下するのをより確実に防止することができ、しかも、上記配線や各撓み部13および重り部12の設計自由度が高くなり、上記デバイス領域1aをより有効に利用することが可能となる。
ところで、上述の各実施形態1〜4では、MEMSデバイス1として、3軸加速度センサを例示したが、上述の各ブリッジ回路Bx,By,Bz(図3参照)と協働する集積回路(例えば、CMOS IC)を設けてもよく、この場合の集積回路としては、例えば、ブリッジ回路Bx,By,Bzの出力信号に対して、増幅、オフセット調整、温度補償などの信号処理を行って出力する信号処理回路や、信号処理回路において用いるデータを格納したEEPROMなどを集積化したものが考えられる。
上述の各実施形態1〜4では、MEMSデバイス1として、3軸加速度センサを例示したが、MEMSデバイス1は、3軸加速度センサに限らず、例えば、1軸加速度センサ、2軸加速度センサ、ジャイロセンサ、圧力センサ、マイクロアクチュエータ、マイクロホン、超音波センサなどでもよい。
実施形態1のMEMSデバイスの製造方法の説明図である。 同上におけるMEMSデバイスを示し、(a)は概略平面図、(b)は概略断面図である。 同上におけるMEMSデバイスの回路図である。 実施形態2のMEMSデバイスの製造方法の説明図である。 実施形態3のMEMSデバイスの製造方法の説明図である。 実施形態4のMEMSデバイスの製造方法の説明図である。
符号の説明
1 MEMSデバイス(3軸加速度センサ)
1a デバイス領域1a
10 SOIウェハ
10a 支持基板
10b 埋め込み酸化膜
10c シリコン層
11 フレーム部
12 重り部
13 撓み部
17 張出部
19 パッド
21 表面溝
22 裏面溝

Claims (5)

  1. シリコン基板からなる支持基板上の埋め込み酸化膜上にシリコン層を有するSOIウェハを用いてMEMSデバイスを製造するMEMSデバイスの製造方法であって、複数のMEMSデバイスを形成したSOIウェハから個々のMEMSデバイスに分離するにあたっては、シリコン層においてSOIウェハのストリートに対応する領域に埋め込み酸化膜に達する深さの表面溝をエッチングにより形成する表面溝形成工程および支持基板において前記ストリートに対応する領域に埋め込み酸化膜に達する深さの裏面溝をエッチングにより形成する裏面溝形成工程を行った後、前記ストリートに対応する領域の埋め込み酸化膜をエッチングガスによりエッチングして表面溝と裏面溝とを連通させることで個々のMEMSデバイスに分離するデバイス分離エッチング工程を行うようにし、裏面溝形成工程では、裏面溝として、各MEMSデバイスそれぞれに対応する矩形状の各デバイス領域を各別に取り囲む複数の矩形枠状の裏面溝を形成する一方で、表面溝形成工程では、シリコン層においてデバイス領域から張り出す張出部が設けられるように、表面溝の少なくとも一部が隣り合う裏面溝の間に位置するように表面溝を形成することを特徴とするMEMSデバイスの製造方法。
  2. 前記表面溝形成工程においては、前記シリコン層において前記デバイス領域の対向する2辺から前記張出部が張り出すように前記表面溝を形成することを特徴とする請求項1記載のMEMSデバイスの製造方法。
  3. 前記表面溝形成工程においては、前記シリコン層において前記デバイス領域の4隅から前記張出部が張り出すように前記表面溝を形成することを特徴とする請求項1記載のMEMSデバイスの製造方法。
  4. 前記表面溝形成工程よりも前に、前記張出部に対応する領域にパッドを形成するパッド形成工程を備えることを特徴とする請求項3記載のMEMSデバイスの製造方法。
  5. 前記MEMSデバイスが、フレーム部の内側に配置される重り部が四方へ延長された4つの撓み部を介してフレーム部に揺動自在に支持され互いに直交する3方向それぞれの加速度を検出可能な3軸加速度センサであり、前記シリコン層においてフレーム部および各撓み部および重り部に対応する部分が残るように前記埋め込み酸化膜をエッチングストッパ層として前記シリコン層を表面側から前記埋め込み酸化膜に達する深さまでエッチングする表面側パターニング工程と、表面側パターニング工程の後で前記支持基板においてフレーム部および重り部に対応する部分が残るように前記埋め込み酸化膜をエッチングストッパ層として前記支持基板を裏面側から前記埋め込み酸化膜に達する深さまでエッチングする裏面側パターニング工程と、裏面側パターニング工程の後で前記埋め込み酸化膜の不要部分を犠牲層としてエッチングガスによりエッチングする犠牲層エッチング工程とを備え、前記表面溝形成工程を前記表面側パターニング工程と同時に行い、前記裏面溝形成工程を前記裏面側パターニング工程と同時に行い、前記デバイス分離工程を犠牲層エッチング工程と同時に行うことを特徴とする請求項1ないし請求項4のいずれか1項に記載のMEMSデバイスの製造方法。
JP2007331450A 2007-12-25 2007-12-25 Memsデバイスの製造方法 Withdrawn JP2009154215A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007331450A JP2009154215A (ja) 2007-12-25 2007-12-25 Memsデバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007331450A JP2009154215A (ja) 2007-12-25 2007-12-25 Memsデバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2009154215A true JP2009154215A (ja) 2009-07-16

Family

ID=40958791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007331450A Withdrawn JP2009154215A (ja) 2007-12-25 2007-12-25 Memsデバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2009154215A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103086316A (zh) * 2011-10-28 2013-05-08 中国科学院上海微系统与信息技术研究所 Mems垂直梳齿微镜面驱动器的制作方法
CN111053535A (zh) * 2019-12-18 2020-04-24 上海交通大学 用于生物植入的柔性可拉伸神经探针以及其制备方法
CN117976636A (zh) * 2024-03-29 2024-05-03 芯联越州集成电路制造(绍兴)有限公司 键合结构、晶圆的键合方法及晶圆堆叠结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103086316A (zh) * 2011-10-28 2013-05-08 中国科学院上海微系统与信息技术研究所 Mems垂直梳齿微镜面驱动器的制作方法
CN111053535A (zh) * 2019-12-18 2020-04-24 上海交通大学 用于生物植入的柔性可拉伸神经探针以及其制备方法
CN117976636A (zh) * 2024-03-29 2024-05-03 芯联越州集成电路制造(绍兴)有限公司 键合结构、晶圆的键合方法及晶圆堆叠结构

Similar Documents

Publication Publication Date Title
JP2003232803A (ja) 半導体型加速度センサ
US11161734B2 (en) MEMS assembly and manufacturing method thereof
JP2007309654A (ja) 加速度センサおよびその製造方法
JP2009154215A (ja) Memsデバイスの製造方法
JP3938198B1 (ja) ウェハレベルパッケージ構造体およびセンサエレメント
JP3938204B1 (ja) ウェハレベルパッケージ構造体およびセンサエレメント
JP4081496B2 (ja) ウェハレベルパッケージ構造体、加速度センサ
JP3938199B1 (ja) ウェハレベルパッケージ構造体およびセンサ装置
JP3938205B1 (ja) センサエレメント
JP2006098323A (ja) 半導体型3軸加速度センサ
JP2010032389A (ja) 物理量センサ及びその製造方法
JP4665733B2 (ja) センサエレメント
JP2004069405A (ja) 抵抗素子を用いた力センサおよび加速度センサならびにその製造方法
JP2006064532A (ja) 半導体加速度センサ
JP2006300904A (ja) 物理量センサ
JP4000169B2 (ja) チップサイズパッケージ
JP2007266320A (ja) センサモジュール
JP2007171057A (ja) 加速度センサ
JP2004028912A (ja) 静電容量型加速度センサおよびその製造方法
JP2007171153A (ja) センサエレメント
JP2010177280A (ja) 半導体センサの製造方法、及び半導体センサ
JP2008244174A (ja) センサ素子の製造方法
JP3938203B1 (ja) センサエレメントおよびウェハレベルパッケージ構造体
JP5069410B2 (ja) センサエレメント
JP5401820B2 (ja) センサ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100812

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110301