JP2004179630A - 異物種を含有するドナーウエハを転写することによる基板の製造方法および関連するドナーウエハ - Google Patents

異物種を含有するドナーウエハを転写することによる基板の製造方法および関連するドナーウエハ Download PDF

Info

Publication number
JP2004179630A
JP2004179630A JP2003348741A JP2003348741A JP2004179630A JP 2004179630 A JP2004179630 A JP 2004179630A JP 2003348741 A JP2003348741 A JP 2003348741A JP 2003348741 A JP2003348741 A JP 2003348741A JP 2004179630 A JP2004179630 A JP 2004179630A
Authority
JP
Japan
Prior art keywords
wafer
layer
species
donor wafer
thin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003348741A
Other languages
English (en)
Other versions
JP2004179630A5 (ja
JP4854921B2 (ja
Inventor
Fabrice Letertre
ファブリス、ルテルトル
Yves Mathieu Levaillant
イブ、マティウ、ルベラン
Eric Jalaguier
エリック、ジャラグイエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Soitec SA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2004179630A publication Critical patent/JP2004179630A/ja
Publication of JP2004179630A5 publication Critical patent/JP2004179630A5/ja
Application granted granted Critical
Publication of JP4854921B2 publication Critical patent/JP4854921B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258Diffusion into or out of AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】スマートカット技術を用いて、Feで補償された半絶縁性InP層を作製する。
【解決手段】InPからなるドナーウェハ20の表面にプラズマ蒸着を行って酸化物などからなる結合層21を形成した後、原子種注入を行って脆化ゾーン22を形成し、表面に熱酸化結合層11を備えたシリコン支持体10と、結合層21,11を介して結合し、次いで、アニール処理を施して脆化面に沿ってInP膜を破断させて除去し、残存した脆化層22をエッチングまたは研磨で薄層化し、最後に、FeおよびPからなる混合ガス中、900℃で熱処理してFeを拡散させて、半絶縁性InP薄膜を形成する。
【選択図】図1A

Description

発明の分野
本発明は、一般的に、半導体物質の薄層を積み重ねることにより基板を組み立てる方法に関するものであり、好ましくは単結晶薄層へ適用しうるものである。
注入水素および/または他の希ガスおよび分子結合をベースにした、“Smart-Cut”として知られている方法では、薄膜を薄くして、支持体上に組み合わせている。更に詳しくは、注入原子種は、ドナーウエハから切り離すことになる深さのところで、層に脆化を生じさせる。次いで、それは分子結合により支持体またはスティフナー(stiffener)と組み合わせられる。次いで、注入層は、処理、特に熱または機械的処理を行って、脆化ゾーンで開裂を生じさせることにより、転写される。薄膜の厚さは用途に依存するが、それは一般的には数百または数十ナノメーター程度である。次いで、得られた表面は化学的または機械化学的方法を用いて磨ける。
このような方法により、エピタキシーにより得ることが不可能なヘテロ構造を作製することができる。結合界面を破断および/または強化するために行われる熱処理がエピタキシー時よりも低い温度で行われるとき、それは相互拡散現象を減らせる利点も有している。経済的観点から、上記の方法では、マイナス面として知られる破断後に残存する層をリサイクルすることも可能である。
上記方法の1つの工業的用途として、バルク基板から電気的に絶縁された単結晶シリコンの薄膜から構成される、絶縁体(SOI)基板上のシリコンが挙げられる。一般的に、バルク基板はシリコンであり、絶縁シリコン層は非晶質シリカである。
上記方法は、注入層(SiC、GaAs、InP、LiNbOなど)、支持体またはスティフナー(単結晶または多結晶シリコン、砒化ガリウム、多結晶燐化インジウム、石英など)または結合層(SiO、Si、Pdなど)のいずれを形成するとしても、広範囲の物質に適用できる。
転写された薄層上でエピタキシャル成長により追加層を形成させるべき“偽基板”を作製するためにも、上記方法を用いることが可能である。
それによりいくつかの利点を得られる:
・サイズ:一部の基板は標準工業サイズで入手しえないため、より大きな直径の支持体またはスティフナー上へ薄層を転写する方法を行うことが可能である。特に、4インチ径InP膜は、6インチ標準マイクロエレクトロニクス組立て設備と適合するように、6インチ径支持体上へ転写することができる;
・脆性:あるバルク基板(例えばInP)の脆性のために、組立ておよび取扱い中に基板および部材を壊し、そのため生産コストをかなり増すことがある。スティフナーが構造体(例えば、SiまたはGaAs支持体上の薄InP層)へ強度を付与しうるならば、層転写法は有利に用いることができる;
・コスト:層転写法を用いて、非常に薄い層(数十ナノメーター厚)を安価な強化基板上へ転写することができれば、ある基板の高コストも正当化されるであろう;ドナーウエハをリサイクルした後で、その操作が繰り返される(否定的);
・コンプライアント効果:この用語は、特に寸法に関して、薄層のある適合性を表わしている。この点において、エピタキシャル成長には、基板アセンブリーおよびエピタキシャル層の格子パラメーターと熱膨張率とで良い調和を要することが知られている。例えば、バルクGaAs基板では、最大格子不調和率が約1%を超えてはならず、そうでなければ積重ね欠陥がエピタキシャル層で生じてしまう。もちろん、格子パラメーター間で高い不調和を許容しながら、変形によりエピタキシャル成長物質の特徴と自ら調和しうるほど十分に薄いエピタキシャルシード層を有する多層構造をもたらす技術が、最近開発されている。
InPがマイクロエレクトロニクス工業用基板として急速に人気を得ているようにも見受けられる。その固有の性質のおかげで、格子マッチとエピタキシャル成長しうるInPおよびその合金(InGaAs、AlInAs、InGaP、InGaAsP、InGaAsNなど)は、優れたカットオフおよび遷移周波数を有するトランジスタを特に生産しうる。そのため、InP技術は非常に高速の光伝達ネットワークを構築する上で最も好ましい。
オプトエレクトロニクスにおいて、InP技術を用いて生産されたエミッターおよびレシーバーは、光通信に用いられる波長範囲内で機能しうる。
諸特性のその組合せは、このグループの物質が、オプトエレクトロニクス分野で制御と増幅との関連フォトン機能および電気的機能を現在全体的に統合しうる、唯一のグループであることを意味している。
最後に、マイクロ波増幅の分野において、InP技術を用いて生産された高エネルギー移動度(HEMT)電界効果型トランジスタにより得られるハイパワーまたは低ノイズレベルも、InP技術の大きな成功に寄与している。
InP基板などから形成されている現在の市販基板は、インゴット製造技術により得られるバルク基板である。引上げ法による成長には2つの主な技術、液体封入Czochralski法LEC、および垂直勾配凍結法VGFがあり、様々なバリエーションおよび改良法もある。
しかしながら、大きな高品質InP結晶の製造には、物質の結晶性に関連した困難性を伴う。低い双晶形成エネルギーおよび低い積重ね欠陥エネルギーは、生じる結晶構造で欠陥の出現を促し、その欠陥の密度はインゴットサイズに従い増加する。
ある不純物を溶融混合物中へ配合することも、NまたはPタイプドーピングを行うか、または物質を半絶縁性にする上で知られており、これは好ましくは鉄による補償により行われている。
基板は、望ましい結晶方向に沿い、通常(100)または(111)で、上記のインゴットからスライスされる。次の機械化学的研磨で最終基板を得て、そこでそれ自体公知のエピタキシャル成長が行われる。
しかしながら、引上げ法により鉄補償InPを成長させると、物理的性質、即ちInPで鉄の極めて低い偏析係数〔K(Fe)=10−3〕に対して影響をおよぼす。それは、成長が始まるとシードの近くで過剰な鉄の取込み、次いで溶融物中で鉄の不足を招く。インゴットの前部から後部までにおよぶ鉄の濃度勾配は鉄濃度の偏りを招き、例えばインゴット軸の一端で1016cm−3から他端の1017cmまで、それは1桁の大きさほどもある。基板の補償、ひいてはその抵抗率は、インゴットでその原位置に実質的に応じて変わる。
その問題を克服するために、もちろん、後でバルク基板補償を行うことも可能である。イオン注入より鉄を配合する技術がこの点で挙げられるが、それはInP物質に不可逆的なダメージを与えることがある。
InPは拡散技術を用いて補償されることが知られている。通常、密封石英管拡散が、数気圧の蒸気圧をもたらす、鉄およびリンに富む化合物と共に、高温(約900℃)で用いられる。リンの存在は、基板表面からのInPのリン成分の脱着を防ぐ。
しかしながら、バルク基板の厚みは非常に長い拡散時間(典型的には、600マイクロメーター(μm)基板で少くとも80時間(h))を課し、このためこの技術はバルク基板を用いた大量生産と容易には適合しない。
前記のサイズ、脆性またはコストを考慮して、またはエピタキシーとのコンプライアント性を基板にもたらすために、当業者であれば、Smart-Cutタイプ技術を用いて、InPの薄層を支持体上に転写したいと思うであろう。その技術は、意図せずにドープされたInP層、あるいは通常のドーパント(S、SnおよびZn)でドープされた、または鉄の存在により補償されたもので行われてきた(E.Jalaguier et al.,Proc.11th Int.Conf.InP and Related Materials,pp26-7(1999)参照)。
しかしながら、鉄または他の補償物質で補償された半絶縁InPの場合には、望ましくない相互作用が、注入種(典型的には水素)とその物質に存在して鉄原子を伴う錯体との間で観察される。
更に詳しくは、開裂前の注入種の融合動態に関して物質中におけるドーパントまたは不純物の存在により果たされる好ましい役割を研究で証明したにもかかわらず、本出願人は、注入、次いでアニーリングに際して、おそらく水素の移動動態を変えることにより、鉄が異なって作用することを発見した。これは、第一に、注入条件(用量、エネルギー、温度)およびアニーリング条件(期間、温度)の選択がかなり難しくなることを意味する。更に、転写された薄層の自由面の粗さが破断後に増し、そのため研磨作業を増やし、物質の損失を生じて、その方法の工業的効率および経済性を損なう。
本発明はこの欠点を克服することを目的とする。
発明の概要
この目的のために、第一の態様において、本発明は、ドナーウエハから転写された薄結晶層を支持体上に含んでなり、該薄層がその性質を変えるための1以上の異物種を含有している、基板の生産方法を提供し、その方法は
・異物種を実質的に含まないドナーウエハのゾーン中へ原子種を注入して、結合面の下に脆化ゾーンを形成させ、ここで、脆化ゾーンおよび結合面が、転写される薄層の境界を定めており、
・ドナーウエハをその結合面のレベルで支持体へ結合させ、
・脆化ゾーンの領域で開裂を生じさせて、支持体および薄層を含んでなる基板を得るために、応力を加える
ステップを順次行なうことからなり、注入前または破断後における、薄層の厚さ中へ、薄層の性質、特にその電気的または光学的性質を変えるために適した異物種を拡散させるステップを更に含んでなることで特徴付けられる。
この方法のある好ましい、但し非制限的な態様は、次のとおりである:
・異物種を拡散させるステップが破断後に行われる;
・異物種を拡散させるステップが注入前に行われる;
・異物種を拡散させるステップが、注入深さよりも浅い深さのところまで行われる;
・その方法は、開裂後に、異物種が不足した移写層の部分を取り除くために適した薄化ステップを含んでいる;
・その方法は、結合前に、ドナーウエハ上および/または支持体上に結合層を作製するステップを更に含んでいる;
・結合層は最終基板で埋込み絶縁体を形成する;
・ドナーウエハの物質はIII‐V半導体材料である;
・異物種が、拡散により材料を半絶縁性にさせる種類を含む;
・材料は燐化インジウムである;
・異物種は、鉄およびロジウムからなる群より選択される;
・異物種には、水銀またはカドミウムのようなシャロー(shallow)アクセプターとチタンまたはクロムのようなシャロードナーとの組合せを含む;
・注入種は、水素イオンおよび希ガスイオンから選択される少くとも1つの種を含んでなる;
・支持体物質は、薄層の物質よりも機械的に強くなるように選択される;
・その方法には、基板の薄層で行われるエピタキシャル成長ステップを含んでいる;
・エピタキシャル成長物質の格子は、薄層の物質と調和しない。
第二の態様において、本発明は、マイクロエレクトロニクス、オプトエレクトロニクスまたはオプティクス用の基板を組み立てるための支持体上に、ウエハから除去された既定厚の半導体物質の薄層を転写する方法を行うための、少くとも1層の結晶物質を含んでなるドナーウエハを提供し、該ウエハは、該除去側に、該既定厚よりも浅い深さのところで、該ドナーウエハの物質の性質を変えうる少くとも1つの拡散異物種を含んでなることで特徴付けられる。
上記ウエハの好ましい、但し非制限的な態様は、次のとおりである:
・ウエハの物質はIII‐V半導体材料であり、上記異物種はウエハの材料を半絶縁性にしうる;
・III‐V半導体材料は燐化インジウムである;
・異物種は、鉄およびロジウムからなる群より選択される。
発明の具体的説明
本発明の第一方法のステップは、例として、シリコンから形成された支持体またはスティフナー10へ移される、InPドナーウエハ20からの薄層を用いて、以下で記載されている。
最初に、支持体10およびドナーウエハ20へ結合される面には、分子結合用の親水性表面を形成するために、各々11、21の結合層(典型的には、酸化物または窒化物)を作製する(図1A)。
この目的のために、ドナーウエハ20および支持体10は、天然酸化物層を除去する上で、フッ化水素酸ベースの化学的攻撃を最初にうける。支持体10は熱酸化により酸化される。その技術は、シリコンに特に適しているため、InP用としては考えられず、そのためプラズマ蒸着が用いられる。結合層11、21は通常約数百ナノメーター厚である。
次いで、全般的に平坦な脆化ゾーン22を形成するために、表面に結合層21を作製したドナーウエハ20中へ原子種注入が行われるが、ゾーン22は移転される薄層23をそれと層21との間に画定することになる(図1B)。
本関係で用いられている“原子種注入”という用語は、原子または分子の衝撃によるあらゆる導入を意味するが、それは集合化してもまたはそうでなくても、イオン化してもまたはそうでなくてもよい。上記の注入は、イオンビームインプランター、プラズマ浸漬インプランターなどを用いて行える。異なるタイプの種、例えば希ガスイオン(例えば、H、H 、He)も注入してよい。ホウ素のような元素と同時注入を行うことも可能である。
好ましくは、ウエハ20へのイオン注入は、そのウエハを加熱した後で行われる。用いられる温度の範囲は、物質に応じて異なる。InPの場合、温度は好ましくは150〜250℃の範囲である。その物質中へ水素イオンを注入するために用いられる用量は、好ましくは1016〜5×1017/cmである。
次のステップは、結合層21、11における、注入ドナーウエハおよび支持体の分子結合である(図1C)。この結合のためには、平坦で滑らかな表面を要する。表面は慣例的な機械化学的研磨技術を用いて磨かれる。この場合の親水性タイプ結合では、結合を行わせる、OHで終わる分子の表面濃度を増すことも好ましい。この目的のため、ドナーウエハおよび支持体はRCAまたはSCl溶液(HO:H:NHOH=5:1:0.2〜1)に浸漬しうる。次いで、それは90℃以下の温度で乾燥される。次いで、ドナーウエハおよび支持体はわずかな圧力下で環境温度でアセンブリーされ、そのアセンブリーは典型的には250〜400℃でアニーリングされる。アニーリングは、第一に結合界面で結合を強化し、第二に、微細なクラックを出現させて、融合に際し、注入ゾーンで生じる脆化面に沿いInP膜を破断させ始めるように作用する(図1D)。その図において、参照数字30は初期結合層21、11により実質的に形成された絶縁層を表わしている。
好ましくは、露出したままの薄層の表面は、次いで水素原子に富む外表面注入ゾーンを除去するために薄くされる。様々な技術:湿式/乾式エッチングおよび/または機械化学的研磨が用いうる。特に適切であることがわかる乾式エッチング薄化技術は、噴霧薄化および滑化技術である。
InPの薄層23から半絶縁層25をそこでの鉄24の拡散により得るために(図1E)、アセンブリー構造体は、鉄およびリンから構成されるガス混合物(FeP)中、高温(約900℃)で密封石英管へ入れられる。圧力は典型的には数気圧である。拡散させるInP層の厚さと本質的に比例する拡散期間は、1マイクロメーター程度の厚さで約10分間とみられる。FePガスは、好ましくは1:2のモル比で高純度鉄粉および赤リンから得られる。
この拡散に際して用いられる高温への曝露はアニーリング機能も有し、非アニーリング物質の場合よりもかなり低い鉄濃度で半絶縁性をInP物質に付与する(R.Fornari et al.,”Conductivity Conversion of Lightly Fe-doped InP Induced by Thermal Annealing: A Method for Semi-Insulating Material Production”,J.Appl.Phys.81(11)1997,pp.7604-11で記載されているような、公知の手法によると、典型的には1017原子.cmではなく1015原子.cmから)。
この効果はシャロードナーでの大きな低下に起因していると考えられる(濃度約4×1015原子.cm−3)。
鉄の必須濃度の低下は、この場合に、残留自由電子で非常に高い移動性をもたらす。更に、上記のアニーリング処理は熱安定性を生み出し、これはデバイスの組立てに際して注入に対する基板の適性を改善する。
たとえ物質がなお鉄不足であっても、InPドナー層の物質中へ注入された原子種がそこにあるため、注入、融合および開裂段階は、鉄に起因した上記の乱れなしに、良い条件下で行える。
バリエーションとして、鉄は、移転薄層23の自由面上にアセンブリーされた、鉄に富む固形薄膜により構成される拡散源から拡散させうる。そのアセンブリーは拡散を促す熱処理へ付される。この方法は薄層の表面を防護して、いかなるリン脱着も妨げる。
支持体10、中間絶縁層30および薄層25からなる構造体の最終表面の処理は、機械的および/または機械化学的研磨により表面の初期平坦化および滑化を得るために、好ましくは集群で中性原子(アルゴン)の噴霧射出により行われる。最終粗さ値は、標準偏差に換算して測定すると、数オングストローム程度である。
基板は、薄層25でのエピタキシャル成長のために、部品工業先へそのままデリバリーして、こうして成長シードを形成させても、または上記ステップの順序に従いエピタキシャル成長層を形成してもよい。
エピタキシーに必要な調製として、表面酸化物を安定化させ、張力活性剤を用いて表面に親水性をもたらすステップも含めてよい。
我々は、図2A〜2Fを参照して、本発明の別な実施について記載することにする。
我々は、ドナーウエハ20で、但し深さの浅い層25で、鉄を拡散させることから始める(図2A)。更に詳しくは、上記の深さは、原子がその後に注入されて脆化ゾーンを形成する深さよりも浅い(図2C)。図2Bは結合層21の中間形成を示している。
図2Dは結合ステップを示している。
注入種の移動は、鉄拡散をうけた層25と鉄が実質的に不在の層26からなる薄層23の、ドナーウエハ20からの破断をもたらせる(図2E)。鉄原子が不在であるか、またはいずれにしても上記の移動および得られる融合を乱さないほど十分に希薄であるゾーンで、上記の移動が生じるため、開裂は良い条件下で生じうる。
この第二の実施は、それが多層構造中へ鉄を拡散させるために必要な高温アニーリングを避けられる、という点で有利である。熱膨張率の差は、非常に高い応力を生み出しやすい。拡散のためにバルク(非複合)基板を高温へ曝すことにより、基板の膨張には剪断応力を伴わない。
そのため、表面処理前に、鉄を実質的に含まない薄層のゾーン26と、埋込み絶縁ゾーン30に隣接して拡散した鉄を含有するゾーン25からなる、図面の図2Eで示された構造体が得られる。
ゾーン25の厚さに対する注入ゾーン22の深さは、その厚さ全体にわたり均質に鉄補償された最終薄層25を得る上で、次の薄化で完全にゾーン26を、および必要であればゾーン25の小さなフラクションも除去しうるように選択される。
本発明のいくつかのバリエーションが可能である。
拡散される物質は、特に物理的、化学的または電気的性質を変えるために、移転前または後に薄層中へ配合されて、注入ステップに際して注入種の移動をなんとか抑えられるのであれば、いかなる物質でもよい。
この点において、鉄はInPを半絶縁性にするために工業的規模で用いられている現在唯一の元素であるが、鉄よりも低い拡散性の補償元素も、鉄による構造体の他部分の汚染および鉄不足のリスクを抑制するために用いうる。
この点では、A.Naser et al.,”Thermal Stability of the Mid-gap Acceptor Rhodium inIndium Phosphide”,Appl.Phys.Lett.,67,479-481(1995)の論文で示されているように、ロジウムはInP中で拡散に対して熱的に非常に安定なInP中のディープアクセプター(620ミリ電子ボルト(meV)〜710meVの二重活性エネルギー)であることが知られている。その元素は、バルクInP基板用として、それら容量の全体を補償しえないことから、問題があるかもしれないが、本発明による移転InPの薄層では実用化される。典型的には、上記のA.Naserらによる研究によると、ロジウムの用量は250nmの深さまで約1×1017原子.cm−3となる。
InP補償は、元素の組合せ、例えばHgまたはCdのようなシャローアクセプターとTiまたはCrのようなディープアクセプターとの組合せを用いて行うこともできる。10〜10オーム.cmの抵抗率が得られる。水銀およびチタンは鉄よりもかなり低い拡散性という利点を有し、生産される基板の隣接部分の汚染を抑制しうる。
結論として、本発明によると、鉄による乱れなしに薄膜移転法を用いて、我々が:
・Feが拡散したInPの薄膜;
・任意の非晶質結合層(SiO、Siなど);
・支持体、例えば単結晶、多結晶Siなど
を有する構造体を生産しうる。
更に詳しくは、非ドープInPを選択することにより、Smart-Cutのような層移転法を用いた薄InP膜の移転が促される。
更に、ガス源中におけるInPの鉄拡散は、それが非常に高い温度(約900℃以上)で行われることから、鉄分布の均一性、補償効率(抵抗率/鉄濃度比の改善)、ひいては残留自由電子の移動度に関して成果をおさめている。
上記の拡散は厚みの少ない(典型的には<1μm)薄膜で行われるため、その期間は典型的には数分間であり、即ち極めて長い時間を要するバルク基板中への拡散よりも約2桁程度短くて済み、工業用途と適合するようになる。
サイズに関しては、InPウエハの最大径が現在100mmであるため、それらはそれより大きな径の支持体へ移すことができ、そのためこれらの偽基板はより大きなスタンダードのための組立て施設で後に用いうる。例えば、上記の偽基板では、あるGaAs技術装置(標準基板サイズ:150mm)を用いることが可能になる。
更に、バルク基板と比較して、構造体の支持体、例えSiは、強度を増すことになる。この利点は、部品および回路の輸送、取扱いおよび組立てに際して損失を減少させる。
最後に、用いられる遷移層に応じて、本発明は、非常に薄いInP層のおかげで、エピタキシーのコンプライアント特徴を有した偽基板を生産しうる。これは、1%以上の格子不調和率および/またはInPのものとは異なる熱膨張率を有した物質のエピタキシャル成長が促されることを意味している。
明らかに、本発明は、Smart-Cutのような層移転法に必要な注入種の融合を乱す異物元素を含有することがある、すべての物質に適用しうる。それは記載された実施に限定されない;当業者であれば多くのバリエーションおよび修正を提供しうるであろう。
本発明の他の態様、目的および利点は、非制限例により示された、下記の添付図面に関連して行われる、本発明の好ましい態様に関する以下の詳細な説明から明らかになるであろう:
本発明の第一態様による方法の異なるステップを示している。 本発明の第一態様による方法の異なるステップを示している。 本発明の第一態様による方法の異なるステップを示している。 本発明の第一態様による方法の異なるステップを示している。 本発明の第一態様による方法の異なるステップを示している。 本発明の第二態様による方法の異なるステップを示している。 本発明の第二態様による方法の異なるステップを示している。 本発明の第二態様による方法の異なるステップを示している。 本発明の第二態様による方法の異なるステップを示している。 本発明の第二態様による方法の異なるステップを示している。 本発明の第二態様による方法の異なるステップを示している。

Claims (20)

  1. ドナーウエハから転写された薄結晶層を支持体上に含んでなり、該薄層がその性質を変えるための1以上の異物種を含有している、基板の生産方法であって、
    異物種(24)を実質的に含まないドナーウエハ(20)のゾーン中へ原子種を注入して、結合面の下に脆化ゾーン(22)を形成させ、ここで、脆化ゾーンおよび結合面が、転写される薄層(23)の境界を定めており、
    ドナーウエハ(20)をその結合面のレベルで支持体(10)へ結合させ、そして
    脆化ゾーン(22)の領域で開裂を生じさせて、支持体(10)および薄層(23)を含んでなる基板を得るために、応力を加える
    ステップを順次行うことからなり、注入前または破断後に、薄層(23)の厚さ中へ、薄層の性質、特にその電気的または光学的性質を変えるために適した異物種(24)を拡散させるステップを更に含んでなることで特徴付けられる方法。
  2. 異物種を拡散させるステップが開裂後に行われる、請求項1に記載の方法。
  3. 異物種を拡散させるステップが注入前に行われる、請求項1に記載の方法。
  4. 異物種を拡散させるステップが、注入深さよりも浅い深さのところまで行われる、請求項3に記載の方法。
  5. 開裂後に、異物種が不足した移写層の部分を除去しうる薄化ステップを含んでなる、請求項4に記載の方法。
  6. 結合前に、ドナーウエハ上および/または支持体上に結合層を作製するステップを更に含んでいる、請求項1〜5のいずれか一項に記載の方法。
  7. 結合層が最終基板で埋込み絶縁体を形成している、請求項6に記載の方法。
  8. ドナーウエハの物質がIII‐V半導体材料である、請求項1〜7のいずれか一項に記載の方法。
  9. 異物種に、拡散により材料を半絶縁性にしうる種類を含む、請求項8に記載の方法。
  10. 材料が燐化インジウムである、請求項9に記載の方法。
  11. 異物種が、鉄およびロジウムからなる群より選択される、請求項10に記載の方法。
  12. 異物種が、水銀またはカドミウムのようなシャローアクセプターと、チタンまたはクロムのようなシャロードナーとの組合せを含む、請求項10に記載の方法。
  13. 注入種が、水素イオンおよび希ガスイオンから選択される、少くとも1つの種を含んでなる、請求項1〜12のいずれか一項に記載の方法。
  14. 支持体物質が、薄層の物質よりも機械的に強くなるように選択される、請求項1〜13のいずれか一項に記載の方法。
  15. 基板の薄層で行われる、後のエピタキシャル成長ステップを含んでいる、請求項1〜14のいずれか一項に記載の方法。
  16. エピタキシャル成長物質の格子が、薄層の物質と調和しない、請求項15に記載の方法。
  17. マイクロエレクトロニクス、オプトエレクトロニクスまたはオプティクス用の基板を組み立てるための支持体上に、ウエハから除去された既定厚の半導体物質の薄層を転写する方法を行うための、少くとも1層の結晶物質を含んでなるドナーウエハ(20)であって、
    該ウエハが、該除去側に、該既定厚よりも浅い深さ(25)のところで、該ドナーウエハの物質の性質を変えうる少くとも1つの拡散異物種(24)を含んでなることで特徴付けられるウエハ。
  18. ウエハの物質がIII‐V半導体材料であり、異物種がウエハの材料を半絶縁性にしうる、請求項17に記載のウエハ。
  19. III‐V半導体材料が燐化インジウムである、請求項18に記載のウエハ。
  20. 異物種が、鉄およびロジウムからなる群より選択される、請求項19に記載のウエハ。
JP2003348741A 2002-10-07 2003-10-07 異物種を含有するドナーウエハを転写することによる基板の製造方法および関連するドナーウエハ Expired - Lifetime JP4854921B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0212405A FR2845523B1 (fr) 2002-10-07 2002-10-07 Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
FR0212405 2002-10-07

Publications (3)

Publication Number Publication Date
JP2004179630A true JP2004179630A (ja) 2004-06-24
JP2004179630A5 JP2004179630A5 (ja) 2010-11-25
JP4854921B2 JP4854921B2 (ja) 2012-01-18

Family

ID=32011448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003348741A Expired - Lifetime JP4854921B2 (ja) 2002-10-07 2003-10-07 異物種を含有するドナーウエハを転写することによる基板の製造方法および関連するドナーウエハ

Country Status (6)

Country Link
US (3) US7008859B2 (ja)
EP (1) EP1408545B1 (ja)
JP (1) JP4854921B2 (ja)
AT (1) ATE477589T1 (ja)
DE (1) DE60333712D1 (ja)
FR (1) FR2845523B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979930B1 (ko) * 2005-09-08 2010-09-03 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 반도체-온-절연체 이종접합 구조체의 제조방법
JP2014042031A (ja) * 2012-08-23 2014-03-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives InP膜の硬化基板上への移転方法
JP2014535171A (ja) * 2011-10-27 2014-12-25 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブCommissariat Al’Energie Atomique Et Aux Energiesalternatives 熱処理によって表面を平滑化するプロセス
JP2021048624A (ja) * 2015-12-22 2021-03-25 ソワテク 単結晶圧電層、およびそのような層を含むマイクロエレクトロニクスデバイス、光子デバイスまたは光学デバイスの作製方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6912330B2 (en) * 2001-05-17 2005-06-28 Sioptical Inc. Integrated optical/electronic circuits and associated methods of simultaneous generation thereof
FR2845523B1 (fr) * 2002-10-07 2005-10-28 Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
FR2856192B1 (fr) * 2003-06-11 2005-07-29 Soitec Silicon On Insulator Procede de realisation de structure heterogene et structure obtenue par un tel procede
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
EP1571705A3 (fr) * 2004-03-01 2006-01-04 S.O.I.Tec Silicon on Insulator Technologies Réalisation d'une entité en matériau semiconducteur sur substrat
WO2006082467A1 (en) * 2005-02-01 2006-08-10 S.O.I.Tec Silicon On Insulator Technologies Substrate for crystal growing a nitride semiconductor
US7244630B2 (en) * 2005-04-05 2007-07-17 Philips Lumileds Lighting Company, Llc A1InGaP LED having reduced temperature dependence
CN1992173B (zh) * 2005-11-30 2010-04-21 硅起源股份有限公司 用于注入键合衬底以便导电的方法和结构
JP5271279B2 (ja) * 2007-02-08 2013-08-21 ソイテック 高熱消散基板を製造する方法
US20090092159A1 (en) * 2007-05-28 2009-04-09 Sumitomo Electric Industries, Ltd. Semiconductor light-emitting device with tunable emission wavelength
US20090174018A1 (en) * 2008-01-09 2009-07-09 Micron Technology, Inc. Construction methods for backside illuminated image sensors
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
KR101595307B1 (ko) * 2008-02-26 2016-02-26 소이텍 반도체 기판 제조방법 및 이미지센서
US20100044827A1 (en) * 2008-08-22 2010-02-25 Kinik Company Method for making a substrate structure comprising a film and substrate structure made by same method
EP2202795A1 (en) * 2008-12-24 2010-06-30 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate and semiconductor substrate
FR2953328B1 (fr) * 2009-12-01 2012-03-30 S O I Tec Silicon On Insulator Tech Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques
US8748288B2 (en) * 2010-02-05 2014-06-10 International Business Machines Corporation Bonded structure with enhanced adhesion strength
EP2597670B1 (de) * 2010-03-31 2016-03-30 EV Group E. Thallner GmbH Verfahren zum permanenten Verbinden zweier Metalloberflächen
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
DE112012003260T5 (de) * 2011-08-05 2014-05-15 Sumitomo Electric Industries, Ltd. Substrat, Halbleitervorrichtung und Verfahren zur Herstellung derselben
FR3007892B1 (fr) * 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive
CN105374664A (zh) * 2015-10-23 2016-03-02 中国科学院上海微系统与信息技术研究所 一种InP薄膜复合衬底的制备方法
CN108701589A (zh) * 2016-02-16 2018-10-23 G射线瑞士公司 用于跨越键合界面传输电荷的结构、系统和方法
CN113223928B (zh) * 2021-04-16 2024-01-12 西安电子科技大学 一种基于转移键合的氧化镓外延生长方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102053A (ja) * 1991-10-03 1993-04-23 Hitachi Cable Ltd 化合物半導体ウエハ及びその製造方法
JPH08139297A (ja) * 1994-09-14 1996-05-31 Nippon Telegr & Teleph Corp <Ntt> Soi基板の製造方法
JPH11121377A (ja) * 1997-08-26 1999-04-30 Internatl Business Mach Corp <Ibm> 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2002037556A1 (fr) * 2000-11-06 2002-05-10 Commissariat A L'energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2596777B1 (fr) * 1986-04-08 1994-01-21 Etat Francais Cnet Procede de preparation de semi-isolants 3-5 mono-cristallins par dopage et application des semi-isolants ainsi obtenus
US4738934A (en) * 1986-05-16 1988-04-19 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making indium phosphide devices
IL100979A0 (en) 1991-03-18 1992-11-15 Hughes Aircraft Co Method for establishing an electrical field at a surface of a semiconductor device
US5227313A (en) * 1992-07-24 1993-07-13 Eastman Kodak Company Process for making backside illuminated image sensors
US5244817A (en) * 1992-08-03 1993-09-14 Eastman Kodak Company Method of making backside illuminated image sensors
US5270221A (en) * 1992-11-05 1993-12-14 Hughes Aircraft Company Method of fabricating high quantum efficiency solid state sensors
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP4304884B2 (ja) * 2001-06-06 2009-07-29 日本電気株式会社 半導体装置及びその製造方法
FR2845523B1 (fr) * 2002-10-07 2005-10-28 Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
US7169226B2 (en) * 2003-07-01 2007-01-30 International Business Machines Corporation Defect reduction by oxidation of silicon

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102053A (ja) * 1991-10-03 1993-04-23 Hitachi Cable Ltd 化合物半導体ウエハ及びその製造方法
JPH08139297A (ja) * 1994-09-14 1996-05-31 Nippon Telegr & Teleph Corp <Ntt> Soi基板の製造方法
JPH11121377A (ja) * 1997-08-26 1999-04-30 Internatl Business Mach Corp <Ibm> 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2002037556A1 (fr) * 2000-11-06 2002-05-10 Commissariat A L'energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979930B1 (ko) * 2005-09-08 2010-09-03 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 반도체-온-절연체 이종접합 구조체의 제조방법
JP2014535171A (ja) * 2011-10-27 2014-12-25 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブCommissariat Al’Energie Atomique Et Aux Energiesalternatives 熱処理によって表面を平滑化するプロセス
JP2014042031A (ja) * 2012-08-23 2014-03-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives InP膜の硬化基板上への移転方法
JP2021048624A (ja) * 2015-12-22 2021-03-25 ソワテク 単結晶圧電層、およびそのような層を含むマイクロエレクトロニクスデバイス、光子デバイスまたは光学デバイスの作製方法
JP7200199B2 (ja) 2015-12-22 2023-01-06 ソワテク 単結晶圧電層、およびそのような層を含むマイクロエレクトロニクスデバイス、光子デバイスまたは光学デバイスの作製方法
US11600766B2 (en) 2015-12-22 2023-03-07 Soitec Method for manufacturing a monocrystalline piezoelectric layer

Also Published As

Publication number Publication date
DE60333712D1 (de) 2010-09-23
ATE477589T1 (de) 2010-08-15
FR2845523B1 (fr) 2005-10-28
US7535115B2 (en) 2009-05-19
US20040121558A1 (en) 2004-06-24
EP1408545B1 (en) 2010-08-11
JP4854921B2 (ja) 2012-01-18
US7645684B2 (en) 2010-01-12
US20080248631A1 (en) 2008-10-09
EP1408545A2 (en) 2004-04-14
US20060060922A1 (en) 2006-03-23
FR2845523A1 (fr) 2004-04-09
US7008859B2 (en) 2006-03-07
EP1408545A3 (en) 2004-08-04

Similar Documents

Publication Publication Date Title
JP4854921B2 (ja) 異物種を含有するドナーウエハを転写することによる基板の製造方法および関連するドナーウエハ
EP1588416B1 (en) Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer
US7235462B2 (en) Methods for fabricating a substrate
US7202124B2 (en) Strained gettering layers for semiconductor processes
US8846493B2 (en) Methods for producing silicon on insulator structures having high resistivity regions in the handle wafer
KR101972926B1 (ko) 결함의 형성을 제한하는 헤테로구조의 제조방법
US7638410B2 (en) Method of transferring strained semiconductor structure
CN101449369B (zh) 通过熔化析出物拆分薄膜的方法
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
KR100746179B1 (ko) 에피택셜 기판의 준비 방법
US20060234474A1 (en) Method of transferring a thin crystalline semiconductor layer
US20050282358A1 (en) Method for transferring an electrically active thin layer
EP3739620B1 (en) A silicon germanium-on-insulator structure
US8263984B2 (en) Process for making a GaN substrate
JP6333725B2 (ja) 熱処理によって表面を平滑化するプロセス
JPH0832037A (ja) 半導体基板の作製方法
JP3352196B2 (ja) 貼り合わせ基板の製造方法及び半導体基体の製造方法
JP2004343046A (ja) ヘテロエピタキシのためのコンプライアント基板、ヘテロエピタキシャル構造、及びコンプライアント基板を製造する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100416

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100706

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100709

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100816

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100819

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100916

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100922

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20101013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110603

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4854921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term