CN116895521A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN116895521A
CN116895521A CN202310333782.XA CN202310333782A CN116895521A CN 116895521 A CN116895521 A CN 116895521A CN 202310333782 A CN202310333782 A CN 202310333782A CN 116895521 A CN116895521 A CN 116895521A
Authority
CN
China
Prior art keywords
semiconductor body
semiconductor
ions
semiconductor device
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310333782.XA
Other languages
English (en)
Inventor
M·杰林克
H-J·舒尔茨
W·舒斯特雷德
D·施洛格
F·J·桑托斯罗德里格斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN116895521A publication Critical patent/CN116895521A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开了制造半导体器件的方法。提出了一种在具有第一表面(104)和第二表面(106)的半导体本体(102)中制造半导体器件的方法。通过在第一表面(104)处对半导体本体(102)进行处理来在半导体本体(102)中形成半导体器件元件(108)。在半导体本体(102)的第一表面(104)上形成布线区域(110)。半导体本体(102)被经由布线区域(110)附接到载体(112)。此后，通过第二表面(106)将离子(114)注入到半导体本体(102)中。离子(114)是掺杂元素的离子，或者是通过络合物形成而引入掺杂的离子，或者是重金属的离子。利用多个激光脉冲(118)照射在第二表面(106)处半导体本体(102)的表面区(116)。此后，将载体(112)从半导体本体(102)移除。

Description

制造半导体器件的方法
技术领域
本公开涉及制造半导体器件的方法，特别是涉及包括在半导体本体的相对的侧处对半导体本体进行处理的方法。
背景技术
半导体晶片典型地是以标准晶片大小和/或厚度可获得的。例如，标准晶片直径可以是2英寸(50mm)、4英寸(100mm)、6英寸(150mm)或8英寸(200mm)，或者甚至更大。例如，在具有在芯片或管芯的前侧和背侧之间的竖向负载电流的功率半导体器件中，在前侧处以及在背侧处对晶片进行处理。为了满足对芯片可靠性的要求，在前侧和背侧处对晶片进行处理典型地必须满足许多部分冲突的要求。例如，对通过晶片的一侧(例如背侧)引入的掺杂分布的要求可能与由在另一侧(例如前侧)处对晶片的先前处理引起的热预算约束冲突。同样，在半导体处理期间，对特定区域导通状态电阻的要求可能与晶片的机械稳定性冲突。
因此，存在针对改进制造半导体器件的灵活性的需要。
发明内容
本公开的示例涉及一种在具有第一表面和第二表面的半导体本体中制造半导体器件的方法。方法包括通过在第一表面处对半导体本体进行处理来在半导体本体中形成半导体器件元件。方法进一步包括在半导体本体的第一表面上形成布线区域。方法进一步包括经由布线区域将半导体本体附接到载体。此后，方法进一步包括通过第二表面将离子注入到半导体本体中。离子是掺杂元素的离子，或者是通过络合物形成而引入掺杂的离子，或者是重金属的离子。方法进一步包括利用多个激光脉冲照射第二表面处的半导体本体的表面区。此后，方法进一步包括从半导体本体移除载体。
另一示例涉及一种半导体器件。半导体器件包括具有第一表面和第二表面的半导体本体。半导体器件进一步包括在第一表面处的半导体本体中的半导体器件元件。半导体器件进一步包括在半导体本体的第一表面上的布线区域。半导体本体进一步包括在半导体本体中的杂质，其充当施主或受主或者充当复合中心。杂质的浓度分布具有从第二表面沿着竖向方向进入到半导体本体中的渗透深度。浓度分布具有沿着范围在渗透深度的30％到70％内的竖向分段的浓度平稳段。平稳段具有小于20％的浓度波动。
本领域技术人员在阅读以下详细描述并且查看随附附图时将认识到附加特征和优点。
附图说明
随附附图被包括以提供对实施例的进一步的理解，并且被合并到本说明书中并且构成本说明书的一部分。附图图示制造半导体器件的示例，并且与描述一起用于解释示例的原理。在以下的详细描述和权利要求中描述进一步的示例。
图1A至图1F是用于图示制造半导体器件的处理特征的示意性横截面视图。
图2至图4是用于图示制造半导体器件的进一步的处理特征的部分横截面视图。
图5和图6是用于图示根据在此描述的示例性方法的已经利用激光脉冲照射的注入离子的示例性浓度分布的示意性线图。
具体实施方式
在以下的详细描述中，参照随附附图，随附附图形成在此的一部分并且其中通过图示方式示出制造半导体器件的具体示例。要理解的是，在不脱离本公开的范围的情况下，可以利用其它示例并且可以作出结构或逻辑上的改变。例如，针对一个示例图示或描述的特征可以与其它示例结合使用，以产生又一进一步的示例。本公开旨在包括这样的修改和变化。使用特定语言描述了示例，特定语言不应当被解释为限制所附权利要求的范围。附图并未按比例，并且仅用于说明的目的。如果没有另外说明，则在不同的附图中对应的要素由相同的参考标号指明。
术语“具有”、“包含”、“包括”、“包括有”等是开放式的，并且术语指示存在所声明的结构、要素或特征，但是不排除存在附加的要素或特征。数量词“一”、“一个”和指代词“该”旨在包括复数以及单数，除非上下文另外清楚地指示。
针对物理尺寸给定的范围包括边界值。例如，针对参数y的从a到b的范围读作为a≤y≤b。对于具有一个边界值如“至多”和“至少”的范围而言这同样适用。
术语“在...上”和“在...上方”不应被解释为仅意味着“直接在...上”和“直接在...上方”。相反，如果一个要素位于另一要素“上”或“上方”(例如，一层在另一层“上”或“上方”或者在衬底“上”或“上方”)，则进一步组件(例如进一步的层)可以位于两个要素之间(例如，如果一层在衬底“上”或“上方”，则进一步的层可以位于该一层和所述衬底之间)。
在具有第一表面和第二表面的半导体本体中制造半导体器件的方法的示例可以包括通过在第一表面处对半导体本体进行处理来在半导体本体中形成半导体器件元件。方法可以进一步包括在半导体本体的第一表面上形成布线区域。方法可以进一步包括经由布线区域将半导体本体附接到载体。此后，方法可以进一步包括通过第二表面将离子注入到半导体本体中。离子可以是掺杂元素的离子，或者是通过络合物形成而引入掺杂的离子，或者是充当复合中心的重金属的离子。方法可以进一步包括利用多个激光脉冲照射在第二表面处的半导体本体的表面区。此后，方法可以进一步包括从半导体本体移除载体。
半导体器件可以是例如集成电路、或分立的半导体器件或半导体模块。半导体器件可以是或者可以包括功率半导体器件，例如具有在第一表面和第二表面之间的负载电流流动的竖向功率半导体器件。半导体器件可以被使用在汽车、工业功率控制、功率管理、物联网应用中的感测解决方案和安全性之中。半导体器件可以是或者可以包括功率半导体二极管、或功率半导体IGBT(绝缘栅双极晶体管)、或反向导通(RC)IGBT、或功率半导体晶体管，诸如功率半导体IGFET(绝缘栅场效应晶体管，例如金属氧化物半导体场效应晶体管)。功率半导体器件可以被配置为传导大于1A或大于10A或甚至大于30A的电流。为了实现合期望的最大负载电流，半导体器件可以是由多个并联连接的单元设计成的。并联连接的单元可以是例如以条带或条带分段的形状形成的晶体管单元或二极管单元。当然，器件单元也可以具有任何其它形状，例如圆形、椭圆形、多边形(诸如八面体)。半导体器件可以被进一步配置为阻断负载端子之间的电压，例如IGBT的发射极和集电极之间的电压，或二极管的阴极和阳极之间的电压，或MOSFET的漏极和源极之间的电压，这些电压在几十、几百或达到几千伏特的范围内，例如30V、40V、60V、80V、100V、400V、650V、1.2kV、1.7kV、3.3kV、4.5kV、5.5kV、6kV、6.5kV、10kV。例如，阻断电压可以对应于在功率半导体器件的数据表中指定的电压等级。半导体器件还可以是或者还可以包括横向半导体器件，例如横向功率半导体器件，其具有沿着例如平行于第一表面的横向方向的负载电流流动。
例如，可以使用混合技术来单片地实现半导体器件。这样的混合技术可以被用于例如通过被包括在该技术中以用于提供到数字系统的接口的双极器件来在芯片中形成模拟电路块，以及用于通过被包括在该技术中以用于提供信号处理的互补金属氧化物半导体(CMOS)器件来形成数字电路块，以及用于通过被包括在该技术中的场效应晶体管来形成低电压、中电压或高电压或功率块。这样的混合技术是已知的，例如已知为双极CMOS-DMOS、BCD技术或智能功率技术SPT，并且被使用在如下领域中的各种应用领域中：所述领域例如为照明、马达控制、汽车电子器件、用于移动设备的功率管理、音频放大器、电源、硬盘、打印机。例如，半导体器件可以是以上应用领域之一中的分立的BCD或智能功率芯片的一部分。
半导体本体可以包括来自于如下的半导体材料或者由来自于如下的半导体材料构成：IV族元素半导体、IV-IV族化合物半导体材料、III-V族化合物半导体材料、或II-VI族化合物半导体材料。来自IV族元素半导体的半导体材料的示例除了其它之外还包括硅(Si)和锗(Ge)。IV-IV族化合物半导体材料的示例除了其它之外还包括碳化硅(SiC)和硅锗(SiGc)。III-V族化合物半导体材料的示例除了其它之外还包括砷化镓(GaAs)、氮化镓(GaN)、磷化镓(GaP)、磷化铟(InP)、氮化铟镓(InGaN)和砷化铟镓(InGaAs)。II-VI族化合物半导体材料的示例除了其它之外还包括碲化镉(CdTe)、碲镉汞(CdHgTe)和碲镉镁(CdMgTe)。例如，半导体本体可以是磁直拉(MCZ)或浮置区带(FZ)或外延沉积的硅半导体本体。
例如，第一表面可以是半导体本体的前表面或顶表面，并且第二表面可以是半导体本体的背表面或后表面。例如，半导体本体可以被经由第二表面附接到引线框。在半导体本体的第一表面上，互连可以被布置在布线区域的接触焊盘结构上，以用于将半导体本体中的器件元件电连接到例如半导体器件外部的元件，例如其它半导体器件。
通过在第一表面处对半导体本体进行处理来在半导体本体中形成半导体器件元件可以包括用于在半导体本体中形成掺杂区的至少一个掺杂处理。至少一个掺杂处理可以包括离子注入处理，随后是掺杂剂的热激活，将掺杂剂从掺杂剂源(例如，固体或气体扩散源)引入到半导体中的扩散处理，当在半导体本体的半导体衬底(例如，晶片)上例如通过层沉积处理形成半导体层时的原位掺杂处理。示例性的掺杂处理可以被以任何方式组合，并且可以以任何方式重复，例如取决于要在第一表面处的半导体本体中形成的掺杂区的合期望的数目和分布。
示例性的掺杂区是源极区和漏极区、或发射极区和集电极区、(多个)本体区、(多个)本体接触区、(多个)电流扩布区、被配置为屏蔽栅极电介质免受高电场影响的(多个)屏蔽区、(多个)场停止区。通过在第一表面处对半导体本体进行处理来在半导体本体中形成半导体器件元件还可以包括沟槽蚀刻处理。沟槽蚀刻处理可以被用于形成沟槽，诸如栅极电极沟槽、场电极沟槽、多电极沟槽(例如，在一个沟槽中组合栅极电极和场电极)、用于边缘终止结构的沟槽、用于向半导体本体中的掺杂区提供电接触的接触沟槽。通过在第一表面处对半导体本体进行处理来在半导体本体中形成半导体器件元件还可以包括在沟槽中形成(多个)绝缘层、(多个)导电层或者其任何组合。示例性的绝缘层或导电层除了其它之外还包括通过掺杂的半导体层的栅极电极或场电极(例如，掺杂的多晶硅、或金属或金属合金)、氧化物层(例如，硅酸盐玻璃、沉积的SiO2、热SiO2)、氮化物层(例如，Si3N4)、高k电介质层、低k电介质层、电介质间隔物、或它们的任何组合。
在半导体本体的第一表面上形成布线区域可以包括形成一个或多于一个的，例如两个、三个、四个或甚至更多的布线层级。每个布线层级可以由单个导电层或导电层(例如(多个)金属层)的堆叠形成。例如，布线层级可以包括Cu、Au、AlCu、Ag或它们的合金中的至少之一。例如，布线层级可以被平版印刷图案化。在堆叠的布线层级之间可以形成有层间电介质结构。可以在层间电介质结构中形成开口以用于电互连不同的布线层。例如，可以在层间电介质结构中的开口中形成(多个)接触插塞、或(多个)接触通孔或(多个)接触线，以将不同布线层级的部分(例如金属线或接触区域)彼此电连接。
布线区域可以被布置在半导体本体的有源区域上方。有源区域可以是其中半导体本体中的器件元件(例如竖向功率半导体器件(例如功率IGBT、功率MOSFET、功率晶闸管或功率二极管)的晶体管或二极管单元阵列)被经由第一表面电连接到布线区域的区域。除了有源区域之外，半导体器件还可以包括至少部分地围绕有源区域的边缘终止区域。边缘终止区域可以包括终止结构。在半导体器件的阻断模式或反向偏置模式中，有源区域和无场区之间的阻断电压跨终止结构横向地下降。终止结构可以具有比有源区域更高或略微更低的电压阻断能力。例如，终止结构可以包括具有或不具有横向掺杂变化(VLD)的结终止延伸(JTE)、一个或多个在横向上分离的保护环，或者它们的任何组合。例如，布线区域可以在横向上邻接钝化区域，钝化区域可以被布置在竖向功率半导体器件的边缘终止区域上。例如，酰亚胺钝化可以被布置在边缘终止和/或布线区域上。
载体可以是可以被附接到半导体本体的布线区域和从半导体本体的布线区域分开的可逆载体。换句话说，例如，当将载体从布线区域分开时，载体可以被重新用作为用于另外的附接处理的载体。例如，可以通过允许分开处理的任何处理将载体附接到半导体器件的布线区域。例如，载体可以是玻璃载体。
通过第二表面注入到半导体本体中的离子可以是掺杂元素的离子，或者是通过络合物形成而引入掺杂的离子。通过络合物形成引入掺杂的离子的示例是质子。质子注入可以被用于在半导体本体例如硅中生成与氢相关的施主。例如，作为掺杂剂可以被例如通过热退火电激活的络合物是氢空位络合物。为了调整半导体本体或其一部分中的少数子寿命，例如可以将重金属离子注入到半导体本体中。
方法可以进一步包括从半导体本体移除载体。
当利用多个激光脉冲照射第二表面处的半导体本体的表面区时，可以在不更改整个激光装置相对于半导体本体例如晶片之间的横向位置的情况下将多个激光脉冲照射在半导体本体的第二表面上。换句话说，例如，在施加到半导体本体的第二表面处的表面区的多个激光脉冲之间，半导体本体可以不被相对于激光装置移动。因此，半导体本体可以相对于激光装置的非可移动部分保持在固定的姿态。另一方面，激光装置的激光单元可以在半导体本体的第二表面上扫描。通过调整激光照射处理的参数，例如激光脉冲的数量、激光脉冲的能量、重复速率，并且通过在第二表面处对半导体本体的特定表面区进行激光照射处理期间使参数变化，可以将半导体本体中的温度分布适配于特定要求。由此，可以通过激光照射处理来调整所注入的元素(例如，掺杂剂或寿命削减元素)的扩散。这还可以允许实现深掺杂分布，例如场停止区或发射极区。同样，可以通过激光照射处理来调整电激活。此外，例如由于被通过激光照射处理调整的温度分布可以通过热扩散而扩大注入元素的渗透深度，因此可以减少用于实现特定分布的离子注入能量，由此通过实现温度分布的足够陡的梯度，将不超过非激光照射表面的区中的临界增强温度。在另一晶片侧处的典型的最大允许温度可以是例如400℃或者甚至更好的300℃。
通过如上面描述那样将可逆载体处理与激光照射处理组合，可以通过降低在对半导体本体进行处理当中由对半导体本体执行的先前处理引起的障碍来增加制造半导体器件的灵活性。
例如，方法可以进一步包括在将半导体本体附接到载体之后并且在通过第二表面将离子注入到半导体本体中之前减小半导体本体的厚度。例如，可以通过机械处理(例如研磨)、化学处理(例如蚀刻)、将半导体本体划分成第一母衬底部分(器件衬底)和第二母衬底部分(回收衬底)的劈裂方法中的任何一种或任何组合来减小半导体本体的厚度。
例如，方法可以进一步包括在利用多个激光脉冲照射第二表面处的半导体本体的表面区之后，在半导体本体的第二表面上形成金属接触。例如，金属接触可以是在载体被附接到半导体本体的情况下形成的。对于要求形成金属硅化物的情况而言，也可以在金属沉积之后执行这样的激光处理。
例如，离子可以是质子。质子可以被电激活作为氢相关施主，氢相关施主基于氢空位络合物；诸如氧和碳的进一步的原子也可能涉及到这样的类施主络合物形成中。多个激光脉冲或其一部分可以提供电激活氢相关施主掺杂所要求的热预算或热预算的一部分。例如，可以在载体被经由布线区域附接到半导体本体的情况下执行通过多个激光脉冲或其一部分进行的由注入的质子和相关地形成的络合物引入的施主的热激活。该处理使得能够关于适当地选择激活质子引入的场停止区带具有更高的灵活性，因为由于在良好地限定的温度梯度的情况下应用该方法，可以在没有未被照射的其它晶片表面的区中的晶片的温度的临界增加的情况下选取用于激活该场停止区的更高的激活温度。对于典型地应用的熔炉处理的情况而言，退火温度被限制于400℃的最大温度。对于例如在420℃和480℃之间或在440℃和470℃之间的更高的退火温度的情况而言，在场停止区中，可以实现更高的少数载流子寿命和更高的自由电荷载流子迁移率，造成更低的导通状态损耗。
例如，在照射第二表面的处理步骤期间，可以加强第一表面和第二表面之间的温度梯度。温度梯度可以取决于半导体本体内的热传导和第二表面的照射的参数。该温度梯度可以在至少1秒、至少2秒、至少5秒或甚至10秒的时间段内保持稳定。例如，可以选取用于所述照射的参数以在至少上面提到的时间段内在半导体本体内引入温度分布的稳态。第一表面处的温度的最大值可以被限制于至多200℃，或至多180℃，或至多150℃。这确保了在第二表面处对半导体本体进行处理期间载体不过热。第二表面处的温度可以大于350℃，例如在从370℃到540℃的范围内或在从420℃到520℃的范围内。
例如，选取多个激光脉冲的参数以实现在至少0.5μm的深度、至少1μm的深度或至少2μm的深度中的至少350℃的温度。例如，第一表面处的温度的最大值可以同时被限制于至多200℃，或至多180℃，或至多150℃。半导体本体内的这样的温度分布可以是仅在使用多个激光脉冲(例如多于10个或甚至多于50个激光脉冲)而不是仅一个脉冲的情况下实现的。使用这样的温度分布允许在半导体本体102例如被经由第一表面104附接到载体112的同时激活从第二表面106起到达到0.5μm或达到1μm或甚至达到2μm的深度的掺杂剂。
例如，离子可以是硒、硫、磷、硼、铝、镓或铟中的至少一种。多个激光脉冲或其一部分可以提供为了电激活作为掺杂剂的注入离子并且实现这些掺杂剂的内扩散所要求的热预算或热预算的一部分。例如，可以注入离子以用于形成场停止区或在半导体器件(例如IGBT)的后侧处的发射极区。如上面描述的质子注入还可以与硒、硫、磷、硼、铝、镓或铟中的至少一种的离子注入组合。此外，例如，由多个激光脉冲或其一部分施加的热预算可以被同时用于电激活通过质子以及通过硒、硫、磷、硼、铝、镓或铟中的至少一种的掺杂。例如，可以在载体被经由布线区域附接到半导体本体的情况下执行注入的硒、硫、磷、硼、铝、镓或铟中的至少一种的热激活。
例如，离子可以是铂、钯或金中的至少一种。多个激光脉冲或其一部分可以提供为了电激活和内扩散作为用于降低少数载流子寿命的复合中心的铂、钯或金中的至少一种所要求的热预算或热预算的一部分。例如，铂、钯或金中的至少一种的离子注入可以与质子、硒、硫、磷、硼、铝、镓或铟中的至少一种的离子注入组合。此外，例如，由多个激光脉冲或其一部分施加的热预算可以被同时用于电激活通过质子、硒、硫、磷、硼、铝、镓或铟的掺杂。
例如，可以使用第二表面上的图案化的离子注入掩模通过第二表面注入铂、钯或金中的至少一种。这可以允许沿着半导体本体的横向方向的少数载流子寿命的变化。铂、钯或金中的至少一种的电激活和扩散可以是由通过多个激光脉冲引入的热预算引起的。热预算——例如在靠近第二表面的区域中(例如在几微米的范围内)的半导体本体内的温度的空间和时间分布——可以是通过激光处理参数调整的，从而由铂、钯或金中的至少一种限制的少数载流子寿命可以在第二表面处的不同区域中被设置为不同的值。通过使用若干离子注入掩模或通过具有不同宽度的掩模开口的倾斜的离子注入，可以例如关于少数载流子寿命在半导体本体中形成彼此不同的区的图案。这允许用于控制双极器件(诸如二极管、IGBT或RC-IGBT)的漂移区中的等离子体的附加的自由度。在RC-IGBT中，上面提到的元素的指令可以被局限于(多个)二极管区域。所提出的方法允许对所述元素的扩散处理的更好的可控制性。
例如，载体可以是有机的、无机的或混合的材料，并且可以被通过静电力、粘合力或磁力中的至少一种经由布线区域附接到半导体本体。
例如，可以通过化学浸泡、化学溶解、温度、电磁辐射、机械力、磁力或电力中的至少一种将载体从半导体本体移除。
例如，可以在从半导体本体移除载体之前或之后在第二表面上形成金属接触。处理顺序可以取决于例如处理期间半导体本体的机械稳定性，例如取决于处理期间半导体本体例如晶片的厚度、材料和直径。
例如，可以施加多个激光脉冲，使得在脉冲关断模式期间在被照射的半导体本体中未达到热平衡，这意味着由于半导体本体的热扩散性，在比典型的热弛豫时间短的时间段内随后的激光脉冲跟随在前的脉冲。例如，多个激光脉冲中的至少一些脉冲在脉冲持续时间、脉冲能量密度、脉冲重复速率中的至少之一上不同。例如，半导体本体上的每个横向位置(例如，用于利用激光在第二表面上进行扫描的每个栅格点)所暴露于的激光脉冲的数量可以在从150到15000的范围内。例如，可以在范围从1到100的照射时段内将激光脉冲照射在第二表面处的半导体本体的表面区上。例如，多个激光脉冲中的至少一些的脉冲能量密度可以在从4mJ/cm2到40mJ/cm2的范围内。例如，多个激光脉冲中的至少一些的脉冲持续时间可以在从0.1ns到10ns的范围内。在另一示例中，可以使用更长的激光脉冲，例如在从0.1ns至100ns的范围内。例如，多个激光脉冲中的至少一些的脉冲重复速率可以在从20MHz到200MHz的范围内。通过调整照射参数，例如脉冲能量、脉冲持续时间或脉冲重复速率，激光脉冲可以不使第二表面处的半导体本体熔化，或者可以使第二表面处的半导体本体熔化。例如，通过使脉冲能量变化，第一组发射的脉冲可以不使第二表面处的半导体本体熔化，并且第二组发射的脉冲可以使第二表面处的半导体本体熔化。这限定了两步骤的过程，其中第一组在第二组之后或者第二组在第一组之后。在另一示例中，没有激光脉冲可以使第二表面处的半导体本体熔化。在又一示例中，所有脉冲可以使第二表面处的半导体本体熔化。通过在半导体本体的第二表面处的半导体区的照射时段期间使激光照射参数变化，可以调整靠近第二表面的半导体本体中的时间温度分布，使得注入的离子或其一部分被电激活，并且通过热预算的注入离子的热扩散造成注入离子的目标浓度分布。
例如，半导体本体可以是具有等于或大于200mm的直径的晶片。方法进一步可以进一步包括将半导体本体102切割成管芯。例如，晶片可以是FZ(浮置区带)硅晶片，或CZ(直拉)硅晶片(例如，磁性CZ硅晶片)。
另一示例涉及一种半导体器件。半导体器件可以是通过上面描述的示例性方法制造的。半导体器件可以包括具有第一表面和第二表面的半导体本体。半导体器件可以包括在第一表面处的半导体本体中的半导体器件元件。半导体器件可以进一步包括在半导体本体的第一表面上的布线区域。半导体本体可以进一步包括在半导体本体中的杂质。杂质的浓度分布具有从第二表面沿着竖向方向进入到半导体本体中的渗透深度。浓度分布可以具有沿着范围在渗透深度的30％到70％内的竖向分段的浓度平稳段。平稳段可以具有小于20％、或小于15％、或小于10％的浓度波动。例如，渗透深度可以是如下的到第二表面的竖向距离：在其处浓度比平稳段的平均浓度小两个或三个数量级，即达到平稳段的平均浓度的1％或0.1％。
例如，杂质可以是氢相关施主、硒、硫、磷、硼、铝、镓、铟、铂、钯或金中的一种。
例如，渗透深度可以在从500nm到5μm或者在从1μm到3μm的范围内。
例如，在平稳段中，净掺杂浓度和少数载流子寿命的商可以随着到第二表面的竖向距离的增加而增加，这是由在其中退火温度更低的更深的晶片区中的辐射引入的缺陷(诸如双空位或空位-氧络合物或其它更高阶缺陷络合物)的更低效退火引起的。同样地，在平稳段中净掺杂浓度与电荷载流子迁移率(例如多数载流子迁移率(例如空穴或电子迁移率))的商可以随着到第二表面的竖向距离的增加而增加。替换地或附加地，相同的趋势在位于比平稳段区更大的深度中的晶片区域中可以是有效的。换句话说，比平稳段深地或者在平稳段之下，净掺杂浓度和少数载流子寿命的商可以可选地随着到第二表面的竖向距离增加而增加。在比平稳段深或在平稳段之下的深的区中，净掺杂浓度与少数载流子寿命的商可以可选地随着到第二表面的竖向距离增加而增加，其中所述深的区可以直接邻接平稳段区。
在上面和下面描述的示例和特征可以被组合。关于以上示例描述的功能和结构细节(例如，材料、尺寸)应当同样适用于在各图中图示并且在下面进一步描述的示例。
图1A至图1F是用于图示制造半导体器件的方法的处理特征的示意性横截面视图。
参照图1A的示意性的横截面视图，通过在第一表面104处对半导体本体102进行处理来在半导体本体102中形成半导体器件元件。第一表面104是与例如后表面或背表面的第二表面106相对的前表面。在图1A的示意性的横截面视图中，通过标识其中形成有器件元件的区的参考符号108以简化方式图示半导体器件元件。
参照图1B的示意性的横截面视图，在半导体本体102的第一表面104上形成布线区域110。例如，布线区域110可以在横向上邻接钝化区域，钝化区域可以被布置在竖向功率半导体器件的边缘终止区域之上(图1B中未图示)。例如，酰亚胺钝化可以被布置在布线区域上。
参照图1C的示意性的横截面视图，载体112被经由半导体本体的布线区域110位于其处的一侧附接到半导体本体102。
参照图1D的示意性的横截面视图，通过第二表面106将离子114注入到半导体本体102中。离子114是掺杂元素的离子，或者是通过络合物形成而引入掺杂的离子，或者是重金属的离子。
参照示意性的横截面图1E，半导体本体102的表面区116在第二表面106处被用于电激活并且调整注入离子的杂质浓度分布的多个激光脉冲118照射。
参照示意性的横截面图1F，例如，载体112被从半导体本体102移除，并且可以被重新用于图1A至图1F中图示的处理或者其它处理。
参照图2的示意性的横截面视图，在将半导体本体102附接到载体112(参见图1C)之后并且在通过第二表面106将离子114注入到半导体本体102中之前，可以将半导体本体102的厚度从第一厚度t1减小到第二厚度t2。
参照图3的示意性的横截面视图，在利用多个激光脉冲118照射第二表面106处的半导体本体102的表面区116之后并且在从半导体本体102移除载体112之前，可以在半导体本体102的第二表面106上形成金属接触122。
如在图4的示意性的横截面视图中图示那样，在从半导体本体102移除载体112之后，还可以在半导体本体102的第二表面106上形成金属接触122。
基于上面的示例中描述的制造方法，可以灵活地调整在半导体本体的后表面处的杂质浓度分布。
在图5的示意性线图中，对照从半导体本体102的第二表面106开始的竖向方向y描绘浓度c1、c2的示例性分布。分布c1、c2指代在利用多个激光脉冲照射半导体本体之后的处理阶段。例如，可以通过诸如二次离子质谱法SIMS的表征技术确定分布c1、c2。在激光脉冲照射之后注入离子的浓度c1、c2的分布具有相对于第二表面106的渗透深度p1、p2。浓度c1、c2的分布中的每个具有沿着范围在渗透深度p1、p2的30％到70％内的竖向分段的浓度平稳段。平稳段具有小于20％的浓度c1、c2的波动。
图6示出类似于图5的分布c1′和c2′。图6的示例性分布c1′和c2′包括直接在第二表面106处的附加的盒形状的接触区124。该附加的接触区124可以包括例如平稳段的渗透深度p1、p2的至多10％或至多仅5％的渗透深度。
描述和附图仅图示了本公开的原理。更进一步地，在此记述的所有示例主要明确地旨在仅用于说明的目的，以帮助读者理解本公开的原理和由(多个)发明人为推进本领域贡献的构思。在此对本公开的原理、方面和示例以及其特定示例进行记述的所有叙述旨在涵盖其等同物。
虽然已经在此图示和描述了具体实施例，但是本领域普通技术人员将领会，在不脱离本发明的范围的情况下，各种替换的和/或等同的实现可以代替所示出和描述的具体实施例。本申请旨在覆盖在此讨论的具体实施例的任何适配或变化。因此，意图的是本发明仅受权利要求及其等同物限制。

Claims (22)

1.一种在具有第一表面(104)和第二表面(106)的半导体本体(102)中制造半导体器件的方法，包括：
通过在第一表面(104)处对半导体本体(102)进行处理来在半导体本体(102)中形成半导体器件元件(108)；
在半导体本体(102)的第一表面(104)上形成布线区域(110)；
经由布线区域(110)将半导体本体(102)附接到载体(112)；
此后，
通过第二表面(106)将离子(114)注入到半导体本体(102)中，其中离子(114)是掺杂元素的离子、或者是通过络合物形成而引入掺杂的离子、或者是重金属的离子；以及
利用多个激光脉冲(118)照射第二表面(106)处的半导体本体(102)的表面区(116)；
并且此后，
从半导体本体(102)移除载体(112)。
2.根据权利要求1所述的方法，进一步包括：
在将半导体本体(102)附接到载体(112)之后并且在通过第二表面(106)将离子(114)注入到半导体本体(102)中之前，减小半导体本体(102)的厚度。
3.根据前述权利要求中的任何一项所述的方法，进一步包括：
在利用所述多个激光脉冲(118)照射第二表面(106)处的半导体本体(102)的表面区(116)之后，在半导体本体(102)的第二表面(106)上形成金属接触(122)。
4.根据前述权利要求中的任何一项所述的方法，其中离子(114)包括质子。
5.根据前述权利要求中的任何一项所述的方法，其中离子(114)包括硒、硫、磷、硼、砷、铝、镓或铟中的至少一种。
6.根据前述权利要求中的任何一项所述的方法，其中离子(114)包括铂、钯或金中的至少一种。
7.根据前项权利要求所述的方法，其中使用第二表面(106)上的图案化的离子注入掩模，通过第二表面(106)注入离子(114)。
8.根据前述权利要求中的任何一项所述的方法，其中载体(112)是有机的、无机的或混合材料的，并且被通过静电力、粘合力或磁力中的至少一种经由布线区域附接到半导体本体。
9.根据前述权利要求中的任何一项所述的方法，其中通过化学浸泡、化学溶解、温度、电磁辐射、机械力、磁力或电力中的至少一种将载体(112)从半导体本体(102)移除。
10.根据前述权利要求中的任何一项所述的方法，进一步包括在将载体(112)从半导体本体(102)移除之前在第二表面(106)上形成金属接触。
11.根据前述权利要求中的任何一项所述的方法，进一步包括在从半导体本体(102)移除载体(112)之后，在第二表面(106)上形成金属接触。
12.根据前述权利要求中的任何一项所述的方法，其中施加所述多个激光脉冲(118)，使得在脉冲关断模式期间在被照射的半导体本体中不达到热平衡。
13.根据前述权利要求中的任何一项所述的方法，其中所述多个激光脉冲(118)中的至少一些激光脉冲在脉冲持续时间、脉冲能量密度、脉冲重复速率中的至少之一上不同。
14.根据前述权利要求中的任何一项所述的方法，其中所述多个激光脉冲(118)中的至少一些的脉冲持续时间在从0.1ns到10ns的范围内。
15.根据前述权利要求中的任何一项所述的方法，其中所述多个激光脉冲(118)中的至少一些的脉冲能量密度在从4mJ/cm2到40mJ/cm2的范围内。
16.根据前述权利要求中的任何一项所述的方法，其中所述多个激光脉冲(118)中的至少一些的脉冲重复速率在从20MHz到200MHz的范围内。
17.根据前述权利要求中的任何一项所述的方法，其中半导体本体(102)是具有等于或大于200mm的直径的晶片，并且其中所述方法进一步包括将半导体本体(102)切分成管芯。
18.一种半导体器件，包括：
半导体本体(102)，其具有第一表面(104)和第二表面(106)，其包括：
在第一表面(104)处的半导体本体(102)中的半导体器件元件(108)；
在半导体本体(102)的第一表面(104)上的布线区域(110)；
在半导体本体中的杂质，其中杂质的浓度(c)的分布具有沿着竖向方向(y)从第二表面进入到半导体本体(100)中的渗透深度，并且其中浓度(c)的分布具有沿着范围在渗透深度的30％到70％内的竖向分段的浓度平稳段，平稳段具有小于20％的浓度(c)的波动。
19.根据前项权利要求所述的半导体器件，其中杂质是氢相关施主、硒、硫、磷、硼、铝、镓、铟、铂、钯或金中的一种。
20.根据前述两项权利要求中的任何一项所述的半导体器件，其中渗透深度在从500nm到5μm的范围内。
21.根据前述三项权利要求中的任何一项所述的半导体器件，其中在平稳段中，净掺杂浓度与少数载流子寿命的商随着到第二表面的竖向距离增加而增加。
22.根据前述四项权利要求中的任何一项所述的半导体器件，其中在比平稳段大的深度中，净掺杂浓度与少数载流子寿命的商随着到第二表面的竖向距离增加而增加。
CN202310333782.XA 2022-03-30 2023-03-30 制造半导体器件的方法 Pending CN116895521A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022107595.8A DE102022107595A1 (de) 2022-03-30 2022-03-30 Verfahren zum herstellen einer halbleitervorrichtung
DE102022107595.8 2022-03-30

Publications (1)

Publication Number Publication Date
CN116895521A true CN116895521A (zh) 2023-10-17

Family

ID=88018654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310333782.XA Pending CN116895521A (zh) 2022-03-30 2023-03-30 制造半导体器件的方法

Country Status (3)

Country Link
US (1) US20230317456A1 (zh)
CN (1) CN116895521A (zh)
DE (1) DE102022107595A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209027B1 (en) 2014-08-14 2015-12-08 Infineon Technologies Ag Adjusting the charge carrier lifetime in a bipolar semiconductor device
DE102017128247A1 (de) 2017-11-29 2019-05-29 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung mit ersten und zweiten Feldstoppzonenbereichen
DE102017131354A1 (de) 2017-12-27 2019-06-27 Infineon Technologies Ag Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
EP3667704A1 (en) 2018-12-13 2020-06-17 Laser Systems & Solutions of Europe Method for thermally processing a substrate and associated system

Also Published As

Publication number Publication date
DE102022107595A1 (de) 2023-10-05
US20230317456A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
US10950461B2 (en) Method for manufacturing semiconductor device
US9748102B2 (en) Semiconductor chip arrangement and method thereof
CN103943672B (zh) 处理含氧半导体晶片的方法及半导体元件
US20160307993A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20130228903A1 (en) Method of Producing a Vertically Inhomogeneous Platinum or Gold Distribution in a Semiconductor Substrate and in a Semiconductor Device
JP2001160559A (ja) 半導体装置の製造方法
WO2018016208A1 (ja) 半導体装置及びその製造方法
KR101875287B1 (ko) 반도체 디바이스를 형성하는 방법
US10249499B2 (en) Method for manufacturing a semiconductor device comprising a thin semiconductor wafer
US9472395B2 (en) Semiconductor arrangement including buried anodic oxide and manufacturing method
EP1052699A1 (en) Semiconductor device and fabrication method therefor
CN110943120A (zh) 功率半导体晶体管
US11557506B2 (en) Methods for processing a semiconductor substrate
US20230317456A1 (en) Method of manufacturing a semiconductor device
JP3893734B2 (ja) 炭化珪素半導体装置の製造方法
US20220231148A1 (en) Method for manufacturing a power transistor, and power transistor
JP2006100779A (ja) 半導体装置およびその製造方法
CN114447098A (zh) 半导体装置及半导体装置的制造方法
JP2022136627A (ja) 半導体装置および半導体装置の製造方法
EP4300557A1 (en) Method of manufacturing a semiconductor device
US20130307031A1 (en) Semiconductor structure, semiconductor device having a semiconductor structure, and method for manufacturing a semiconductor structure
US11502190B2 (en) Vertical power semiconductor device, semiconductor wafer or bare-die arrangement, carrier, and method of manufacturing a vertical power semiconductor device
US20230092013A1 (en) Method of Forming a Semiconductor Device Including an Absorption Layer
JP5446158B2 (ja) 半導体装置及びその製造方法
CN115881521A (zh) 制造包括掩埋损伤区的半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication