CN115881521A - 制造包括掩埋损伤区的半导体器件的方法 - Google Patents

制造包括掩埋损伤区的半导体器件的方法 Download PDF

Info

Publication number
CN115881521A
CN115881521A CN202211197553.1A CN202211197553A CN115881521A CN 115881521 A CN115881521 A CN 115881521A CN 202211197553 A CN202211197553 A CN 202211197553A CN 115881521 A CN115881521 A CN 115881521A
Authority
CN
China
Prior art keywords
semiconductor body
range
semiconductor
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211197553.1A
Other languages
English (en)
Inventor
M·杰利内克
W·舒斯特雷德
A·科尼格
K·L·姆莱钦
B·莱特尔
H-J·舒尔茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN115881521A publication Critical patent/CN115881521A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开了制造包括掩埋损伤区的半导体器件的方法。提出了一种制造半导体器件(100)的方法。方法包括通过穿过半导体本体(104)的表面(106)注入第一元素来在半导体本体中形成掩埋损伤区(102)。多于60%的所注入的第一元素位于第一元素的穿透深度(p1)的90%至100%的范围内。之后，方法进一步包括通过穿过半导体本体的表面注入第二元素来在半导体本体中形成掺杂区(108)，其中第二元素的穿透深度在第一元素的穿透深度的100%至130%的范围内。

Description

制造包括掩埋损伤区的半导体器件的方法
技术领域
本公开涉及制造半导体器件的方法，特别是涉及包括通过穿过半导体本体的表面离子注入第一元素来形成掩埋损伤区的方法。
背景技术
新一代功率半导体器件——例如诸如金属氧化物半导体场效应晶体管(MOSFET)的绝缘栅场效应晶体管(IGFET)或绝缘栅双极晶体管(IGBT)或续流二极管——的技术发展目的在于改进电器件特性，例如面积特定的导通状态电阻。通过定制掺杂半导体区的特性，例如峰值、斜率、延伸，电器件参数可以被适配于半导体器件的特定需要。
存在针对改进形成掺杂半导体区的灵活性的稳定需求。
发明内容
本公开的示例涉及制造半导体器件的方法。方法包括通过穿过半导体本体的表面注入第一元素来在半导体本体中形成掩埋损伤区。多于50%的注入的第一元素位于第一元素的穿透深度的90%至100%的范围内。此后，方法进一步包括通过穿过半导体本体的表面注入第二元素来在半导体本体中形成掺杂区。第二元素的穿透深度在第一元素的穿透深度的100%至130%的范围内。
本公开的另一示例涉及制造半导体器件的另一方法。方法包括通过穿过半导体本体的表面注入第一元素来在半导体本体中形成掩埋损伤区。第一元素的竖向浓度分布的半高全宽FWHM在0.1μm至1μm的范围内。此后，方法进一步包括通过穿过半导体本体的表面注入第二元素来在半导体本体中形成掺杂区。第二元素的穿透深度在第一元素的穿透深度的100%至130%的范围内。
本公开的另一示例涉及一种半导体器件。半导体器件包括半导体本体中的掩埋损伤区。掩埋损伤区包括第一元素。第一元素的竖向浓度分布的半高全宽FWHM在0.1μm至1μm的范围内。半导体器件进一步包括半导体本体中的掺杂区。掺杂区包括第二元素。第二元素的穿透深度在第一元素的穿透深度的100%至130%的范围内。
本领域技术人员在阅读以下详细描述并且查看随附附图时将认识到附加的特征和优点。
附图说明
随附附图被包括以提供对实施例的进一步理解，并且被合并在本说明书中并且构成本说明书的一部分。附图图示半导体器件处理特征的示例，并且与描述一起用于解释示例的原理。在以下的详细描述和权利要求中描述了进一步的示例。
图1A和图1B是用于图示包括形成掩埋损伤区的用于制造半导体器件的方法的处理特征的示意横截面视图。
图2是用于图示沿着图1A的线AA的晶体损伤分布的线图。
图3是基于实验数据的示意性线图，用于说明通过图1A和图1B的方法构形的浓度分布上的益处。
具体实施方式
在以下的详细描述中，参照随附附图，随附附图形成在此的一部分，并且在附图中通过图示方式示出其中可以处理半导体衬底的特定示例。要理解，在不脱离本公开的范围的情况下，可以利用其它示例并且可以作出结构或逻辑上的改变。例如，针对一个示例图示或描述的特征可以被使用在其它示例上或与其它示例结合使用，以产生又一进一步的示例。本公开旨在包括这样的修改和变化。使用特定语言描述了示例，这些语言不应被解释为限制所附权利要求的范围。附图并非按比例，并且仅用于说明的目的。如果没有另外说明，则在不同附图中对应的要素由相同的参考符号指明。
术语“具有”、“包含”、“包括”和“包括有”等是开放的，并且术语指示存在所声明的结构、要素或特征的，但是不排除存在附加的要素或特征的存在。量词“一”、“一个”和指代词“该”旨在包括复数以及单数，除非上下文另外清楚地指示。
术语“电连接”描述电连接的元件之间的永久的低电阻连接，例如相关元件之间的直接接触或经由金属和/或重掺杂的半导体材料的低电阻连接。术语“电耦合”包括适配于信号和/或功率传输的一个或多个的(多个)中间元件可以被连接在电耦合的元件之间，例如可控制以暂时地在第一状态中提供低电阻连接并且在第二状态中提供高电阻电解耦的元件。
如果两个要素A和B是使用“或”组合的，则这要被理解为公开了所有可能的组合，即，如果没有明确地或隐含地另外限定，则为仅A、仅B以及A和B。用于相同的组合的替换用语是“A和B中的至少一个”或“A和/或B”。在作必要修正的情况下，这同样适用于多于两个要素的组合。
针对物理尺寸给定的范围包括边界值。例如，针对参数y的从a到b的范围读作为a≤y≤b。这同样适用于具有一个边界值(如“至多”和“至少”)的范围。
来自化学合成物或合金的层或结构的主要成分是形成化学合成物或合金的原子的这样的元素。例如，硅(Si)和碳(C)是碳化硅(SiC)层的主要成分。
术语“在…上”不应被解释为仅意味着“直接在…上”。相反，如果一个要素位于另一要素“上”(例如一层在另一层“上”或在衬底“上”)，则进一步的组件(例如进一步的层)可以位于两个要素(例如，如果层在衬底“上”，则进一步的层可以位于该层和所述衬底之间)之间。
制造半导体器件的方法的示例可以包括通过穿过半导体本体的表面注入第一元素来在半导体本体中形成掩埋损伤区。多于50%、或多于60%、或多于70%、或甚至多于80%的注入的第一元素可以位于第一元素的穿透深度的90%至100%的范围内。此后，方法可以进一步包括通过穿过半导体本体的表面注入第二元素来在半导体本体中形成掺杂区。第二元素的穿透深度可以在第一元素的穿透深度的100%至130%的范围内。
本公开的另一示例涉及制造半导体器件的另一方法。方法可以包括通过穿过半导体本体的表面注入第一元素来在半导体本体中形成掩埋损伤区。第一元素的竖向浓度分布的半高全宽FWHM可以在0.1μm至1μm的范围内。此后，方法可以进一步包括通过穿过半导体本体的表面注入第二元素来在半导体本体中形成掺杂区。第二元素的穿透深度可以在第一元素的穿透深度的100%至130%的范围内。
半导体本体可以具有适合于沟道化离子的晶体晶格。典型地，在单晶材料的一些晶向上，开放空间笔直地延伸到晶体中。开放空间形成沟道，离子通过沟道行进，与沟道外部相比具有与晶体晶格的原子的更小的相互作用。沟道支配离子的运动，其中进入这样的沟道的离子示出减速模式，该减速模式不同于对于进入沟道外部的半导体本体的离子而言的减速模式。沟道方向与主晶向一致。
例如，第二元素可以是沿着与半导体本体的沿着其出现沟道化的主晶轴偏离至多1.5°或至多1.0°的束轴注入的。例如，在主束方向和沿着其出现离子的沟道化的主晶向之间的最大倾斜角度以及至多±0.5度的注入束入射角度可变性对于半导体本体的表面的至少80%而言可以有效的。
例如，第一元素和第二元素可以是经由相应的元素或元素合成物的离子注入到半导体本体中的。例如，第一元素的原子序数可以小于第二元素的原子序数。例如，在例如第一元素的离子注入和第二元素的离子注入之间可以不执行其它离子注入。
穿透深度可以例如是从距在其处注入元素的浓度与注入元素的范围峰值的端部的峰值浓度相比在幅度上小两个量级、或在幅度上小三个量级、或在幅度上小四个量级的表面起的竖向距离。
半导体器件可以是例如集成电路、或分立的半导体器件或半导体模块。半导体器件可以是或包括功率半导体器件，例如，在第一表面和第二表面之间具有负载电流流动的竖向功率半导体器件。半导体器件可以是或者可以包括功率半导体IGFET，例如功率半导体MOSFET，或功率半导体IGBT。功率半导体器件可以被配置为传导大于1A或大于10A或甚至大于30A的电流，并且可以进一步被配置为阻断负载电极之间——例如IGBT的发射极和集电极之间或MOSFET的漏极和源极之间——的电压，该电压在几百到几千伏特的范围内，例如400V、650V、1.2kV、1.7kV、3.3kV、4.5kV、5.5kV、6kV、6.5kV。例如，阻断电压可以对应于在功率半导体器件的数据表中指定的电压等级。
例如，半导体本体可以是或可以包括晶体SiC半导体衬底。例如，晶体SiC半导体衬底可以具有六边形多型，例如4H或6H。半导体本体可以是均匀掺杂的或者可以包括不同掺杂的SiC层部分，例如具有至少2×1017cm-3和至多1×1019cm-3的掺杂浓度，例如至少5×1017cm-3和至多1×1019cm-3的掺杂浓度，或者可以是名义上非掺杂的(例如具有至多1×1017cm-3或至多1×1015cm-3的掺杂浓度；所谓的“非意图地掺杂的碳化硅”)。例如，半导体本体可以包括，即作为不同地掺杂的SiC层部分，实质上均匀地掺杂的SiC半导体衬底和在SiC半导体衬底上的外延缓冲层。例如，半导体本体可以包括来自与晶体碳化硅相比具有接近的或更高的熔点的另外的材料的一个或多个层。例如，来自另外的材料的层可以被嵌入在晶体SiC半导体衬底中。晶体SiC半导体衬底可以具有相同形状和大小的两个本质上平行的主表面以及连接两个主表面的边缘的侧向表面区域。例如，碳化硅半导体衬底可以是具有或不具有倒圆边缘的直角棱柱，或者是具有或不具有沿着外周界的一个或多个小面或凹口的直圆柱或略微倾斜的圆柱(例如其中各侧以至多8°或至多5°或至多3°的角度倾斜)。作为SiC的替换，可以处理宽带隙半导体晶片，例如包括不同于碳化硅的宽带隙半导体材料。宽带隙半导体晶片可以具有比硅的带隙(1.1eV)大的带隙。例如，宽带隙半导体晶片可以是砷化镓(GaAs)晶片或氮化镓(GaN)晶片。作为SiC和宽带隙材料的替换，也可以使用硅半导体本体。例如，半导体本体可以具有像硅(Si)的金刚石立方晶体晶格。在金刚石立方晶体晶格的情况下，半导体本体的表面可以与(100)晶面一致，可以对于{100}晶面倾斜至多±2度，或者可以是适合于沟道化的任何其它面。因此，作为沿着其出现沟道化的几个主晶向之一的<100>晶向或者任何其它合适的方向垂直于处理表面而行进。
当将通过穿过半导体本体的表面例如非沟道化地注入第一元素来在半导体本体中形成掩埋损伤区与随后通过穿过半导体本体的相同表面例如沟道化地注入第二元素来在半导体本体中形成掺杂区进行组合时，可以实现在半导体本体中的限定的深度处的例如超过掩埋损伤区的第二元素的目标去沟道化。沟道化和非沟道化的顺序上的变化或者在第二元素的注入中的沟道化程度的降低允许改进第二元素的范围峰值的端部的再现性和准确度。可以执行例如非沟道化的或主要非沟道化的第一元素的离子注入，以用于在限定的深度处生成高水平的损伤，从而显著地干扰晶体晶格和沟道。第一元素的该离子注入可以是例如通过如下来执行的：利用更轻的(非掺杂)离子物质(例如H、He、C等)的注入以局部地限制晶体损伤分布，或者利用与半导体器件的整体分布有关的掺杂剂的注入，或者利用与用于第二元素的随后的注入的相同的离子物质但是在第一元素和第二元素的注入中具有不同的能量和不同的注入角度的注入，或者利用与用于第一元素和第二元素的相同的离子物质的注入。当对于第一元素和第二元素的注入而言能量和剂量比率被保持为相同时，这可以允许高的生产率，因为在第一元素和第二元素的注入之间将仅需要改变束角度。在竖向上在掩埋损伤区的生成的晶体损伤下方，沟道化效应被抑制，因为在掩埋损伤区中第二元素被散射到它们不再优先地在晶体沟道中传播的程度。因此可以在第一元素的范围峰值的端部以下防止第二元素的沟道化。第一元素的破坏性注入的剂量可以被设置得足够高以在其最大深度处产生足够的晶体损伤，以使得能够进行所谓的去沟道化，即降低沟道化的程度。剂量也可以被设置得足够低，以允许第二元素的沟道化达到掩埋损伤层。更进一步地，为了实现限定具有最小延伸的掩埋损伤层的第一元素的范围区域的端部的竖向延伸，可以非沟道化地——例如具有足够的与沟道化晶轴的角度偏离——执行第一元素的离子注入。这可以允许合期望地设置范围区域的端部。更进一步地，方法还可以允许形成用于SiC中的诸如Al和P的元素的第二峰(或更高浓度的平台)。此外，可以实现在可调整的深度处的注入沟道化分布的良好地限定的边界/斜率，并且因此还避免了针对掺杂物质的能量限制以及它们对于离子束进入半导体本体的精确限定的进入角度的强烈依赖。通过组合用于设置掩埋损伤区和掺杂区的两个注入，可以实现所定制的深的复杂的掺杂剂分布。鉴于由扩散处理引起的限制，这可以例如对于SiC半导体器件而言是有益的。可选地，可以针对沟道化注入选取更高的注入温度以减小非晶化效应。对于相对低的沟道化注入的注入剂量而言，即使更低的注入温度也可以是有利的，因为对于低剂量而言声子散射的影响可能超过非晶化效应的影响。
例如，第一元素的峰值浓度可以大于第二元素的峰值浓度。例如，第一元素的峰值浓度可以在从1×1019cm-3到1×1021cm-3的范围内，并且第二元素的峰值浓度可以在从1×1015cm-3到1×1018cm-3的范围内。这可以允许例如在通过掩埋损伤层之后有效地减少离子的沟道化。
例如，第二元素的穿透深度和第二元素的范围峰值的端部之间的竖向距离可以达到范围峰值的端部和表面之间的竖向距离的至少150%、或至少200%、或至少300%。
例如，半导体本体的表面和第二元素的范围峰值的端部之间的竖向距离可以在从0.5μm到3μm的范围内，或者可以在从0.5μm到2μm的范围内，或者可以在从0.5μm到1.5μm的范围内，或者可以在从0.7μm到1.3μm的范围内。
例如，第一元素可以是非掺杂元素。非掺杂元素可以是如下元素：其不被配置为要被激活作为用于更改半导体本体中的多数或少数载流子的数量的掺杂剂。第一元素的原子序数可以等于或小于11。例如，第一元素可以是氢或氦、或氖、或碳。这些元素可以允许例如在预先限定的深度的半导体本体的局部损伤。
例如，第一元素可以是掺杂元素。掺杂元素可以是如下元素：其被配置为要被激活作为用于更改半导体本体中的多数或少数载流子的数量的掺杂剂。例如，掺杂元素可以是浅能级施主或受主，或者可以是深能级施主或受主。例如，第一元素的原子序数可以等于第二元素的原子序数。在形成掺杂半导体区时基于通过将沟道化的部分和非沟道化的部分进行组合来形成该区，可以实现在调整浓度分布方面的更大的灵活性。
例如，注入第一元素可以与注入第二元素不同在于如下中的至少之一：离子注入剂量、离子注入能量或离子注入倾斜角度。例如，用于注入第一元素的离子注入倾斜角度可以被配置用于非沟道化离子注入，而用于注入第二元素的离子注入倾斜角度可以被配置用于达到掩埋损伤区的沟道化离子注入。
例如，半导体本体可以是碳化硅SiC半导体本体。第二元素可以是磷或者铝或者镓或者氮或者硼。第二元素可以限定靠近从其处起这些元素被注入的表面——例如半导体本体的顶表面、沟槽的侧壁或沟槽的底侧——的掺杂半导体区。例如，由第二元素限定的掺杂区可以是本体区、源极区/漏极区、具有峰值分布的浅区或屏蔽区，或者是本体区、源极区/漏极区、具有峰值分布的浅区或屏蔽区的一部分。在掺杂半导体区中，例如，掩埋损伤区可以被布置成朝向从其处起已注入有第二元素的表面。
例如，可以在等于或小于25℃的半导体本体的温度下注入第一元素。这可以允许最大化受损区的特性。
例如，可以在等于或大于25℃的半导体本体的温度下注入第二元素。这可以允许在注入第二元素时减少晶体晶格损伤，并且因此可以促进第二元素的沟道化。
例如，方法可以进一步包括在注入第一元素之后并且在注入第二元素之前对半导体本体退火。例如，可以通过炉处理或快速热处理RTP来执行对半导体本体的退火。此外或者作为替换，可以通过熔融或非熔融激光热退火LTA来执行退火。这可以允许通过合适的退火处理减少或最小化在被照射的区带中的晶体损伤，而不使掩埋损伤层的损伤浓度低于合期望的晶体损伤浓度。这可以被实现，因为与掩埋损伤层中的更复杂的缺陷相比在被照射的区带中的更低阶的缺陷可以被在更低的热预算下退火。
例如，半导体器件可以是竖向SiC沟槽场效应晶体管，并且掺杂区可以是屏蔽区或本体区。
半导体器件的示例可以包括半导体本体中的掩埋损伤区。掩埋损伤区可以包括第一元素。第一元素的竖向浓度分布的半高全宽FWHM可以在从0.1μm到1μm的范围内。半导体器件可以进一步包括在半导体本体中的掺杂区。掺杂区包括第二元素。第二元素的穿透深度可以在第一元素的穿透深度的100%至130%的范围内。
与上面或下面描述的示例有关地提及了更多细节和方面。处理半导体本体可以包括对应于与所提出的构思或在上面或下面描述的一个或多个示例有关地提及的一个或多个方面的一个或多个可选的附加特征。
连同先前描述的示例和各图中的一个或多个一起提及和描述的方面和特征也可以与其它示例中的一个或多个组合，以便替代其它示例的类似特征或者以便向其它示例附加地引入特征。
将领会的是，虽然在上面和下面作为一系列的步骤或事件描述了方法，但是所描述的这样的步骤或事件的顺序不应被在限制的意义上解释。相反，一些步骤可以以不同的顺序出现和/或与除了上面和下面描述的那些之外的其它步骤或事件同时出现。
关于上面的示例描述的功能和结构细节将同样适用于在各图中图示并且在下面进一步描述的示例。
参照图1A至图1B的示意性横截面视图，图示了用于制造半导体器件的示例性处理特征。
参照图1A的示意性横截面视图，第一元素被穿过表面106注入到半导体本体104中以用于形成掩埋损伤区102。多于50%的所注入的第一元素可以位于第一元素的穿透深度p1的90%至100%的范围内。第一元素的竖向浓度分布的半高全宽FWHM可以在从0.1μm到1μm的范围内。例如，可以基于沿着非沟道化方向的倾斜角度α1来注入第一元素。
参照图1B的示意性横截面视图，通过穿过半导体本体104的表面106注入第二元素来形成半导体本体中的掺杂区。可以基于沿着沟道化方向的倾斜角度α2来注入第二元素。例如，当第二元素通过掩埋损伤层102时，可以引起第二元素的去沟道化。第二元素的穿透深度p2可以在第一元素的穿透深度p1的100%至130%的范围内。
例如，可以在关于图1A、图1B图示的处理特征之前、之后或之间执行进一步的处理特征。进一步的处理特征的示例除了其它方面之外还是用于形成绝缘层或半导体层或传导层的沉积处理、用于对结构进行图案化的例如经由(多个)平版印刷蚀刻掩模的蚀刻处理、以及用于在半导体本体104中形成掺杂区的掺杂处理。示例性的掺杂区包括源极区和漏极区或者发射极区和集电极区、(多个)本体区、(多个)本体接触区、(多个)电流扩布区、被配置为屏蔽栅极电介质免受高电场影响的(多个)屏蔽区、(多个)场停止区。示例性的绝缘层包括(多个)栅极电介质、半导体本体104上方的布线区域中的(多个)层间绝缘电介质。示例性的半导体层包括由高掺杂的半导体材料形成的(多个)栅极电极、(多个)场电极、(多个)浮置电极。示例性的传导层包括(多个)图案化的布线层，例如(多个)图案化的金属布线层、通孔、接触插塞、(多个)接合焊盘。
图2的线图是沿着图1A的线AA的由穿过表面106的轻离子注入引起的模拟晶体损伤的示意性图示。在图2的线图中图示的峰值落入到图1A中图示的掩埋损伤区102内，并且在形成掺杂半导体区108时允许第二元素的去沟道化。
在基于实验数据的图3的示意性线图中图示了用于形成掺杂半导体区的掩埋损伤区的一个益处。用于形成掩埋损伤区的第一元素的离子注入造成空位浓度cv和第一元素浓度cd。用于形成掺杂半导体区的第二元素的离子注入造成掺杂浓度分布c1。在没有先前的第一元素注入的情况下，即在没有用于去沟道化的损伤区的情况下，形成参考浓度分布cref。通过组合用于设置掩埋损伤区和掺杂区的两个注入，可以实现更为定制的并且复杂的掺杂剂分布。
描述和附图仅图示了本公开的原理。更进一步地，在此记述的所有示例主要明确地旨在仅用于说明的目的，以帮助读者理解本公开的原理和由(多个)发明人对扩展本领域贡献的构思。在此对本公开的原理、方面和示例以及它们的具体示例进行记述的所有陈述旨在涵盖其等同物。
虽然已经在此图示和描述了具体实施例，但是本领域普通技术人员将领会，在不脱离本发明的范围的情况下，各种各样的替换的和/或等同的实现可以代替所示出和描述的具体实施例。本申请旨在覆盖在此讨论的具体实施例的任何适配或变化。因此，意图的是本发明仅受权利要求及其等同物限制。

Claims (22)

1.一种制造半导体器件的方法，所述方法包括：
通过穿过半导体本体(104)的表面(106)注入第一元素来在半导体本体中形成掩埋损伤区(102)，其中多于50%的所注入的第一元素位于第一元素的穿透深度(p1)的90%到100%的范围内；并且此后
通过穿过半导体本体的表面注入第二元素来在半导体本体中形成掺杂区(108)，其中第二元素的穿透深度在第一元素的穿透深度的100%至130%的范围内。
2.一种制造半导体器件的方法，所述方法包括：
通过穿过半导体本体(104)的表面(106)注入第一元素来在半导体本体中形成掩埋损伤区(102)，其中第一元素的竖向浓度分布的半高全宽FWHM在从0.1μm到1μm的范围内；并且此后
通过穿过半导体本体的表面注入第二元素来在半导体本体中形成掺杂区(108)，其中第二元素的穿透深度在第一元素的穿透深度的100%至130%的范围内。
3.根据前项权利要求所述的方法，其中第一元素的峰值浓度大于第二元素的峰值浓度。
4.根据前述权利要求中的任何一项所述的方法，其中第二元素的穿透深度和第二元素的范围峰值的端部之间的竖向距离达到范围峰值的端部和表面(106)之间的竖向距离的至少150%。
5.根据前述权利要求中的任何一项所述的方法，其中半导体本体的表面和第二元素的范围峰值的端部之间的竖向距离在从0.5μm到3μm的范围内。
6.根据前述权利要求中的任何一项所述的方法，其中第一元素是非掺杂元素。
7.根据前述权利要求中的任何一项所述的方法，其中第一元素的原子序数等于或小于11。
8.根据前述权利要求中的任何一项所述的方法，其中第一元素是氢或氦或氖。
9.根据权利要求1至5中的任何一项所述的方法，其中第一元素是掺杂元素。
10.根据前项权利要求所述的方法，其中第一元素的原子序数等于第二元素的原子序数。
11.根据前述两项权利要求中的任何一项所述的方法，其中注入第一元素与注入第二元素不同之处在于如下中的至少之一：离子注入剂量、离子注入能量、或离子注入倾斜角度。
12.根据前述权利要求中的任何一项所述的方法，其中半导体本体是碳化硅SiC半导体本体，并且第二元素是磷、或者铝、或者镓、或者氮、或者硼。
13.根据前述权利要求中的任何一项所述的方法，其中在等于或小于25℃的半导体本体的温度下注入第一元素。
14.根据前述权利要求中的任何一项所述的方法，其中在等于或大于25℃的半导体本体的温度下注入第二元素。
15.根据前述权利要求中的任何一项所述的方法，其中沿着与半导体本体的沿着其出现沟道化的主晶轴偏离至多1.5°的束轴注入第二元素。
16.根据前项权利要求所述的方法，进一步包括在注入第一元素之后并且在注入第二元素之前对半导体本体进行退火。
17.根据前述权利要求中的任何一项所述的方法，其中半导体器件是竖向SiC沟槽场效应晶体管，并且掺杂区是屏蔽区或本体区。
18.一种半导体器件，包括：
在半导体本体中的掩埋损伤区，掩埋损伤区包括第一元素，其中第一元素的竖向浓度分布的半高全宽FWHM在从0.1μm到1μm的范围内；以及
在半导体本体中的掺杂区，掺杂区包括第二元素，其中第二元素的穿透深度在第一元素的穿透深度的100%至130%的范围内。
19.根据前项权利要求所述的半导体器件，其中第一元素的峰值浓度大于第二元素的峰值浓度。
20.根据前述两项权利要求中的任何一项所述的半导体器件，其中第一元素是具有等于或小于11的原子序数的非掺杂元素。
21.根据前述三项权利要求中的任何一项所述的半导体器件，其中第一元素是氢或氦或氖。
22.根据前述四项权利要求中的任何一项所述的半导体器件，其中所述半导体器件是竖向SiC沟槽场效应晶体管，并且掺杂区是屏蔽区或本体区。
CN202211197553.1A 2021-09-29 2022-09-29 制造包括掩埋损伤区的半导体器件的方法 Pending CN115881521A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021125290.3A DE102021125290A1 (de) 2021-09-29 2021-09-29 Verfahren zum herstellen einer ein vergrabenes schädigungsgebiet enthaltenden halbleitervorrichtung
DE102021125290.3 2021-09-29

Publications (1)

Publication Number Publication Date
CN115881521A true CN115881521A (zh) 2023-03-31

Family

ID=85476876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211197553.1A Pending CN115881521A (zh) 2021-09-29 2022-09-29 制造包括掩埋损伤区的半导体器件的方法

Country Status (2)

Country Link
CN (1) CN115881521A (zh)
DE (1) DE102021125290A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501329B2 (en) 2003-05-21 2009-03-10 Micron Technology, Inc. Wafer gettering using relaxed silicon germanium epitaxial proximity layers
DE102016114264A1 (de) 2016-08-02 2018-02-08 Infineon Technologies Ag Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen und halbleitervorrichtungen mit steilen übergängen

Also Published As

Publication number Publication date
DE102021125290A1 (de) 2023-03-30

Similar Documents

Publication Publication Date Title
JP7001364B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20210098568A1 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
JP6880669B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US8653535B2 (en) Silicon carbide semiconductor device having a contact region that includes a first region and a second region, and process for production thereof
CN107039268B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
US7534666B2 (en) High voltage non punch through IGBT for switch mode power supplies
US20210408279A1 (en) Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
US6946711B2 (en) Semiconductor device
US9812563B2 (en) Transistor with field electrodes and improved avalanche breakdown behavior
US9627488B2 (en) Silicon carbide semiconductor device and method for manufacturing same
US20230215941A1 (en) Power device with graded channel
US10665703B2 (en) Silicon carbide transistor
KR101386132B1 (ko) 트렌치 구조를 갖는 ＳｉＣ ＭＯＳＦＥＴ 및 그 제조방법
CN113809147A (zh) 半导体装置以及半导体装置的制造方法
US11557506B2 (en) Methods for processing a semiconductor substrate
CN115881521A (zh) 制造包括掩埋损伤区的半导体器件的方法
JP2023154314A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20230092013A1 (en) Method of Forming a Semiconductor Device Including an Absorption Layer
CN111211054A (zh) 用于制造半导体器件的方法
Schustereder Challenges for ion implantation in power device processing
US7138688B2 (en) Doping method and semiconductor device fabricated using the method
US11302795B2 (en) Method of manufacturing a semiconductor device and semiconductor device
US20230043434A1 (en) Semiconductor device manufacturing method
US20230125859A1 (en) Method of manufacturing a semiconductor device including ion implantation and semiconductor device
JP2024055395A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication