JP2004119938A - 酸化シリコン膜製造方法及び装置 - Google Patents
酸化シリコン膜製造方法及び装置 Download PDFInfo
- Publication number
- JP2004119938A JP2004119938A JP2002285073A JP2002285073A JP2004119938A JP 2004119938 A JP2004119938 A JP 2004119938A JP 2002285073 A JP2002285073 A JP 2002285073A JP 2002285073 A JP2002285073 A JP 2002285073A JP 2004119938 A JP2004119938 A JP 2004119938A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- stress
- oxide film
- silicon
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】酸化シリコン膜の内部応力を低減させ、かつ、応力に対する熱的変化の影響を軽減させる方法を提供する。
【解決手段】カソードカップリング型プラズマCVD装置の下部電極上にシリコン基板を載置し、RF電圧を印加しながら、処理室に第1反応ガス及び第2反応ガスを導入する。このうち第1反応ガスはシリコン原料を含むものであり、典型的な例としてはテトラエトキシシラン(TEOS)を挙げることができる。第2反応ガスはゲルマニウムを含むものであり、例えばテトラメトキシゲルマニウムを挙げることができる。雰囲気ガスには酸素ガスを使用する。下部電極へのRF電圧印加により反応ガスがプラズマ化し、下部電極上に載置されたシリコン基板の表面に酸化シリコン膜が堆積する。このとき、基板の金属シリコンよりも酸化シリコン膜の格子定数が大きいため、通常、酸化シリコン膜の内部には圧縮応力が生じるが、第2反応ガスとしてゲルマニウムを含むガスを所定の流量で導入することにより、応力を引っ張り側にシフトさせ、膜の応力を低減させることが可能となる。
【選択図】 図2
【解決手段】カソードカップリング型プラズマCVD装置の下部電極上にシリコン基板を載置し、RF電圧を印加しながら、処理室に第1反応ガス及び第2反応ガスを導入する。このうち第1反応ガスはシリコン原料を含むものであり、典型的な例としてはテトラエトキシシラン(TEOS)を挙げることができる。第2反応ガスはゲルマニウムを含むものであり、例えばテトラメトキシゲルマニウムを挙げることができる。雰囲気ガスには酸素ガスを使用する。下部電極へのRF電圧印加により反応ガスがプラズマ化し、下部電極上に載置されたシリコン基板の表面に酸化シリコン膜が堆積する。このとき、基板の金属シリコンよりも酸化シリコン膜の格子定数が大きいため、通常、酸化シリコン膜の内部には圧縮応力が生じるが、第2反応ガスとしてゲルマニウムを含むガスを所定の流量で導入することにより、応力を引っ張り側にシフトさせ、膜の応力を低減させることが可能となる。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、プラズマを使用して被処理物上に酸化シリコン膜を堆積させる方法及び装置に関し、特に、その酸化シリコン膜の内部応力を制御する方法及び装置に関する。
【0002】
【従来の技術】
マイクロエレクトロメカニカルシステム(以下「MEMS」)の分野において、プラズマによる薄膜の形成及びエッチングを行う技術を応用して微小構造体を形成する、マイクロマシニング技術が有望視されている。当該マイクロマシニング技術においては、主に、金属シリコン基板上に酸化シリコンSiO2から成る薄膜を積層及びエッチングすることにより、微小構造体を形成する。
【0003】
プラズマCVD装置にはカソードカップリング型とアノードカップリング型がある。カソードカップリング型とは、一般に上部電極を接地し、被処理物を載置した下部電極に高周波(RF)電力を投入する形式をいい、アノードカップリング型とは、被処理物を載置した下部電極を接地し、上部電極にRF電力を投入する形式をいう。カソードカップリング型においては、アノードカップリング型とは異なり、下部電極を直流電気的に浮遊状態として上下電極間にプラズマを生成させるため、下部電極が負となるセルフバイアスが生成され、下部電極近傍に上部電極より高電界のイオンシースが生成される。この高電界のイオンシース中にてプラズマ中で生成された正イオンが加速され、下部電極上に載置した被コーティング物の表面に反応ガスに由来する膜が高速で堆積する。この成膜速度はセルフバイアス電圧を大きくするに従って大きくなり、アノードカップリング型では被コーティング物を約300℃に加熱しても成膜速度はせいぜい50nm/minであるのに対し、カソードカップリング型では500nm/min程度の成膜速度が得られ、生産性に優れる。
【0004】
しかし、微小構造体の形成においては、成膜速度に加え、薄膜特性が所定の範囲内になるように制御することも重要である。重要な薄膜特性の一つとして、薄膜内部に生じる応力がある。シリコン基板上に酸化シリコン膜を形成して微小構造体を設計・製造する際は、酸化シリコン薄膜に発生する応力をいかに低減するかが技術上の大きな課題の一つとなっている。
【0005】
内部応力の発生要因は、膜の内部構造に起因する真性応力と、基板と薄膜の熱膨張率の差に起因する熱応力であると考えられている。これらはいずれもシリコン基板に対する関係で酸化シリコン薄膜の内部に生じるものであるが、真性応力は温度とは無関係に存在するのに対し、熱応力は温度が変化した場合にのみ発生する。これらを制御することができれば、酸化シリコン薄膜に発生する応力の制御が可能になると考えられる。
【0006】
酸化シリコン膜の応力を制御する方法としては、これまでに、CVD形成プラズマのRF電力を変化させることにより応力を制御する方法、高応力と低応力の二重層を形成することにより応力を制御する方法、酸化シリコン膜中にハロゲン元素を導入することにより、膜の応力を低減させる方法(特許文献1参照)、ゲルマニウムやホウ素、リン等を含む物質をドーピングすることによって酸化シリコンの熱膨張係数を増加させる方法などが知られている(特許文献2参照)。
【0007】
【特許文献1】
特開平10−79387号公報
【特許文献2】
特開平11−174246号公報
【0008】
【発明が解決しようとする課題】
RF電力を変化させることにより応力を制御する方法では、制御可能な応力の範囲が非常に小さく、十分な応力除去効果を期待することができない。また、熱応力を制御することはできない。二重層を形成することにより応力を制御する方法では、高密度プラズマCVD装置により高応力の層を形成させた後に、容量結合型プラズマCVD装置によって低応力の層を形成させるという工程を経なければならないため、生産性が悪いという問題点がある。また、ハロゲン元素を導入する方法は、温度に対する安定性がないという問題点があり、熱負荷のかかるMEMSへの適用は好ましくない。酸化シリコン膜にホウ素やリン等のドープ剤をドーピングする方法は、熱応力の制御には有効であるが、真性応力を制御するものではない。また、制御できる応力値の範囲も小さい。
【0009】
本発明はこのような課題を解決するために成されたものであり、その目的とするところは、簡易な手段を用いることにより、シリコン基板上に形成される酸化シリコン膜の内部応力を低減させ、かつ、応力に対する熱的変化の影響を軽減させる方法及び装置を提供することにある。
【0010】
【課題を解決するための手段】
上記課題を解決するために成された本発明に係る酸化シリコン膜の製造方法は、シリコン基板を載置する下部電極にRF電力を投入しながら反応ガスを導入することによりシリコン基板上に酸化シリコン膜を堆積させる酸化シリコン膜の製造方法において、該反応ガスが、シリコンを含む第1反応ガスとゲルマニウムを含む第2反応ガスとを含むことを特徴とするものである。
【0011】
【発明の実施の形態】
本発明においては、被処理物(シリコン基板)を載置する下部電極にRF電力を投入する。従って、本発明に係る方法は、カソードカップリング型プラズマCVD装置により行われる。
【0012】
カソードカップリング型プラズマCVD装置の下部電極上にシリコン基板を載置し、RF電圧を印加しながら、処理室に第1反応ガス及び第2反応ガスを導入する。このうち第1反応ガスはシリコン原料を含むものであり、典型的な例としてはテトラエトキシシラン(TEOS)を挙げることができるが、その他にもテトラメトキシシラン(TMOS)、SiH4等を用いることができる。テトラエトキシシランは常温常圧で液体のものが取り扱いに便利であるが、固体のものを昇華させてガス化して使用することもできる。第2反応ガスはゲルマニウムを含むものであり、例えばテトラメトキシゲルマニウムを挙げることができる。雰囲気ガスには酸素ガスを使用する。もちろん、酸化シリコン膜に付与すべき機能等に応じて、これら以外のガスを混合することもできる。
【0013】
下部電極へのRF電圧印加により反応ガスがプラズマ化し、下部電極上に載置されたシリコン基板の表面に酸化シリコン膜が堆積する。このとき、基板の金属シリコンよりも酸化シリコン膜の格子定数が大きいため、通常、酸化シリコン膜の内部には圧縮応力が生じるが、第2反応ガスとしてゲルマニウムを含むガスを所定の流量で導入することにより、応力を引っ張り側にシフトさせ、膜の応力を低減させることが可能となる。
【0014】
すなわち、本発明は、カソードカップリング型プラズマCVDによって所定量のゲルマニウムを酸化シリコン膜にドーピングするものであり、これにより、薄膜の熱応力及び真性応力を共に制御することができ、さらに、応力に対する温度の影響も小さくすることができるものである。本発明の方法によると、酸化シリコン膜の内部応力の値を−100〜100MPaの任意の値に制御することができ、しかも、その応力の値は膜のアニール前後でほとんど変化しない。
【0015】
なお、本発明に係る方法により製造した酸化シリコン膜に、更にエッチング、堆積等の各種表面処理を施すことももちろん可能である。
【0016】
【実施例】
本発明に係る方法を用いて微小構造体等を作製する方法を説明する。本実施例では、図1に示すようなカソードカップリング型プラズマCVD装置を使用する。本実施例で用いるカソードカップリング型プラズマCVD装置10では、密閉された反応室11中に上部電極12及び下部電極13を略平行に配し、上部電極12は接地し、下部電極13は整合回路23を介してRF電源24に接続する。下部電極13の下には絶縁層14を介して接地台15を設ける。ここで、接地台15の周囲は上部に突出させ、その上端から内側に張り出す接地第3電極16を設けて下部電極13の周囲を覆うようにする。これにより、下部電極の上部に生成されるイオンシースの外側への膨出が抑制される(特開平8−260156号公報参照)。ただし、これは本発明に関しては必須要件ではない。反応ガスは上部電極12の下面に設けられた反応ガス供給口から反応室に供給される。
【0017】
原材料である金属シリコン基板(ウエハ)18を下部電極13の上に載置し、反応室11を密閉する。反応室11内を一旦排気した後、雰囲気ガス、第1反応ガス及び第2反応ガスをそれぞれ所定流量で供給する。整合回路23を介して下部電極13にRF電力を投入すると、反応ガスがプラズマ化し、酸化シリコンが生成される。そして、下部電極13の近傍にイオンシースが生成され、このイオンシースにより加速された酸化シリコンのイオンが基板18上に高速で衝突して、基板18上に緻密な酸化シリコン層が高速で堆積していく。堆積速度は、下部電極13に投入するRF電力により制御することができる。また、イオンシースにおけるセルフバイアスの値は、下部電極13に設けた電圧計22により測定することができる。
【0018】
本実施例では、ゲルマニウムを含んだ第2反応ガスを使用していることにより、酸化シリコン膜中に、第2反応ガスの流量に応じたゲルマニウムがドーピングされる。これにより、酸化シリコン膜の格子定数が減少してシリコン基板のそれに近づき、当初圧縮である真性応力の絶対値が減少してゆく。この応力の変化量はゲルマニウムのドープ量に対応するため、第2反応ガスの流量等を制御することにより酸化シリコン膜の応力値を制御することが可能となる。従って、所定の第2反応ガス流量で酸化シリコン膜の作製を行うことにより、酸化シリコン膜の内部応力をほぼゼロにすることも可能であり、更には、引張応力とすることも可能である。なお、酸化シリコン膜の内部応力の値はアニールの前後で変化するが、この変化を見込んで当初の(アニール前の)酸化シリコン膜の生成を行うことにより、アニール後の内部応力の制御が可能となる。
【0019】
一例として、第1反応ガスとしてテトラエトキシシラン(TEOS)、第2反応ガスとしてテトラメトキシゲルマニウム(TMGe)を用いた場合について述べる。図2は、全反応ガスに対するTMGeの流量比と、基板に対する酸化シリコン膜の内部応力との関係、及び全反応ガスに対するTMGeの流量比と、成膜速度との関係を示したグラフであり、実線が成膜後アニール前の応力値、破線がアニール後の応力値を示す。
【0020】
なお、使用した基板はφ6inch金属シリコンウエハ(均一性±5%以内)で、酸化シリコン膜の形成は次の条件で行った。
(TEOS+TMGe)/O2=20/680sccm
圧力:0.6Torr(80Pa)
RF電力:400W
下部電極の加熱温度:400℃
【0021】
成膜後のアニールは次の条件で行った。
昇温速度:5℃/秒
保持温度:1000℃
保持時間:5分
雰囲気ガスO2、5SLM
【0022】
膜厚は、基板の一部をマスクして酸化シリコン膜を成膜し、成膜面とマスクされていた部分の段差を触針式段差計(Dektak3030;Solan社製)を用いて測定することにより求めた。この値と成膜時間との関係から酸化シリコン膜の成膜速度を算出することができる。応力の測定は、レーザ式薄膜ストレス測定装置(FLX−2320;Tencor社製)を用いて行った。
【0023】
金属シリコンウエハの成膜前後の表面形状をレーザ式薄膜ストレス測定装置を用いて測定すると、成膜前後の表面形状の変化量が成膜した酸化シリコン膜の応力による基板の曲率半径の変化となる。ここで得られた基板の曲率半径から、式
σ=(Eh2)/{(1−v)6Rt}
より、酸化シリコン膜の応力値が求められる。ここで、E/(1−v)は基板の二軸弾性係数(Pa)(Si;1.805×1011Pa)、hは基板の厚さ(m)(ここでは6.25×10−4m)、tは膜厚(m)、Rは基板の曲率半径(m)、σは薄膜の平均応力(Pa)である。
【0024】
図2からわかるように、TMGeの流量が0%の場合は、アニール前及びアニール後のいずれも、酸化シリコン膜内に圧縮応力が生じている。TMGeの流量比が増加するに従い圧縮応力は減少し、当該流量比が46%付近で引っ張り応力に転じた。また、TMGeの流量比が0%から46%までの間では、TMGeの流量比が大きくなるに従って、アニール前後の応力値の差は小さくなる。そして、アニール前とアニール後共に、TMGeの流量比が46%近傍というほぼ等しい値でいずれも応力がゼロとなることが確認された。これらのことから、第2反応ガス流量を、酸化シリコン膜の内部応力がゼロ近傍になるように調整した場合、形成された薄膜は、基板をアニールした後においてもほとんど変化せず、また、ゲルマニウムの添加は、酸化シリコン膜の内部応力に対する熱的変化の影響も軽減させることがわかった。
【0025】
本発明の方法は、以上で用いたパラメータの値や処理条件に限定されるものではない。例えば、シリコンソースとしてTEOS以外のものを使用したり、ゲルマニウムソースとしてテトラメトキシゲルマニウム以外のものを使用することもできる。また、印加するRF電力やチャンバ内圧力も、本実施例の値に限定されるものではない。ただし、チャンバに導入する両反応ガスの流量比と応力の関係は、使用するガスの種類、チャンバの設計、チャンバ容積に依存するものであるため、装置やガスの種類の相違により本実施例のものとは異なるのは当然である。
【0026】
【発明の効果】
本発明の方法により、酸化シリコン膜の内部応力を−100〜100MPaの任意の値に制御することができ、また、内部応力に対する熱的変化の影響も軽減させることができる。その結果、微小構造体の設計及び製造が容易になるばかりでなく、製品の信頼性を向上させることが可能となる。
【0027】
また、TEOS/TMGeの流量比を変化させたときの応力の変化量は、応力値がゼロの近傍において非常に小さい。このことから、容易に酸化シリコン膜の応力をゼロの近傍に制御することが可能である。
【図面の簡単な説明】
【図1】本発明で使用するカソードカップリング型プラズマCVD装置の概略構成図
【図2】全反応ガスに対するTMGeの流量比と酸化シリコン膜の内部応力との関係、及び全反応ガスに対するTMGeの流量比と成膜速度との関係のグラフ。
【符号の説明】
11…反応室
12…上部電極
13…下部電極
24…RF電源
【発明の属する技術分野】
本発明は、プラズマを使用して被処理物上に酸化シリコン膜を堆積させる方法及び装置に関し、特に、その酸化シリコン膜の内部応力を制御する方法及び装置に関する。
【0002】
【従来の技術】
マイクロエレクトロメカニカルシステム(以下「MEMS」)の分野において、プラズマによる薄膜の形成及びエッチングを行う技術を応用して微小構造体を形成する、マイクロマシニング技術が有望視されている。当該マイクロマシニング技術においては、主に、金属シリコン基板上に酸化シリコンSiO2から成る薄膜を積層及びエッチングすることにより、微小構造体を形成する。
【0003】
プラズマCVD装置にはカソードカップリング型とアノードカップリング型がある。カソードカップリング型とは、一般に上部電極を接地し、被処理物を載置した下部電極に高周波(RF)電力を投入する形式をいい、アノードカップリング型とは、被処理物を載置した下部電極を接地し、上部電極にRF電力を投入する形式をいう。カソードカップリング型においては、アノードカップリング型とは異なり、下部電極を直流電気的に浮遊状態として上下電極間にプラズマを生成させるため、下部電極が負となるセルフバイアスが生成され、下部電極近傍に上部電極より高電界のイオンシースが生成される。この高電界のイオンシース中にてプラズマ中で生成された正イオンが加速され、下部電極上に載置した被コーティング物の表面に反応ガスに由来する膜が高速で堆積する。この成膜速度はセルフバイアス電圧を大きくするに従って大きくなり、アノードカップリング型では被コーティング物を約300℃に加熱しても成膜速度はせいぜい50nm/minであるのに対し、カソードカップリング型では500nm/min程度の成膜速度が得られ、生産性に優れる。
【0004】
しかし、微小構造体の形成においては、成膜速度に加え、薄膜特性が所定の範囲内になるように制御することも重要である。重要な薄膜特性の一つとして、薄膜内部に生じる応力がある。シリコン基板上に酸化シリコン膜を形成して微小構造体を設計・製造する際は、酸化シリコン薄膜に発生する応力をいかに低減するかが技術上の大きな課題の一つとなっている。
【0005】
内部応力の発生要因は、膜の内部構造に起因する真性応力と、基板と薄膜の熱膨張率の差に起因する熱応力であると考えられている。これらはいずれもシリコン基板に対する関係で酸化シリコン薄膜の内部に生じるものであるが、真性応力は温度とは無関係に存在するのに対し、熱応力は温度が変化した場合にのみ発生する。これらを制御することができれば、酸化シリコン薄膜に発生する応力の制御が可能になると考えられる。
【0006】
酸化シリコン膜の応力を制御する方法としては、これまでに、CVD形成プラズマのRF電力を変化させることにより応力を制御する方法、高応力と低応力の二重層を形成することにより応力を制御する方法、酸化シリコン膜中にハロゲン元素を導入することにより、膜の応力を低減させる方法(特許文献1参照)、ゲルマニウムやホウ素、リン等を含む物質をドーピングすることによって酸化シリコンの熱膨張係数を増加させる方法などが知られている(特許文献2参照)。
【0007】
【特許文献1】
特開平10−79387号公報
【特許文献2】
特開平11−174246号公報
【0008】
【発明が解決しようとする課題】
RF電力を変化させることにより応力を制御する方法では、制御可能な応力の範囲が非常に小さく、十分な応力除去効果を期待することができない。また、熱応力を制御することはできない。二重層を形成することにより応力を制御する方法では、高密度プラズマCVD装置により高応力の層を形成させた後に、容量結合型プラズマCVD装置によって低応力の層を形成させるという工程を経なければならないため、生産性が悪いという問題点がある。また、ハロゲン元素を導入する方法は、温度に対する安定性がないという問題点があり、熱負荷のかかるMEMSへの適用は好ましくない。酸化シリコン膜にホウ素やリン等のドープ剤をドーピングする方法は、熱応力の制御には有効であるが、真性応力を制御するものではない。また、制御できる応力値の範囲も小さい。
【0009】
本発明はこのような課題を解決するために成されたものであり、その目的とするところは、簡易な手段を用いることにより、シリコン基板上に形成される酸化シリコン膜の内部応力を低減させ、かつ、応力に対する熱的変化の影響を軽減させる方法及び装置を提供することにある。
【0010】
【課題を解決するための手段】
上記課題を解決するために成された本発明に係る酸化シリコン膜の製造方法は、シリコン基板を載置する下部電極にRF電力を投入しながら反応ガスを導入することによりシリコン基板上に酸化シリコン膜を堆積させる酸化シリコン膜の製造方法において、該反応ガスが、シリコンを含む第1反応ガスとゲルマニウムを含む第2反応ガスとを含むことを特徴とするものである。
【0011】
【発明の実施の形態】
本発明においては、被処理物(シリコン基板)を載置する下部電極にRF電力を投入する。従って、本発明に係る方法は、カソードカップリング型プラズマCVD装置により行われる。
【0012】
カソードカップリング型プラズマCVD装置の下部電極上にシリコン基板を載置し、RF電圧を印加しながら、処理室に第1反応ガス及び第2反応ガスを導入する。このうち第1反応ガスはシリコン原料を含むものであり、典型的な例としてはテトラエトキシシラン(TEOS)を挙げることができるが、その他にもテトラメトキシシラン(TMOS)、SiH4等を用いることができる。テトラエトキシシランは常温常圧で液体のものが取り扱いに便利であるが、固体のものを昇華させてガス化して使用することもできる。第2反応ガスはゲルマニウムを含むものであり、例えばテトラメトキシゲルマニウムを挙げることができる。雰囲気ガスには酸素ガスを使用する。もちろん、酸化シリコン膜に付与すべき機能等に応じて、これら以外のガスを混合することもできる。
【0013】
下部電極へのRF電圧印加により反応ガスがプラズマ化し、下部電極上に載置されたシリコン基板の表面に酸化シリコン膜が堆積する。このとき、基板の金属シリコンよりも酸化シリコン膜の格子定数が大きいため、通常、酸化シリコン膜の内部には圧縮応力が生じるが、第2反応ガスとしてゲルマニウムを含むガスを所定の流量で導入することにより、応力を引っ張り側にシフトさせ、膜の応力を低減させることが可能となる。
【0014】
すなわち、本発明は、カソードカップリング型プラズマCVDによって所定量のゲルマニウムを酸化シリコン膜にドーピングするものであり、これにより、薄膜の熱応力及び真性応力を共に制御することができ、さらに、応力に対する温度の影響も小さくすることができるものである。本発明の方法によると、酸化シリコン膜の内部応力の値を−100〜100MPaの任意の値に制御することができ、しかも、その応力の値は膜のアニール前後でほとんど変化しない。
【0015】
なお、本発明に係る方法により製造した酸化シリコン膜に、更にエッチング、堆積等の各種表面処理を施すことももちろん可能である。
【0016】
【実施例】
本発明に係る方法を用いて微小構造体等を作製する方法を説明する。本実施例では、図1に示すようなカソードカップリング型プラズマCVD装置を使用する。本実施例で用いるカソードカップリング型プラズマCVD装置10では、密閉された反応室11中に上部電極12及び下部電極13を略平行に配し、上部電極12は接地し、下部電極13は整合回路23を介してRF電源24に接続する。下部電極13の下には絶縁層14を介して接地台15を設ける。ここで、接地台15の周囲は上部に突出させ、その上端から内側に張り出す接地第3電極16を設けて下部電極13の周囲を覆うようにする。これにより、下部電極の上部に生成されるイオンシースの外側への膨出が抑制される(特開平8−260156号公報参照)。ただし、これは本発明に関しては必須要件ではない。反応ガスは上部電極12の下面に設けられた反応ガス供給口から反応室に供給される。
【0017】
原材料である金属シリコン基板(ウエハ)18を下部電極13の上に載置し、反応室11を密閉する。反応室11内を一旦排気した後、雰囲気ガス、第1反応ガス及び第2反応ガスをそれぞれ所定流量で供給する。整合回路23を介して下部電極13にRF電力を投入すると、反応ガスがプラズマ化し、酸化シリコンが生成される。そして、下部電極13の近傍にイオンシースが生成され、このイオンシースにより加速された酸化シリコンのイオンが基板18上に高速で衝突して、基板18上に緻密な酸化シリコン層が高速で堆積していく。堆積速度は、下部電極13に投入するRF電力により制御することができる。また、イオンシースにおけるセルフバイアスの値は、下部電極13に設けた電圧計22により測定することができる。
【0018】
本実施例では、ゲルマニウムを含んだ第2反応ガスを使用していることにより、酸化シリコン膜中に、第2反応ガスの流量に応じたゲルマニウムがドーピングされる。これにより、酸化シリコン膜の格子定数が減少してシリコン基板のそれに近づき、当初圧縮である真性応力の絶対値が減少してゆく。この応力の変化量はゲルマニウムのドープ量に対応するため、第2反応ガスの流量等を制御することにより酸化シリコン膜の応力値を制御することが可能となる。従って、所定の第2反応ガス流量で酸化シリコン膜の作製を行うことにより、酸化シリコン膜の内部応力をほぼゼロにすることも可能であり、更には、引張応力とすることも可能である。なお、酸化シリコン膜の内部応力の値はアニールの前後で変化するが、この変化を見込んで当初の(アニール前の)酸化シリコン膜の生成を行うことにより、アニール後の内部応力の制御が可能となる。
【0019】
一例として、第1反応ガスとしてテトラエトキシシラン(TEOS)、第2反応ガスとしてテトラメトキシゲルマニウム(TMGe)を用いた場合について述べる。図2は、全反応ガスに対するTMGeの流量比と、基板に対する酸化シリコン膜の内部応力との関係、及び全反応ガスに対するTMGeの流量比と、成膜速度との関係を示したグラフであり、実線が成膜後アニール前の応力値、破線がアニール後の応力値を示す。
【0020】
なお、使用した基板はφ6inch金属シリコンウエハ(均一性±5%以内)で、酸化シリコン膜の形成は次の条件で行った。
(TEOS+TMGe)/O2=20/680sccm
圧力:0.6Torr(80Pa)
RF電力:400W
下部電極の加熱温度:400℃
【0021】
成膜後のアニールは次の条件で行った。
昇温速度:5℃/秒
保持温度:1000℃
保持時間:5分
雰囲気ガスO2、5SLM
【0022】
膜厚は、基板の一部をマスクして酸化シリコン膜を成膜し、成膜面とマスクされていた部分の段差を触針式段差計(Dektak3030;Solan社製)を用いて測定することにより求めた。この値と成膜時間との関係から酸化シリコン膜の成膜速度を算出することができる。応力の測定は、レーザ式薄膜ストレス測定装置(FLX−2320;Tencor社製)を用いて行った。
【0023】
金属シリコンウエハの成膜前後の表面形状をレーザ式薄膜ストレス測定装置を用いて測定すると、成膜前後の表面形状の変化量が成膜した酸化シリコン膜の応力による基板の曲率半径の変化となる。ここで得られた基板の曲率半径から、式
σ=(Eh2)/{(1−v)6Rt}
より、酸化シリコン膜の応力値が求められる。ここで、E/(1−v)は基板の二軸弾性係数(Pa)(Si;1.805×1011Pa)、hは基板の厚さ(m)(ここでは6.25×10−4m)、tは膜厚(m)、Rは基板の曲率半径(m)、σは薄膜の平均応力(Pa)である。
【0024】
図2からわかるように、TMGeの流量が0%の場合は、アニール前及びアニール後のいずれも、酸化シリコン膜内に圧縮応力が生じている。TMGeの流量比が増加するに従い圧縮応力は減少し、当該流量比が46%付近で引っ張り応力に転じた。また、TMGeの流量比が0%から46%までの間では、TMGeの流量比が大きくなるに従って、アニール前後の応力値の差は小さくなる。そして、アニール前とアニール後共に、TMGeの流量比が46%近傍というほぼ等しい値でいずれも応力がゼロとなることが確認された。これらのことから、第2反応ガス流量を、酸化シリコン膜の内部応力がゼロ近傍になるように調整した場合、形成された薄膜は、基板をアニールした後においてもほとんど変化せず、また、ゲルマニウムの添加は、酸化シリコン膜の内部応力に対する熱的変化の影響も軽減させることがわかった。
【0025】
本発明の方法は、以上で用いたパラメータの値や処理条件に限定されるものではない。例えば、シリコンソースとしてTEOS以外のものを使用したり、ゲルマニウムソースとしてテトラメトキシゲルマニウム以外のものを使用することもできる。また、印加するRF電力やチャンバ内圧力も、本実施例の値に限定されるものではない。ただし、チャンバに導入する両反応ガスの流量比と応力の関係は、使用するガスの種類、チャンバの設計、チャンバ容積に依存するものであるため、装置やガスの種類の相違により本実施例のものとは異なるのは当然である。
【0026】
【発明の効果】
本発明の方法により、酸化シリコン膜の内部応力を−100〜100MPaの任意の値に制御することができ、また、内部応力に対する熱的変化の影響も軽減させることができる。その結果、微小構造体の設計及び製造が容易になるばかりでなく、製品の信頼性を向上させることが可能となる。
【0027】
また、TEOS/TMGeの流量比を変化させたときの応力の変化量は、応力値がゼロの近傍において非常に小さい。このことから、容易に酸化シリコン膜の応力をゼロの近傍に制御することが可能である。
【図面の簡単な説明】
【図1】本発明で使用するカソードカップリング型プラズマCVD装置の概略構成図
【図2】全反応ガスに対するTMGeの流量比と酸化シリコン膜の内部応力との関係、及び全反応ガスに対するTMGeの流量比と成膜速度との関係のグラフ。
【符号の説明】
11…反応室
12…上部電極
13…下部電極
24…RF電源
Claims (6)
- シリコン基板を載置する下部電極にRF電力を投入しながら反応ガスを導入することによりシリコン基板上に酸化シリコン膜を堆積させる酸化シリコン膜の製造方法において、該反応ガスが、シリコンを含む第1反応ガスとゲルマニウムを含む第2反応ガスとを含むことを特徴とする酸化シリコン膜の製造方法。
- 第1反応ガスがテトラエトキシシランであることを特徴とする請求項1に記載の酸化シリコン膜の製造方法。
- 第2反応ガスがテトラメトキシゲルマニウムであることを特徴とする請求項1又は2に記載の酸化シリコン膜の製造方法。
- a)処理室内に設けた、シリコン基板を載置する下部電極及び該下部電極の上部に設けた接地上部電極と、
b)処理室内に、シリコンを含む第1反応ガスとゲルマニウムを含む第2反応ガスとを導入する原料ガス導入手段と、
c)上記下部電極にRF電力を投入するRF電源と、
を有することを特徴とする酸化シリコン膜製造装置。 - 第1反応ガスがテトラエトキシシランであることを特徴とする請求項4に記載の酸化シリコン膜製造装置。
- 第2反応ガスがテトラメトキシゲルマニウムであることを特徴とする請求項4又は5に記載の酸化シリコン膜製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002285073A JP2004119938A (ja) | 2002-09-30 | 2002-09-30 | 酸化シリコン膜製造方法及び装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002285073A JP2004119938A (ja) | 2002-09-30 | 2002-09-30 | 酸化シリコン膜製造方法及び装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004119938A true JP2004119938A (ja) | 2004-04-15 |
Family
ID=32278466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002285073A Pending JP2004119938A (ja) | 2002-09-30 | 2002-09-30 | 酸化シリコン膜製造方法及び装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004119938A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006186999A (ja) * | 2004-12-27 | 2006-07-13 | General Electric Co <Ge> | エピタキシャル・シリコン膜によって製作した容量性マイクロマシン加工超音波トランスジューサ |
KR100707202B1 (ko) | 2004-08-02 | 2007-04-13 | 삼성전자주식회사 | 산화층 제조 방법 |
JP2007324292A (ja) * | 2006-05-31 | 2007-12-13 | Seiko Epson Corp | 半導体装置の製造方法 |
JPWO2006090645A1 (ja) * | 2005-02-24 | 2008-07-24 | 株式会社日立国際電気 | 半導体装置の製造方法および基板処理装置 |
WO2008146638A1 (ja) * | 2007-05-25 | 2008-12-04 | Tokyo Electron Limited | 薄膜およびその薄膜を用いた半導体装置の製造方法 |
WO2009025118A1 (ja) * | 2007-08-23 | 2009-02-26 | Murata Manufacturing Co., Ltd. | 圧電共振子及びその製造方法 |
JP2009231858A (ja) * | 2008-03-19 | 2009-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 微小機械共振器およびその製造方法 |
-
2002
- 2002-09-30 JP JP2002285073A patent/JP2004119938A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100707202B1 (ko) | 2004-08-02 | 2007-04-13 | 삼성전자주식회사 | 산화층 제조 방법 |
JP2006186999A (ja) * | 2004-12-27 | 2006-07-13 | General Electric Co <Ge> | エピタキシャル・シリコン膜によって製作した容量性マイクロマシン加工超音波トランスジューサ |
JPWO2006090645A1 (ja) * | 2005-02-24 | 2008-07-24 | 株式会社日立国際電気 | 半導体装置の製造方法および基板処理装置 |
JP2007324292A (ja) * | 2006-05-31 | 2007-12-13 | Seiko Epson Corp | 半導体装置の製造方法 |
WO2008146638A1 (ja) * | 2007-05-25 | 2008-12-04 | Tokyo Electron Limited | 薄膜およびその薄膜を用いた半導体装置の製造方法 |
WO2009025118A1 (ja) * | 2007-08-23 | 2009-02-26 | Murata Manufacturing Co., Ltd. | 圧電共振子及びその製造方法 |
JP2009231858A (ja) * | 2008-03-19 | 2009-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 微小機械共振器およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5269093B2 (ja) | 低ウェットエッチング速度の窒化シリコン膜 | |
EP0179665B1 (en) | Apparatus and method for magnetron-enhanced plasma-assisted chemical vapor deposition | |
WO2010001880A1 (ja) | プラズマcvd装置、dlc膜及び薄膜の製造方法 | |
US7625603B2 (en) | Crack and residue free conformal deposited silicon oxide with predictable and uniform etching characteristics | |
JPH02177368A (ja) | 薄膜トランジスタ及びその製造方法 | |
TWI780320B (zh) | 用於圖案化應用的碳硬式遮罩及相關的方法 | |
JP2007087996A (ja) | シリコンドット付き基板 | |
JP2004119938A (ja) | 酸化シリコン膜製造方法及び装置 | |
TWI802410B (zh) | 沉積具有減少的表面粗糙度的材料之方法 | |
CN105070646B (zh) | 一种低应力氮化硅薄膜的制备方法 | |
JP4755421B2 (ja) | ウェハ用二層lto背面シール | |
US20100003833A1 (en) | Method of forming fluorine-containing dielectric film | |
US20200190664A1 (en) | Methods for depositing phosphorus-doped silicon nitride films | |
TW202229614A (zh) | 硼矽薄膜中之硼濃度可調性 | |
US11676813B2 (en) | Doping semiconductor films | |
JP3372384B2 (ja) | プラズマcvd装置 | |
TWI823128B (zh) | 用於鍺之擴散屏障 | |
US11404263B2 (en) | Deposition of low-stress carbon-containing layers | |
JP5643488B2 (ja) | 低応力膜を備えたsoiウェーハの製造方法 | |
US20220122811A1 (en) | Electric arc mitigating faceplate | |
KR20180064618A (ko) | 박막 증착 방법 | |
JP2000178749A (ja) | プラズマcvd装置 | |
TW202400831A (zh) | 氫含量減少的含矽層及其製造處理 | |
JP2682734B2 (ja) | 誘電体膜堆積方法および装置 | |
Campedelli et al. | Thin Film Deposition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070427 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070515 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070918 |