KR101131645B1 - 반도체 처리용의 성막 방법 및 장치 - Google Patents

반도체 처리용의 성막 방법 및 장치 Download PDF

Info

Publication number
KR101131645B1
KR101131645B1 KR1020070089845A KR20070089845A KR101131645B1 KR 101131645 B1 KR101131645 B1 KR 101131645B1 KR 1020070089845 A KR1020070089845 A KR 1020070089845A KR 20070089845 A KR20070089845 A KR 20070089845A KR 101131645 B1 KR101131645 B1 KR 101131645B1
Authority
KR
South Korea
Prior art keywords
processing
gas
region
film
supplying
Prior art date
Application number
KR1020070089845A
Other languages
English (en)
Other versions
KR20080022518A (ko
Inventor
가즈히데 하세베
요시히로 이시다
다께히꼬 후지따
쥰 오가와
시게루 나까지마
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080022518A publication Critical patent/KR20080022518A/ko
Application granted granted Critical
Publication of KR101131645B1 publication Critical patent/KR101131645B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

막 소스 원소를 포함하고 또한 아미노기를 포함하지 않은 소스 가스를 구비하는 제1 처리 가스와 산화 가스를 구비하는 제2 처리 가스와 예비 처리 가스를 구비하는 제3 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서, 피처리 기판 상에 CVD에 의해 산화막을 형성한다. 제1 공정은, 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 공급하는 여기 기간을 구비하고, 이에 따라 생성된 예비 처리 가스의 라디칼에 의해 피처리 기판의 표면을 예비 처리한다. 제2 공정은, 제1 처리 가스의 공급을 행하고, 이에 의해, 피처리 기판의 표면에 막 소스 원소를 흡착시킨다. 제3 공정은, 제2 처리 가스를 여기 기구에 의해 여기한 상태에서 공급하는 여기 기간을 구비하고, 이에 따라 생성된 산화 가스의 라디칼에 의해, 피처리 기판의 표면에 흡착된 막 소스 원소를 산화한다.
막 소스 원소, 소스 가스, 처리 가스, 피처리 기판, 산화막

Description

반도체 처리용의 성막 방법 및 장치 {FILM FORMATION METHOD AND APPARATUS FOR SEMICONDUCTOR PROCESS}
본 발명은, 반도체 웨이퍼 등의 피처리 기판 상에 산화막을 형성하는 반도체 처리용의 성막 방법 및 장치에 관한 것이다. 여기서, 반도체 처리란, 웨이퍼나 LCD(Liquid Crystal Display)와 같은 FPD(Flat Panel Disphy)용의 글래스 기판 등의 피처리 기판 상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성함으로써, 상기 피처리 기판 상에 반도체 디바이스나, 반도체 디바이스에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 다양한 처리를 의미한다.
반도체 집적 회로를 구성하는 반도체 디바이스의 제조에 있어서는, 피처리 기판, 예를 들어 반도체 웨이퍼에, 성막, 에칭, 산화, 확산, 개질, 어닐, 자연 산화막의 제거 등의 각종 처리가 실시된다. 예를 들어, 반도체 웨이퍼에 실리콘 산화막을 형성할 경우, 종형의(소위 배치식의) 열처리 장치에 있어서, 테트라에톡시실란(TEOS:Si(OC2H5)4)을 이용하여, 성막 처리의 일종인 CVD(Chemical Vapor Deposition) 처리를 행할 수 있다.
최근, 반도체 집적 회로의 한층 더한 고집적화 및 고미세화의 요구에 수반하여, 반도체 디바이스의 제조 공정에 있어서의 열 이력을 경감시키고, 디바이스의 특성을 향상시키는 것이 기대되고 있다. 종형의 처리 장치에 있어서도, 이러한 요구에 따른 반도체 처리 방법의 개량이 이루어지는 것이 기대되고 있다. 예를 들어, CVD 처리에 있어서도, 원료 가스 등을 간헐적으로 공급하면서, 원자 혹은 분자 레벨의 두께의 층을, 1층 혹은 수층씩 반복하여 성막하는 방법이 채용된다. 이러한 성막 방법은 일반적으로는 ALD(Atomic layer Deposition) 혹은 MLD(Molecular Layer Deposition)라고 칭해지며, 이에 의해, 웨이퍼를 아주 높은 고온에 노출시키지 않아도 목적으로 하는 처리를 행하는 것이 가능하게 된다. 또한, ALD 혹은 MLD에 의한 성막은 스텝 커버리지가 양호하기 때문에, 디바이스의 미세화에 수반하여, 좁아지고 있는 반도체 디바이스 내의 오목부, 예를 들어 게이트간 갭을 매립하기에 적합하다. 예를 들어, 일본 특개2004-281853호 공보(특허 문헌1)는, ALD법을 이용하여, 300℃ 내지 600℃의 저온에서 실리콘 질화막을 성막하는 방법을 개시한다.
한편, 실리콘 산화막과 같은 산화막에 대해서는, 디바이스의 미세화에 수반하여, 박막화하면 그 품질에 의존하여 다양한 문제가 생긴다. 예를 들어, 게이트 산화막이 얇을 경우, 막질이 양호하지 않으면 리크 전류가 증대될 우려가 있다.
본 발명은, 저온 하에서 양질의 산화막을 형성할 수 있는 반도체 처리용의 성막 방법 및 장치를 제공하는 것을 목적으로 한다.
본 발명의 제1 시점은, 막 소스 원소를 포함하고 또한 아미노기를 포함하지 않은 소스 가스를 구비하는 제1 처리 가스와 산화 가스를 구비하는 제2 처리 가스와 예비 처리 가스를 구비하는 제3 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서, 피처리 기판 상에 CVD에 의해 산화막을 형성하는 반도체 처리용의 성막 방법이며, 상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 공정이며 상기 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하고, 이에 따라 생성된 상기 예비 처리 가스의 라디칼에 의해 상기 피처리 기판의 표면을 예비 처리하는 제1 공정과, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 및 제3 처리 가스의 공급을 정지하는 제2 공정과, 이에 의해, 상기 피처리 기판의 표면에 상기 막 소스 원소를 흡착시키고, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 공정이며 상기 제2 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하고, 이에 따라 생성된 상기 산화 가스의 라디칼에 의해, 상기 피처리 기판의 표면에 흡착된 상기 막 소스 원소를 산화시키는 제3 공정을 이 순서로 교대로 구비하는 사이클을 복수회 반복하여, 상기 사이클마다 형성되는 박막을 적층함으로써 소정의 두께를 갖는 상기 산화막을 형성한다.
본 발명의 제2 시점은, 반도체 처리용의 성막 장치이며, 피처리 기판을 수납 하는 처리 영역을 갖는 처리 용기와, 상기 처리 영역 내에서 상기 피처리 기판을 유지하는 지지 부재와, 상기 처리 영역 내의 상기 피처리 기판을 가열하는 히터와, 상기 처리 영역 내를 배기하는 배기계와, 상기 처리 영역에 막 소스 원소를 포함하고 또한 아미노기를 포함하지 않은 소스 가스를 구비하는 제1 처리 가스를 공급하는 제1 처리 가스 공급계와, 상기 처리 영역에 산화 가스를 구비하는 제2 처리 가스를 공급하는 제2 처리 가스 공급계와, 상기 처리 영역에 예비 처리 가스를 구비하는 제3 처리 가스를 공급하는 제3 처리 가스 공급계와, 상기 처리 영역에 공급되는 상기 제2 및 제3 처리 가스를 선택적으로 여기하는 여기 기구와, 상기 장치의 동작을 제어하는 제어부를 구비하고, 상기 제어부는, 상기 피처리 기판 상에 CVD에 의해 산화막을 형성하기 위해서, 상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 공정이며 상기 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하고, 이에 따라 생성된 상기 예비 처리 가스의 라디칼에 의해 상기 피처리 기판의 표면을 예비 처리하는 제1 공정과, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 및 제3 처리 가스의 공급을 정지하는 제2 공정과, 이에 의해, 상기 피처리 기판의 표면에 상기 막 소스 원소를 흡착시키고, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 공정이며 상기 제2 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하고, 이에 따라 생성된 상기 산화 가스의 라디칼에 의해, 상기 피처리 기판의 표면에 흡착된 상기 막 소스 원소를 산화시키는 제3 공정을 이 순서로 교대로 구비하는 사이클을 복수회 반복하여, 상기 사이클마다 형성되는 박막을 적층 함으로써 소정의 두께를 갖는 상기 산화막을 형성한다.
본 발명의 제3 시점은, 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며, 상기 프로그램 지령은, 프로세서에 의해 실행될 때, 막 소스 원소를 포함하고 또한 아미노기를 포함하지 않은 소스 가스를 구비하는 제1 처리 가스와 산화 가스를 구비하는 제2 처리 가스와 예비 처리 가스를 구비하는 제3 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서, 피처리 기판 상에 CVD에 의해 산화막을 형성하는 반도체 처리용의 성막 장치를 제어하고, 상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 공정이며 상기 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하고, 이에 따라 생성된 상기 예비 처리 가스의 라디칼에 의해 상기 피처리 기판의 표면을 예비 처리하는 제1 공정과, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 및 제3 처리 가스의 공급을 정지하는 제2 공정과, 이에 의해, 상기 피처리 기판의 표면에 상기 막 소스 원소를 흡착시키키고, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 공정이며 상기 제2 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하고, 이에 따라 생성된 상기 산화 가스의 라디칼에 의해, 상기 피처리 기판의 표면에 흡착된 상기 막 소스 원소를 산화시키는 제3 공정을 이 순서로 교대로 구비하는 사이클을 복수회 반복하여, 상기 사이클마다 형성되는 박막을 적층함으로써 소정의 두께를 갖는 상기 산화막을 형성한다.
본 발명의 추가의 목적 및 장점은 다음의 기재에서 설명되며, 일부는 그 기재부터 명백해지거나 또는 본 발명의 실시에 의해 학습될 것이다. 본 발명의 목적 및 장점은 여기에서 특별히 지적한 수단 및 이들의 조합에 의해 실현되고 얻어진다.
본 발명은, 저온 하에서 양질의 산화막을 형성할 수 있는 반도체 처리용의 성막 방법 및 장치를 제공할 수 있다.
이하에, 본 발명의 실시 형태에 대하여 도면을 참조하여 설명한다. 또한，이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는, 동일 부호를 붙이고, 중복 설명은 필요한 경우에만 행한다.
도1은, 본 발명 실시 형태에 관한 성막 장치(종형 CVD 장치)를 도시하는 단면도이다. 도2는, 도1에 도시한 장치의 일부를 도시하는 횡단 평면도이다. 이 성막 장치(2)는, 막 소스 원소를 포함하고 또한 아미노기를 포함하지 않은 소스 가스인 디클로로실란(DCS:SiH2Cl2) 가스를 구비하는 제1 처리 가스와, 산화 가스인 산 소(O2) 가스를 구비하는 제2 처리 가스와, 예비 처리 가스인 암모니아(NH3) 가스를 구비하는 제3 처리 가스를 선택적으로 공급 가능한 처리 영역을 구비한다. 성막 장치(2)는, 이러한 처리 영역 내에서, 피처리 기판 상에 CVD에 의해 실리콘 산화막을 형성하도록 구성된다.
성막 장치(2)는, 간격을 두고 겹쳐 쌓인 복수의 반도체 웨이퍼(피처리 기판)를 수납하여 처리하는 처리 영역(5)을 내부에 규정하고 하단이 개구되고 천장이 있는 원통체 형상의 처리 용기(4)를 갖는다. 처리 용기(4)의 전체는, 예를 들어 석영에 의해 형성된다. 처리 용기(4) 내의 천장에는, 석영으로 제조된 천장판(6)이 배치되어 밀봉된다. 처리 용기(4)의 하단 개구에는, 원통체 모양으로 성형된 매니폴드(8)가 O링 등의 밀봉 부재(10)를 개재하여 연결된다. 또한, 매니폴드(8)를 별도로 설치하지 않고, 전체를 원통체 형상의 석영으로 제조된 처리 용기로 구성할 수도 있다.
매니폴드(8)는, 예를 들어 스테인리스 스틸로 이루어지고, 처리 용기(4)의 하단을 지지한다. 매니폴드(8)의 하단 개구를 통해, 석영으로 제조된 웨이퍼 보트(12)가 승강되고, 이에 의해, 처리 용기(4)에 대하여 웨이퍼 보트(12)가 로드/언로드된다. 웨이퍼 보트(12)에는, 피처리 기판으로서, 다수매의 반도체 웨이퍼(W)가 다단으로 재치된다. 예를 들어, 본 실시 형태의 경우에 있어서, 웨이퍼 보트(12)의 지주(12A)에는, 예를 들어 50 내지 100매 정도의 직경이 300㎜인 웨이퍼(W)가 대략 등피치로 다단으로 지지 가능하게 된다.
웨이퍼 보트(12)는, 석영으로 제조된 보온통(14)을 통하여 테이블(16) 상에 재치된다. 테이블(16)은, 매니폴드(8)의 하단 개구를 개폐하는, 예를 들어 스테인리스 스틸로 제조된 덮개(18)를 관통하는 회전축(20) 상에 지지된다.
회전축(20)의 관통부에는, 예를 들어 자성 유체 밀봉(22)이 개재되어, 회전축(20)을 기밀하게 밀봉하면서 회전 가능하게 지지한다. 덮개(18)의 주변부와 매니폴드(8)의 하단부에는, 예를 들어 O링 등으로 이루어지는 밀봉 부재(24)가 개재되어, 용기 내의 밀봉성을 유지한다.
회전축(20)은, 예를 들어 보트 엘리베이터 등의 승강 기구(25)에 지지된 아암(26)의 선단에 부착된다. 승강 기구(25)에 의해, 웨이퍼 보트(12) 및 덮개(18) 등이 일체적으로 승강된다. 또한, 테이블(16)을 덮개(18)측에 고정하여 설치하고, 웨이퍼 보트(12)를 회전시키지 않고 웨이퍼(W)의 처리를 행하도록 해도 된다.
매니폴드(8)의 측부에는, 처리 용기(4) 내의 처리 영역(5)에 소정의 처리 가스를 공급하기 위한 가스 공급부가 접속된다. 가스 공급부는, 제1 처리 가스 공급계(30), 제2 처리 가스 공급계(32), 제3 처리 가스 공급계(34), 및 불활성 가스 공급계(36)를 포함한다. 제1 처리 가스 공급계(30)는, 막 소스 원소(여기서는 Si)를 포함하고 또한 아미노기를 포함하지 않은 소스 가스로서 디클로로실란(DCS:SiH2Cl2) 가스를 구비하는 제1 처리 가스를 공급한다. 제2 처리 가스 공급계(32)는, 산화 가스로서 산소(O2) 가스를 구비하는 제2 처리 가스를 공급한다. 제3 처리 가스 공급계(34)는, 예비 처리 가스로서 암모니아(NH3) 가스를 구비하는 제3 처리 가스를 공급한다. 불활성 가스 공급계(36)는, 희석용, 퍼지용, 혹은 압력 제어용의 불활성 가스로서, 예를 들어 N2 가스를 공급한다. 제1 내지 제3 처리 가스에는, 필요에 따라 적당한 양의 캐리어 가스(희석 가스)가 혼합되지만, 이하에서는, 설명을 쉽게 하기 위해, 캐리어 가스에 대해서는 언급하지 않는다.
구체적으로는, 제1 처리 가스 공급계(30) 및 불활성 가스 공급계(36)는 공통의 가스 분산 노즐(40)을 갖고, 제2 및 제3 처리 가스 공급계(32, 34)는, 공통의 가스 분산 노즐(42)을 갖는다. 각 가스 분산 노즐(40, 42)은, 매니폴드(8)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 연장되는 석영관으로 이루어진다(도1 참조). 각 가스 분산 노즐(40, 42)에는, 그 길이 방향(상하 방향)을 따라 또한 웨이퍼 보트(12) 상의 웨이퍼(W)의 전체에 걸치도록 복수의 가스 분사 구멍(40A, 42A)이 소정의 간격을 사이에 두고 형성된다. 가스 분사 구멍(40A, 42A)은, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대하여 평행한 가스류를 형성하도록, 수평 방향으로 대략 균일하게, 대응의 처리 가스를 각각 공급한다.
또한, 제1 처리 가스 공급계(30) 및 불활성 가스 공급계(36)는, 각각 개별로 가스 분산 노즐을 갖도록 구성할 수 있다. 마찬가지로, 제2 및 제3 처리 가스 공급계(32, 34)는, 각각 개별로 가스 분산 노즐을 갖도록 구성할 수 있다.
노즐(40)은, 가스 공급 라인(가스 통로)(50, 56)을 통하여, DCS 가스 및 N2 가스의 가스원(30S, 36S)에 각각 접속된다. 노즐(42)은, 가스 공급 라인(가스 통로)(52, 54)을 통하여, O2 가스 및 NH3 가스의 가스원(32S, 34S)에 접속된다. 가스 공급 라인(50, 52, 54, 56) 상에는, 개폐 밸브(50A, 52A, 54A, 56A)와 매스플로우 컨트롤러와 같은 유량 제어기(50B, 52B, 54B, 56B)가 배치된다. 이에 의해, DCS 가스, O2 가스, NH3 가스, 및 N2 가스가 각각 유량 제어하면서 공급 가능하게 된다.
처리 용기(4)의 측벽의 일부에는, 그 높이 방향을 따라 가스 여기부(66)가 배치된다. 가스 여기부(66)에 대향하는 처리 용기(4)의 반대측에는, 이 내부 분위기를 진공 배기하기 위해, 처리 용기(4)의 측벽을, 예를 들어 상하 방향으로 깎아냄으로써 형성된 가늘고 긴 배기구(68)가 배치된다.
구체적으로는, 가스 여기부(66)는, 처리 용기(4)의 측벽을 상하 방향을 따라 소정의 폭으로 깎아냄으로써 형성된 상하로 가늘고 긴 개구(70)를 갖는다. 개구(70)는, 처리 용기(4)의 외벽에 기밀하게 용접 접합된 석영으로 제조된 커버(72)에 의해 덮힌다. 커버(72)는, 처리 용기(4)의 외측으로 돌출하도록 단면 오목부 형상을 이루고, 또한 상하로 가늘고 긴 형상을 갖는다.
이 구성에 의해, 처리 용기(4)의 측벽으로부터 돌출하고 또한 일측이 처리 용기(4) 내에 개구하는 가스 여기부(66)가 형성된다. 즉, 가스 여기부(66)의 내부공간은, 처리 용기(4) 내의 처리 영역(5)으로 연통된다. 개구(70)는, 웨이퍼 보트(12)에 보유 지지되는 모든 웨이퍼(W)를 높이 방향에 있어서 커버할 수 있도록 상하 방향으로 충분히 길게 형성된다.
커버(72)의 양 측벽의 외측면에는, 그 길이 방향(상하 방향)을 따라 서로 대향하도록 하여 가늘고 긴 한 쌍의 전극(74)이 배치된다. 전극(74)에는 플라즈마 발생용의 고주파 전원(76)이 급전 라인(78)을 통하여 접속된다. 전극(74)에, 예를 들어 13.56㎒의 고주파 전압을 인가함으로써, 한 쌍의 전극(74) 사이에 플라즈마를 여기하기 위한 고주파 전계가 형성된다. 또한, 고주파 전압의 주파수는 13.56㎒에 한정되지 않고, 다른 주파수, 예를 들어 400㎑ 등을 이용해도 된다.
제2 및 제3 처리 가스의 가스 분산 노즐(42)은, 웨이퍼 보트(12) 상의 최하 레벨의 웨이퍼(W)보다도 아래 위치에서, 처리 용기(4)의 반경 방향 외측으로 굴곡된다. 그 후에 가스 분산 노즐(42)은, 가스 여기부(66) 내의 가장 안(처리 용기(4)의 중심으로부터 가장 떨어진 부분)의 위치에서, 수직으로 기립한다. 가스 분산 노즐(42)은, 도2에도 도시한 바와 같이 한 쌍의 대향하는 전극(74) 사이에 있던 영역(고주파 전계가 가장 강한 위치), 즉 주로 플라즈마가 실제로 발생하는 플라즈마 발생 영역(PS)보다도 외측으로 떨어진 위치에 설치된다. 가스 분산 노즐(42)의 가스 분사 구멍(42A)으로부터 분사된 O2 가스를 구비하는 제2 처리 가스 혹은 NH3 가스를 구비하는 제3 처리 가스는, 플라즈마 발생 영역(PS)을 향하여 분사되고, 이곳에서 여기(분해 혹은 활성화)되어, 산소 라디칼(O*, O2*) 혹은 암모니아 라디칼(NH3*) 등을 포함하는 상태에서 웨이퍼 보트(12) 상의 웨이퍼(W)에 공급된다(기호 「*」은 라디칼인 것을 나타냄).
커버(72)의 외측에는, 이것을 덮도록 하여, 예를 들어 석영으로 이루어지는 절연 보호 커버(80)가 부착된다. 절연 보호 커버(80)의 내측이며 전극(74)과 대향하는 부분에는, 냉매 통로로 이루어지는 냉각 기구(도시하지 않음)가 배치된다. 냉매 통로에, 냉매로서 예를 들어 냉각된 질소 가스를 흘림으로써 전극(74)이 냉각된다. 또한, 절연 보호 커버(80)의 외측에는, 이것을 덮고 고주파의 누설을 방지하기 위해 실드(도시하지 않음)가 배치된다.
가스 여기부(66)의 개구(70)의 외측 근방, 즉 개구(70)의 외측(처리 용기(4) 내)의 일방측에 제1 처리 가스 및 불활성 가스의 가스 분산 노즐(40)이 수직으로 기립하여 배치된다. 가스 분산 노즐(40)에 형성된 가스 분사 구멍(40A)으로부터 처리 용기(4)의 중심 방향을 향하여 DCS 가스를 구비하는 제1 처리 가스 혹은 N2를 구비하는 불활성 가스가 분사된다.
한편, 가스 여기부(66)에 대향시켜 형성한 배기구(68)에는, 이것을 덮도록 하여 석영으로 이루어지는 단면 ㄷ자 형상으로 성형된 배기구 커버 부재(82)가 용접에 의해 부착된다. 배기 커버 부재(82)는, 처리 용기(4)의 측벽을 따라 상방으로 연장되고, 처리 용기(4)의 상방에 가스 출구(84)가 형성된다. 가스 출구(84)에는, 진공 펌프 등을 배치한 진공 배기계(GE)가 접속된다.
처리 용기(4)를 포위하도록, 처리 용기(4) 내의 분위기 및 웨이퍼(W)를 가열하는 히터(86)가 배치된다. 처리 용기(4) 내의 배기구(68)의 근방에는, 히터(86)를 제어하기 위한 열전쌍(도시하지 않음)이 배치된다.
또한 성막 장치(2)는, 장치 전체의 동작을 제어하는 컴퓨터 등으로 이루어지는 주 제어부(100)를 구비한다. 도3은, 주 제어부(100)의 구성을 도시하는 도면이다. 도3에 도시한 바와 같이 주 제어부(100)에는, 조작 패널(121), 온도 센서 (군)(122), 압력계(군)(123), 히터 컨트롤러(124), MFC(125)[도1의 유량 제어기(50B, 52B, 54B, 56B)에 대응], 밸브 제어부(126), 진공 펌프(127)[도1의 진공 배기계(GE)에 대응], 보트 엘리베이터(128)[도1의 승강 기구(25)에 대응], 플라즈마 제어부(129) 등이 접속된다.
조작 패널(121)은, 표시 화면과 조작 버튼을 구비하고, 오퍼레이터의 조작 지시를 주 제어부(100)에 전하고, 또한, 주 제어부(100)로부터의 다양한 정보를 표시 화면에 표시한다. 온도 센서(군)(122)는, 처리 용기(4) 내 및 배기관 내의 각 부의 온도를 측정하고, 그 측정값을 주 제어부(100)에 통지한다. 압력계(군)(123)는, 처리 용기(4) 내 및 배기관 내의 각 부의 압력을 측정하고, 측정값을 주 제어부(100)에 통지한다.
히터 컨트롤러(124)는, 히터(86)의 각 섹션을 개별로 제어하기 위한 것이다. 히터 컨트롤러(124)는, 주 제어부(100)로부터의 지시에 응답하여, 히터(86)의 각 섹션에 통전하여 이들을 가열한다. 히터 컨트롤러(124)는, 또한 히터(86)의 각 섹션의 소비 전력을 개별로 측정하여, 주 제어부(100)에 통지한다.
MFC(125)는, 가스 공급 라인의 배관에 배치된다. MFC(125)는, 각 배관을 흐르는 가스의 유량을 주 제어부(100)로부터 지시된 양으로 제어한다. MFC(125)는, 또한, 실제로 흐른 가스의 유량을 측정하여, 주 제어부(100)에 통지한다.
밸브 제어부(126)는, 각 배관에 배치되고, 각 배관에 배치된 밸브의 개방도를 주 제어부(100)로부터 지시된 값으로 제어한다. 진공 펌프(127)는, 배기관에 접속되어, 처리 용기(4) 내의 가스를 배기한다.
보트 엘리베이터(128)는, 덮개(18)를 상승시킴으로써, 회전 테이블(16) 상에 재치된 웨이퍼 보트(11)[반도체 웨이퍼(W)]를 처리 용기(4) 내에 로드한다. 보트 엘리베이터(128)는, 또한, 덮개(18)를 하강시킴으로써, 회전 테이블(16) 상에 재치된 웨이퍼 보트(11)[반도체 웨이퍼(W)]를 처리 용기(4) 내로부터 업로드한다.
플라즈마 제어부(129)는, 주 제어부(100)로부터의 지시에 응답하여, 가스 여기부(66)를 제어한다. 이에 의해, 가스 여기부(66) 내에 공급된, 산소 가스나 암모니아 가스를 활성화하고, 라디칼을 생성시킨다.
주 제어부(100)는, 레시피 기억부(111)와, ROM(112)과, RAM(113)과, I/O 포트(114)와, CPU(115)를 포함한다. 이들은 버스(116)에 의해 상호 접속되어, 버스(116)를 통하여, 각 부사이에서 정보가 전달된다.
레시피 기억부(111)에는, 셋업용 레시피와 복수의 프로세스용 레시피가 기억된다. 성막 장치(2)의 제조 당초는, 셋업용 레시피만이 저장된다. 셋업용 레시피는, 각 성막 장치에 따른 열 모델 등을 생성할 때에 실행되는 것이다. 프로세스용 레시피는, 유저가 실제로 행하는 열처리(프로세스)마다 준비되는 레시피이다. 프로세스용 레시피는, 처리 용기(4)에의 반도체 웨이퍼(W)의 로드로부터, 처리 완료된 웨이퍼(W)를 언로드할 때까지의, 각 부의 온도의 변화, 처리 용기(4) 내의 압력변화, 처리 가스의 공급의 개시 및 정지 타이밍과 공급량 등을 규정한다.
ROM(112)은, EEPROM, 플래시 메모리, 하드 디스크 등으로 구성되고, CPU(115)의 동작 프로그램 등을 기억하는 기록 매체이다. RAM(113)은, CPU(115)의 워크 에어리어 등으로서 기능한다.
I/O 포트(114)는, 조작 패널(121), 온도 센서(122), 압력계(123), 히터 컨트롤러(124), MFC(125), 밸브 제어부(126), 진공 펌프(127), 보트 엘리베이터(128), 플라즈마 제어부(129) 등에 접속되어, 데이터나 신호의 입출력을 제어한다.
CPU(Central Processing Unit)(115)는, 주 제어부(100)의 중추를 구성한다. CPU(115)는, ROM(112)에 기억된 제어 프로그램을 실행하고, 조작 패널(121)로부터의 지시에 따라, 레시피 기억부(111)에 기억되는 레시피(프로세스용 레시피)를 따라, 성막 장치(2)의 동작을 제어한다. 즉, CPU(115)는, 온도 센서(군)(122), 압력계(군)(123), MFC(125) 등에 처리 용기(4) 내 및 배기관 내의 각 부의 온도, 압력, 유량 등을 측정시킨다. 또한, CPU(115)는, 이 측정 데이터에 기초하여, 히터 컨트롤러(124), MFC(125), 밸브 제어부(126), 진공 펌프(127) 등에 제어 신호 등을 출력하여, 상기 각 부가 프로세스용 레시피를 따르도록 제어한다.
다음에 도1에 도시하는 장치를 이용하여 주 제어부(100)의 제어 하에서 행해지는 성막 방법(소위 ALD 혹은 MLD 성막)에 대하여 설명한다. 본 실시 형태에 관한 성막 방법에서는, CVD에 의해 반도체 웨이퍼(W) 상에 실리콘 산화막을 형성한다. 이로 인해, 웨이퍼(W)를 수납한 처리 영역(5) 내에 막 소스 원소(여기서는 Si)를 포함하고, 또한 아미노기를 포함하지 않은 소스 가스인 디클로로실란(DCS:SiH2Cl2) 가스를 구비하는 제1 처리 가스와, 산화 가스인 O2 가스를 구비하는 제2 처리 가스와, 예비 처리 가스인 NH3 가스를 구비하는 제3 처리 가스를 선택적으로 공급한다.
우선, 다수매, 예를 들어 50 내지 100매의 300㎜ 사이즈의 웨이퍼(W)를 보유 지지한 상온의 웨이퍼 보트(12)를, 소정의 온도로 설정된 처리 용기(4) 내에 로드 하고, 처리 용기(4)를 밀폐한다. 다음에 처리 용기(4) 내를 탈기하여 소정의 처리 압력으로 유지하는 동시에, 웨이퍼 온도를 상승시켜 성막용의 처리 온도로 안정될 때까지 대기한다. 다음에 웨이퍼 보트(12)를 회전시키면서, 제1 내지 제3 처리 가스를, 각각 유량 제어하면서 가스 분산 노즐(40, 42)로부터 간헐적으로 공급한다.
개략적으로는, 우선, NH3 가스를 구비하는 제3 처리 가스가 가스 분산 노즐(42)의 가스 분사 구멍(42A)으로부터, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대하여 평행한 가스류를 형성하도록 공급된다. 제3 처리 가스는, 한 쌍의 전극(74) 사이의 플라즈마 발생 영역(PS)을 통과할 때에 선택적으로 여기되어 일부가 플라즈마화된다. 이 때, 암모니아 라디칼(활성종)NH3*이 생성된다. 이들의 라디칼은, 가스 여기부(66)의 개구(70)로부터 처리 용기(4) 중심을 향하여 유출되고, 웨이퍼(W) 상호간에 층류 상태에서 공급된다. 웨이퍼(W) 상에 암모니아 라디칼이 공급되면, 웨이퍼(W)의 표면이 예비 처리된다(제1 스테이지:예비 처리).
다음에 DCS 가스를 구비하는 제1 처리 가스가 가스 분산 노즐(40)의 가스 분사 구멍(40A)으로부터, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대하여 평행한 가스류를 형성하도록 공급된다. 그 동안에, DCS 가스의 분자 혹은, 그들의 분해에 의해 발생한 분해 생성물의 분자 혹은 원자가 웨이퍼의 예비 처리된 표면 상에 흡착되어 흡착층을 형성한다(제2 스테이지:DCS 흡착).
다음에 O2 가스를 구비하는 제2 처리 가스가 가스 분산 노즐(42)의 가스 분사 구멍(42A)으로부터, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대하여 평행한 가스류를 형성하도록 공급된다. 제2 처리 가스는, 한 쌍의 전극(74) 사이의 플라즈마 발생 영역(PS)을 통과할 때에 선택적으로 여기되어 일부가 플라즈마화된다. 이 때, O*, O2* 등의 산소 라디칼(활성종)이 생성된다. 이들의 라디칼은, 가스 여기부(66)의 개구(70)로부터 처리 용기(4)의 중심을 향하여 유출되고, 웨이퍼(W) 상호간에 층류 상태에서 공급된다. 웨이퍼(W) 상에 산소 라디칼이 공급되면, 웨이퍼(W) 상의 흡착층의 Si와 반응하고, 이에 따라 웨이퍼(W) 상에 실리콘 산화물의 박막이 형성된다(제3 스테이지: 산화).
도4는, 본 발명 실시 형태에 관한 성막 처리의 레시피를 도시하는 타이밍차트이다. 도4에 도시한 바와 같이, 이 실시 형태에 관한 성막 방법에 있어서는, 제1 내지 제3 스테이지(ST1 내지 ST3)를 이 순서로 교대로, 예를 들어 100회 반복한다. 즉, 제1 내지 제3 스테이지(ST1 내지 ST3)로 이루어지는 사이클을 다수회 반복하여, 사이클마다 형성되는 실리콘 산화물의 박막을 적층함으로써, 최종적인 두께의 실리콘 산화막이 얻어진다. 이하에, 각 스테이지에 대하여 구체적으로 설명한다.
[제1 스테이지(ST1): 예비 처리]
우선, 도4의 (c)에 도시한 바와 같이 처리 영역(5) 내에 소정량의 질소 가스를 공급한다. 이와 함께, 처리 영역(5) 내를 소정의 온도, 예를 들어, 도4의 (a) 에 도시한 바와 같이 550℃로 설정한다. 또한, 처리 영역(5) 내를 배기하여, 처리 영역(5)을 소정의 압력, 예를 들어, 도4의 (b)에 도시한 바와 같이, 66.5Pa(0.5Torr)로 설정한다. 그리고, 이 조작을, 처리 영역(5)이 소정의 압력 및 온도에서 안정될 때까지 행한다(안정화 공정).
처리 영역(5) 내가 소정의 압력 및 온도에서 안정되면, 도4의 (g)에 도시한 바와 같이 전극(11) 사이에 고주파 전력을 인가(RF:ON)한다. 이와 함께, 암모니아 가스를 소정량, 예를 들어, 도4의 (f)에 도시한 바와 같이 3slm(standard liter per minute)을 한 쌍의 전극(11) 사이[가스 여기부(66) 내]에 공급한다. 한 쌍의 전극(11) 사이에 공급된 암모니아 가스는 플라즈마 여기(활성화)되어, 암모니아 라디칼을 생성한다. 이렇게 생성된 라디칼이 가스 여기부(66)로부터 처리 영역(5) 내에 공급된다. 또한, 도4의 (c)에 도시한 바와 같이 처리 영역(S) 내에 소정량의 질소 가스를 공급한다(플로우 공정).
여기서, 처리 영역(5) 내의 온도는, 실온(RT) 내지 800℃로 하는 것이 바람직하다. 실온보다 낮아지면, 실리콘 산화막을 성막할 수 없어질 우려가 생긴다. 처리 영역(5) 내의 온도가 800℃보다 높아지면, 형성되는 실리콘 산화막의 막질이나 막 두께 균일성 등이 악화될 우려가 생긴다. 처리 영역(5) 내의 온도는, 100℃ 내지 800℃로 하는 것이 보다 바람직하고, 400℃ 내지 600℃로 하는 것이 더욱 바람직하다. 이러한 범위의 온도로 함으로써, 형성되는 실리콘 산화막의 막질이나 막 두께 균일성 등을 더욱 향상시킬 수 있다.
암모니아 가스의 공급량은, 10sccm 내지 50slm로 하는 것이 바람직하다. 이 러한 범위로 함으로써, 플라즈마를 문제없이 발생시킬 수 있는 동시에 반도체 웨이퍼(W)의 표면을 예비 처리하기에 충분한 라디칼을 공급할 수 있다.
RF 파워는, 10W 내지 1500W로 하는 것이 바람직하다. 10W 보다 적으면, 암모니아 라디칼이 생성되기 어려워진다. 1500W를 초과하면, 가스 여기부(66)를 구성하는 석영벽이 데미지를 받을 우려가 생긴다. RF 파워는, 50W 내지 500W로 하는 것이 더욱 바람직하다. 이러한 범위로 함으로써, 암모니아 라디칼을 효율적으로 생성할 수 있다.
처리 영역(5) 내의 압력은, 0.133Pa(1mTorr) 내지 13.3kPa(100Torr)로 하는 것이 바람직하다. 이러한 범위의 압력으로 함으로써, 암모니아 라디칼이 발생하기 쉽고, 또한 처리 영역(5) 내의 라디칼의 평균 자유 행정이 커진다. 처리 영역(5) 내의 압력은, 40Pa 내지 100Pa로 하는 것이 더욱 바람직하다. 이러한 범위의 압력으로 함으로써, 처리 영역(5) 내의 압력 제어가 용이해진다.
또한, 가스 여기부(66) 내의 압력(가스 분사 구멍의 압력)은, 0.133Pa 내지 13.3kPa로 하는 것이 바람직하고, 70Pa 내지 600Pa로 하는 것이 보다 바람직하다. 이러한 범위의 압력으로 함으로써, 플라즈마를 문제없이 발생할 수 있는 동시에 반도체 웨이퍼(W)의 표면을 예비 처리하기에 충분한 라디칼을 공급할 수 있다.
암모니아 가스를 소정 시간 공급 후, 암모니아 가스의 공급을 정지하는 동시에, 고주파 전력의 인가를 정지한다. 한편, 도4의 (c)에 도시한 바와 같이 소정량의 질소 가스는 처리 영역(5) 내에 계속하여 공급한다. 그리고, 처리 영역(5) 내를 배기하고, 이에 의해 처리 영역(5) 내의 가스를 처리 영역(5) 외부로 배출한다 (퍼지 공정).
또한, 성막 시퀸스 상, 제1 내지 제3 스테이지에 걸쳐 처리 영역(5) 내의 온도를 변화시키지 않는 것이 바람직하다. 이 때문에, 본 실시예에서는, 제1 내지 제3 스테이지에 걸쳐 처리 영역(5) 내의 온도를 550℃로 설정한다. 또한, 처리 영역(5) 내의 배기도 제1 내지 제3 스테이지에 걸쳐 계속한다.
[제2 스테이지(ST2): DCS 흡착]
다음에 도4의 (c)에 도시한 바와 같이 처리 영역(5) 내에 소정량의 질소 가스를 공급하면서, 처리 영역(5) 내를 소정의 온도, 예를 들어, 도4의 (a)에 도시한 바와 같이 550℃로 설정한다. 또한, 처리 영역(5) 내를 배기하여, 처리 영역(5)을 소정의 압력, 예를 들어, 도4의 (b)에 도시한 바와 같이 66.5Pa로 설정한다. 그리고, 이 조작을, 처리 영역(5)이 소정의 압력 및 온도에서 안정될 때까지 행한다(안정화 공정).
처리 영역(5) 내가 소정의 압력 및 온도에서 안정되면, DCS 가스를 소정량, 예를 들어, 도4의 (d)에 도시한 바와 같이 2slm과, 도4의 (c)에 도시한 바와 같이 처리 영역(5) 내에 소정량의 질소 가스를 공급한다(플로우 공정). 처리 영역(5) 내에 공급된 DCS는, 처리 영역(5) 내에서 가열되어 활성화하고, 웨이퍼(W)의 표면에 흡착층을 형성한다.
제1 스테이지(ST1)에 있어서, 암모니아 라디칼에 의하여 웨이퍼(W)의 표면을 예비 처리할 때, 웨이퍼(W)의 표면에 존재하는 -OH기의 일부와 -H기의 일부가 -NH2 기로 치환된다. 이로 인해, 제2 스테이지(ST2)를 개시할 때, 웨이퍼(W)의 표면에는 -NH2기가 존재한다. 이 상태에서 DCS가 공급되면, 웨이퍼(W)의 표면의 -NH2기와 열적으로 활성화된 DCS가 반응하여, 웨이퍼(W)의 표면에 있어서의 Si의 흡착이 촉진된다.
DCS 가스의 공급량은, 10sccm 내지 10slm로 하는 것이 바람직하다. 10sccm 보다 적으면 웨이퍼(W)에 충분한 DCS가 공급되지 않을 우려가 생긴다. 10slm보다 많으면 웨이퍼(W)에의 흡착에 기여하는 DCS의 비율이 너무 낮아질 우려가 생긴다. DCS 가스의 공급량은, 0.5slm 내지 3slm로 하는 것이 더욱 바람직하다. 이러한 범위로 함으로써, 웨이퍼(W)에 대한 DCS의 흡착이 촉진된다.
처리 영역(5) 내의 압력은, 0.133Pa 내지 13.3kPa로 하는 것이 바람직하다. 이러한 범위의 압력으로 함으로써, 웨이퍼(W)에 대한 DCS의 흡착을 촉진할 수 있다. 처리 영역(5) 내의 압력은, 40Pa 내지 100Pa로 하는 것이 보다 바람직하다. 이러한 범위의 압력으로 함으로써, 처리 영역(5) 내의 압력 제어가 용이해진다.
DCS 가스를 소정 시간 공급 후, DCS 가스의 공급을 정지한다. 한편, 도4의 (c)에 도시한 바와 같이 소정량의 질소 가스는 처리 영역(5) 내에 계속 공급한다. 그리고, 처리 영역(5) 내를 배기하고, 이에 따라 처리 영역(5) 내의 가스를 처리 영역(5) 외부로 배출한다(퍼지 공정).
[제3 스테이지(ST3) : 산화]
다음에 도4의 (c)에 도시한 바와 같이 처리 영역(5) 내에 소정량의 질소 가 스를 공급하면서, 처리 영역(5) 내를 소정의 온도, 예를 들어, 도4의 (a)에 도시한 바와 같이 550℃로 설정한다. 또한, 처리 영역(5) 내를 배기하여, 처리 영역(5)을 소정의 압력, 예를 들어, 도4의 (b)에 도시한 바와 같이 66.5Pa로 설정한다. 그리고, 이 조작을, 처리 영역(S)이 소정의 압력 및 온도에서 안정될 때까지 행한다(안정화 공정).
처리 영역(5) 내가 소정의 압력 및 온도에서 안정되면, 도4의 (g)에 도시한 바와 같이 전극(11) 사이에 고주파 전력을 인가(RF:ON)한다. 이와 함께, 산소 가스를 소정량, 예를 들어, 도4의 (e)에 도시한 바와 같이, 1slm을 한 쌍의 전극(11)사이(가스 여기부(66) 내)에 공급한다. 한 쌍의 집합 전극(11) 사이에 공급된 산소 가스는 플라즈마 여기(활성화)되어, 산소 라디칼(0*, 02*)을 생성한다. 이와 같이 생성된 산소 라디칼이 가스 여기부(65)로부터 처리 영역(5) 내에 공급된다. 또한, 도4의 (c)에 도시한 바와 같이 처리 영역(5) 내에 소정량의 질소 가스를 공급한다(플로우 공정).
여기서, 산소 가스의 공급량은, 10sccm 내지 50slm로 하는 것이 바람직하다. 이러한 범위로 함으로써, 플라즈마를 문제없이 발생시킬 수 있는 동시에 웨이퍼(W) 상의 흡착층의 Si를 산화하기에 충분한 산소 라디칼을 공급할 수 있다. 산소 가스의 공급량은, 0.5slm 내지 5slm로 하는 것이 더욱 바람직하다. 이러한 범위로 함으로써, 산소 플라즈마를 안정되게 발생시킬 수 있다.
RF 파워는, 10W 내지 1500W로 하는 것이 바람직하다. 10W보다 적으면, 산소 라디칼이 생성되기 어려워진다. 1500W를 초과하면, 가스 여기부(66)를 구성하는 석영벽이 데미지를 받을 우려가 생긴다. RF 파워는, 50W 내지 500W로 하는 것이 더욱 바람직하다. 이러한 범위로 함으로써, 산소 라디칼을 효율적으로 생성할 수 있다.
처리 영역(5) 내의 압력은, 0.133Pa 내지 13.3kPa로 하는 것이 바람직하다. 이러한 범위의 압력으로 함으로써, 산소 라디칼이 발생하기 쉽고, 또한 처리 영역(5) 내의 산소 라디칼의 평균 자유 행정도가 커진다. 처리 영역(5) 내의 압력은, 40Pa 내지 400Pa로 하는 것이 더욱 바람직하다. 이러한 범위의 압력으로 함으로써, 처리 영역(5) 내의 압력 제어가 용이해진다.
또한, 가스 여기부(66) 내의 압력(가스 분사 구멍의 압력)은, 0.133Pa 내지 13.3kPa로 하는 것이 바람직하고, 70Pa 내지 400Pa로 하는 것이 보다 바람직하다. 이러한 범위의 압력으로 함으로써, 플라즈마를 문제없이 발생시킬 수 있는 동시에 웨이퍼(W) 상의 흡착층의 Si를 산화하기에도 충분한 산소 라디칼을 공급할 수 있다.
산소 가스를 소정 시간 공급 후, 산소 가스의 공급을 정지하는 동시에, 고주파 전력의 인가를 정지한다. 한편 도4의 (c)에 도시한 바와 같이 소정량의 질소 가스는 처리 영역(5) 내에 계속 공급한다. 그리고, 처리 영역(5) 내를 배기하고, 이에 따라 처리 영역 내의 가스를 처리 영역(5) 외부로 배출한다(퍼지 공정).
[성막의 완료]
본 실시 형태에 관한 성막 방법에서는, 제1 내지 제3 스테이지(ST1 내지 ST3)를 이 순서로 교대로 포함하는 사이클을, 예를 들어 100회 반복한다. 각 사이클에 있어서, 웨이퍼(W)에 암모니아 라디칼을 공급하여 그 표면을 예비 처리하고, 계속해서 웨이퍼(W)에 DCS를 공급하여 흡착층을 형성하고, 다음에 산소 라디칼을 공급하여 흡착층을 산화함으로써 실리콘 산화막을 형성한다. 이에 의해, 효율적이면서도 고품질의 상태로 실리콘 산화막을 형성할 수 있다.
웨이퍼(W) 상에 원하는 두께의 실리콘 산화막이 형성되면, 웨이퍼(W)를 언로드한다. 구체적으로는, 처리 영역(5) 내에 소정량의 질소 가스를 공급하여, 처리 영역(5) 내의 압력을 상압으로 복귀하는 동시에, 처리 영역(5) 내를 소정 온도로 유지한다. 그리고, 보트 엘리베이터(25)에 의해 덮개(18)를 하강시킴으로써, 웨이퍼(W)와 함께 웨이퍼 보트(12)가 처리 용기(4)로부터 언로드된다.
[실험]
도1에 도시하는 장치를 사용하여, 상기 실시 형태에 따른 성막 방법에 의해 실리콘 산화막을 형성하고, 그 조성의 평가를 행하였다. 구체적으로는, 실리콘 웨이퍼(W) 상에 형성하는 실리콘 산화막의 두께를, 실시예 PE1에서는 2㎚(30 사이클), 및 실시예 PE2에서는 3㎚(95 사이클)로 했다. 이 때의 성막 처리의 처리 조건의 기준은 상기 실시 형태에서 설명한 바와 같다. 이렇게 하여 형성한 실리콘 산화막[반도체 웨이퍼(W)]의 중심부(CT)와 단부(ED)에 대해서, 막 내에 포함되는 성분(Si, O, N)의 농도를 측정했다. 이 측정에는, X선광 전자 분광 장치(XPS:X-ray Photoelectron Spectrometer)를 이용했다.
도5는, 이 실험에 의해 얻어진, 실리콘 산화막 내에 포함되는 성분의 농도를 나타내는 그래프이다. 도5에 도시한 바와 같이 상기 실시 형태에 따른 성막 방법에 의해 형성된 박막은, 실리콘 산화막(SiO2)인 것이 확인되었다. 막 내에는 질소가 거의 포함되지 않아, 그 농도는 0.7％ 이하이었다.
또한, 양 실시예 PE1, PE2의 실리콘 산화막의 면내 균일성에 대하여 측정을 행하였다. 그 결과, 실시예 PE1(2㎚:30 사이클)의 막 두께 변동 폭은 0.067㎚이며, 실시예 PE2(3㎚:95 사이클)의 막 두께 변동 폭은 0.085㎚이었다. 이와 같이, 상기 실시 형태의 방법에 의해 형성된 실리콘 산화막의 면내 균일성은 양호한 것을 확인할 수 있었다.
[귀결 및 변경예]
이상 설명한 바와 같이, 본 실시 형태에 의하면, 예비 처리 공정과, 흡착 공정과, 산화 공정으로 이루어지는 사이클을 복수회 반복함으로써, 반도체 웨이퍼(W)에 실리콘 산화막을 형성한다. 이에 의해, 막 내에는 질소가 거의 포함되지 않아, 면내 균일성이 양호한 실리콘 산화막을 형성할 수 있다. 이로 인해, 저온 하에서, 양호한 실리콘 산화막을 형성할 수 있다.
상기 실시 형태에서는, 실리콘의 산화막을 형성하는 경우가 예시된다. 이 점에 관하여, 본 발명은, 다른 원소, 예를 들어, 게르마늄(Ge), 안티몬(Sb), 텔루륨(Te), 하프늄(Hf), 알루미늄(Al), 지르코늄(Zr), 스트론튬(Sr), 티탄(Ti), 이트륨(Y), 란탄(La), 라돈(Rn), 탄탈(Ta), 바륨(Ba), 텅스텐(W), 구리(Cu), 은(Ag), 금(Au)의 산화막을 형성하는 경우에도 적용 가능하다. 이들의 경우에도, 대응의 원소를 막 소스 원소로서 포함하고 또한 아미노기를 포함하지 않은 소스 가스(화합물 가스)를 이용함으로써, 저온 하에서, 양질의 산화막을 형성할 수 있다. 특히, 지르코늄, 하프늄, 이트륨의 산화막(ZrO2, HfO2, Y2O3)을 본 발명의 방법에 의해 형성함으로써, 저온 하에서, 양질의 산화막을 형성할 수 있다.
상기 실시 형태에서는, 플라즈마에 의해 산소 라디칼 및 암모니아 라디칼을 발생시킬 경우가 예시된다. 이 점에 관하여, 여기 수단은, 산화 가스 및 예비 처리 가스를 활성화시킬 수 있는 것이면 되고, 예를 들어, 촉매, UV, 열, 자력 등을 이용할 수 있다.
상기 실시 형태에서는, 제1 처리 가스 중의 Si를 포함하고 또한 아미노기를 포함하지 않은 소스 가스로서 DCS 가스가 예시된다. 이 점에 관하여，Si를 포함하고 또한 아미노기를 포함하지 않은 소스 가스로서는, DCS, 모노실란(SiH4), 테트라클로로실란(TCS:SiCl4), 디실란(Si2H6), 헥사클로로디실란(Si2Cl6), 테트라에톡시실란(TEOS:Si(OC2H5)4)로 이루어지는 군으로부터 선택되는 1 이상의 가스를 이용할 수 있다.
상기 실시 형태에서는, 제2 처리 가스 중의 산화 가스로서 산소 가스가 예시된다. 이 점에 관하여, 산화 가스로서는, 산소, 오존(O3), 산화질소(NO), 이산화질소(NO2), 아산화질소(N2O), 수증기(H2O)로 이루어지는 군으로부터 선택되는 1 이상의 가스를 이용할 수 있다.
상기 실시 형태에서는, 제3 처리 가스 중의 예비 처리 가스로서 암모니아 가스가 예시된다. 이 점에 관하여, 예비 처리 가스로서는, 흡착 공정에 있어서 Si의 흡착을 촉진하는 것, 예를 들어, 암모니아 가스, 질소(N2), 산화질소(NO), 아산화질소(N2O), 이산화질소(NO2)로 이루어지는 군으로부터 선택되는 1 이상의 가스를 이용할 수 있다.
상기 실시 형태에서는，100 사이클 실행함으로써, 반도체 웨이퍼(W) 상에 실리콘 산화막을 형성할 경우가 예시된다. 이 점에 관하여, 예를 들어 50 사이클과 같이, 사이클수를 적게 하여도 된다. 또한, 200 사이클과 같이, 사이클수를 많게 해도 된다. 이 경우에도, 사이클수에 따라, 예를 들어, DCS 가스, 산소 가스, 및 암모니아 가스의 공급량, RF 파워 등을 조정함으로써, 원하는 두께의 실리콘 산화막의 형성이 가능하다.
상기 실시 형태에서는，DCS 가스 등의 처리 가스 공급 시에 희석 가스로서 질소 가스를 공급하는 경우가 예시된다. 이 점에 관하여, 처리 가스 공급 시에 질소 가스를 공급하지 않아도 된다. 단, 질소 가스를 희석 가스로서 포함시킴으로써 처리 시간의 설정 등이 용이해지기 때문에, 희석 가스를 포함시키는 것이 바람직하다. 희석 가스로서는, 불활성 가스인 것이 바람직하고, 질소 가스 외에, 예를 들어, 헬륨 가스(He), 네온 가스(Ne), 아르곤 가스(Ar), 크세논 가스(Xe)를 적용할 수 있다.
상기 실시 형태에서는，DCS 가스와 질소 가스가 공통의 가스 분산 노즐로부 터 공급되고, 산소 가스와 암모니아 가스가 공통의 가스 공급 노즐로부터 공급된다. 대신에, 가스의 종류마다 가스 공급 노즐이 배치되어도 된다. 또한 복수개로부터 동일한 가스가 도입되도록, 처리 용기(4)의 하단 근방의 측면에, 복수개의 가스 공급 노즐이 삽입 관통되어 있어도 된다. 이 경우, 복수개의 가스 공급 노즐로부터 처리 용기(4) 내에 처리 가스가 공급되기 때문에, 처리 용기(4) 내에 처리 가스를 보다 균일하게 도입할 수 있다.
상기 실시 형태에서는, 성막 장치로서, 단관 구조의 배치식 열처리 장치가 사용된다. 대신에, 본 발명은, 예를 들어, 처리 용기가 내관과 외관으로 구성된 이중관 구조의 배치식 종형 열처리 장치에 적용할 수 있다. 또한 본 발명은, 매엽식의 열처리 장치에 적용할 수도 있다. 피처리 기판은 반도체 웨이퍼(W)에 한정되는 것은 아니며, 예를 들어, LCD용의 글래스 기판이어도 된다.
열처리 장치의 제어부(100)는, 전용의 시스템에 의하지 않고, 일반적인 컴퓨터 시스템을 이용하여 실현 가능하다. 예를 들어, 범용 컴퓨터에, 전술한 처리를 실행하기 위한 프로그램를 저장한 기록 매체(플렉시블 디스크, CD-ROM 등)로부터 당해 프로그램을 인스톨함으로써, 전술한 처리를 실행하는 제어부(100)를 구성할 수 있다.
이들 프로그램을 공급하기 위한 수단은 임의이다. 프로그램은, 전술된 바와 같이 소정의 기록 매체를 통하여 공급할 수 있는 것 외에, 예를 들어, 통신 회선, 통신 네트워크, 통신 시스템 등을 통하여 공급해도 된다. 이 경우, 예를 들어, 통신 네트워크의 게시판(BBS)에 당해 프로그램을 게시하고, 이것을 네트워크를 통하 여 반송파에 중첩하여 제공하여도 된다. 그리고, 이렇게 제공된 프로그램을 기동하여, 0S의 제어하에서, 다른 어플리케이션 프로그램과 마찬가지로 실행함으로써, 전술한 처리를 실행할 수 있다.
당 분야의 당업자라면, 추가의 장점 및 변경을 이룰 수 있을 것이다. 따라서, 본 발명은 광의의 점에서 상술한 설명 및 실시예에 한정되지 않는다. 따라서, 첨부한 특허청구범위와 그의 균등물에 의해 정의된 기술사상이나 범위를 일탈하지 않고 다양한 변경이 이루어질 수도 있다.
도1은 본 발명 실시 형태에 관한 성막 장치(종형 CVD 장치)를 도시하는 단면도.
도2는 도1에 도시한 장치의 일부를 도시하는 횡단 평면도.
도3은 도1에 도시한 장치의 제어부의 구성을 도시하는 도면.
도4는 본 발명 실시 형태에 관한 성막 처리의 레시피를 도시하는 타이밍차트.
도5는 실험에 의해 얻어진, 실리콘 산화막 중에 포함되는 성분의 농도를 나타내는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
2:성막 장치
4:처리 용기
5:처리 영역
6:천장판
8:매니폴드
12:웨이퍼 보트
14:보온통
16:테이블
18:덮개
W:반도체 웨이퍼

Claims (20)

  1. 막 소스 원소를 포함하고 또한 아미노기를 포함하지 않은 소스 가스를 구비하는 제1 처리 가스와 산화 가스를 구비하는 제2 처리 가스와 예비 처리 가스를 구비하는 제3 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서, 피처리 기판 상에 CVD에 의해 산화막을 형성하는 반도체 처리용의 성막 방법에 있어서,
    상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 공정이며, 상기 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하고 이에 따라 생성된 상기 예비 처리 가스의 라디칼에 의해 상기 피처리 기판의 표면을 예비 처리하는 제1 공정과,
    상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 및 제3 처리 가스의 공급을 정지하고 이에 의해, 상기 피처리 기판의 표면에 상기 막 소스 원소를 흡착시키는 제2 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 공정이며 상기 제2 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하고, 이에 따라 생성된 상기 산화 가스의 라디칼에 의해, 상기 피처리 기판의 표면에 흡착된 상기 막 소스 원소를 산화시키는 제3 공정을 이 순서로 교대로 구비하는 사이클을 복수회 반복하여, 상기 사이클마다 형성되는 박막을 적층함 으로써 소정의 두께를 갖는 상기 산화막을 형성하는 반도체 처리용의 성막 방법.
  2. 제1항에 있어서, 상기 각 사이클은, 상기 제1 및 제2 공정간에, 상기 처리 영역에 대한 제1, 제2, 및 제3 처리 가스의 공급을 정지하는 동시에, 상기 처리 영역을 배기하는 개재 공정을 더 구비하는 반도체 처리용의 성막 방법.
  3. 제2항에 있어서, 상기 각 사이클은, 그 상기 제3 공정과 그 직후의 사이클의 상기 제1 공정 사이에, 상기 처리 영역에 대한 제1, 제2, 및 제3 처리 가스의 공급을 정지하는 동시에, 상기 처리 영역을 배기하는 개재 공정을 더 구비하는 반도체 처리용의 성막 방법.
  4. 제3항에 있어서, 상기 각 사이클은, 상기 제2 및 제3 공정간에, 상기 처리 영역에 대한 제1, 제2, 및 제3 처리 가스의 공급을 정지하는 동시에, 상기 처리 영역을 배기하는 개재 공정을 더 구비하는 반도체 처리용의 성막 방법.
  5. 제4항에 있어서, 상기 각 사이클은, 그 전체 기간에 걸쳐, 상기 처리 영역을 계속적으로 배기하도록 구성되는 반도체 처리용의 성막 방법.
  6. 제2항에 있어서, 상기 제1 및 제2 공정 사이의 상기 개재 공정은, 상기 처리 영역에 대한 불활성 가스의 공급을 행하는 기간을 구비하는 반도체 처리용의 성막 방법.
  7. 제1항에 있어서, 상기 제1, 제2, 및 제3 공정에 있어서, 상기 처리 영역은 실온 내지 800℃의 온도로 설정되는 반도체 처리용의 성막 방법.
  8. 제1항에 있어서, 상기 제1, 제2, 및 제3 공정에 있어서, 상기 처리 영역은 0.133Pa 내지 13.3kPa의 압력으로 설정되는 반도체 처리용의 성막 방법.
  9. 제1항에 있어서, 상기 막 소스 원소는, 실리콘, 게르마늄, 안티몬, 텔루륨, 하프늄, 알루미늄, 지르코늄, 스트론튬, 티탄, 이트륨, 란탄, 라돈, 탄탈, 바륨, 텅스텐, 구리, 은, 금으로 이루어지는 군으로부터 선택되는 반도체 처리용의 성막 방법.
  10. 제1항에 있어서, 상기 산화 가스는, 산소, 오존, 산화질소, 이산화질소, 아산화질소, 수증기로 이루어지는 군으로부터 선택되는 반도체 처리용의 성막 방법.
  11. 제1항에 있어서, 상기 예비 처리 가스는, 암모니아, 질소, 산화질소, 아산화질소, 이산화질소로 이루어지는 군으로부터 선택되는 반도체 처리용의 성막 방법.
  12. 제9항에 있어서, 상기 예비 처리 가스는, 암모니아인 반도체 처리용의 성막 방법.
  13. 제12항에 있어서, 상기 막 소스 원소는 실리콘이며, 상기 소스 가스는, DCS, 모노실란, 테트라클로로실란, 디실란, 헥사클로로디실란, TEOS로 이루어지는 군으로부터 선택되는 반도체 처리용의 성막 방법.
  14. 제1항에 있어서, 상기 제2 및 제3 처리 가스는 공통의 공급구로부터 공급되고, 상기 제2 처리 가스를 여기하는 상기 여기 기구와 상기 제3 처리 가스를 여기 하는 상기 여기 기구는, 공통의 여기 기구를 구비하는 반도체 처리용의 성막 방법.
  15. 제14항에 있어서, 상기 공통의 여기 기구는, 상기 처리 영역과 연통하는 공간 내에 배치된 상기 공통의 공급구와 상기 피처리 기판 사이에 배치된 플라즈마 발생 영역을 구비하고, 상기 제2 및 제3 처리 가스의 각각은, 상기 플라즈마 발생 영역을 통과할 때에 여기되는 반도체 처리용의 성막 방법.
  16. 제1항에 있어서, 상기 처리 영역 내에, 복수의 피처리 기판이 상하로 간격을 두고 적층된 상태에서 수납되고, 상기 복수의 피처리 기판은 상기 처리 영역의 주위에 배치된 히터에 의해 가열되는 반도체 처리용의 성막 방법.
  17. 제16항에 있어서, 상기 제1, 제2, 및 제3 처리 가스의 각각은, 상기 복수의 피처리 기판에 대하여 평행한 가스류를 형성하도록 상기 복수의 피처리 기판에 걸쳐 상하 방향으로 배열된, 복수의 가스 분사 구멍으로부터 공급되는 반도체 처리용의 성막 방법.
  18. 반도체 처리용의 성막 장치이며,
    피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와,
    상기 처리 영역 내에서 상기 피처리 기판을 지지하는 지지 부재와,
    상기 처리 영역 내의 상기 피처리 기판을 가열하는 히터와,
    상기 처리 영역 내를 배기하는 배기계와,
    상기 처리 영역에 막 소스 원소를 포함하고 또한 아미노기를 포함하지 않은 소스 가스를 구비하는 제1 처리 가스를 공급하는 제1 처리 가스 공급계와,
    상기 처리 영역에 산화 가스를 구비하는 제2 처리 가스를 공급하는 제2 처리 가스 공급계와,
    상기 처리 영역에 예비 처리 가스를 구비하는 제3 처리 가스를 공급하는 제3 처리 가스 공급계와,
    상기 처리 영역에 공급되는 상기 제2 및 제3 처리 가스를 선택적으로 여기하는 여기 기구와,
    상기 반도체 처리용의 성막 장치의 동작을 제어하는 제어부를 구비하고,
    상기 제어부는, 상기 피처리 기판 상에 CVD에 의해 산화막을 형성하기 위해서,
    상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 공정이며 상기 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하고, 이에 따라 생성된 상기 예비 처리 가스의 라디칼에 의해 상기 피처리 기판의 표면을 예비 처리하는 제1 공정과,
    상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 및 제3 처리 가스의 공급을 정지하고 이에 의해, 상기 피처리 기판의 표면에 상기 막 소스 원소를 흡착시키는 제2 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 공정이며 상기 제2 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하고, 이에 따라 생성된 상기 산화 가스의 라디칼에 의해, 상기 피처리 기판의 표면에 흡착된 상기 막 소스 원소를 산화시키는 제3 공정을 이 순서로 교대로 구비하는 사이클을 복수회 반복하여, 상기 사이클마다 형성되는 박막을 적층함으로써 소정의 두께를 갖는 상기 산화막을 형성하는 반도체 처리용의 성막 장치.
  19. 제18항에 있어서, 상기 처리 영역은 복수의 피처리 기판을 상하로 간격을 두고 적층한 상태에서 수납하도록 구성되고, 상기 복수의 피처리 기판은 상기 처리 영역의 주위에 배치된 상기 히터에 의해 가열되는 반도체 처리용의 성막 장치.
  20. 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가 능한 매체이며,
    상기 프로그램 지령은, 프로세서에 의해 실행될 때, 막 소스 원소를 포함하고 또한 아미노기를 포함하지 않은 소스 가스를 구비하는 제1 처리 가스와 산화 가스를 구비하는 제2 처리 가스와 예비 처리 가스를 구비하는 제3 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서, 피처리 기판 상에 CVD에 의해 산화막을 형성하는 반도체 처리용의 성막 장치를 제어하여,
    상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 공정이며 상기 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하고, 이에 따라 생성된 상기 예비 처리 가스의 라디칼에 의해 상기 피처리 기판의 표면을 예비 처리하는 제1 공정과,
    상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 및 제3 처리 가스의 공급을 정지하는 제2 공정과, 이에 의해, 상기 피처리 기판의 표면에 상기 막 소스 원소를 흡착시키고,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 공정이며 상기 제2 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하고, 이에 따라 생성된 상기 산화 가스의 라디칼에 의해, 상기 피처리 기판의 표면에 흡착된 상기 막 소스 원소를 산화시키는 제3 공정을 이 순서로 교대로 구비하는 사이클을 복수회 반복하여, 상기 사이클마다 형성되는 박막을 적층함 으로써 소정의 두께를 갖는 상기 산화막을 형성하는, 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터에서 판독 가능한 매체.
KR1020070089845A 2006-09-06 2007-09-05 반도체 처리용의 성막 방법 및 장치 KR101131645B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006242043A JP4916257B2 (ja) 2006-09-06 2006-09-06 酸化膜の形成方法、酸化膜の形成装置及びプログラム
JPJP-P-2006-00242043 2006-09-06

Publications (2)

Publication Number Publication Date
KR20080022518A KR20080022518A (ko) 2008-03-11
KR101131645B1 true KR101131645B1 (ko) 2012-03-28

Family

ID=39192756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070089845A KR101131645B1 (ko) 2006-09-06 2007-09-05 반도체 처리용의 성막 방법 및 장치

Country Status (5)

Country Link
US (1) US8168270B2 (ko)
JP (1) JP4916257B2 (ko)
KR (1) KR101131645B1 (ko)
CN (1) CN101140884B (ko)
TW (1) TWI423335B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4899744B2 (ja) * 2006-09-22 2012-03-21 東京エレクトロン株式会社 被処理体の酸化装置
US7605095B2 (en) * 2007-02-14 2009-10-20 Tokyo Electron Limited Heat processing method and apparatus for semiconductor process
JP4611414B2 (ja) 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
KR101451716B1 (ko) * 2008-08-11 2014-10-16 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP5665627B2 (ja) * 2011-03-30 2015-02-04 東京エレクトロン株式会社 シリコン酸化物膜及びシリコン窒化物膜の積層方法、並びに成膜装置及び半導体装置の製造方法
JP2013077805A (ja) * 2011-09-16 2013-04-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6082283B2 (ja) 2012-05-30 2017-02-15 東京エレクトロン株式会社 筐体及びこれを含む基板処理装置
US20160064405A1 (en) * 2014-08-29 2016-03-03 Kabushiki Kaisha Toshiba Method for forming insulator film on metal film
JP6496510B2 (ja) * 2014-10-02 2019-04-03 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10781519B2 (en) * 2018-06-18 2020-09-22 Tokyo Electron Limited Method and apparatus for processing substrate
JP6854260B2 (ja) 2018-06-20 2021-04-07 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7194216B2 (ja) * 2021-03-17 2022-12-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060007375A (ko) * 2003-05-19 2006-01-24 도쿄 엘렉트론 가부시키가이샤 플라즈마 처리 장치
KR100555543B1 (ko) * 2003-06-24 2006-03-03 삼성전자주식회사 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR20060050163A (ko) * 2004-07-15 2006-05-19 도쿄 엘렉트론 가부시키가이샤 실리콘 산화막 형성 방법 및 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01204434A (ja) * 1988-02-09 1989-08-17 Nec Corp 絶縁薄膜の製造方法
JP2004265973A (ja) * 2003-02-28 2004-09-24 Sony Corp 半導体装置の製造方法
JP2004281853A (ja) 2003-03-18 2004-10-07 Hitachi Kokusai Electric Inc 基板処理装置
KR20060054387A (ko) * 2003-08-04 2006-05-22 에이에스엠 아메리카, 인코포레이티드 증착 전 게르마늄 표면 처리 방법
CN100474515C (zh) * 2004-06-21 2009-04-01 东京毅力科创株式会社 半导体工艺的成膜装置以及方法
JP4179311B2 (ja) * 2004-07-28 2008-11-12 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US7838072B2 (en) * 2005-01-26 2010-11-23 Tokyo Electron Limited Method and apparatus for monolayer deposition (MLD)
JP2007019145A (ja) * 2005-07-06 2007-01-25 Tokyo Electron Ltd シリコン酸窒化膜の形成方法、シリコン酸窒化膜の形成装置及びプログラム
US20070065578A1 (en) * 2005-09-21 2007-03-22 Applied Materials, Inc. Treatment processes for a batch ALD reactor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060007375A (ko) * 2003-05-19 2006-01-24 도쿄 엘렉트론 가부시키가이샤 플라즈마 처리 장치
KR100555543B1 (ko) * 2003-06-24 2006-03-03 삼성전자주식회사 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR20060050163A (ko) * 2004-07-15 2006-05-19 도쿄 엘렉트론 가부시키가이샤 실리콘 산화막 형성 방법 및 장치

Also Published As

Publication number Publication date
US8168270B2 (en) 2012-05-01
US20080107824A1 (en) 2008-05-08
TWI423335B (zh) 2014-01-11
CN101140884A (zh) 2008-03-12
JP4916257B2 (ja) 2012-04-11
JP2008066483A (ja) 2008-03-21
KR20080022518A (ko) 2008-03-11
TW200832553A (en) 2008-08-01
CN101140884B (zh) 2010-10-13

Similar Documents

Publication Publication Date Title
KR101131645B1 (ko) 반도체 처리용의 성막 방법 및 장치
KR100980127B1 (ko) 반도체 처리용의 성막 방법 및 장치와, 컴퓨터 판독 가능한 매체
KR100957879B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한 매체
KR101160722B1 (ko) 반도체 처리용 성막 장치, 그 사용 방법 및 컴퓨터로판독가능한 매체
KR101086588B1 (ko) 반도체 처리용의 성막 방법 및 장치와, 컴퓨터에서 판독가능한 매체
KR101140069B1 (ko) 반도체 처리용의 성막 방법 및 장치 및 컴퓨터로 판독가능한 매체
KR100954243B1 (ko) 반도체 처리용 성막 장치 및 방법과 컴퓨터로 판독 가능한 매체
KR101247828B1 (ko) 반도체 처리용 성막 방법 및 성막 장치와, 컴퓨터로 판독 가능한 매체
US7906168B2 (en) Film formation method and apparatus for forming silicon oxide film
KR100935257B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터 판독 가능 매체
KR101122964B1 (ko) 반도체 처리용 종형 플라즈마 처리 장치 및 처리 방법과 반도체 처리용 종형 플라즈마 성막 장치
US7758920B2 (en) Method and apparatus for forming silicon-containing insulating film
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
US8697578B2 (en) Film formation apparatus and method for using same
US8080477B2 (en) Film formation apparatus and method for using same
KR20080001646A (ko) 성막 장치 및 그 사용 방법
KR20060048790A (ko) 반도체 처리용 성막 방법, 성막 장치 및 기억 매체
US20090114156A1 (en) Film formation apparatus for semiconductor process
KR100980126B1 (ko) 성막 방법, 성막 장치 및 기억매체

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 9