KR100948985B1 - 반도체 처리용 성막 장치, 그 사용 방법 및 컴퓨터로 판독가능한 매체 - Google Patents

반도체 처리용 성막 장치, 그 사용 방법 및 컴퓨터로 판독가능한 매체 Download PDF

Info

Publication number
KR100948985B1
KR100948985B1 KR1020050130286A KR20050130286A KR100948985B1 KR 100948985 B1 KR100948985 B1 KR 100948985B1 KR 1020050130286 A KR1020050130286 A KR 1020050130286A KR 20050130286 A KR20050130286 A KR 20050130286A KR 100948985 B1 KR100948985 B1 KR 100948985B1
Authority
KR
South Korea
Prior art keywords
cleaning
gas
reaction chamber
chlorine
reaction tube
Prior art date
Application number
KR1020050130286A
Other languages
English (en)
Other versions
KR20060076698A (ko
Inventor
아끼따께 다무라
시게루 나까지마
데쯔시 오자끼
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20060076698A publication Critical patent/KR20060076698A/ko
Application granted granted Critical
Publication of KR100948985B1 publication Critical patent/KR100948985B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0035—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/905—Cleaning of reaction chamber

Abstract

반도체 처리용 성막 장치의 사용 방법은 성막 장치의 반응실 내면에 부착하는 고유전율 재료를 주성분으로 하는 부생성물막을 클리닝 가스에 의해 처리하는 공정을 포함한다. 여기서, 반응실 내에 클리닝 가스를 공급하는 동시에 반응실 내를 제1 온도 및 제1 압력으로 설정한다. 클리닝 가스는 불소를 포함하지 않으면서 또한 염소를 포함한다. 제1 온도 및 제1 압력은 클리닝 가스 중의 염소가 활성화되도록 설정된다.
퍼지 가스 공급관, 반응관, 레시피 기억부, ROM, RAM, I/O 포트

Description

반도체 처리용 성막 장치, 그 사용 방법 및 컴퓨터로 판독가능한 매체{FILM FORMATION APPARATUS FOR SEMICONDUCTOR PROCESSING, METHOD OF USING THE SAME, AND COMPUTER READABLE MEDIUM}
도1은 본 발명의 실시 형태에 관한 종형 열처리 장치를 도시하는 도면.
도2는 도1에 도시하는 장치의 제어부의 구성을 도시하는 도면.
도3은 본 발명의 실시 형태에 관한 클리닝의 레시피를 나타내는 도면.
도4는 하프늄실리케이트(HfSiO)의 클리닝 온도와 에칭률과의 관계를 나타내는 그래프.
도5는 본 발명의 다른 실시 형태에 관한 클리닝의 레시피를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 열처리 장치
2 : 반응관
3 : 정상부
4 : 배기구
5 : 배기관
6 : 덮개 부재
7 : 보온통
8 : 히터
10 : 회전 테이블
11 : 웨이퍼 보트
12 : 회전 지지 기둥
13 : 회전 기구
14 : 회전축
15 : 회전 도입부
16 : 히터
17 : 도입관
18 : 퍼지 가스 공급관
[문헌 1] 일본 특허 공개 평3-293726호 공보
본 출원은 2004년 12월 28일자의 일본 특허 출원 제2004-381668호 및 2005년 11월 1일자의 일본 특허 출원 제2005-317974호를 기초로 하고, 이를 우선권으로 주장하며, 본 명세서 전반에 걸쳐 참조한다.
본 발명은 반도체 웨이퍼 등의 피처리 기판 상에 고유전율 재료의 박막을 형성하기 위한 반도체 처리용 성막 장치와 상기 장치의 사용 방법에 관한 것이다. 여기서, 반도체 처리라 함은, 웨이퍼나 LCD(Liquid Crystal Display)나 FPD(Flat Panel Display)용 글래스 기판 등의 피처리 기판 상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성함으로써, 상기 피처리 기판 상에 반도체 디바이스나 반도체 디바이스에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 다양한 처리를 의미한다.
반도체 디바이스의 제조 공정에서는 CVD(Chemical Vapor Deposition) 등의 처리에 의해 피처리 기판, 예를 들어 반도체 웨이퍼 상에 다양한 박막을 형성하는 처리가 행해진다. 이와 같은 성막 처리에서는, 예를 들어 아래와 같이 하여 반도체 웨이퍼 상에 박막이 형성된다.
우선, 열처리 장치의 반응관(반응실) 내를 히터에 의해 소정의 로드 온도로 가열하고, 복수매의 반도체 웨이퍼를 수용한 웨이퍼 보트를 로드한다. 다음에, 반응관 내를 히터에 의해 소정의 처리 온도로 가열하는 동시에, 배기 포트로부터 반응관 내의 가스를 배기하여 반응관 내를 소정의 압력으로 감압한다.
다음에, 반응관 내를 소정 온도 및 압력으로 유지하면서(배기를 계속하면서) 처리 가스 도입관으로부터 반응관 내에 성막 가스를 공급한다. 예를 들어, CVD에서는 반응관 내에 성막 가스가 공급되면, 성막 가스가 열반응을 일으켜 반응 생성물이 생성된다. 반응 생성물은 반도체 웨이퍼의 표면에 퇴적하여 반도체 웨이퍼의 표면에 박막이 형성된다.
성막 처리에 의해 생성되는 반응 생성물은 반도체 웨이퍼의 표면뿐만 아니라, 예를 들어 반응관의 내면이나 각종 지그 등에도 부생성물막으로서 퇴적(부착)된다. 부생성물막이 반응관 내에 부착된 상태에서 성막 처리를 계속 행하면, 결국 부생성물막이 박리되어 파티클을 발생한다. 이 파티클이 반도체 웨이퍼에 부착하면, 제조되는 반도체 디바이스의 수율을 저하시킨다.
이로 인해, 성막 처리를 복수회 행한 후, 반응관 내의 클리닝이 행해진다. 이 클리닝에서는, 히터에 의해 소정 온도로 가열된 반응관 내에 클리닝 가스가 공급된다. 반응관의 내면 등에 부착된 부생성물막은 클리닝 가스에 의해 드라이 에칭되어 제거된다. 일본 특허 공개 평3-293726호 공보(특허문헌 1)는 질화규소막을 주성분으로 하는 부생성물막을 불소와 할로겐 함유 산성 가스와의 혼합 가스에 의해 제거하는 클리닝 방법을 개시한다. 그러나, 본 발명자들에 따르면, 후술하는 바와 같이 이 방법에서는 최근 주목받고 있는 고유전율(여기서는 유전율을 7 이상으로 함) 재료를 주성분(50 ％ 이상을 의미함)으로 하는 부생성물막을 실용적으로 제거할 수 없는 것이 발견되고 있다.
본 발명은 고유전율 재료를 주성분으로 하는 부생성물막을 효율적으로 클리닝할 수 있는 반도체 처리용 성막 장치와 상기 장치의 사용 방법을 제공하는 것을 목적으로 한다.
본 발명의 제1 시점은, 반도체 처리용 성막 장치의 사용 방법이며,
상기 성막 장치의 반응실 내면에 부착하는 고유전율 재료를 주성분으로 하는 부생성물막을 클리닝 가스에 의해 처리하는 공정과, 여기서 상기 반응실 내에 상기 클리닝 가스를 공급하는 동시에 상기 반응실 내를 제1 온도 및 제1 압력으로 설정하는 것과, 상기 클리닝 가스는 불소를 포함하는 일 없이 염소를 포함하고, 상기 제1 온도 및 상기 제1 압력은 상기 클리닝 가스 중의 염소가 활성화되도록 설정되는 것을 구비한다.
본 발명의 제2 시점은, 반도체 처리용 성막 장치이며,
피처리 기판을 수용하는 반응실과,
상기 반응실 내를 가열하는 히터와,
상기 반응실 내를 배기하는 배기계와,
상기 반응실 내에 상기 피처리 기판 상에 고유전율막을 형성하기 위한 성막 가스를 공급하는 성막 가스 공급계와,
상기 반응실 내에 불소를 포함하지 않으면서 또한 염소를 포함하는 클리닝 가스를 공급하는 클리닝 가스 공급계와,
상기 장치의 동작을 제어하는 제어부를 구비하고, 상기 제어부는,
상기 반응실의 내면에 부착하는 고유전율 재료를 주성분으로 하는 부생성물막을 상기 클리닝 가스에 의해 처리하는 공정과, 여기서 상기 반응실 내에 상기 클리닝 가스를 공급하는 동시에 상기 반응실 내를 제1 온도 및 제1 압력으로 설정하는 것과, 상기 제1 온도 및 상기 제1 압력은 상기 클리닝 가스 중 염소가 활성화되도록 설정되는 것을 실행한다.
본 발명의 제3 시점은, 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며,
상기 프로그램 지령은 프로세서에 의해 실행될 때, 반도체 처리용 성막 장치에,
상기 성막 장치의 반응실 내면에 부착하는 고유전율 재료를 주성분으로 하는 부생성물막을 클리닝 가스에 의해 처리하는 공정과, 여기서 상기 반응실 내에 상기 클리닝 가스를 공급하는 동시에 상기 반응실 내를 제1 온도 및 제1 압력으로 설정하는 것과, 상기 클리닝 가스는 불소를 포함하는 일 없이 염소를 포함하고, 상기 제1 온도 및 상기 제1 압력은 상기 클리닝 가스 중의 염소가 활성화되도록 설정되는 것을 실행시킨다.
본 발명의 부가적인 목적 및 이점은 이하에 설명하며, 일부는 그 설명으로부터 명백해지거나 또는 본 발명의 실시에 의해 습득될 수 있다. 본 발명의 목적 및 이점들은 특히 이하에 지적한 수단 및 이들의 조합에 의해 실현될 수 있거나 달성될 수 있다.
명세서의 일부에 관련되고 이를 구성하는 첨부 도면은 본 발명의 양호한 실시예를 도시하며, 상기 설명과 이하에 제공되는 양호한 실시예의 상세한 설명과 함께 본 발명의 원리를 설명하는 데 기여한다.
본 발명자들은 본 발명의 개발의 과정에서 반도체 처리용 성막 장치의 반응관 내를 클리닝하는 종래의 방법에 있어서 발생하는 문제점에 대해 연구했다. 그 결과, 본 발명자들은 이하에 서술하는 지견을 얻었다.
최근, 반도체 디바이스의 미세화에 수반하여 실리콘 산화막이나 실리콘산질화막보다도 비유전률이 높은 고유전율 재료로 이루어지는 박막(High-k막)이 주목받고 있다. 예를 들어, 하프늄 화합물의 비유전률은 10 내지 30이고, 지르코늄 화합물의 비유전률은 10 내지 25이다.
예를 들어, 산화하프늄을 CVD로 성막하면, 반응관의 내면이나 각종 지그 등에도 산화하프늄을 주성분으로 하는 부생성물막이 부착한다. 이 부생성물막을 불소(F2)를 포함하는 종래의 클리닝 가스에 의해 클리닝하면, 부생성물막과 클리닝 가스와의 반응에 의해 불화하프늄(HfF4)이 생성된다. 불화하프늄은 증기압이 낮기 때문에, 저온의 배기관 내면에 재부착하여, 이후의 성막 처리에 악영향을 미친다.
이로 인해, 하프늄을 포함하는 부생성물막을 클리닝하는 경우에는 반응관의 습윤 세정을 행한다. 그러나, 습윤 세정에서는 반응관을 제거하고, 수작업으로 세정하여 다시 조립 및 조정하는 작업이 필요하다. 또한, 열처리 장치를 장기간 정지해야 하므로, 큰 작업 중단 시간이 발생하여 가동률이 저하된다.
이하에, 이와 같은 지견을 기초로 하여 구성된 본 발명의 실시 형태에 대해 도면을 참조하여 설명한다. 또, 이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는 동일 부호를 붙여 중복 설명은 필요한 경우에만 행한다.
도1은 본 발명의 실시 형태에 관한 종형 열처리 장치를 도시하는 도면이다. 이 장치는 하프늄실리케이트막을 형성하기 위한 배치식 종형 열처리 장치(1)로서 구성된다. 도1에 도시한 바와 같이, 열처리 장치(1)는 길이 방향이 수직 방향을 향하게 된 대략 원통 형상의 반응관(반응실)(2)을 갖는다. 반응관(2)은 내열 및 내부식성이 우수한 재료, 예를 들어 석영에 의해 형성된다.
반응관(2)의 상단부에는 상단부측을 향해 직경이 축소되도록 대략 원뿔 형상으로 형성된 정상부(3)가 배치된다. 정상부(3)의 중앙에는 반응관(2) 내의 가스를 배기하기 위한 배기구(4)가 배치된다. 배기구(4)에는 기밀한 배기관(5)을 거쳐서 배기부(GE)가 접속된다. 배기부(GE)에는 밸브, 진공 배기 펌프[도1에 도시하지 않고, 도2에 부호 127로 지시] 등의 압력 조정 기구가 배치되고, 배기부(GE)에 의해 반응관(2) 내의 분위기가 배출되는 동시에, 소정의 압력(진공도)으로 설정 가능해진다.
반응관(2)의 하방에는 덮개 부재(6)가 배치된다. 덮개 부재(6)는 내열 및 내부식성이 우수한 재료, 예를 들어 석영에 의해 형성된다. 덮개 부재(6)는 후술하는 보트 엘리베이터(도1에 도시하지 않고, 도2에 부호 128로 지시)에 의해 상하 이동 가능하게 구성된다. 보트 엘리베이터에 의해 덮개 부재(6)가 상승하면, 반응관(2)의 하방측(노구 부분)이 폐쇄된다. 보트 엘리베이터에 의해 덮개 부재(6)가 하강하면, 반응관(2)의 하방측(노구 부분)이 개구된다.
덮개 부재(6)의 상부에는 보온통(7)이 배치된다. 보온통(7)은 반응관(2)의 노구 부분으로부터의 방열에 의한 반응관(2) 내의 온도 저하를 방지하는 저항 발열체로 이루어지는 평면 형상의 히터(8)를 갖는다. 이 히터(8)는 통 형상의 지지체(9)에 의해 덮개 부재(6)의 상면으로부터 소정의 높이로 지지된다.
보온통(7)의 상방에는 회전 테이블(10)이 배치된다. 회전 테이블(10)은 피처리 기판, 예를 들어 반도체 웨이퍼(W)를 수용하는 웨이퍼 보트(11)를 회전 가능하게 적재하는 적재대로서 기능한다. 구체적으로는, 회전 테이블(10)의 하부에는 회전 지지 기둥(12)이 배치된다. 회전 지지 기둥(12)은 히터(8)의 중앙부를 관통하여 회전 테이블(10)을 회전시키는 회전 기구(13)에 접속된다.
회전 기구(13)는 모터(도시하지 않음)와, 덮개 부재(6)의 하면측으로부터 상면측에 기밀 상태로 관통 도입된 회전축(14)을 구비하는 회전 도입부(15)로 주로 구성된다. 회전축(14)은 회전 테이블(10)의 회전 지지 기둥(12)에 연결되어, 회전 지지 기둥(12)을 거쳐서 모터의 회전력을 회전 테이블(10)에 전달한다. 이로 인해, 회전 기구(13)의 모터에 의해 회전축(14)이 회전하면, 회전축(14)의 회전력이 회전 지지 기둥(12)에 전달되어 회전 테이블(10)이 회전한다.
웨이퍼 보트(11)는 반도체 웨이퍼(W)가 수직 방향으로 소정의 간격을 두고 복수매, 예를 들어 100매 수용 가능하게 구성된다. 웨이퍼 보트(11)는 내열 및 내부식성이 우수한 재료, 예를 들어 석영에 의해 형성된다. 이와 같이, 회전 테이블(10) 상에 웨이퍼 보트(11)가 적재되므로, 회전 테이블(10)이 회전하면 웨이퍼 보트(11)가 회전하고, 웨이퍼 보트(11) 내에 수용된 반도체 웨이퍼(W)가 회전한다.
반응관(2)의 주위에는 반응관(2)을 둘러싸도록 예를 들어 저항 발열체로 이루어지는 히터(16)가 배치된다. 이 히터(16)에 의해 반응관(2)의 내부가 소정 온도로 승온(가열)되고, 이 결과, 반도체 웨이퍼(W)가 소정 온도로 가열된다.
반응관(2)의 하단부 근방의 측면에는 반응관(2) 내에 처리 가스(예를 들어 성막 가스, 클리닝 가스)를 도입하는 처리 가스 도입관(17)이 삽통된다. 처리 가스 도입관(17)은 후술하는 매스플로우 컨트롤(MFC)(도1에 도시하지 않고, 도2에 부호 125로 지시)을 거쳐서 처리 가스 공급원(GS1)에 접속된다.
성막 가스로서, 반도체 웨이퍼(W) 상에 하프늄실리케이트막을 CVD에 의해 형성하므로, 예를 들어 하프늄 유기 화합물을 포함하는 제1 성막 가스와 실란계 가스를 포함하는 제2 성막 가스가 사용된다. 하프늄 유기 화합물의 예는 테트라터셔리브톡시하프늄{Hf[OC(CH3)3]4}, TEMAH{Hf[CH3CH2(CH3)N]4}, TDEAH{Hf[N(C2H5)2]4}, TDMAH{Hf[N(CH3)2]4}이다. 실란계 가스의 예는 디클로로실란(DCS), 모노실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 헥사클로로디실란(Si2Cl6 : HCD), 헥사메틸디실라잔(HMDS), 테트라클로로실란(SiHCl3 : TCS), 디실릴아민(DSA), 트리실릴아민(TSA), 비스터셜부틸아미노실란(BTBAS)이다.
클리닝 가스는 불소를 포함하지 않으면서 또한 염소를 포함하는 가스이다. 예를 들어 클리닝 가스는 염화수소 가스, 염소 가스 등의 염소 함유 가스와, 질소, 희박 가스 등의 불활성 가스 희석 가스와의 혼합 가스이다. 클리닝 가스가 염화수소 가스인 경우, 클리닝 가스는 바람직하게는 10 내지 90 용량 ％, 보다 바람직하게는 25 내지 40 용량 ％의 염화수소 가스를 포함한다.
또, 도1에서는 처리 가스 도입관(17)을 하나만 그리고 있지만, 본 실시 형태에서는 처리 공정의 종류 혹은 반응관(2) 내에 도입하는 가스의 종류에 따라 복수개의 처리 가스 도입관(17)이 삽통된다. 구체적으로는 반응관(2) 내에 제1 성막 가스를 도입하는 제1 성막 가스 도입관과, 반응관(2) 내에 제2 성막 가스를 도입하는 제2 성막 가스 도입관과, 반응관(2) 내에 클리닝 가스를 도입하는 클리닝 가스 도입관이 반응관(2)의 하단부 근방의 측면에 삽통된다.
또한, 반응관(2)의 하단부 근방의 측면에는 퍼지 가스 공급관(18)이 삽통된다. 퍼지 가스 공급관(18)은 후술하는 매스플로우 컨트롤(MFC)(도1에 도시하지 않고, 도2에 부호 125로 지시)을 거쳐서 퍼지 가스 공급원(GS2)에 접속된다.
또한, 열처리 장치(1)는 장치 각 부의 제어를 행하는 제어부(100)를 갖는다. 도2는 제어부(100)의 구성을 도시하는 도면이다. 도2에 도시한 바와 같이 제어부(100)에는 조작 패널(121), 온도 센서(군)(122), 압력계(군)(123), 히터 제어기(124), MFC(125), 밸브 제어부(126), 진공 펌프(127), 보트 엘리베이터(128) 등이 접속된다.
조작 패널(121)은 표시 화면과 조작 버튼을 구비하여 조작자의 조작 지시를 제어부(100)에 전달하고, 또한 제어부(100)로부터의 다양한 정보를 표시 화면에 표시한다. 온도 센서(군)(122)는 반응관(2) 내 및 배기관(5) 내의 각 부의 온도를 측정하고, 그 측정치를 제어부(100)에 통지한다. 압력계(군)(123)는 반응관(2) 내 및 배기관(5) 내의 각 부의 압력을 측정하여 측정치를 제어부(100)에 통지한다.
히터 제어기(124)는 히터(8) 및 히터(16)를 개별적으로 제어하기 위한 것이다. 히터 제어기(124)는 제어부(100)로부터의 지시에 응답하여 히터(8), 히터(16)에 통전하여 이들을 가열한다. 히터 제어기(124)는 또한 히터(8), 히터(16)의 소비 전력을 개별적으로 측정하여 제어부(100)에 통지한다.
MFC(125)는 처리 가스 도입관(17), 퍼지 가스 공급관(18) 등의 각 배관에 배치된다. MFC(125)는 각 배관을 흐르는 가스의 유량을 제어부(100)로부터 지시된 양으로 제어한다. MFC(125)는 또한 실제로 흐른 가스의 유량을 측정하여 제어부 (100)에 통지한다.
밸브 제어부(126)는 각 배관에 배치되고, 각 배관에 배치된 밸브의 개방도를 제어부(100)로부터 지시된 값으로 제어한다. 진공 펌프(127)는 배기관(5)에 접속되어 반응관(2) 내의 가스를 배기한다.
보트 엘리베이터(128)는 덮개 부재(6)를 상승시킴으로써 회전 테이블(10) 상에 적재된 웨이퍼 보트(11)[반도체 웨이퍼(W)]를 반응관(2) 내로 로드한다. 보트 엘리베이터(128)는 또한 덮개 부재(6)를 하강시킴으로써 회전 테이블(10) 상에 적재된 웨이퍼 보트(11)[반도체 웨이퍼(W)]를 반응관(2) 내로부터 언로드한다.
제어부(100)는 레시피 기억부(111)와, ROM(112)과, RAM(113)과, I/O 포트(114)와, CPU(115)를 포함한다. 이들은 버스(116)에 의해 서로 접속되고, 버스(116)를 거쳐서 각 부의 사이에서 정보가 전달된다.
레시피 기억부(111)에는 셋업용 레시피와 복수의 프로세스용 레시피가 기억된다. 열처리 장치(1)의 제조 당초에는 셋업용 레시피만이 격납된다. 셋업용 레시피는 각 열처리 장치에 따른 열 모델 등을 생성할 때에 실행되는 것이다. 프로세스용 레시피는 사용자가 실제로 행하는 열처리(프로세스)마다 준비되는 레시피이다. 프로세스용 레시피는 반응관(2)으로의 반도체 웨이퍼(W)의 로드로부터 처리된 웨이퍼(W)를 언로드하기까지의 각 부의 온도의 변화, 반응관(2) 내의 압력 변화, 처리 가스의 공급의 개시 및 정지의 타이밍과 공급량 등을 규정한다.
ROM(112)은 EEPROM, 플래시 메모리, 하드디스크 등으로 구성되고, CPU(115)의 동작 프로그램 등을 기억하는 기록 매체이다. RAM(113)은 CPU(115)의 작업 영 역 등으로서 기능한다.
I/O 포트(114)는 조작 패널(121), 온도 센서(122), 압력계(123), 히터 제어기(124), MFC(125), 밸브 제어부(126), 진공 펌프(127), 보트 엘리베이터(128) 등에 접속되어 데이터나 신호의 입출력을 제어한다.
CPU(Central Processing Unit)(115)는 제어부(100)의 중추를 구성한다. CPU(115)는 ROM(112)에 기억된 제어 프로그램을 실행하여, 조작 패널(121)로부터의 지시에 따라서 레시피 기억부(111)에 기억되는 레시피(프로세스용 레시피)를 따라 열처리 장치(1)의 동작을 제어한다. 즉, CPU(115)는 온도 센서(군)(122), 압력계(군)(123), MFC(125) 등에 반응관(2) 내 및 배기관(5) 내의 각 부의 온도, 압력, 유량 등을 측정시킨다. 또한, CPU(115)는 이 측정 데이터를 기초로 하여 히터 제어기(124), MFC(125), 밸브 제어부(126), 진공 펌프(127) 등에 제어 신호 등을 출력하여, 상기 각 부가 프로세스용 레시피에 따르도록 제어한다.
다음에, 이상과 같이 구성된 열처리 장치(1)의 사용 방법에 대해 설명한다. 여기서는, 우선 반응관(2) 내에서 반도체 웨이퍼(W) 상에 하프늄실리케이트막을 CVD에 의해 형성한다. 다음에, 반응관(2) 내에 부착된 하프늄실리케이트를 주성분(50 ％ 이상을 의미함)으로 하는 부생성물막을 클리닝한다. 보다 구체적으로는, 본 실시 형태의 클리닝은 부생성물막의 실리케이트 성분을 남긴 상태에서 금속 성분인 하프늄을 제거하는 처리이다.
또, 이하의 설명에 있어서, 열처리 장치(1)를 구성하는 각 부의 동작은 제어부(100)[CPU(115)]에 의해 제어된다. 각 처리에 있어서의 반응관(2) 내의 온도, 압력, 가스의 유량 등은 전술한 바와 같이 제어부(100)[CPU(115)]가 히터 제어기(124)[히터(8), 히터(16)], MFC(125)[처리 가스 도입관(17), 퍼지 가스 공급관(18)], 밸브 제어부(126), 진공 펌프(127) 등을 제어함으로써 후술하는 레시피에 따른 조건이 된다.
성막 처리에 있어서, 우선 히터(16)에 의해 반응관(2) 내를 소정의 로드 온도, 예를 들어 200 ℃로 가열한다. 또한, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 질소(N2)를 소정량으로 공급한다. 다음에, 반도체 웨이퍼(W)가 수용된 웨이퍼 보트(11)를 덮개 부재(6) 상에 적재하여, 보트 엘리베이터(128)에 의해 덮개 부재(6)를 상승시킨다. 이에 의해, 반도체 웨이퍼(W)를 탑재한 웨이퍼 보트(11)를 반응관(2) 내에 로드하는 동시에, 반응관(2)을 밀폐한다(로드 공정).
다음에, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급한다. 이와 함께, 히터(16)에 의해 반응관(2) 내를, 예를 들어 200 내지 300 ℃의 소정의 성막 온도(처리 온도)로 가열한다. 또한, 반응관(2) 내의 가스를 배출하고, 반응관(2)을 예를 들어 40 내지 66.5 ㎩(0.3 내지 0.5 Torr)의 소정 압력으로 감압한다. 그리고, 이 감압 및 가열 조작을 반응관(2)이 소정의 압력 및 온도에서 안정될 때까지 행한다(안정화 공정).
또한, 회전 기구(13)의 모터를 제어하여 회전 테이블(10)을 회전시키고, 웨이퍼 보트(11)를 회전시킨다. 웨이퍼 보트(11)를 회전시킴으로써, 웨이퍼 보트(11)에 수용된 반도체 웨이퍼(W)도 회전하여 반도체 웨이퍼(W)가 균일하게 가열된 다.
반응관(2) 내가 소정의 압력 및 온도에서 안정되면, 퍼지 가스 공급관(18)으로부터의 질소의 공급을 정지한다. 그리고, 하나의 처리 가스 도입관(17)으로부터 하프늄 유기 화합물을 포함하는 제1 성막 가스를 다른 처리 가스 도입관(17)으로부터 실란계 가스를 포함하는 제2 성막 가스를 반응관(2) 내로 도입한다. 여기서, 하프늄 유기 화합물로서 테트라터셔리브톡시하프늄을 예를 들어 0.1 내지 0.3 sccm의 소정량으로 공급한다. 또한, 실란계 가스로서 디실란을 예를 들어 200 내지 400 sccm의 소정량으로 공급한다.
반응관(2) 내에 도입된 테트라터셔리브톡시하프늄 및 디실란은 반응관(2) 내의 열에 의해 열분해 반응을 일으킨다. 이 분해 성분에 의해 하프늄실리케이트(HfSiO)가 생성되고, 반도체 웨이퍼(W)의 표면에 하프늄실리케이트막이 형성된다(성막 공정).
반도체 웨이퍼(W)의 표면에 소정 두께의 하프늄실리케이트막이 형성되면, 처리 가스 도입관(17)으로부터의 제1 및 제2 성막 가스의 공급을 정지한다. 그리고, 반응관(2) 내를 배기하는 동시에, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급하여, 반응관(2) 내의 가스를 배기관(5)으로 배출한다(퍼지 공정). 또, 반응관(2) 내의 가스를 확실하게 배출하기 위해, 반응관(2) 내의 가스의 배출 및 질소의 공급을 복수회 반복하는 사이클 퍼지를 행하는 것이 바람직하다.
그리고, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공 급하고, 반응관(2) 내의 압력을 상압으로 복귀시킨다. 마지막에, 보트 엘리베이터(128)에 의해 덮개 부재(6)를 하강시킴으로써, 하프늄실리케이트막이 형성된 반도체 웨이퍼(W)와 함께 웨이퍼 보트(11)를 언로드한다(언로드 공정).
이상과 같은 성막 처리를 복수회 행하면, 성막 처리에 의해 생성되는 하프늄실리케이트가 반도체 웨이퍼(W)의 표면뿐만 아니라, 반응관(2)의 내면 등에도 부생성물막으로서 부착한다. 이로 인해, 성막 처리를 소정 회수 행한 후, 열처리 장치(1)의 클리닝을 실행한다.
도3은 본 발명의 실시 형태에 관한 클리닝의 레시피를 나타내는 도면이다. 이 클리닝에 있어서, 우선 히터(16)에 의해 반응관(2) 내를 소정의 로드 온도, 예를 들어 도3의 (a)에 도시한 바와 같이 300 ℃로 유지한다. 또한, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급한다. 다음에, 반도체 웨이퍼(W)가 수용되어 있지 않은 웨이퍼 보트(11)를 덮개 부재(6) 상에 적재하고, 보트 엘리베이터(128)에 의해 덮개 부재(6)를 상승시킨다. 이에 의해, 웨이퍼 보트(11)를 반응관(2) 내로 로드하는 동시에, 반응관(2)을 밀폐한다(로드 공정).
다음에, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급하는 동시에, 히터(16)에 의해 반응관(2) 내를 소정의 클리닝 온도, 예를 들어 도3의 (a)에 도시한 바와 같이 800 ℃로 가열한다. 또한, 반응관(2) 내의 가스를 배출하고, 반응관(2)을 소정의 압력, 예를 들어 도3의 (b)에 도시한 바와 같이 13300 ㎩(100 Torr)로 감압한다. 그리고, 이 감압 및 가열 조작을 반응관(2)이 소정의 압력 및 온도에서 안정될 때까지 행한다(안정화 공정).
반응관(2) 내가 소정의 압력 및 온도에서 안정되면, 처리 가스 도입관(17)으로부터 클리닝 가스를 반응관(2) 내로 도입한다. 여기서, 클리닝 가스로서 염화수소(HCl)를 소정량, 예를 들어 도3의 (d)에 나타낸 바와 같이 4 ℓ/분과, 희석 가스로서 질소를 소정량, 예를 들어 도3의 (c)에 나타낸 바와 같이 8 ℓ/분을 공급한다.
클리닝 가스는 반응관(2) 내에서 가열되어, 클리닝 가스 중의 염소가 활성화, 즉 반응성을 갖는 프리한 원자를 다수 가진 상태가 된다. 이 활성화된 염소가 반응관(2)의 내면 등에 부착된 하프늄실리케이트를 주성분으로 하는 부생성물막에 접촉함으로써, 그 금속 성분인 하프늄과 반응하여 염화하프늄(HfCl4)을 생성한다. 염화하프늄은 계속되는 배기 조작에 의해 배기관(5)에 배출되고, 이에 의해 부생성물막의 실리케이트 성분을 남긴 상태에서 금속 성분인 하프늄만이 제거된다(클리닝 공정). 또, 클리닝 가스는 불소를 포함하지 않으므로, 클리닝 공정에 있어서 증기압이 낮은 불화하프늄이 생성되지 않는다. 이로 인해, 클리닝 공정에 있어서 생성된 가스가 저온의 배기관 내면에 재부착하고, 이후의 성막 처리에 악영향을 미치는 일은 없다.
또, 클리닝 공정에 있어서의 반응관(2) 내의 온도는 600 ℃ 내지 1050 ℃, 바람직하게는 800 ℃ 내지 1000 ℃로 유지한다. 이 온도가 600 ℃보다 낮아지면, 하프늄실리케이트로부터의 하프늄의 제거율이 낮아지고, 부생성물막을 효율적으로 클리닝할 수 없다. 이 온도가 1050 ℃보다 높아지면, 예를 들어 배기관(5) 등의 열처리 장치(1)를 구성하는 부품이 부식될 우려가 있다.
도4는 하프늄실리케이트(HfSiO)의 클리닝 온도와 에칭률의 관계를 나타내는 그래프이다. 도4는 비교를 위해 산화규소(SiO2)[반응관(2)의 주재료]의 클리닝 온도와 에칭률과의 관계도 나타낸다. 또, 하프늄실리케이트의 경우, 에칭률이라 함은, 금속 성분(하프늄)이 제거되는 것에 따른 막 두께의 감소를 의미한다. 도4에 도시한 바와 같이, 클리닝 온도를 600 ℃로부터 높게 함으로써 하프늄실리케이트에 대한 에칭률이 커지고, 하프늄실리케이트/산화규소의 선택비가 커진다. 특히, 클리닝 온도를 800 ℃ 이상으로 함으로써, 하프늄실리케이트에 대한 에칭률이 커지는 동시에, 하프늄실리케이트/산화규소의 선택비가 더욱 커진다.
또한, 클리닝 공정에 있어서의 반응관(2) 내의 압력은 6650 ㎩(50 Torr) 내지 상압으로 하는 것이 바람직하다. 이러한 범위로 함으로써, 클리닝 공정에 있어서의 에칭률 및 선택비가 향상되는 동시에, 에칭의 균일성이 향상된다.
반응관(2)의 내부에 부착된 부생성물막이 클리닝되면, 처리 가스 도입관(17)으로부터의 클리닝 가스의 도입을 정지한다. 그리고, 반응관(2) 내를 배기하는 동시에, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급하여, 반응관(2) 내의 가스를 배기관(5)에 배출한다(퍼지 공정). 또, 반응관(2) 내의 가스를 확실하게 배출하기 위해, 반응관(2) 내의 가스의 배출 및 질소의 공급을 복수회 반복하는 사이클 퍼지를 행하는 것이 바람직하다.
다음에, 반응관(2) 내의 온도를 내려 소정 온도, 예를 들어 도3의 (a)에 나 타낸 바와 같이 300 ℃로 한다. 이와 함께, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급하여, 도3의 (b)에 도시한 바와 같이 반응관(2) 내의 압력을 상압으로 복귀시킨다. 그리고, 보트 엘리베이터(128)에 의해 덮개 부재(6)를 하강시켜 클리닝된 웨이퍼 보트(11)를 반응관(2) 밖으로 언로드한다(언로드 공정).
이상과 같은 처리에 의해, 반응관(2)의 내면이나 웨이퍼 보트(11)의 표면 등의 위에 형성된 하프늄실리케이트를 주성분으로 하는 부생성물막의 클리닝이 완료된다. 다음에, 새로운 로트의 반도체 웨이퍼(W)가 수용된 웨이퍼 보트(11)를 덮개 부재(6) 상에 적재하여, 전술한 형태로 다시 성막 처리를 행한다.
또, 부생성물막은 금속 성분의 제거에 의해 실질적으로 SiO2로 변화된 상태에서 반응관(2)의 내면 등의 위에 고정되므로, 성막 처리에 악영향을 미치는 일이 없다. 그러나, 상술한 처리의 반복에 의해 SiO2로 변화된 상태의 부생성물막이 누적되어 있는 정도로 두꺼워진 경우에는, 예를 들어 별도로 드라이 클리닝을 행하여 이를 에칭 제거하는 것이 바람직하다. 예를 들어 이 드라이 클리닝에서는 반도체 웨이퍼(W)가 수용되어 있지 않은 웨이퍼 보트(11)를 반응관(2) 내로 로드하여, 불소를 포함하는 클리닝 가스, 예를 들어 HF 가스를 반응관(2)에 공급하여 에칭을 행한다.
도3에 도시하는 클리닝에 의해, 반응관(2)의 내면에 부착된 하프늄실리케이트를 주성분으로 하는 부생성물막에 소정의 처리를 행할 수 있는지 여부에 대해 실 험에 의해 확인을 행하였다. 구체적으로는, 전술한 성막 처리의 레시피에 따라서 웨이퍼(W) 상에 하프늄실리케이트막을 형성하였다. 다음에, 이 성막 처리시에 반응관(2)의 내면에 부착된 하프늄실리케이트(HfSiO)로부터 실질적으로 이루어지는 부생성물막을 도3의 레시피에 따라서 클리닝하였다. 그 결과, 이 클리닝에 의해 실질적으로 HfSiO로 이루어지는 부생성물막이 실질적으로 SiO2로 이루어지는 막으로 변화된 것이 확인되었다.
즉, 도3에 도시하는 클리닝을 이용한 열처리 장치(1)의 사용 방법에 따르면, 반응관(2)의 내면에 부착된 하프늄실리케이트를 주성분으로 하는 부생성물막을 클리닝하는 데, 부품을 제거하여 수작업으로 세정하는 습윤 세정을 행할 필요가 없어진다. 이로 인해, 부생성물막의 클리닝을 효율적으로 행하여 장치의 가동율의 저하를 억제할 수 있다.
도5는 본 발명의 다른 실시 형태에 관한 클리닝의 레시피를 나타내는 도면이다. 본 실시 형태에 있어서는, 하프늄실리케이트를 주성분으로 하는 부생성물막을 클리닝하는 공정 후에, 반응관(2) 내에 잔류하는 염소를 후처리 가스에 의해(바람직하게는 화학적 반응을 이용하여) 제거하는 공정을 포함한다. 본 실시 형태에 있어서, 염소 제거용 후처리 가스를 사용하기 위해 클리닝 가스용 처리 가스 도입관(17)(도1 참조)은 염소 함유 가스원과 후처리 가스원으로 절환 가능하게 접속된다.
이 클리닝에 있어서, 우선 도3에 나타내는 실시 형태와 마찬가지로 로드 공정, 안정화 공정, 클리닝 공정을 실행한다. 반응관(2)의 내부에 부착된 부생성물 막이 클리닝되면, 처리 가스 도입관(17)으로부터의 클리닝 가스의 도입을 정지한다.
다음에, 도5의 (c)에 도시한 바와 같이, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급하는 동시에, 히터(16)에 의해 반응관(2) 내를 소정의 후처리 온도, 예를 들어 도5의 (a)에 나타낸 바와 같이 800 ℃로 가열한다. 또한, 반응관(2) 내의 가스를 배출하여 반응관(2)을 소정의 압력, 예를 들어 도5의 (b)에 도시한 바와 같이 266 ㎩(2 Torr)로 감압한다. 그리고, 이 감압 및 가열 조작을 반응관(2)이 소정의 압력 및 온도에서 안정될 때까지 행한다(안정화 공정).
반응관(2) 내가 소정의 압력 및 온도에서 안정되면, 클리닝 가스용 처리 가스 도입관(17)으로부터 후처리 가스를 반응관(2) 내로 도입한다. 여기서, 후처리 가스로서 암모니아(NH3)를 소정량, 예를 들어 도5의 (d)에 도시한 바와 같이 2 ℓ/분 공급한다. 후처리 가스는 반응관(2) 내에서 가열되어 활성화되어 반응관(2)의 내부 공간이나 반응관(2) 내의 부재의 표면 내에 잔류하는 염소와 반응하여 염화암모늄(NH4Cl)을 생성한다. 이와 같이 하여 생성된 염화암모늄은 계속되는 배기 조작에 의해 배기관(5)에 배출되고, 이에 의해 반응관(2)의 내부 등에 잔류하는 염소가 제거된다(후처리 공정).
후처리 가스로서 암모니아(NH3)를 사용하는 경우, 후처리 공정에 있어서 반응관(2) 내의 온도는 600 ℃ 내지 1000 ℃, 바람직하게는 800 ℃ 내지 850 ℃로 유지한다. 이 온도가 600 ℃ 이하가 되면, 암모니아와 염소와의 반응율이 지나치게 낮아진다. 이 온도가 1000 ℃보다 높아지면, 예를 들어 배기관(5) 등의 열처리 장치(1)를 구성하는 부품이 부식될 우려가 있다. 또한, 후처리 공정에 있어서의 반응관(2) 내의 압력은 133 ㎩(1 Torr) 내지 1330 ㎩(10 Torr)로 하는 것이 바람직하다. 이러한 범위로 함으로써, 염소의 제거를 효율적으로 행할 수 있다.
후처리 가스는 바람직하게는 10 내지 100 용량 ％, 더욱 바람직하게는 실질적으로 100 용량 ％의 암모니아를 포함한다. 그러나, 후처리 가스는 반응관(2) 내에 잔류하는 염소가 제거 가능한 가스라면 좋고, 예를 들어 질소 가스(N2)와 같은 화학적 반응을 이용하지 않는 가스라도 좋다. 또한, 반응관(2) 내의 온도 및 압력은 후처리 가스에 따라 달라, 반응관(2) 등에 포함되는 염소를 제거할 수 있는 온도 및 압력이면 된다.
반응관(2)의 내부에 잔류하는 염소가 제거되면, 처리 가스 도입관(17)으로부터의 후처리 가스의 공급을 정지한다. 그리고, 반응관(2) 내를 배기하는 동시에, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급하여, 반응관(2) 내의 가스를 배기관(5)으로 배출한다(퍼지 공정). 또, 반응관(2) 내의 가스를 확실하게 배출하기 위해, 반응관(2) 내의 가스의 배출 및 질소의 공급을 복수회 반복하는 사이클 퍼지를 행하는 것이 바람직하다.
다음에, 반응관(2) 내의 온도를 내려 소정 온도, 예를 들어 도5의 (a)에 도시한 바와 같이 300 ℃로 한다. 이와 함께, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급하여, 도5의 (b)에 도시한 바와 같이 반응관(2) 내 의 압력을 상압으로 복귀시킨다. 그리고, 보트 엘리베이터(128)에 의해 덮개 부재(6)를 하강시켜, 클리닝된 웨이퍼 보트(11)를 반응관(2) 밖으로 언로드한다(언로드 공정).
이상과 같은 처리에 의해, 반응관(2)의 내면이나 웨이퍼 보트(11)의 표면 등의 위에 형성된 하프늄실리케이트를 주성분으로 하는 부생성물막이 클리닝되고, 계속해서 반응관(2)의 내부 공간이나 반응관(2) 내의 부재의 표면 내에 잔류하는 염소가 제거된다. 다음에, 새로운 로트의 반도체 웨이퍼(W)가 수용된 웨이퍼 보트(11)를 덮개 부재(6) 상에 적재하여 전술한 형태로 다시 성막 처리를 행한다.
도5에 도시하는 클리닝에 의해, 반응관(2) 내의 부재의 표면 내에 잔류하는 염소를 제거할 수 있는지 여부에 대해 실험에 의해 확인을 행하였다. 구체적으로는, 웨이퍼 보트(11)에 석영 칩을 수용하여 세정 처리를 행하고, 후처리 공정 전(클리닝 공정 후), 및 후처리 공정 후의 석영 칩에 포함되는 염소(Cl)의 농도를 측정하였다. 염소 농도의 측정은 2차 이온 질량 분석법(SIMS 측정)에 의해 행하였다. 실험의 결과, 클리닝 공정 후의 염소 농도는 2 × 1019 atoms/㎤이고, 후처리 공정 후의 염소 농도는 1 × 1018 atoms/㎤였다. 이와 같이, 후처리 공정에 의해 석영 칩에 포함되는 염소(Cl)의 농도가 대폭(1/20)으로 감소하는 것을 확인할 수 있었다.
즉, 도5의 나타내는 클리닝을 이용한 열처리 장치(1)의 사용 방법에 따르면, 반응관(2)의 내부 공간이나 반응관(2) 내의 부재의 표면 내에 잔류하는 염소의 농 도를 대폭으로 저감시킬 수 있다. 이로 인해, 그 후에 반도체 웨이퍼(W)에 형성되는 박막에 염소가 혼입하는 것을 억제할 수 있다. 즉, 본 실시 형태에 따르면, 앞의 실시 형태의 효과에 더하여, 웨이퍼 상에 형성되는 박막의 품질을 향상시킬 수 있다.
상기 실시 형태에서는, 부생성물막이 하프늄실리케이트를 주성분으로 한다. 그러나, 본 발명은 부생성물막이 다른 고유전율 재료를 주성분으로 하는 경우에도 적용할 수 있다. 예를 들어, 부생성물막의 실리케이트 성분을 남긴 상태에서 금속 성분을 제거할 수 있는 다른 금속 실리케이트(고유전율 재료)의 예는 지르코늄실리케이트이다. 본 발명이 적용 가능한 그 밖의 고유전율 재료의 예는 산화하프늄(HfO2), 하프늄알루미네이트(HfAlO), 산화지르코늄(ZrO2)이다. 또한, 클리닝 가스 중의 염소를 플라즈마(W), W 촉매, 자외선 등으로 활성화시킴으로써 반응관(2) 내의 온도를 저온화시킬 수 있다.
상기 실시 형태에서는, 클리닝 가스가 염화수소 가스와 질소 가스의 혼합 가스이다. 그러나, 본 발명은 다른 클리닝 가스(불소를 포함하지 않고 염소를 포함함)를 사용할 수도 있다. 다른 클리닝 가스의 예는 염소(Cl2) 가스와 질소 가스와의 혼합 가스이다. 클리닝 가스 중의 염소 함유 가스의 양은 고유전율 재료를 주성분으로 하는 부생성물막을 클리닝할 수 있는 범위에서 임의로 설정하는 것이 가능하다. 그러나, 전술한 바와 같이 클리닝 가스가 염화수소 가스인 경우, 클리닝 가스는 바람직하게는 10 내지 90 용량 ％, 보다 바람직하게는 25 내지 40 용량 ％ 의 염화수소 가스를 포함한다.
상기 실시 형태에서는, 클리닝 가스에 희석 가스로서의 질소 가스를 포함한다. 희석 가스를 포함하게 함으로써 처리 시간의 설정이 용이해지므로, 희석 가스를 포함하게 하는 것이 바람직하다. 그러나, 클리닝 가스는 희석 가스를 포함하지 않아도 좋다. 희석 가스로서는 불활성 가스인 것이 바람직하고, 질소 가스 외에 예를 들어 헬륨 가스(He), 네온 가스(Ne), 아르곤 가스(Ar)를 사용할 수 있다.
상기 실시 형태에서는, 처리 공정의 종류마다 처리 가스 도입관(17)이 배치된다. 대신에, 예를 들어 가스의 종류마다 처리 가스 도입관(17)을 설치해도 좋다. 또한, 복수개로부터 같은 가스가 도입되도록 반응관(2)의 하단부 근방의 측면에 복수개의 처리 가스 도입관(17)이 삽통되어 있어도 좋다. 이 경우, 복수개의 처리 가스 도입관(17)으로부터 반응관(2) 내에 처리 가스가 공급되어 반응관(2) 내에 처리 가스를 더욱 균일하게 도입할 수 있다.
상기 실시 형태에서는, 열처리 장치로서 단일관 구조의 배치식 열처리 장치가 사용된다. 대신에, 본 발명은 예를 들어 반응관이 내관과 외관으로 구성된 2중관 구조의 배치식 종형 열처리 장치에 적용할 수 있다. 또한, 본 발명은 낱장식 열처리 장치에 적용할 수도 있다. 피처리 기판은 반도체 웨이퍼(W)에 한정되는 것은 아니며, 예를 들어 LCD용 글래스 기판이어도 좋다.
열처리 장치의 제어부(100)는 전용 시스템에 상관없이, 통상의 컴퓨터 시스템을 이용하여 실현 가능하다. 예를 들어, 범용 컴퓨터에 상술한 처리를 실행하기 위한 프로그램을 격납한 기록 매체(플렉시블 디스크, CD-ROM 등)로부터 상기 프로 그램을 인스톨함으로써 상술한 처리를 실행하는 제어부(100)를 구성할 수 있다.
이들 프로그램을 공급하기 위한 수단은 임의이다. 프로그램은 상술한 바와 같이 소정의 기록 매체를 거쳐서 공급할 수 있는 것 외에, 예를 들어 통신 회선, 통신 네트워크, 통신 시스템 등을 거쳐서 공급해도 좋다. 이 경우, 예를 들어 통신 네트워크의 게시판(BBS)에 상기 프로그램을 게시하고, 이를 네트워크를 거쳐서 반송파에 중첩하여 제공해도 좋다. 그리고, 이와 같이 제공된 프로그램을 기동하여, OS의 제어하에서 다른 어플리케이션 프로그램과 마찬가지로 실행함으로써, 상술한 처리를 실행할 수 있다.
부가적인 이점 및 변형예는 이 기술 분야의 숙련자들에게 용이하게 실시될 수 있다. 따라서, 범위 관점에서 본 발명은 본 명세서에서 설명되고 도시된 특정한 설명 및 대표적인 실시예로 제한되지 않는다. 따라서, 다양한 변형예가 첨부한 청구범위 및 그 균등물로 한정되는 기술 사상 또는 발명의 범위 내에서 이루어질 수 있다.
본 발명은 고유전율 재료를 주성분으로 하는 부생성물막을 효율적으로 클리닝할 수 있는 반도체 처리용 성막 장치와 상기 장치의 사용 방법을 제공할 수 있다.

Claims (20)

  1. 복수의 피처리체가 수용된 반응실 내에 처리 가스를 공급하여 피처리체에 금속 실리케이트로 이루어지는 박막을 형성한 후, 장치 내부에 부착된 부착물을 제거하는 박막 형성 장치의 세정 방법이며,
    적어도 600℃로 가열한 반응실 내에 불소를 포함하지 않고 염소를 포함하는 제1 클리닝 가스를 공급하여 제1 클리닝 가스 중의 염소를 활성화시켜, 상기 활성화된 염소에 의해 실리케이트 성분을 남긴 상태로 금속 성분을 제거하는 제1 클리닝 공정과, 상기 제1 클리닝 공정에서 남은 실리케이트 성분을, 불소를 포함하는 제2 클리닝 가스에 의해 제거하는 제2 클리닝 공정에 의해, 상기 부착물을 제거하여 장치 내부를 클리닝하는 클리닝 공정과,
    상기 클리닝 공정에 의해 클리닝된 반응실 내에 염소 제거용 가스를 공급하여 장치 내부에 포함되는 염소를 제거하는 염소 제거 공정을 구비하는 것을 특징으로 하는, 박막 형성 장치의 세정 방법.
  2. 제1항에 있어서, 상기 금속 실리케이트는 하프늄 실리케이트 또는 지르코늄 실리케이트인 것을 특징으로 하는, 박막 형성 장치의 세정 방법.
  3. 제1항 또는 제2항에 있어서, 상기 클리닝 공정에서는 상기 반응실 내를 적어도 800℃로 가열하는 것을 특징으로 하는, 박막 형성 장치의 세정 방법.
  4. 제1항 또는 제2항에 있어서, 상기 염소 제거용 가스에 암모니아를 사용하는 것을 특징으로 하는 박막 형성 장치의 세정 방법.
  5. 제3항에 있어서, 상기 염소 제거용 가스에 암모니아를 사용하는 것을 특징으로 하는 박막 형성 장치의 세정 방법.
  6. 복수의 피처리체가 수용된 반응실 내에 처리 가스를 공급하여 피처리체에 금속 실리케이트로 이루어지는 박막을 형성한 후, 장치 내부에 부착된 부착물을 제거하는 박막 형성 장치이며,
    상기 반응실 내를 소정의 온도로 가열하는 가열 수단과,
    상기 반응실 내에 불소를 포함하지 않고 염소를 포함하는 제1 클리닝 가스를 공급하는 제1 클리닝 가스 공급 수단과,
    상기 반응실 내에 불소를 포함하는 제2 클리닝 가스를 공급하는 제2 클리닝 가스 공급 수단과,
    상기 반응실 내에 염소 제거용 가스를 공급하는 염소 제거용 가스 공급 수단과,
    박막 형성 장치의 각 부를 제어하는 제어 수단을 구비하고,
    상기 제어 수단은,
    상기 가열 수단을 제어하여 상기 반응실 내를 적어도 600℃로 유지한 상태에서, 상기 제1 클리닝 가스 공급 수단을 제어하고, 당해 반응실 내에 제1 클리닝 가스를 공급하여 제1 클리닝 가스 중의 염소를 활성화시켜, 상기 활성화된 염소에 의해 실리케이트 성분을 남긴 상태에서 금속 성분을 제거한 후, 상기 제2 클리닝 가스 공급 수단을 제어하고, 당해 반응실 내에 제2 클리닝 가스를 공급하여 남은 실리케이트 성분을 제거함으로써 상기 부착물을 제거하여 장치 내부를 클리닝하는 동시에, 상기 염소 제거용 가스 공급 수단을 제어하고, 상기 클리닝된 반응실 내에 염소 제거용 가스를 공급하여 장치 내부에 포함되는 염소를 제거하는 것을 특징으로 하는, 박막 형성 장치.
  7. 복수의 피처리체가 수용된 반응실 내에 처리 가스를 공급하여 피처리체에 금속 실리케이트로 이루어지는 박막을 형성한 후, 장치 내부에 부착된 부착물을 제거하는 박막 형성 장치로서 기능시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체이며,
    컴퓨터를,
    상기 반응실 내를 소정의 온도로 가열하는 가열 수단,
    상기 반응실 내에 불소를 포함하지 않고 염소를 포함하는 제1 클리닝 가스를 공급하는 제1 클리닝 가스 공급 수단,
    상기 반응실 내에 불소를 포함하는 제2 클리닝 가스를 공급하는 제2 클리닝 가스 공급 수단,
    상기 반응실 내에 염소 제거용 가스를 공급하는 염소 제거용 가스 공급 수단,
    상기 가열 수단을 제어하여 상기 반응실 내를 적어도 600℃로 유지한 상태에서, 상기 제1 클리닝 가스 공급 수단을 제어하고, 당해 반응실 내에 제1 클리닝 가스를 공급하여 제1 클리닝 가스 중의 염소를 활성화시켜, 상기 활성화된 염소에 의해 실리케이트 성분을 남긴 상태에서 금속 성분을 제거한 후, 상기 제2 클리닝 가스 공급 수단을 제어하고, 당해 반응실 내에 제2 클리닝 가스를 공급하여 남은 실리케이트 성분을 제거함으로써 상기 부착물을 제거하여 장치 내부를 클리닝하는 동시에, 상기 염소 제거용 가스 공급 수단을 제어하고, 상기 클리닝된 반응실 내에 염소 제거용 가스를 공급하여 장치 내부에 포함되는 염소를 제거하는 제어 수단으로서 기능시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020050130286A 2004-12-28 2005-12-27 반도체 처리용 성막 장치, 그 사용 방법 및 컴퓨터로 판독가능한 매체 KR100948985B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00381668 2004-12-28
JP2004381668 2004-12-28
JPJP-P-2005-00317974 2005-11-01
JP2005317974 2005-11-01

Publications (2)

Publication Number Publication Date
KR20060076698A KR20060076698A (ko) 2006-07-04
KR100948985B1 true KR100948985B1 (ko) 2010-03-23

Family

ID=36609991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050130286A KR100948985B1 (ko) 2004-12-28 2005-12-27 반도체 처리용 성막 장치, 그 사용 방법 및 컴퓨터로 판독가능한 매체

Country Status (4)

Country Link
US (1) US7615163B2 (ko)
KR (1) KR100948985B1 (ko)
CN (1) CN1800444B (ko)
TW (1) TWI365919B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4258518B2 (ja) * 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP4974815B2 (ja) * 2006-10-04 2012-07-11 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
JP5023646B2 (ja) * 2006-10-10 2012-09-12 東京エレクトロン株式会社 排気系、捕集ユニット及びこれを用いた処理装置
JP4828456B2 (ja) * 2007-03-08 2011-11-30 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP5213868B2 (ja) * 2007-09-19 2013-06-19 株式会社日立国際電気 クリーニング方法及び基板処理装置
US20090163033A1 (en) * 2007-12-21 2009-06-25 Guowen Ding Methods for extending chamber component life time
JP5202372B2 (ja) * 2008-03-14 2013-06-05 東京エレクトロン株式会社 成膜装置のメタル汚染低減方法、半導体装置の製造方法、記憶媒体及び成膜装置
JP5692850B2 (ja) * 2010-12-28 2015-04-01 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム
JP5736820B2 (ja) * 2011-02-15 2015-06-17 富士通株式会社 半導体製造装置の洗浄装置及びそれを用いた半導体装置の製造方法
WO2012117888A1 (ja) * 2011-03-03 2012-09-07 三洋電機株式会社 触媒化学気相成膜装置、それを用いた成膜方法及び触媒体の表面処理方法
DE102012101438B4 (de) * 2012-02-23 2023-07-13 Aixtron Se Verfahren zum Reinigen einer Prozesskammer eines CVD-Reaktors
DE102013104105A1 (de) * 2013-04-23 2014-10-23 Aixtron Se MOCVD-Schichtwachstumsverfahren mit nachfolgendem mehrstufigen Reinigungsschritt
CN103484933A (zh) * 2013-10-22 2014-01-01 西安电子科技大学 外延化学气相淀积设备的清洗方法
KR102414617B1 (ko) 2017-08-17 2022-07-01 삼성전자주식회사 기판 처리 장치 및 이의 세정 방법
CN109585267B (zh) * 2017-09-29 2023-12-01 住友电气工业株式会社 氮化硅膜的形成方法
JP6925243B2 (ja) * 2017-11-13 2021-08-25 東京エレクトロン株式会社 クリーニング方法及び成膜方法
JP6946989B2 (ja) 2017-12-06 2021-10-13 住友電気工業株式会社 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
JP6956660B2 (ja) * 2018-03-19 2021-11-02 東京エレクトロン株式会社 クリーニング方法及び成膜装置
JP6860537B2 (ja) * 2018-09-25 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ クリーニング方法、半導体装置の製造方法、基板処理装置、およびプログラム
CN112097519A (zh) * 2019-06-18 2020-12-18 台湾积体电路制造股份有限公司 含有保护遮罩的加热单元、炉管装置与其清洗方法
JP7279605B2 (ja) * 2019-09-27 2023-05-23 東京エレクトロン株式会社 成膜装置及び成膜装置の運用方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039780A (ko) * 1999-08-05 2001-05-15 니시히라 순지 발열체 ｃｖｄ 장치 및 부착막의 제거방법
JP2003203907A (ja) * 2002-01-07 2003-07-18 Hitachi Ltd Ｃｖｄ装置およびそのクリーニング方法
KR20040008212A (ko) * 2001-06-08 2004-01-28 동경 엘렉트론 주식회사 박막형성장치의 세정방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU772984A1 (ru) * 1979-04-12 1980-10-23 Московский институт электронной техники Газова смесь дл очистки кварцевых изделий
JP2746448B2 (ja) 1990-02-07 1998-05-06 セントラル硝子株式会社 混合ガス組成物
JP3400293B2 (ja) * 1996-05-01 2003-04-28 株式会社東芝 Ｃｖｄ装置及びそのクリーニング方法
US5788778A (en) * 1996-09-16 1998-08-04 Applied Komatsu Technology, Inc. Deposition chamber cleaning technique using a high power remote excitation source
US6095158A (en) * 1997-02-06 2000-08-01 Lam Research Corporation Anhydrous HF in-situ cleaning process of semiconductor processing chambers
US6379575B1 (en) * 1997-10-21 2002-04-30 Applied Materials, Inc. Treatment of etching chambers using activated cleaning gas
JP3852213B2 (ja) * 1998-07-30 2006-11-29 トヨタ自動車株式会社 非線形光学シリカ材料及び非線形光学素子
JP2000200779A (ja) * 1998-10-30 2000-07-18 Toshiba Corp エッチング方法，化学気相成長装置，化学気相成長装置のクリ―ニング方法，及び化学気相成長装置用の石英部材
JP3364488B1 (ja) * 2001-07-05 2003-01-08 東京エレクトロン株式会社 反応容器のクリーニング方法及び成膜装置
JP2003077839A (ja) * 2001-08-30 2003-03-14 Toshiba Corp 半導体製造装置のパージ方法及び半導体装置の製造方法
KR100446318B1 (ko) * 2001-11-29 2004-09-01 주식회사 하이닉스반도체 챔버 세정기를 구비한 증착장치 및 그를 이용한 챔버 세정방법
KR100743299B1 (ko) * 2002-07-05 2007-07-26 동경 엘렉트론 주식회사 기판 처리 장치의 클리닝 방법 및 기판 처리 장치
US20040011380A1 (en) * 2002-07-18 2004-01-22 Bing Ji Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US7140374B2 (en) * 2003-03-14 2006-11-28 Lam Research Corporation System, method and apparatus for self-cleaning dry etch
JP4430918B2 (ja) * 2003-03-25 2010-03-10 東京エレクトロン株式会社 薄膜形成装置の洗浄方法及び薄膜形成方法
US7479454B2 (en) * 2003-09-30 2009-01-20 Tokyo Electron Limited Method and processing system for monitoring status of system components
US7055263B2 (en) * 2003-11-25 2006-06-06 Air Products And Chemicals, Inc. Method for cleaning deposition chambers for high dielectric constant materials
US20050211264A1 (en) * 2004-03-25 2005-09-29 Tokyo Electron Limited Of Tbs Broadcast Center Method and processing system for plasma-enhanced cleaning of system components
JP4675127B2 (ja) * 2004-04-23 2011-04-20 東京エレクトロン株式会社 薄膜形成装置、薄膜形成装置の洗浄方法及びプログラム
US20050241670A1 (en) * 2004-04-29 2005-11-03 Dong Chun C Method for cleaning a reactor using electron attachment
US20050279384A1 (en) * 2004-06-17 2005-12-22 Guidotti Emmanuel P Method and processing system for controlling a chamber cleaning process
US7119032B2 (en) * 2004-08-23 2006-10-10 Air Products And Chemicals, Inc. Method to protect internal components of semiconductor processing equipment using layered superlattice materials
JP2006066540A (ja) * 2004-08-25 2006-03-09 Tokyo Electron Ltd 薄膜形成装置の洗浄方法及び薄膜形成装置
US7509962B2 (en) * 2005-01-21 2009-03-31 Tokyo Electron Limited Method and control system for treating a hafnium-based dielectric processing system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039780A (ko) * 1999-08-05 2001-05-15 니시히라 순지 발열체 ｃｖｄ 장치 및 부착막의 제거방법
KR20040008212A (ko) * 2001-06-08 2004-01-28 동경 엘렉트론 주식회사 박막형성장치의 세정방법
JP2003203907A (ja) * 2002-01-07 2003-07-18 Hitachi Ltd Ｃｖｄ装置およびそのクリーニング方法

Also Published As

Publication number Publication date
KR20060076698A (ko) 2006-07-04
TWI365919B (en) 2012-06-11
US7615163B2 (en) 2009-11-10
CN1800444B (zh) 2011-04-13
TW200636086A (en) 2006-10-16
US20060137709A1 (en) 2006-06-29
CN1800444A (zh) 2006-07-12

Similar Documents

Publication Publication Date Title
KR100948985B1 (ko) 반도체 처리용 성막 장치, 그 사용 방법 및 컴퓨터로 판독가능한 매체
JP4607637B2 (ja) シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
JP4456533B2 (ja) シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
US7494943B2 (en) Method for using film formation apparatus
US7959737B2 (en) Film formation apparatus and method for using the same
US8697578B2 (en) Film formation apparatus and method for using same
US20160376699A1 (en) Substrate processing apparatus, and storage medium
US7368384B2 (en) Film formation apparatus and method of using the same
US7637268B2 (en) Film formation method and apparatus for semiconductor process
JP4916257B2 (ja) 酸化膜の形成方法、酸化膜の形成装置及びプログラム
US7981809B2 (en) Film formation method and apparatus for semiconductor process
US8080109B2 (en) Film formation apparatus and method for using the same
US7691445B2 (en) Film formation apparatus and method of using the same
JP5247781B2 (ja) シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
US20060068598A1 (en) Film formation apparatus and method of using the same
US20230220546A1 (en) Method of cleaning, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP4312198B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成装置及びプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 11