KR20140118815A - 실리콘 산화막의 형성 방법 및 실리콘 산화막의 형성 장치 - Google Patents

실리콘 산화막의 형성 방법 및 실리콘 산화막의 형성 장치 Download PDF

Info

Publication number
KR20140118815A
KR20140118815A KR1020140034025A KR20140034025A KR20140118815A KR 20140118815 A KR20140118815 A KR 20140118815A KR 1020140034025 A KR1020140034025 A KR 1020140034025A KR 20140034025 A KR20140034025 A KR 20140034025A KR 20140118815 A KR20140118815 A KR 20140118815A
Authority
KR
South Korea
Prior art keywords
oxide film
silicon oxide
reaction chamber
gas
processed
Prior art date
Application number
KR1020140034025A
Other languages
English (en)
Inventor
도시유키 이케우치
노리후미 기무라
도모유키 오부
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140118815A publication Critical patent/KR20140118815A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은, 파티클의 발생을 억제할 수 있는 실리콘 산화막의 형성 방법 및 실리콘 산화막의 형성 장치를 제공한다. 실리콘 산화막의 형성 방법은, 보트 내에 피처리체를 수용/회수하는 스탠바이 공정과, 상기 보트 내에 수용된 피처리체를 반응실 내에 수용하는 로드 공정과, 상기 반응실 내에 수용된 피처리체에 실리콘 산화막을 형성하는 실리콘 산화막 형성 공정과, 상기 실리콘 산화막이 형성된 피처리체를 상기 반응실 밖으로 반송하는 언로드 공정을 포함하는 세트를 1회 이상 행한다. 실리콘 산화막의 형성 방법에서는, 언로드 공정과, 스탠바이 공정과, 로드 공정 중 적어도 1개의 공정에서, 반응실 내를 가열함과 함께, 당해 반응실 내에 수증기를 포함하는 가스를 공급한다.

Description

실리콘 산화막의 형성 방법 및 실리콘 산화막의 형성 장치{SILICON OXIDE FILM FORMING METHOD AND SILICON OXIDE FILM APPARATUS}
본 발명은, 실리콘 산화막의 형성 방법 및 실리콘 산화막의 형성 장치에 관한 것이다.
실리콘 산화막의 형성 방법으로서, 저온하에서 피처리체, 예를 들어 반도체 웨이퍼에 양질의 실리콘 산화막을 형성할 수 있는 ALD(Atomic Layer Deposition)법이 제안되어 있다. 예를 들어, 특허문헌 1에는 300℃ 내지 600℃의 저온에서 박막을 형성하는 방법이 개시되어 있다.
일본 특허 공개 제2004-281853호 공보
그런데, 형성되는 실리콘 산화막은 반도체 웨이퍼의 표면 뿐만 아니라, 예를 들어 반응관의 내벽이나 각종 지그 등의 열처리 장치의 내부에도 퇴적(부착)된다. 이 부착물이 열처리 장치 내에 부착된 상태에서 박막의 형성을 행하면, 반응관을 구성하는 석영과 부착물과의 열팽창률의 차이에 의해 응력이 발생하고, 이 응력에 의해 부착물이 깨진다. 이와 같이 부착물이 깨진 것이 파티클로 되어, 생산성을 저하시키는 원인으로 된다. 특히, 실리콘 산화막이 형성된 반도체 웨이퍼를 반응관 밖으로 반송하는 언로드 공정부터, 새로운 반도체 웨이퍼를 반응관 내에 수용하는 로드 공정까지가 파티클이 발생하기 쉽다. 그 때문에, 파티클의 발생을 억제할 수 있는 실리콘 산화막의 형성 방법이 요구되고 있다.
본 발명은 파티클의 발생을 억제할 수 있는 실리콘 산화막의 형성 방법 및 실리콘 산화막의 형성 장치를 제공한다.
본 발명의 제1 관점에 따른 실리콘 산화막의 형성 방법은, 보트 내에 피처리체를 수용/회수하는 스탠바이 공정과, 상기 보트 내에 수용된 피처리체를 반응실 내에 수용하는 로드 공정과, 상기 반응실 내에 수용된 피처리체에 실리콘 산화막을 형성하는 실리콘 산화막 형성 공정과, 상기 실리콘 산화막이 형성된 피처리체를 상기 반응실 밖으로 반송하는 언로드 공정을 포함하는 세트를 1회 이상 행하는 실리콘 산화막의 형성 방법으로서, 상기 언로드 공정과, 상기 스탠바이 공정과, 상기 로드 공정 중 적어도 1개의 공정에서, 상기 반응실 내를 가열함과 함께, 당해 반응실 내에 수증기를 포함하는 가스를 공급한다.
상기 수증기의 농도가 1％ 이상인 것이 바람직하다.
상기 언로드 공정과, 상기 스탠바이 공정과, 상기 로드 공정에서, 상기 반응실 내를 가열함과 함께, 당해 반응실 내에 수증기를 포함하는 가스를 공급하는 것이 바람직하다.
상기 실리콘 산화막 형성 공정에서는, 상기 반응실 내의 압력을 감압으로 한 상태에서 상기 피처리체에 실리콘 산화막을 형성하고, 상기 반응실 내의 압력을 상압으로 하는 상압 복귀 공정을 더 구비하고, 상기 반응실 내가 상압으로 복귀됨과 동시에, 또는 상기 언로드 공정 개시와 동시에, 상기 반응실 내에 수증기를 포함하는 가스를 공급하는 것이 바람직하다.
상기 스탠바이 공정에서만 상기 반응실 내를 가열함과 함께, 당해 반응실 내에 수증기를 포함하는 가스를 공급하여도 된다.
상기 스탠바이 공정에서는, 상기 반응실 내가 소정의 압력으로 되도록 상기 수증기를 포함하는 가스를 공급한 후, 당해 반응실 내의 압력이 26.6kPa 이하로 되도록 질소를 공급하여 질소 치환하는 것이 바람직하다.
상기 반응실 내에 공급되는 수증기를 포함하는 가스는, 예를 들어 수증기와 질소 가스와 산소 가스와의 혼합 가스, 또는 공기이다.
상기 실리콘 산화막 형성 공정에서는, 상기 피처리체가 수용된 반응실 내에 실리콘 소스 가스를 공급하고, 상기 피처리체에 실리콘을 흡착시키는 흡착 공정과, 상기 흡착 공정에서 흡착된 실리콘에 산화 가스를 공급하고, 당해 실리콘을 산화시켜, 상기 피처리체에 실리콘 산화막을 형성하는 산화 공정을 구비하고, 상기 흡착 공정과 상기 산화 공정을 복수회 반복하는 것이 바람직하다.
상기 산화 공정에서는, 200℃ 내지 600℃로 설정된 반응실 내에 오존을 공급하여 오존을 활성화시키고, 당해 활성화된 오존을 상기 흡착된 실리콘에 공급하여 당해 실리콘을 산화시켜, 상기 피처리체에 실리콘 산화막을 형성하는 것이 바람직하다.
본 발명의 제2 관점에 따른 실리콘 산화막의 형성 장치는, 보트 내에 수용된 피처리체를 수용하는 반응실과, 상기 반응실 내를 소정의 온도로 가열하는 가열 수단과, 상기 반응실 내에 성막용 가스를 공급하는 성막용 가스 공급 수단과, 상기 반응실 내에 수증기를 포함하는 가스를 공급하는 가스 공급 수단과, 장치의 각 부를 제어하는 제어 수단을 구비하고, 상기 제어 수단은, 상기 보트 내에 피처리체를 수용/회수하는 스탠바이 공정과, 상기 보트 내에 수용된 피처리체를 반응실 내에 수용하는 로드 공정과, 상기 성막용 가스 공급 수단을 제어하여, 상기 반응실 내에 수용된 피처리체에 실리콘 산화막을 형성하는 실리콘 산화막 형성 공정과, 상기 실리콘 산화막이 형성된 피처리체를 상기 반응실 밖으로 반송하는 언로드 공정을 포함하는 세트를 1회 이상 행하고, 상기 언로드 공정과, 상기 스탠바이 공정과, 상기 로드 공정 중 적어도 1개의 공정에서, 상기 가열 수단을 제어하여 상기 반응실 내를 가열한 상태에서, 상기 가스 공급 수단을 제어하여 상기 반응실 내에 수증기를 포함하는 가스를 공급한다.
본 발명에 따르면, 파티클의 발생을 억제할 수 있다.
도 1은 본 발명의 실시 형태에 따른 처리 장치를 도시하는 도면이다.
도 2는 도 1의 제어부의 구성을 도시하는 도면이다.
도 3은 실리콘 산화막의 형성 방법을 설명하는 도면이다.
도 4는 어닐용 가스를 변경한 경우의 실리콘 산화막의 막 스트레스를 도시하는 도면이다.
도 5는 본 발명의 다른 실시 형태에 따른 처리 장치를 도시하는 도면이다.
도 6은 스탠바이 공정에서의 처리 장치의 개요를 도시하는 도면이다.
도 7은 어닐용 가스 공급 시간 및 N2 치환 압력과, 로딩 에리어 내의 O2 MAX 농도와의 관계를 도시하는 도면이다.
도 8은 스탠바이 공정시에 어닐용 가스를 공급한 전후의 파티클수를 도시하는 도면이다.
이하, 본 발명의 실시 형태에 따른 실리콘 산화막의 형성 방법 및 실리콘 산화막의 형성 장치에 대하여 설명한다. 본 실시 형태에서는, 본 발명의 실리콘 산화막의 형성 장치로서, 배치식의 종형 처리 장치를 사용하는 경우를 예로 들어 설명한다. 도 1에 본 실시 형태의 처리 장치의 구성을 도시한다.
도 1에 도시한 바와 같이, 처리 장치(1)는 길이 방향이 수직 방향으로 향하여진 반응관(2)을 구비하고 있다. 반응관(2)은, 내관(2a)과, 내관(2a)을 덮음과 함께 내관(2a)과 소정의 간격을 갖도록 형성된 천장이 있는 외관(2b)으로 구성된 이중관 구조를 갖는다. 내관(2a)과 외관(2b)의 측벽은, 도 1에 화살표로 나타낸 바와 같이 복수의 개구를 갖고 있다. 내관(2a) 및 외관(2b)은, 내열 및 내부식성이 우수한 재료, 예를 들어 석영에 의해 형성되어 있다.
반응관(2)의 일측방에는, 반응관(2) 내의 가스를 배기하기 위한 배기부(3)가 배치되어 있다. 배기부(3)는, 반응관(2)을 따라 상방으로 연장되도록 형성되고, 반응관(2)의 측벽에 형성된 개구를 통해 반응관(2)과 연통된다. 배기부(3)의 상단은, 반응관(2)의 상부에 배치된 배기구(4)에 접속되어 있다. 이 배기구(4)에는 도시하지 않은 배기관이 접속되고, 배기관에는 도시하지 않은 밸브나 후술하는 진공 펌프(127) 등의 압력 조정 기구가 설치되어 있다. 이 압력 조정 기구에 의해, 외관(2b)의 한쪽의 측벽측(소스 가스 공급관(8))으로부터 공급된 가스가, 내관(2a), 외관(2b)의 다른쪽의 측벽측, 배기부(3), 배기구(4)를 통해 배기관으로 배기되어, 반응관(2) 내가 원하는 압력(진공도)으로 제어된다.
반응관(2)의 하방에는 덮개(5)가 배치되어 있다. 덮개(5)는 내열 및 내부식성이 우수한 재료, 예를 들어 석영에 의해 형성되어 있다. 또한, 덮개(5)는, 후술하는 보트 엘리베이터(128)에 의해 상하 이동 가능하게 구성되어 있다. 또한, 보트 엘리베이터(128)에 의해 덮개(5)가 상승하면, 반응관(2)의 하방측(노구 부분)이 폐쇄되고, 보트 엘리베이터(128)에 의해 덮개(5)가 하강하면, 반응관(2)의 하방측(노구 부분)이 개구된다.
덮개(5) 위에는 웨이퍼 보트(6)가 재치되어 있다. 웨이퍼 보트(6)는, 예를 들어 석영에 의해 형성되어 있다. 웨이퍼 보트(6)는, 반도체 웨이퍼(W)가 수직 방향으로 소정의 간격을 두고 복수매 수용 가능하게 구성되어 있다. 또한, 덮개(5)의 상부에, 반응관(2)의 노구 부분으로부터 반응관(2) 내의 온도가 저하되는 것을 방지하는 보온통이나, 반도체 웨이퍼(W)를 수용하는 웨이퍼 보트(6)를 회전 가능하게 재치하는 회전 테이블을 설치하고, 이들 위에 웨이퍼 보트(6)를 재치하여도 된다. 이러한 경우, 웨이퍼 보트(6)에 수용된 반도체 웨이퍼(W)를 균일한 온도로 제어하기 쉬워진다.
반응관(2)의 주위에는, 반응관(2)을 둘러싸도록, 예를 들어 저항 발열체로 이루어지는 승온용 히터(7)가 설치되어 있다. 이 승온용 히터(7)에 의해 반응관(2)의 내부가 소정의 온도로 가열되고, 그 결과, 반응관(2)의 내부에 수용된 반도체 웨이퍼(W)가 소정의 온도로 가열된다.
반응관(2) 하단 근방의 측면에는, 반응관(2)(외관(2b)) 내에 소스 가스를 공급하는 소스 가스 공급관(8)이 삽입 관통되어 있다. 소스 가스는 피처리체에 소스(Si)를 흡착시키는 Si 소스로서, 후술하는 흡착 스텝에서 사용된다. 본 예에서는, Si 소스로서 디이소프로필아미노실란(DIPAS)이 사용되고 있다.
소스 가스 공급관(8)에는 수직 방향의 소정 간격마다 공급 구멍이 형성되어 있으며, 이 공급 구멍으로부터 반응관(2)(외관(2b)) 내에 소스 가스가 공급된다. 그 때문에, 도 1에 화살표로 나타낸 바와 같이 소스 가스가 수직 방향의 복수 개소로부터 반응관(2) 내에 공급된다.
또한, 반응관(2) 하단 근방의 측면에는, 반응관(2)(외관(2b)) 내에 산화 가스를 공급하는 산화 가스 공급관(9)이 삽입 관통되어 있다. 산화 가스는 흡착된 소스(Si)를 산화하는 가스로서, 후술하는 산화 스텝에서 사용된다. 본 예에서는, 산화 가스로서 오존(O3)이 사용되고 있다.
또한, 반응관(2)의 하단 근방의 측면에는, 반응관(2)(내관(2a)) 내에 희석 가스 및 퍼지 가스로서의 질소(N2)를 공급하는 질소 가스 공급관(10)이 삽입 관통되어 있다.
또한, 반응관(2) 하단 근방의 측면에는, 반응관(2)(내관(2a)) 내에 어닐용 가스를 공급하는 어닐용 가스 공급관(11)이 삽입 관통되어 있다. 어닐용 가스 공급관(11)은, 수증기를 발생시키는 수증기 발생 장치(12)와 공기를 공급하는 공기 공급 장치(13)에 접속되고, 수증기 발생 장치(12) 및 공기 공급 장치(13)로부터 공급하는 수증기 및 공기의 유량을 제어함으로써, 반응관(2) 내에 원하는 H2O 농도의 가스를 공급한다. 예를 들어, 수증기 발생 장치(12) 및 공기 공급 장치(13)로부터 공급하는 수증기 및 공기의 유량을 수증기(H2O 가스):공기(O2 가스와 N2 가스)=0.2slm:20.0slm(O2 가스 4.0slm, N2 가스 16.0slm에 상당)으로 제어함으로써, 반응관(2) 내에 H2O의 농도가 1％인 가스가 공급된다.
소스 가스 공급관(8), 산화 가스 공급관(9), 질소 가스 공급관(10), 어닐용 가스 공급관(11)은, 후술하는 매스 플로우 컨트롤러(MFC: Mass Flow Controller)(125)를 통해 도시하지 않은 소스 가스 공급원에 접속되어 있다.
또한, 반응관(2) 내에는, 반응관(2) 내의 온도를 측정하는, 예를 들어 열전쌍으로 이루어지는 온도 센서(122) 및 반응관(2) 내의 압력을 측정하는 압력계(123)가 복수개 배치되어 있다.
또한, 처리 장치(1)는, 장치 각 부의 제어를 행하는 제어부(100)를 구비하고 있다. 도 2에 제어부(100)의 구성을 도시한다. 도 2에 도시한 바와 같이, 제어부(100)에는, 조작 패널(121), 온도 센서(122), 압력계(123), 히터 컨트롤러(124), MFC(125), 밸브 제어부(126), 진공 펌프(127), 보트 엘리베이터(128) 등이 접속되어 있다.
조작 패널(121)은 표시 화면과 조작 버튼을 구비하며, 오퍼레이터의 조작 지시를 제어부(100)에 전달하고, 또한 제어부(100)로부터의 여러 가지 정보를 표시 화면에 표시한다.
온도 센서(122)는 반응관(2) 내 및 배기관 내 등의 각 부의 온도를 측정하고, 그 측정값을 제어부(100)에 통지한다.
압력계(123)는 반응관(2) 내 및 배기관 내 등의 각 부의 압력을 측정하고, 그 측정값을 제어부(100)에 통지한다.
히터 컨트롤러(124)는 승온용 히터(7)를 개별적으로 제어하기 위한 것으로, 제어부(100)로부터의 지시에 응답하여, 승온용 히터(7)에 통전하여 이들을 가열하고, 또한 승온용 히터(7)의 소비 전력을 개별적으로 측정하여 제어부(100)에 통지한다.
MFC(125)는, 소스 가스 공급관(8), 산화 가스 공급관(9), 질소 가스 공급관(10), 어닐용 가스 공급관(11) 등의 각 배관에 배치되어, 각 배관을 흐르는 가스의 유량을 제어부(100)로부터 지시받은 양으로 제어함과 함께, 실제로 흐른 가스의 유량을 측정하여 제어부(100)에 통지한다.
밸브 제어부(126)는 각 배관에 배치되고, 각 배관에 배치된 밸브의 개방도를 제어부(100)로부터 지시받은 값으로 제어한다.
진공 펌프(127)는 배기관에 접속되어, 반응관(2) 내의 가스를 배기한다.
보트 엘리베이터(128)는 덮개(5)를 상승시킴으로써, 웨이퍼 보트(6)(반도체 웨이퍼(W))를 반응관(2) 내에 로드하고, 덮개(5)를 하강시킴으로써 웨이퍼 보트(6)(반도체 웨이퍼(W))를 반응관(2) 내로부터 언로드한다.
제어부(100)는 레시피 기억부(111)와, ROM(Read Only Memory)(112)과, RAM(Random Access Memory)(113)과, I/O 포트(Input/Output Port)(114)와, CPU(Central Processing Unit)(115)와, 이들을 서로 접속하는 버스(116)로 구성되어 있다.
레시피 기억부(111)에는, 셋업용 레시피와 복수의 프로세스용 레시피가 기억되어 있다. 처리 장치(1)의 제조 당초에는, 셋업용 레시피만이 저장된다. 셋업용 레시피는, 각 처리 장치에 따른 열 모델 등을 생성할 때에 실행되는 것이다. 프로세스용 레시피는, 유저가 실제로 행하는 열처리(프로세스)마다 준비되는 레시피이며, 반응관(2)에의 반도체 웨이퍼(W)의 로드부터 처리 완료된 반도체 웨이퍼(W)를 언로드할 때까지의 각 부의 온도의 변화, 반응관(2) 내의 압력 변화, 각종 가스의 공급의 개시 및 정지의 타이밍과 공급량 등을 규정한다.
ROM(112)은, EEPROM(Electrically Erasable Programmable Read Only Memory), 플래시 메모리, 하드 디스크 등으로 구성되며, CPU(115)의 동작 프로그램 등을 기억하는 기록 매체이다.
RAM(113)은 CPU(115)의 워크 에리어 등으로서 기능한다.
I/O 포트(114)는, 조작 패널(121), 온도 센서(122), 압력계(123), 히터 컨트롤러(124), MFC(125), 밸브 제어부(126), 진공 펌프(127), 보트 엘리베이터(128) 등에 접속되어, 데이터나 신호의 입출력을 제어한다.
CPU(115)는 제어부(100)의 중추를 구성하고, ROM(112)에 기억된 동작 프로그램을 실행한다. 또한, CPU(115)는, 조작 패널(121)로부터의 지시에 따라 레시피 기억부(111)에 기억되어 있는 레시피(프로세스용 레시피)에 따라 처리 장치(1)의 동작을 제어한다. 즉, CPU(115)는, 온도 센서(122), 압력계(123), MFC(125) 등에 반응관(2) 내 및 배기관 내 등의 각 부의 온도, 압력, 유량 등을 측정시키고, 이 측정 데이터에 기초하여 히터 컨트롤러(124), MFC(125), 밸브 제어부(126), 진공 펌프(127) 등에 제어 신호 등을 출력하고, 상기 각 부가 프로세스용 레시피를 따르도록 제어한다.
버스(116)는 각 부의 사이에서 정보를 전달한다.
다음에, 이상과 같이 구성된 처리 장치(1)를 사용한 실리콘 산화막의 형성 방법에 대하여 도 3에 도시하는 레시피(타임 시퀀스)를 참조하여 설명한다. 본 실시 형태의 실리콘 산화막의 형성 방법에서는, ALD법 또는 CVD(Chemical Vapor Deposition)법에 의해 반도체 웨이퍼(W) 위에 실리콘 산화막을 형성한다.
이하, ALD법의 경우, 도 3에 도시한 바와 같이 본 실시 형태에서는 반도체 웨이퍼(W)의 표면에 실리콘(Si)을 흡착하는 흡착 스텝과, 흡착된 Si를 산화하는 산화 스텝을 구비하고 있으며, 이들 스텝이 ALD법의 1 사이클을 나타내고 있다. 또한, 도 3에 도시한 바와 같이, 본 실시 형태에서는 Si 소스 가스로서 디이소프로필아미노실란(DIPAS), 산화 가스로서 오존(O3), 희석 가스로서 질소(N2), 어닐 가스로서 수증기(H2O)를 사용하고 있다. 이 도 3에 나타내는 사이클을 복수회, 예를 들어 100 사이클 실행(반복)함으로써, 반도체 웨이퍼(W) 위에 원하는 두께의 실리콘 산화막이 형성된다.
또한, 이하의 설명에 있어서, 처리 장치(1)를 구성하는 각 부의 동작은 제어부(100)(CPU(115))에 의해 제어되어 있다. 또한, 각 처리에 있어서의 반응관(2) 내의 온도, 압력, 가스의 유량 등은, 상술한 바와 같이 제어부(100)(CPU(115))가 히터 컨트롤러(124)(승온용 히터(7)), MFC(125)(소스 가스 공급관(8) 등), 밸브 제어부(126), 진공 펌프(127)를 제어함으로써, 도 3에 도시하는 레시피에 따른 조건으로 설정된다.
우선, 승온용 히터(7)에 의해 반응관(2) 내를 소정의 로드 온도, 예를 들어 도 3에 도시한 바와 같이 250℃로 유지한다. 또한, 도 3에 도시한 바와 같이, 어닐용 가스 공급관(11)으로부터 반응관(2) 내에 어닐용 가스, 예를 들어 H2O 농도가 1％인 가스를 반응관(2) 내에 공급한다.
여기서, 어닐용 가스에 포함되는 H2O의 농도는 1％ 이상인 것이 바람직하고, 3％ 이상인 것이 더욱 바람직하고, 5％ 이상인 것이 가장 바람직하다. 또한, 어닐용 가스에 포함되는 H2O의 농도가 1％라는 것은, 예를 들어 수증기(H2O 가스):공기(O2 가스와 N2 가스)=0.2slm:20.0slm(O2 가스 4.0slm, N2 가스 16.0slm에 상당)의 경우를 말한다. 어닐용 가스에 포함되는 H2O의 농도를 이러한 범위로 함으로써, 반응관(2) 등의 처리 장치(1)의 내부에 부착된 실리콘 산화막의 막 스트레스를 저하시킬 수 있다. 이것은, 어닐용 가스에 포함되는 H2O가 처리 장치(1)의 내부에 부착된 실리콘 산화막에 흡수되어, 실리콘 산화막의 박리의 정도가 약해져, 처리 장치(1)의 내부에 부착된 실리콘 산화막이 처리 장치(1)의 내부로부터 박리되기 어려워지기 때문이다. 그 때문에, 파티클의 발생을 억제할 수 있다.
또한, 반응관(2) 내의 온도는 100℃ 내지 600℃인 것이 바람직하고, 150℃ 내지 400℃인 것이 더욱 바람직하고, 200℃ 내지 300℃인 것이 가장 바람직하다. 이러한 범위로 함으로써 어닐용 가스에 포함되는 H2O가 처리 장치(1)의 내부에 부착된 실리콘 산화막에 흡수되기 쉬워져, 실리콘 산화막의 박리의 정도가 약해지게 되어, 처리 장치(1)의 내부에 부착된 실리콘 산화막이 처리 장치(1)의 내부로부터 박리되기 어려워진다. 그 때문에, 파티클의 발생을 억제할 수 있다.
이어서, 반도체 웨이퍼(W)를 수용한 웨이퍼 보트(6)를 덮개(5) 위에 재치한다. 또한, 보트 엘리베이터(128)에 의해 덮개(5)를 상승시켜, 반도체 웨이퍼(W)(웨이퍼 보트(6))를 반응관(2) 내에 로드한다(로드 공정).
이어서, 승온용 히터(7)에 의해 반응관(2) 내를 소정의 온도, 예를 들어 도 3에 도시한 바와 같이 350℃로 설정한다. 또한, 질소 가스 공급관(10)으로부터 반응관(2) 내에 소정량의 질소를 공급함과 함께, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들어 도 3에 도시한 바와 같이 133Pa(1Torr)로 설정한다(안정화 공정).
반도체 웨이퍼(W)에 실리콘 산화막을 형성하는 산화막 형성 공정을 실시한다. 우선, 반도체 웨이퍼(W)의 표면에 Si를 흡착시키는 흡착 스텝을 실행한다.흡착 스텝은 반도체 웨이퍼(W)에 소스 가스를 공급하고, 그 표면에 Si를 흡착시키는 공정이다.
흡착 스텝에서는, 소스 가스 공급관(8)으로부터 Si 소스로서의 DIPAS를 소정량, 예를 들어 도 3에 도시한 바와 같이 0.3slm과, 소정량의 질소를 반응관(2) 내에 공급한다(플로우 공정).
여기서, 반응관(2) 내의 온도는 실온(RT: Room Temperature) 내지 700℃로 하는 것이 바람직하다. 실온보다 낮아지면, 실리콘 산화막을 성막할 수 없게 될 우려가 발생하고, 반응관(2) 내의 온도가 700℃보다 높아지면, 형성되는 실리콘 산화막의 막질이나 막 두께 균일성 등이 악화될 우려가 발생하기 때문이다. 반응관(2) 내의 온도는 RT 내지 700℃로 하는 것이 보다 바람직하고, RT 내지 500℃로 하는 것이 더욱 바람직하다. 이러한 범위의 온도로 함으로써, 형성되는 실리콘 산화막의 막질이나 막 두께 균일성 등을 더욱 향상시킬 수 있기 때문이다.
DIPAS의 공급량은, 10sccm 내지 10slm으로 하는 것이 바람직하다. 10sccm보다 적으면 반도체 웨이퍼(W)의 표면에 충분한 Si가 공급되지 않을 우려가 발생하고, 10slm보다 많으면 반응에 기여하지 않는 Si가 많아질 우려가 발생하기 때문이다. DIPAS의 공급량은, 0.1slm 내지 3slm으로 하는 것이 더욱 바람직하다. 이러한 범위로 함으로써, 반도체 웨이퍼(W)의 표면과 Si의 반응이 촉진되기 때문이다.
반응관(2) 내의 압력은, 0.133Pa(0.001Torr) 내지 13.3kPa(100Torr)로 하는 것이 바람직하다. 이러한 범위의 압력으로 함으로써, 반도체 웨이퍼(W)의 표면과 Si의 반응을 촉진시킬 수 있기 때문이다. 반응관(2) 내의 압력은, 40Pa(0.3Torr) 내지 400Pa(3Torr)로 하는 것이 더욱 바람직하다. 이러한 범위의 압력으로 함으로써, 반응관(2) 내의 압력 제어가 용이해지기 때문이다.
반응관(2) 내에 공급된 DIPAS는, 반응관(2) 내에서 가열되어 활성화된다. 그 때문에, 반응관(2) 내에 DIPAS가 공급되면, 반도체 웨이퍼(W)의 표면과 활성화된 Si가 반응하여, 반도체 웨이퍼(W)의 표면에 Si가 흡착된다.
반도체 웨이퍼(W)의 표면에 소정량의 Si가 흡착되면, 소스 가스 공급관(8)으로부터의 DIPAS 및 질소 가스 공급관(10)으로부터의 질소의 공급을 정지한다. 또한, 반응관(2) 내의 가스를 반응관(2) 외로 배출함과 함께, 예를 들어 도 3에 도시한 바와 같이 질소 가스 공급관(10)으로부터 반응관(2) 내에 소정량의 질소를 공급한다(퍼지, 진공(Vacuum) 공정).
이어서, 승온용 히터(7)에 의해 반응관(2) 내를 소정의 온도, 예를 들어 도 3에 도시한 바와 같이 350℃로 설정한다. 또한, 도 3에 도시한 바와 같이, 질소 가스 공급관(10)으로부터 반응관(2) 내에 소정량의 질소를 공급함과 함께, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들어 도 3에 도시한 바와 같이 133Pa(1Torr)로 설정한다.
이어서, 반도체 웨이퍼(W)의 표면을 산화하는 산화 스텝을 실행한다. 산화 스텝은, Si가 흡착된 반도체 웨이퍼(W) 위에 산화 가스를 공급하여, 흡착된 Si를 산화하는 공정이다. 본 실시 형태에서는, 반도체 웨이퍼(W) 위에 오존(O3)을 공급함으로써 흡착된 Si를 산화하고 있다.
산화 스텝에서는, 산화 가스 공급관(9)으로부터 반응관(2) 내에 오존을 소정량, 예를 들어 도 3에 도시한 바와 같이 10slm 공급한다. 또한, 도 3에 도시한 바와 같이, 질소 가스 공급관(10)으로부터 희석 가스로서의 소정량의 질소를 반응관(2) 내에 공급한다(플로우 공정).
여기서, 오존의 공급량은 1sccm 내지 50slm으로 하는 것이 바람직하고, 0.1slm 내지 20slm으로 하는 것이 더욱 바람직하고, 1slm 내지 10slm으로 하는 것이 가장 바람직하다. 이러한 범위로 함으로써, 실리콘 산화막을 형성하기에 충분한 산화를 시킬 수 있기 때문이다.
반응관(2) 내의 압력은, 0.133Pa(0.001Torr) 내지 13.3kPa(100Torr)로 하는 것이 바람직하다. 이러한 범위의 압력으로 함으로써, 반도체 웨이퍼(W) 표면의 Si의 산화를 촉진시킬 수 있기 때문이다. 반응관(2) 내의 압력은, 40Pa(0.3Torr) 내지 400Pa(3Torr)로 하는 것이 더욱 바람직하다. 이러한 범위의 압력으로 함으로써, 반응관(2) 내의 압력 제어가 용이해지기 때문이다.
반응관(2) 내에 오존이 공급되면 반도체 웨이퍼(W) 위에 흡착된 Si가 산화되어, 반도체 웨이퍼(W) 위에 실리콘 산화막이 형성된다. 반도체 웨이퍼(W) 위에 원하는 두께의 실리콘 산화막이 형성되면, 산화 가스 공급관(9)으로부터 오존의 공급을 정지한다. 또한, 질소 가스 공급관(10)으로부터의 질소의 공급을 정지한다. 또한, 반응관(2) 내의 가스를 배출함과 함께, 도 3에 도시한 바와 같이 질소 가스 공급관(10)으로부터 반응관(2) 내에 소정량의 질소를 공급하여 반응관(2) 내의 가스를 반응관(2) 밖으로 배출한다(퍼지, 진공 공정).
이에 의해, 흡착 스텝과 산화 스텝으로 이루어지는 ALD법의 1 사이클이 종료된다. 이어서, 다시 흡착 스텝부터 시작되는 ALD법의 1 사이클을 개시한다. 또한, 이 사이클을 소정 횟수 반복한다. 이에 의해, 반도체 웨이퍼(W) 위에 원하는 두께의 실리콘 산화막이 형성된다.
반도체 웨이퍼(W) 위에 원하는 두께의 실리콘 산화막이 형성되면, 질소 가스 공급관(10)으로부터 반응관(2) 내에 소정량의 질소를 공급하여 반응관(2) 내의 가스를 반응관(2) 밖으로 배출하는 조작을 복수회 반복한다(사이클 퍼지 공정). 또한, 승온용 히터(7)에 의해 반응관(2) 내를 소정의 로드 온도, 예를 들어 도 3에 도시한 바와 같이 250℃로 유지한다. 이와 같은 상태에서, 노내를 N2로 사이클 퍼지하여 상압으로 복귀시킨다(상압 복귀 공정).
또한, 노내가 거의 상압에 가까운 단계부터, 도 3에 도시한 바와 같이 어닐용 가스 공급관(11)으로부터 반응관(2) 내에 어닐용 가스, 예를 들어 H2O 농도가 1％인 가스를 노내(반응관(2) 내)에 공급한다. 또한, 어닐용 가스에 포함되는 H2O의 농도 및 반응관(2) 내의 온도의 바람직한 범위는, 로드 공정에서의 어닐용 가스에 포함되는 H2O의 농도 및 반응관(2) 내의 온도의 바람직한 범위와 마찬가지이다.
이어서, 보트 엘리베이터(128)에 의해 덮개(5)를 하강시킴으로써, 반도체 웨이퍼(W)를 언로드한다(언로드 공정). 또한, 언로드 공정이란, 웨이퍼 보트(6)가 노내의 정위치로부터 노외의 정위치까지 움직이는 공정을 말한다. 또한, 새로이 처리를 행하는 반도체 웨이퍼(W)를 수용한 웨이퍼 보트(6)를 덮개(5) 위에 재치하는 등의 준비를 행한다(스탠바이 공정). 또한, 반도체 웨이퍼(W)를 웨이퍼 보트(6)로부터 회수하는 디스차지 공정과, 새로운 반도체 웨이퍼(W)를 웨이퍼 보트(6)에 재치하는 웨이퍼 차지 공정을 스탠바이 공정이라 한다. 또한, 보트 엘리베이터(128)에 의해 덮개(5)를 상승시키고, 반도체 웨이퍼(W)(웨이퍼 보트(6))를 반응관(2) 내에 로드한다(로드 공정). 이에 의해, 계속해서 새로운 반도체 웨이퍼(W) 위에 원하는 두께의 실리콘 산화막이 형성된다.
이와 같이, 파티클이 발생하기 쉬운, 언로드 공정부터 로드 공정까지의 동안에 어닐용 가스 공급관(11)으로부터 반응관(2) 내에 H2O 농도가 1％인 가스(어닐용 가스)를 공급하고 있기 때문에, 가스에 포함되는 H2O가 처리 장치(1)의 내부에 부착된 실리콘 산화막에 흡수되기 쉬워져, 실리콘 산화막의 박리의 정도가 약해진다. 이 때문에, 처리 장치(1)의 내부에 부착된 실리콘 산화막이 처리 장치(1)의 내부로부터 박리되기 어려워져, 파티클의 발생을 억제할 수 있다.
다음에, 본 발명의 효과를 확인하기 위해, 흡착 스텝, 산화 스텝에 있어서의 반응관(2) 내의 온도를 150℃로 한 것 이외에는, 상술한 실리콘 산화막의 형성 방법에 의해 반도체 웨이퍼(W) 위에 50nm 두께의 실리콘 산화막을 형성했을 때의 실리콘 산화막의 막 스트레스를 측정하였다(실시예 1). 또한, 어닐용 가스의 H2O 농도를 5％로 한 것 이외에는, 마찬가지의 방법에 의해 반도체 웨이퍼(W) 위에 50nm 두께의 실리콘 산화막을 형성했을 때의 실리콘 산화막의 막 스트레스를 측정하였다(실시예 2). 또한, 비교를 위해, 어닐용 가스에, 20％의 산소와 80％의 질소의 혼합 가스(비교예 1), 100％ 질소 가스(비교예 2)를 사용한 경우에 대해서도, 마찬가지로, 반도체 웨이퍼(W) 위에 50nm 두께의 실리콘 산화막을 형성했을 때의 실리콘 산화막의 막 스트레스를 측정하였다. 결과를 도 4에 도시한다.
도 4에 도시한 바와 같이, 어닐용 가스에 H2O 농도가 1％ 이상인 가스를 사용함으로써 실리콘 산화막의 막 스트레스가 저하되는 것을 확인할 수 있었다. 특히, 어닐용 가스에 H2O 농도가 5％인 가스를 사용함으로써, 실리콘 산화막의 막 스트레스가 크게 저하되는 것을 확인할 수 있었다.
이상 설명한 바와 같이, 본 실시 형태에 의하면, 어닐용 가스에 수증기(H2O)를 포함하는 가스가 사용되고 있기 때문에, 가스에 포함되는 H2O가 처리 장치(1)의 내부에 부착된 실리콘 산화막에 흡수되기 쉬워져, 실리콘 산화막의 박리의 정도가 약해진다. 그 때문에, 처리 장치(1)의 내부에 부착된 실리콘 산화막이 처리 장치(1)의 내부로부터 박리되기 어려워져, 파티클의 발생을 억제할 수 있다.
또한, 본 발명은 상기한 실시 형태에 한정되지 않으며, 다양한 변형, 응용이 가능하다. 이하, 본 발명에 적용 가능한 다른 실시 형태에 대하여 설명한다.
상기 실시 형태에서는, Si 소스로서 DIPAS를 사용한 경우를 예로 들어 본 발명을 설명했지만, Si 소스는 실리콘 산화막을 형성 가능한 유기 소스 가스이면 되고, 예를 들어 SiH4, SiH3Cl, SiH2Cl2, SiHCl3, SiH3(NHC(CH3)3), SiH3(N(CH3)2), SiH2(NHC(CH3)3)2, SiH(N(CH3)2)3 등을 사용하여도 된다.
상기 실시 형태에서는, 산화 가스로서 오존을 사용한 경우를 예로 들어 본 발명을 설명했지만, 산화 가스는 흡착된 소스(Si)를 산화하여 실리콘 산화막을 형성 가능한 가스이면 되고, 예를 들어 산소(O2) 등을 플라즈마, 촉매, UV, 열, 자력 등에 의해 산소 라디칼을 발생시킨 경우이어도 된다. 예를 들어, 플라즈마에 의해 산화 가스를 활성화시키는 경우에는, 도 5에 도시한 바와 같은 처리 장치(1)를 사용할 수 있다.
도 5에 도시하는 처리 장치(1)에서는, 반응관(2)의 배기부(3)가 배치되어 있는 반응관(2)의 일방측의 반대측에 플라즈마 발생부(20)가 설치되어 있다. 플라즈마 발생부(20)는 전극(21) 등을 구비하고 있고, 전극(21)에 산화 가스 공급관(9)이 삽입 관통되어 있다. 전극(21)은, 도시하지 않은 고주파 전원, 정합기 등에 접속되어 있다. 또한, 전극(21)에 고주파 전원으로부터 정합기를 통해 고주파 전력을 인가함으로써, 전극(21)에 공급된 산화 가스(O2)를 플라즈마 여기(활성화)시켜, 산소 라디칼(O2*) 등을 생성한다. 이와 같이 생성된 산소 라디칼(O2*) 등이 플라즈마 발생부(20)로부터 반응관(2) 내에 공급된다.
상기 실시 형태에서는, 언로드 공정부터 로드 공정까지의 동안에 반응관(2) 내에 어닐용 가스를 공급한 경우를 예로 들어 본 발명을 설명했지만, 언로드 공정과, 스탠바이 공정과, 로드 공정 중 적어도 1개의 공정에서 반응관(2) 내에 어닐용 가스를 공급하여도 된다. 이 경우에도, 가스에 포함되는 H2O가 처리 장치(1)의 내부에 부착된 실리콘 산화막에 흡수되기 쉬워져, 실리콘 산화막의 박리의 정도가 약해진다. 그 때문에, 처리 장치(1)의 내부에 부착된 실리콘 산화막이 처리 장치(1)의 내부로부터 박리되기 어려워져, 파티클의 발생을 억제할 수 있다.
이러한 어닐용 가스의 공급은, 스탠바이 공정에서만 실행하는 것이 바람직하다. 스탠바이 공정에서는 반도체 웨이퍼(W)를 웨이퍼 보트(6)로부터 회수하고, 새로운 반도체 웨이퍼(W)를 웨이퍼 보트(6)에 재치하는데 소정의 시간을 필요로 하는 점에서, 어닐용 가스를 공급하기 위해 새로운 시간(다운 타임)이 발생하지 않기 때문이다.
도 6에 스탠바이 공정에서의 처리 장치(1)의 개요를 도시한다. 도 6에 도시한 바와 같이, 스탠바이 공정에서는, 보트 엘리베이터(128)에 의해 덮개(5)가 하강되어, 반도체 웨이퍼(W)를 수용하는 웨이퍼 보트(6)가 반응관(2) 아래(노외)의 로딩 에리어(LA) 내에 배치되어 있다. 이 상태에서, 어닐용 가스 공급관(11)으로부터 반응관(2) 내에 어닐용 가스를 공급한다. 어닐용 가스는, H2O 농도가 원하는 이상의 농도이면, 클린룸 내의 대기를 그대로 사용하여도 된다. 이와 같이, 어닐 가스에 포함되는 H2O가 처리 장치(1)의 내부에 부착된 실리콘 산화막에 흡수되기 쉬워져, 실리콘 산화막의 박리의 정도가 약해진다. 그 때문에, 처리 장치(1)의 내부에 부착된 실리콘 산화막이 처리 장치(1)의 내부로부터 박리되기 어려워져, 파티클의 발생을 억제할 수 있다.
여기서, 반응관(2) 내에 공급하는 어닐용 가스를 반응관(2) 내가 소정의 압력, 예를 들어 86.45kPa(650Torr)로 되도록 반응관(2) 내에 공급한 후, 질소 가스 공급관(10)으로부터 반응관(2) 내에 소정량의 질소를 공급하여 반응관(2) 내를 질소 치환하는 것이 바람직하다. 질소 치환함으로써, 어닐용 가스(대기 성분)에 포함되는 수분을 반응관(2) 내에만 공급할 수 있고, 로딩 에리어(LA) 내의 산소 농도가 낮은 채로 어닐용 가스를 반응관(2) 내에 공급할 수 있다. 그 결과, 파티클, 특히 미소한 파티클의 발생을 억제할 수 있다.
도 7에 어닐용 가스 공급 시간 및 질소 치환 압력(N2 치환 압력)과, 로딩 에리어(LA) 내의 산소의 최대 농도(O2 MAX 농도)의 관계를 도시한다. 도 7에 도시한 바와 같이, 어닐용 가스 공급 후의 N2 치환 압력을 200Torr(26.6kPa) 이하로 함으로써, O2 MAX 농도를 낮게 할 수 있다. 그 때문에, 어닐용 가스 공급 후의 질소 치환압력을 26.6kPa (200Torr)의 진공도로 설정함으로써, 질소 치환에 의해 그대로 상압 복귀시키는 것이 바람직하다.
스탠바이 공정에서의 어닐용 가스 공급의 효과를 확인하기 위해, 상술한 실리콘 산화막의 형성 방법에 의해, 반도체 웨이퍼(W) 위에 12.2㎛ 두께의 실리콘 산화막을 형성하고, 반응관(2)의 상부(T), 중앙부 (C), 하부(B)에서 형성된 실리콘 산화막 위에 발생한 0.05㎛ 이상의 크기의 파티클수를 측정하는 처리를 3회(RUN1, RUN2, RUN3) 행하였다. 그 후, 스탠바이 공정시에 어닐용 가스를 공급하는 처리를 행하고, 다시 상술한 실리콘 산화막의 형성 방법에 의해, 반도체 웨이퍼(W) 위에 12.2㎛ 두께의 실리콘 산화막을 형성하고, 반응관(2)의 상부(T), 중앙부(C), 하부(B)에서 형성된 실리콘 산화막 위에 발생한 0.05㎛ 이상의 크기의 파티클수를 측정하는 처리를 3회(RUN4, RUN5, RUN6) 행하였다. 측정한 각 부의 파티클수를 도 8에 도시한다.
도 8에 도시한 바와 같이, 스탠바이 공정시에 어닐용 가스를 공급하는 처리를 행함으로써, 측정한 각 부에 대하여 파티클수가 크게 감소되어 있는 것을 확인할 수 있었다. 그 때문에, 스탠바이 공정시에 어닐용 가스를 공급함으로써, 파티클의 발생을 억제할 수 있는 것을 확인하였다.
상기 실시 형태에서는, 상압 복귀 공정에서 노내가 거의 상압에 가까운 단계부터 어닐용 가스를 반응관(2) 내에 공급한 경우를 예로 들어 본 발명을 설명했지만, 예를 들어 언로드 공정 개시와 동시에 어닐용 가스를 반응관(2) 내에 공급하여도 된다. 이 경우에도, 파티클의 발생을 억제할 수 있다.
상기 실시 형태에서는, 수증기 발생 장치(12) 및 공기 공급 장치(13)를 사용하여 수증기를 포함하는 가스를 반응관(2) 내에 공급한 경우를 예로 들어 본 발명을 설명했지만, 예를 들어 처리 장치(1)의 로딩 에리어(LA)가 N2 로드 로크 기구를 구비하는 경우에는, 공기 공급 장치(13)를 설치하지 않고 질소 가스 및 산소 가스를 공급하는 장치를 설치하여도 된다. 이 경우, H2O 가스:O2 가스:N2 가스=0.2slm:4.0slm:16.0slm으로 제어함으로써, 반응관(2) 내에 H2O의 농도가 1％인 가스가 공급된다.
또한, 처리 장치(1)의 로딩 에리어(LA)를 클린룸과 동일한 대기 분위기로 하고, 로딩, 언로딩시에 로딩 에리어(LA)의 대기를 반응관(2) 내에 공급함으로써, 수증기를 포함하는 가스를 반응관(2) 내에 공급하여도 된다.
상기 실시 형태에서는, 100 사이클 실행함으로써 반도체 웨이퍼(W) 위에 실리콘 산화막을 형성한 경우를 예로 들어 본 발명을 설명했지만, 예를 들어 50 사이클과 같이 사이클수를 적게 하여도 된다. 또한, 200 사이클과 같이 사이클수를 많게 하여도 된다. 이 경우에도, 사이클수에 따라 예를 들어 Si 소스 및 산소의 공급량 등을 조정함으로써, 원하는 두께의 실리콘 산화막의 형성이 가능하다.
상기 실시 형태에서는, ALD법을 사용하여 반도체 웨이퍼(W) 위에 실리콘 산화막을 형성한 경우를 예로 들어 본 발명을 설명했지만, 본 발명은 ALD법을 사용한 경우에 한정되는 것은 아니며, CVD법을 사용하여 반도체 웨이퍼(W) 위에 실리콘 산화막을 형성하여도 된다.
상기 실시 형태에서는, 소스 가스 및 산화 가스 공급시에 희석 가스로서의 질소를 공급하는 경우를 예로 들어 본 발명을 설명했지만, 소스 가스 및 산화 가스 공급시에 질소를 공급하지 않아도 된다. 단, 질소를 희석 가스로서 공급함으로써 처리 시간의 설정 등이 용이해지기 때문에, 희석 가스를 공급하는 것이 바람직하다. 희석 가스로서는 불활성 가스인 것이 바람직하고, 질소 이외에 예를 들어 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe)을 적용할 수 있다.
본 실시 형태에서는, 처리 장치(1)로서 이중관 구조의 뱃치식 처리 장치의 경우를 예로 들어 본 발명을 설명했지만, 예를 들어 단관 구조의 뱃치식 처리 장치에 본 발명을 적용하는 것도 가능하다. 또한, 뱃치식 횡형 처리 장치나 매엽식 처리 장치에 본 발명을 적용하는 것도 가능하다. 또한, 피처리체는 반도체 웨이퍼(W)에 한정되는 것은 아니며, 예를 들어 LCD(Liquid Crystal Display)용의 유리 기판이어도 된다.
본 발명의 실시 형태에 따른 제어부(100)는 전용 시스템에 의하지 않고, 통상의 컴퓨터 시스템을 사용하여 실현 가능하다. 예를 들어, 범용 컴퓨터에 상술한 처리를 실행하기 위한 프로그램을 저장한 기록 매체(플렉시블 디스크, CD-ROM(Compact Disc Read Only Memory) 등)로부터 당해 프로그램을 인스톨함으로써, 상술한 처리를 실행하는 제어부(100)를 구성할 수 있다.
또한, 이들 프로그램을 공급하기 위한 수단은 임의이다. 상술한 바와 같이 소정의 기록 매체를 통해 공급할 수 있을 뿐만 아니라, 예를 들어 통신 회선, 통신 네트워크, 통신 시스템 등을 통해 공급하여도 된다. 이 경우, 예를 들어 통신 네트워크의 게시판(BBS: Bulletin Board System)에 당해 프로그램을 게시하고, 이것을 네트워크를 통해 제공하여도 된다. 또한, 이와 같이 제공된 프로그램을 기동하여, OS(Operating System)의 제어하에서 다른 어플리케이션 프로그램과 마찬가지로 실행함으로써, 상술한 처리를 실행할 수 있다.
본 발명은, 실리콘 산화막의 형성 방법 및 실리콘 산화막의 형성 장치에 유용하다.
1: 처리 장치 2: 반응관
2a: 내관 2b: 외관
3: 배기부 4: 배기구
5: 덮개 6: 웨이퍼 보트
7: 승온용 히터 8: 소스 가스 공급관
9: 산화 가스 공급관 10: 질소 가스 공급관
11: 어닐용 가스 공급관 12: 수증기 발생 장치
13: 공기 공급 장치 20: 플라즈마 발생부
21: 전극 100: 제어부
111: 레시피 기억부 112: ROM
113: RAM 114: I/O 포트
115: CPU 116: 버스
121: 조작 패널 122: 온도 센서
123: 압력계 124: 히터 컨트롤러
125: MFC 126: 밸브 제어부
127: 진공 펌프 128: 보트 엘리베이터
W: 반도체 웨이퍼 LA: 로딩 에리어

Claims (10)

  1. 보트 내에 피처리체를 수용 및 회수하는 스탠바이 공정과,
    상기 보트 내에 수용된 상기 피처리체를 상기 반응실 내에 수용하는 로드 공정과,
    상기 반응실 내에 수용된 상기 피처리체에 실리콘 산화막을 형성하는 실리콘 산화막 형성 공정과,
    상기 실리콘 산화막이 형성된 상기 피처리체를 상기 반응실 밖으로 반송하는 언로드 공정
    을 포함하는 세트를 1회 이상 행하는 실리콘 산화막의 형성 방법이며,
    상기 언로드 공정과, 상기 스탠바이 공정과, 상기 로드 공정 중 적어도 하나의 공정에서, 상기 반응실 내를 가열함과 함께, 상기 반응실 내에 수증기를 포함하는 가스를 공급하는, 실리콘 산화막의 형성 방법.
  2. 제1항에 있어서,
    상기 가스 내에서의 상기 수증기의 농도가 1％ 이상인, 실리콘 산화막의 형성 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 언로드 공정과, 상기 스탠바이 공정과, 상기 로드 공정에서, 상기 반응실 내를 가열함과 함께, 상기 반응실 내에 수증기를 포함하는 가스를 공급하는, 실리콘 산화막의 형성 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 실리콘 산화막 형성 공정에서는, 상기 반응실 내의 압력을 상압 미만으로 감압한 상태에서 상기 피처리체에 실리콘 산화막을 형성하고, 상기 세트는 상기 실리콘 산화막 형성 공정과 상기 언로드 공정의 사이에 행하고, 상기 반응실 내의 압력을 상압으로 하는 상압 복귀 공정을 더 구비하고,
    상기 상압 복귀 공정에서 상기 반응실 내가 상압으로 복귀됨과 동시에, 또는 상기 언로드 공정 개시와 동시에, 상기 반응실 내에 수증기를 포함하는 가스를 공급하는, 실리콘 산화막의 형성 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 스탠바이 공정에서만 상기 반응실 내를 가열함과 함께, 상기 반응실 내에 수증기를 포함하는 가스를 공급하는, 실리콘 산화막의 형성 방법.
  6. 제5항에 있어서,
    상기 스탠바이 공정에서는, 상기 반응실 내가 소정의 압력으로 되도록 상기 수증기를 포함하는 가스를 공급한 후, 상기 반응실 내의 압력이 26.6kPa 이하로 되도록 질소를 공급하여 질소 치환하는, 실리콘 산화막의 형성 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 반응실 내에 공급되는 수증기를 포함하는 가스는, 수증기와 질소 가스와 산소 가스의 혼합 가스, 또는 공기인, 실리콘 산화막의 형성 방법.
  8. 제1항 또는 제2항에 있어서,
    상기 실리콘 산화막 형성 공정에서는,
    상기 피처리체가 수용된 상기 반응실 내에, 실리콘 소스 가스를 공급하고, 상기 피처리체에 실리콘을 흡착시키는 흡착 공정과,
    상기 흡착 공정에서 흡착된 상기 실리콘에 산화 가스를 공급하고, 상기 실리콘을 산화시켜, 상기 피처리체에 상기 실리콘 산화막을 형성하는 산화 공정을 구비하고,
    상기 흡착 공정과 상기 산화 공정을 포함하는 세트를 1회 이상 행하는, 실리콘 산화막의 형성 방법.
  9. 제8항에 있어서,
    상기 산화 공정에서는, 200℃ 내지 600℃로 설정된 반응실 내에 오존을 공급하여 오존을 활성화시키고, 상기 활성화된 오존을 상기 흡착된 실리콘에 공급하여 상기 실리콘을 산화시켜, 상기 피처리체에 상기 실리콘 산화막을 형성하는, 실리콘 산화막의 형성 방법.
  10. 보트 내에 수용된 피처리체를 수용하는 반응실과,
    상기 반응실 내를 소정의 온도로 가열하는 가열 수단과,
    상기 반응실 내에 성막용 가스를 공급하는 성막용 가스 공급 수단과,
    상기 반응실 내에 수증기를 포함하는 가스를 공급하는 가스 공급 수단과,
    장치의 각 부를 제어하는 제어 수단을 구비하고,
    상기 제어 수단은,
    상기 보트 내에 상기 피처리체를 수용 및 회수하는 스탠바이 공정과,
    상기 보트 내에 수용된 상기 피처리체를 상기 반응실 내에 수용하는 로드 공정과,
    상기 성막용 가스 공급 수단을 제어하여, 상기 반응실 내에 수용된 상기 피처리체에 실리콘 산화막을 형성하는 실리콘 산화막 형성 공정과,
    상기 실리콘 산화막이 형성된 상기 피처리체를 상기 반응실 밖으로 반송하는 언로드 공정
    을 포함하는 세트를 1회 이상 행하고,
    상기 언로드 공정과, 상기 스탠바이 공정과, 상기 로드 공정 중 적어도 하나의 공정에서, 상기 가열 수단을 제어하여 상기 반응실 내를 가열한 상태에서, 상기 가스 공급 수단을 제어하여 상기 반응실 내에 수증기를 포함하는 가스를 공급하는, 실리콘 산화막의 형성 장치.
KR1020140034025A 2013-03-27 2014-03-24 실리콘 산화막의 형성 방법 및 실리콘 산화막의 형성 장치 KR20140118815A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013066713 2013-03-27
JPJP-P-2013-066713 2013-03-27
JPJP-P-2014-014262 2014-01-29
JP2014014262A JP2014209558A (ja) 2013-03-27 2014-01-29 シリコン酸化膜の形成方法、及び、シリコン酸化膜の形成装置

Publications (1)

Publication Number Publication Date
KR20140118815A true KR20140118815A (ko) 2014-10-08

Family

ID=51599571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140034025A KR20140118815A (ko) 2013-03-27 2014-03-24 실리콘 산화막의 형성 방법 및 실리콘 산화막의 형성 장치

Country Status (5)

Country Link
US (1) US20140295675A1 (ko)
JP (1) JP2014209558A (ko)
KR (1) KR20140118815A (ko)
CN (1) CN104078386A (ko)
TW (1) TW201447017A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170007611A (ko) * 2015-07-09 2017-01-19 삼성전자주식회사 퍼니스형 반도체 장치, 이의 세정 방법 및 이를 이용한 박막 형성 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10534120B2 (en) 2015-04-03 2020-01-14 Moxtek, Inc. Wire grid polarizer with protected wires
US10054717B2 (en) * 2015-04-03 2018-08-21 Moxtek, Inc. Oxidation and moisture barrier layers for wire grid polarizer
CN104911561B (zh) * 2015-04-14 2017-12-26 中国计量科学研究院 制备高厚度均匀性纳米/亚微米SiO2薄膜的方法
TWI764068B (zh) * 2019-01-11 2022-05-11 日商國際電氣股份有限公司 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737881A (ja) * 1993-07-19 1995-02-07 Hitachi Ltd 薄膜生成装置の後処理方法およびその装置
JP3965167B2 (ja) * 2003-07-04 2007-08-29 東京エレクトロン株式会社 熱処理方法及び熱処理装置
US7604841B2 (en) * 2004-03-31 2009-10-20 Tokyo Electron Limited Method for extending time between chamber cleaning processes
JP2006261434A (ja) * 2005-03-17 2006-09-28 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude シリコン酸化膜の形成方法
JP2007243014A (ja) * 2006-03-10 2007-09-20 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5008957B2 (ja) * 2006-11-30 2012-08-22 東京エレクトロン株式会社 シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム
US7605095B2 (en) * 2007-02-14 2009-10-20 Tokyo Electron Limited Heat processing method and apparatus for semiconductor process
JP4959733B2 (ja) * 2008-02-01 2012-06-27 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム
JP2010050270A (ja) * 2008-08-21 2010-03-04 Tokyo Electron Ltd 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP5275093B2 (ja) * 2009-03-13 2013-08-28 東京エレクトロン株式会社 基板処理方法
JP5514129B2 (ja) * 2010-02-15 2014-06-04 東京エレクトロン株式会社 成膜方法、成膜装置、および成膜装置の使用方法
JP5692850B2 (ja) * 2010-12-28 2015-04-01 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170007611A (ko) * 2015-07-09 2017-01-19 삼성전자주식회사 퍼니스형 반도체 장치, 이의 세정 방법 및 이를 이용한 박막 형성 방법

Also Published As

Publication number Publication date
TW201447017A (zh) 2014-12-16
JP2014209558A (ja) 2014-11-06
CN104078386A (zh) 2014-10-01
US20140295675A1 (en) 2014-10-02

Similar Documents

Publication Publication Date Title
JP4456533B2 (ja) シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
JP5008957B2 (ja) シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム
JP4959733B2 (ja) 薄膜形成方法、薄膜形成装置及びプログラム
KR101129741B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법
JP4607637B2 (ja) シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
KR101149097B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법
KR100964045B1 (ko) 반도체 처리용의 성막 방법 및 장치 및 컴퓨터로 판독 가능한 매체
JP2010177302A (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP5193527B2 (ja) シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
KR101133402B1 (ko) 반도체 처리용 성막 장치
JP2008066483A (ja) 酸化膜の形成方法、酸化膜の形成装置及びプログラム
KR20140118815A (ko) 실리콘 산화막의 형성 방법 및 실리콘 산화막의 형성 장치
KR20150112820A (ko) 아몰퍼스 실리콘막 형성 장치의 세정 방법, 아몰퍼스 실리콘막의 형성 방법 및 아몰퍼스 실리콘막 형성 장치
JP2010283385A (ja) シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
KR101906653B1 (ko) 실리콘 산화막의 형성 방법 및 실리콘 산화막의 형성 장치
US20150267292A1 (en) Cleaning method of silicon oxide film forming apparatus, silicon oxide film forming method, and silicon oxide film forming apparatus
KR102243842B1 (ko) 세정 부생성물의 부착 억제 방법 및 이를 이용한 반응실 내의 클리닝 방법, 그리고 실온 성막 장치
JP5710033B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
KR20160112954A (ko) 실리콘 질화막의 형성 방법 및 실리콘 질화막의 형성 장치
JP5250141B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP6340332B2 (ja) 薄膜形成方法、および、薄膜形成装置
US20150243492A1 (en) Apparatus and method of forming silicon nitride film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application