TWI411042B - 製造聚矽氮烷之方法 - Google Patents

製造聚矽氮烷之方法 Download PDF

Info

Publication number
TWI411042B
TWI411042B TW096145232A TW96145232A TWI411042B TW I411042 B TWI411042 B TW I411042B TW 096145232 A TW096145232 A TW 096145232A TW 96145232 A TW96145232 A TW 96145232A TW I411042 B TWI411042 B TW I411042B
Authority
TW
Taiwan
Prior art keywords
pressure
temperature
processing
heat treatment
oxygen
Prior art date
Application number
TW096145232A
Other languages
English (en)
Other versions
TW200847280A (en
Inventor
Masahisa Watanabe
Tetsuya Shibata
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200847280A publication Critical patent/TW200847280A/zh
Application granted granted Critical
Publication of TWI411042B publication Critical patent/TWI411042B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)

Description

製造聚矽氮烷之方法
本發明係關於一種處理安置於諸如矽晶圓之標靶基板上之聚矽氮烷膜的方法，且特定言之係關於一種較佳應用於半導體製程之方法。本文中所用之術語"半導體製程"包括多種製程，執行其以藉由在諸如用於FPD(平板顯示器)(例如LCD(液晶顯示器)之半導體晶圓或玻璃基板之標靶基板上以預定圖案形成半導體層、絕緣層及導電層而在該標靶基板上處理具有配線層、電極之半導體設備或結構及待連接至半導體設備之類似物)。
一般而言，將氧化矽膜(SiO2 膜)用作半導體設備之絕緣膜，諸如STI(淺槽隔離)結構之設備絕緣膜或PMD(前金屬介電質)結構之層間絕緣膜。作為形成此類氧化矽膜之方法，通常使用藉由CVD(化學氣相沈積)形成絕緣膜之方法，諸如BPSG(硼磷矽玻璃(Boron Phospho－Silicate Glass))法或臭氧TEOS(正矽酸四乙酯)法。
近年來，半導體設備已隨整合度之增加(例如具有小於0.13 μm線寬之一代半導體設備)而變小，藉此增加STI及凹座之槽(例如其部件之間的間隙)的縱橫比，當諸如上述BPSG法或臭氧TEOS法之方法用以形成SiO2 膜以填充具有高縱橫比之凹座時，出現使SiO2 膜在填充凹座中極差(臺階覆蓋)之問題。
為改良具有高縱橫比之凹座的臺階覆蓋，已進行研究以 使用聚矽氮烷(－(SiR1－NR2)n－：R1及R2表示烷基)膜作為設備絕緣膜或層間絕緣膜。在形成聚矽氮烷膜的情況下，將聚矽氮烷塗佈溶液塗覆於標靶基板上且接著使其經受加熱處理，以便將其烘烤為含有矽及氧之絕緣膜(通常，氧化矽膜(SiO2 膜))。此塗佈類型之氧化矽膜在臺P皆覆蓋中勝出且具有以下優勢：藉由在水蒸氣氣氛中執行之加熱處理其可變得緻密，以使其不具有形成於其中之空隙或接縫。
本發明之一目標為提供處理聚矽氮烷膜之方法，當在一於其上形成有聚矽氮烷塗膜之標靶基板上執行加熱處理時，其可有效地防止顆粒產生。
根據本發明之第一態樣，提供一種處理聚矽氮烷膜之方法，該方法包含：將一於其上形成有聚矽氮烷塗膜之標靶基板裝載入一反應容器內之一處理區域中；接著，於將該處理區域設為一含有氧且具有6.7 kPa至26.7 kPa之一第一壓力的第一氣氛下，執行將該處理區域自一預熱溫度改變至一預定溫度之溫度升高；且接著，於將該處理區域設為一含有氧化氣體且具有一高於該第一壓力之第二壓力的第二氣氛下，執行藉由在一不低於該預定溫度之第一處理溫度下烘烤該塗膜來獲得一含有矽及氧之絕緣膜的第一加熱處理。
根據本發明之第二態樣，提供一種處理聚矽氮烷膜之方法，該方法包含：將一其上形成有聚矽氮烷塗膜之標靶基板裝載入一反應容器內之一處理區域中；接著，於將該處 理區域設為一含有氧且具有一第一壓力之第一氣氛下，執行以1℃/分鍾至10℃/分鍾之平均溫度升高速率自一預熱溫度改變至一預定溫度之該處理區域之溫度升高；且接著，於將該處理區域設為一含有氧化氣體且具有一高於該第一壓力之第二壓力的第二氣氛下，執行藉由在不低於該預定溫度之第一處理溫度下烘烤該塗膜來獲得一含有矽及氧之絕緣膜的第一加熱處理。
根據本發明之第三態樣，提供一種處理聚矽氮烷膜之方法，該方法包含：將一於其上形成有聚矽氮烷塗膜之標靶基板裝載入一反應容器內之一處理區域中；接著，自該反應容器內部排氣，並且將該處理區域設為一含有氧且具有0.1 kPa至1.3 kPa之預備壓力的預備氣氛；接著，於將該處理區域設為一含有氧且具有一第一壓力的第一氣氛下，執行將該處理區域自一預熱溫度改變至一預定溫度之溫度升高；且接著，於將該處理區域設為一含有氧化氣體且具有一高於該第一壓力之第二壓力的第二氣氛下，執行藉由在一不低於該預定溫度之第一處理溫度下烘烤該塗膜來獲得一含有矽及氧之絕緣膜的第一加熱處理。
本發明之額外目標及優勢將於以下描述中闡明，且其將部分地自該描述顯而易見，或可藉由本發明之實踐加以學習。藉助於下文中特定指出之手段及組合，可實現且獲得本發明之該等目標及優勢。
在研發本發明之過程中，發明者研究關於聚矽氮烷膜之 加熱處理的問題。因此，發明者已達成如下發現。
特定而言，在諸如垂直加熱處理裝置之所謂分批爐中執行烘烤聚矽氮烷塗膜以將其轉化為氧化矽膜或其類似物之方法。根據此裝置，將一支撐大量晶圓之固持器裝載入一反應管(反應容器)中。接著，在該反應管內之氣氛在水蒸氣氣氛、氮氣氛等之間依次切換的同時，根據預定溫度升高步驟在晶圓上執行加熱處理。以此加熱處理，自聚矽氮烷塗膜中移除諸如氮、碳及氫之雜質且將塗膜之基本骨架結構轉化成SiO2 ，藉此形成絕緣膜。
在烘烤聚矽氮烷塗膜之加熱處理的順序步驟中，首先將反應管內部設為例如低於烘烤處理溫度200℃之預熱溫度，以使將溫度升高至處理溫度之必要時間縮短以改良生產量。另一方面，當在每一晶圓上形成塗膜時，將使用溶劑之聚矽氮烷塗佈溶液塗覆於晶圓且接著使其經受烘烤處理以蒸發溶劑。然而，少量溶劑仍保留於塗膜中，且當塗膜暴露於高溫氣氛時自塗膜蒸發進反應管中。另外，聚矽氮烷具有分子量分布，且當塗膜暴露於高溫氣氛時具有低分子量之聚矽氮烷部分呈氣體散發物形式昇華。
因此，當聚矽氮烷塗膜暴露於預熱溫度氣氛或自預熱溫度加熱至處理溫度時，散發溶劑及/或具有低分子量之聚矽氮烷的蒸發氣體(在下文中，其將共同稱為脫氣)。此脫氣含有矽烷、氫、氨等。脫氣之此等組份在反應管內彼此反應且產生顆粒，其接著作為污染物沈積於晶圓表面上。
根據此問題，包括本發明者之研究組研發一種技術，其 使一具有一形成於其上之聚矽氮烷塗膜的晶圓裝載入預先形成於預熱反應管內之氧氣氛中(日本專利申請KOKAI公開案第2005－116706號(請求項8，段落0091至0094及圖15)：專利文獻1)。在氧氣氛中，促進反應以使具有低分子量之聚矽氮烷部分的骨架結構轉化為SiO2 ，以便防止聚矽氮烷昇華，藉此抑制脫氣散發及顆粒產生。
根據烘烤經塗覆於100個200 mm晶圓上之塗膜的加熱處理中之實驗，藉由專利文獻1中所揭示之技術，沈積於晶圓上之顆粒(0.16 μm或0.16 μm以上)數目減至20個/晶圓或更少。然而，現今，為改良處理效率，有時需要處理100個300 mm晶圓或200個200 mm晶圓。在此等具有較重負載之處理情況下，塗覆於晶圓上之聚矽氮烷量增加且藉此增加所產生之脫氣總量。在此情況下，專利文獻1中所揭示之技術可能難以充分抑制顆粒沈積增加，其導致處理產率減小。
現將參考附圖來描述基於上文之發現而達成之本發明之一實施例。在以下描述中，藉由相同參考數字來表示具有大體上相同功能及配置之組成元件且僅當必要時才進行重複描述。
圖1為展示一包括一聚矽氮烷膜之半導體設備之結構的截面圖。在圖1中，存在一由例如一P型矽(Si)基板形成之半導體基板1。半導體基板1之表面具備形成於其中之N＋ 型源極層11A及N＋ 型汲極層11B及各自填充凹座以形成STI結構之設備絕緣膜10。以此順1序將一由例如氧化矽膜形成之 閘極氧化物膜13及一由例如聚矽膜形成之閘電極14安置於半導體基板1上。以一安置於半導體基板1上之第一層間絕緣膜12覆蓋閘極氧化物膜13及閘電極14。
將由例如Cu(銅)或Al(鋁)製成之金屬配線層17安置(在圖1中使用銅)於第一層間絕緣膜12上。經由由W(鎢)製成之插塞層15將N＋ 型源極層11A及N＋ 型汲極層11B連接至Cu配線層17。將一第二層間絕緣膜16安置於第一層間絕緣膜12上。將一第三層間絕緣膜19安置於第二層間絕緣膜16上，第三層間絕緣膜19與第二層間絕緣膜16之間具有插入其間之一由例如氮化物膜形成之硬式遮罩18。在具有此多層結構之半導體設備中，設備絕緣膜10及第一層間絕緣膜係由藉由烘烤聚矽氮烷膜而獲得之絕緣膜形成。
圖2為展示根據本發明之一實施例的垂直加熱處理裝置之結構圖。如圖之中所示，此裝置包括一在底部固定於一基體23之垂直加熱爐2。加熱爐2係由例如一圓柱形絕緣體21形成，該圓柱形絕緣體21具備安置於內部之頂板及加熱構件。舉例而言，該加熱構件係由電阻加熱型加熱器22形成，其沿絕緣體21之內壁表面圓周式地安置。將處理區域(加熱處理氣氛區域)在垂直方向上分成複數個區且將加熱器22分別安置於該等區，以便在加熱中可彼此獨立地控制該等區。將一由例如石英製成之反應管(反應容器或處理室)3安置於加熱爐2內。反應管3具有擁有封閉頂部之垂直結構，於其中界定處理區域。將反應管3固定於基體23，同時基體23圍繞其接近底部之部分。
此垂直加熱處理裝置亦包括一晶舟31或固持器以將複數個(例如100個)諸如半導體晶圓W之標靶基板固持處於相隔一定距離堆疊之狀態。經由一絕熱體或絕緣圓筒32及一轉盤33將晶舟31置於一蓋34上。蓋34附著於一舟升降機35且用以開啟及封閉在反應管3底部之口。舟升降機35具備一旋轉機制36以使轉盤33連同晶舟31一起旋轉。上下移動舟升降機35以便向反應管3中裝載晶舟31及自反應管3卸載晶舟31。
將自一氣體供應系統40延伸出之氣體供應管道4自外部插入反應管3之底部。舉例而言，氣體供應管道4在反應管3中垂直向上延長且在末端彎曲以向反應管3之頂板接近其中心噴射處理氣體。另一方面，如圖2中所示，氣體供應管道4之上游側分叉為一第一氣體供應管道41及一第二氣體供應管道42。
第一氣體供應管道41具備一用作水蒸氣產生構件之水蒸氣產生器5。第一氣體供應管道41在上游位置自水蒸氣產生器5進一步分成一氧氣供應管道43及一氫氣供應管道44。經由一閥門V1及一質量流量控制器M1將氧氣供應管道43之最近側連接至一氧氣供應源45。經由一閥門V2及一質量流量控制器M2將氫氣供應管道44之最近側連接至一氫氣供應源46。
在自質量流量控制器M1之上游位置將一用於旁通水蒸氣產生器5之旁通管線43a連接至氧氣供應管道43。經由一質量流量控制器M4及一閥門V4將旁通管線43a直接連接至 氣體供應管道4以直接向反應管3中供應氧。經由一閥門V3及一質量流量控制器M3將第二氣體供應管道42之最近側連接至一氮氣供應源47。質量流量控制器M1至M4及閥門V1至V4構成用於調節供應氣體流速之氣體供應系統40的部分。
在自水蒸氣產生器5之下游位置，第一氣體供應管道41具備一閥門V0。氣體供應管道4及41之下游部分具備一諸如紮帶加熱器51之加熱器或加熱構件以加熱其從而防止水蒸氣冷凝。水蒸氣產生器5具有加熱流經彼處之氣體的加熱構件。將諸如鉑之催化劑安置於水蒸氣產生器5之氣體通道中。在水蒸氣產生器5中，將氧氣及氫氣加熱至(例如)500℃或500℃以下之預定溫度且使其與催化劑接觸。因此，在催化劑存在下，氧氣與氫氣彼此反應且產生水蒸氣。水蒸氣產生器5可將在設為真空壓力之反應管3中的水蒸氣與氧氣之混合物中的水蒸氣濃度設為約1的至90%。
經由一排氣管道24將反應管3之底部連接至一用作減壓構件之真空泵25。排氣管道24具備一調壓器26。在此實施例中，調壓器26包括一用於開啟及關閉排氣管道24之主閥以及一用於調節壓力之設備，諸如蝶形閥。
另外，垂直加熱處理裝置包括一諸如電腦之控制部分6。安排控制部分6以控制加熱器22、氣體供應系統40及調壓器26。舉例而言，此控制包括對反應管3內之溫度及壓力的控制、對氧氣及水蒸氣之流速的控制等。控制部分6自一儲存媒體(未展示)讀出程式且操作各別組件以實現該 程式，該儲存媒體儲存以處理參數執行處理序列之程式。儲存媒體係由諸如硬碟、壓縮光碟、磁光碟及/或記憶卡之儲存構件形成。
接著，參考圖3及圖4，將給出在圖2中所示裝置中執行之處理聚矽氮烷膜之方法的解釋。在此實施例中，如圖1中所示，將聚矽氮烷膜用作安置於半導體設備中之金屬配線下方之設備絕緣膜10或第一層間絕緣膜12。圖3為解釋處理根據本發明之一實施例之聚矽氮烷膜的方法之流程圖。圖4為展示在圖3中所示之處理方法的步驟中反應容器內之溫度及狀態的圖。
在此實施例中，如圖3中所示，在一塗佈單元(未展示)中執行形成聚矽氮烷塗膜之先前步驟。接著，在圖2中所示之垂直加熱處理裝置中執行塗膜之烘烤。在塗佈單元中，每一晶圓W在表面上具備塗佈溶液，該溶液含有聚矽氮烷(－(SiR1－NR2)n－：R1及R2表示烷基)組份及溶劑，且藉由(例如)旋塗法(處理Q1)塗覆於該表面上。接著(例如)使由此形成之塗膜在約150℃溫度下經受烘烤處理歷時3分鐘以移除在塗佈溶液中之溶劑(處理Q2)。接著，藉由晶圓載體(未展示)將每一具備此塗膜之晶圓W移轉至圖2中所示之垂直加熱處理裝置中。
當晶圓W裝載入垂直加熱處理裝置中時，將反應管3之內部設為(例如)200℃之預熱溫度，其低於隨後所述之處理溫度。另外，藉由開啟旁通管線43a之閥門V4(未使水蒸氣產生器5操作)以氧氣淨化反應管3之內部。與此狀態一 起，藉由一晶圓轉移單元(未展示)將(例如)100個晶圓W自晶圓載體移轉至置於反應管3下方之裝載區中的晶舟31上。在晶圓W移轉完成之後，將晶舟31往上移且裝載入反應管3中。藉由蓋34封閉在反應管3底部之口。
當晶圓W裝載入反應管3中時，具有一形成於其上之塗膜的晶圓W迅速自諸如約室溫之裝載區溫度加熱至(例如)200℃之預熱溫度。因此，藉由烘烤處理未移除之部分溶劑及具有低分子量之聚矽氮烷部分係作為脫氣自塗膜散發。
根據此問題，如圖3中所示，安排此實施例在加熱處理(處理P3)之前執行循環淨化(處理P1)及低壓及低速率溫度升高(處理P2)，以便抑制歸因於脫氣散發之顆粒產生。下文將解釋此等處理。
如上所述，藉由蓋34氣密地封閉反應管3之後，藉由真空泵25經由排氣管道24將反應管3內部抽真空。此時，如圖4中所示，在保持預熱溫度恆定之同時，使調壓器26之設定值在例如0.1 kPa至1.3 kPa(1托至10托)範圍內以例如"0.1 kPa→1.3 kPa→0.1 kPa→－－－"之方式週期性擺動。同時，使質量流量控制器M4之設定值亦在例如1 slm至10 slm之範圍內以"1 slm→10 slm→1 slm→－－－"之方式週期性擺動。藉由此舉，執行擺動反應管3內壓力及氧氣流速之循環淨化(例如)5分鐘至30分鐘(處理P1)。在此循環淨化期間，藉由氧氣流速及壓力波動來攪動反應管3內之氣氛，以使反應管3內氣體有效淨化離開反應管3同時防止氣體停 滯。裝載晶圓W後，立即在反應管3內執行循環淨化以自反應管3之內部強制排放歸因於自室溫至預熱溫度之快速溫度變化而自塗膜突然散發之脫氣。因此，裝載步驟後立即抑制顆粒產生。
循環淨化結束後，在保持預熱溫度恆定之同時，如圖4中所示，將質量流量控制器M4之設定值調節為(例如)10 slm以使氧氣流速恆定。另外，將調壓器26之設定值調節為在6.7 kPa至26.7 kPa(50托至200托)之範圍內的值，諸如13.3 kPa(100托)，以使反應管3內部壓力恆定。
調節反應管3內之壓力結束後，將氧流速及反應管3內之壓力保持(例如)15分鐘以充分蒸發在塗膜中之溶劑且接著對於反應管3之內部開始升高溫度。在此溫度升高過程中，控制加熱器22以1℃/分鐘至10℃/分鐘之平均溫度升高速率(諸如10℃/分鐘)將反應管3內之處理區域加熱至諸如400℃之預定溫度以執行加熱處理(隨後所述之第一加熱處理)。將預熱溫度設為100℃至200℃，而將預定溫度設為200℃至500℃。
亦在此溫度升高時期，塗膜受到溫度變化之效應且自晶圓W散發脫氣。因此，在此期間，在保持執行反應管3之真空排氣及氧氣供應之同時，將反應管3內之壓力設為低於加熱處理之壓力(低壓溫度升高)且將處理溫度之溫度升高速率設為低值(低速率溫度升高)。此低壓及低速率溫度升高(處理P2)抑制歸因於脫氣之顆粒產生。
在處理P2中，供應氧氣以將具有低分子量之聚矽氮烷部 分的骨架結構轉化為SiO2 骨架結構。另外，抑制脫氣散發之同時，排出經散發之脫氣，以便在反應管3內抑制顆粒產生。為在處理P2中實現低壓溫度升高，將處理區域之壓力設為6.7 kPa至26.7 kPa(50托至200托)，其高於循環淨化之壓力，亦即0.1 kPa至1.3 kPa(1托至10托)。若壓力低於此範圍，則甚至排出氧氣，因此不能將氧充分供應至聚矽氮烷。在此情況下，來自聚矽氮烷膜之昇華氣體的量可變大，導致顆粒產生增加。另一方面，若壓力高於此範圍，則脫氣排出可能變得不足，導致顆粒產生增加。
另外，在處理P2中，將溫度升高速率設為低值以減少每單位時間自晶圓W散發之脫氣量。因此，歷時足夠時間執行氧與具有低分子量之聚矽氮烷部分的反應。為在處理P2中實現低速率溫度升高，將處理區域之溫度升高速率設為1℃/分鐘至10℃/分鐘。若溫度升高速率高於此範圍，則抑制顆粒產生之效應可能變得不足。另一方面，若溫度升高速率低於此範圍，則由於生產量減少故處理效率可能過多地退化。
藉由處理P1及P2溫度升高至400℃結束後，開始烘烤塗膜之加熱處理(處理P3)。如圖4中所示，例如，此加熱處理含有第一、第二及第三加熱處理。安排第一加熱處理以形成聚矽氮烷膜之骨架結構。安排第二加熱處理以移除乙醇組份以改良聚矽氮烷膜之物理強度。安排第三加熱處理以使聚矽氮烷膜緻密化。將簡要解釋此等加熱處理。因為預先執行循環淨化及低壓及低速率溫度升高，所以已自反 應管3內部中移除在塗膜中之溶劑及具有低分子量之聚矽氮烷部分，且塗膜之骨架結構已藉由氧氣轉化為SiO2 。然而，在第一加熱處理中，因為在某種程度上自塗膜產生脫氣，所以應保持排盡反應管3內部以設定真空氣氛。另一方面，在第二及第三加熱處理中，可能幾乎不導致歸因於脫氣之顆粒產生。
在低壓及低速率溫度升高之後執行第一加熱處理。特定而言，在不低於溫度升高中所述之預定溫度的溫度(諸如400℃)下，使反應管3之內部自氧氣氛切換為水蒸氣氣氛(氧化氣體氣氛)。對於此切換，將氧氣與氫氣供應至水蒸氣產生器5中，以便將藉此產生之水蒸氣供應至反應管3中。此時，將旁通管線43a之閥門V4設為關閉且將閥門V1、V2及V0設為開啟。另外，控制調壓器26以將反應管3內之壓力調節至高於處理P2之壓力且低於101 kPa之值，諸如53.3 kPa(400托)，以便將具有真空氣氛之處理區域設為具有(例如)80%之水分濃度。執行第一加熱處理(例如)30分鐘，同時保持此等條件，以便移除諸如氮、碳及氫之雜質且形成SiO2 骨架結構，藉此提供具有絕緣性質之聚矽氮烷膜。
如下所述，因為在第一至第三加熱處理期間溫度逐漸升高，所以可藉由例如200℃至1000℃之範圍表示此溫度範圍。為解釋之簡化起見，亦將烘烤膜稱為聚矽氮烷膜。
其後，在保持壓力及水蒸氣供應之同時(氧化氣體氣氛)，控制加熱器22以(例如)25℃/分鐘之平均溫度升高速 率將反應管3之內部加熱至(例如)600℃之溫度。
執行第二加熱處理(例如)30分鐘，同時保持此等條件，以便移除聚矽氮烷膜中所含之衍生自OH基的組份(諸如乙醇)以改良聚矽氮烷膜之物理強度。
其後，將閥門V0至V2關閉以停止水蒸氣供應。另外，開啟閥門V3以供應氮氣，藉此以氮氣氛(惰性氣氛)置換反應管3內之氣氛。接著，在保持壓力之同時，控制加熱器22以(例如)25℃/分鐘之平均溫度升高速率將反應管3之內部加熱至(例如)800℃之溫度。執行第三加熱處理(例如)30分鐘，同時保持此等條件，以使聚矽氮烷膜緻密化。
其後，反應管3內之溫度減至(例如)400℃且反應管3之內部藉由以氮氣淨化恢復至大氣壓。接著，以與上述與裝載有關之轉移操作相反之轉移操作來卸載晶舟31且藉由轉移單元取出晶圓W。根據待處理之半導體設備的結構等來適當地設定用於加熱處理之溫度、壓力條件及氣氛。
此實施例可提供以下效應。特定而言，烘烤安置於晶圓W上之聚矽氮烷膜以形成絕緣聚矽氮烷膜(含有矽及氧之絕緣膜)。在此處理中，當在加熱至處理溫度之過程中使反應管3內之溫度自預熱溫度升高至預定溫度時，在低壓下形成氧氣氛。在此情況下，在藉由氧抑制自塗膜產生昇華氣體的同時，排出所產生之脫氣。因此，有可能增強抑制歸因於脫氣之顆粒產生的效應。
當在加熱至加熱處理溫度之過程中使反應管3內之溫度自預熱溫度升高至預定溫度時，將平均溫度升高速率設在 1℃/分鐘至10℃/分鐘之範圍內。因此，每單位時間自晶圓W散發之脫氣量減少且歷時足夠時間執行氧與具有低分子量之聚矽氮烷部分的反應。因此，未經與氧反應之昇華脫氣之量減少且藉此抑制顆粒產生。
將晶圓W裝載入設為預熱溫度之反應管3中後，執行反應管三內之循環淨化，同時使壓力及氧氣流速擺動。因此，有效排出歸因於自室溫至預熱溫度之快速溫度變化而散發之脫氣。
在經安排以簡單地執行溫度升高同時將氧氣供至反應管3中之習知方法中，難以在處理具有較大直徑之晶圓W或大量晶圓W(諸如200個或200個以上晶圓)的加熱處理中減少顆粒。另一方面，用根據此實施例之低壓溫度升高、低速率溫度升高及循環淨化，有可能甚至在處理此等晶圓W之加熱處理中減少顆粒，藉此改良烘烤處理效率。
上述三種技術(低壓溫度升高、低速率溫度升高及循環淨化)分別具有其自身抑制顆粒產生之效應。因此，可將此等三種技術應用於垂直加熱處理裝置使得其如在該實施例中般一起應用，或視需要選擇性應用其中之一者或其中之兩者。
[實驗1]
就在溫度升高期間反應管內壓力與晶圓上之顆粒沈積之間關係方面進行實驗。在此實驗中，將100個具有一形成於其上之塗膜的晶圓W裝載入反應管3內之處理區域。接著，在處理區域內形成氧氣氛同時將其保持排氣，且以25 ℃/分鐘之溫度升高速率自200℃加熱至400℃。將處理區域之壓力設為不同值(用作參數)。對一些由此處理之晶圓W取樣且量測沈積於其上且具有0.12 μm或0.12 μm以上尺寸之顆粒的數目。藉由光學晶圓顆粒計數器量測顆粒沈積。在實驗1中，在每一組條件下執行三或四次運作且將藉由該等運作獲得之顆粒沈積之平均值計算為本發明實例及比較實例之各者的實驗結果。
(本發明實例PE1－1) 將反應管3內之壓力設為6.7 kPa(50托)。
(本發明實例PE1－2) 此實例不同於本發明實例PE1－1之處僅在於將反應管3內之壓力設為13.3 kPa(100托)。
(本發明實例PE1－3) 此實例不同於本發明實例PE1－1之處僅在於將反應管3內之壓力設為26.7 kPa(200托)。
(比較實例CE1－1) 此實例不同於本發明實例PE1－1之處僅在於藉由用完全開啟之閥門或調壓器26之滿載排氣將反應管3內之壓力設為0.1 kPa(1托)或0.1 kPa以下。
(比較實例CE1－2) 此實例不同於本發明實例PE1－1之處僅在於將反應管3內之壓力設為53.3 kPa(400托)。
圖5為展示在溫度升高期間反應管內壓力與晶圓上之顆粒沈積之間關係的特徵圖，其係藉由實驗1獲得。圖5之條 形圖展示沈積於在反應管3中處理之100個晶圓W的試樣晶圓W上之顆粒的平均數目。每一條形展示具有0.12 μm或0.12 μm以上直徑之顆粒的數目。
如圖5中所示，在本發明實例PE1－1至PE1－3中，具有0.12 μm或0.12 μm以上直徑之沈積顆粒的數目為約1,000個。在比較實例CE1－1中，沈積顆粒之數目超出顆粒計數器之量測範圍的上限。在比較實例CE1－2中，具有0.12 μm或0.12 μm以上直徑之沈積顆粒的數耳為約10,000個，其比本發明實例之彼等沈積顆粒數目大約十倍。
認為由以下現象引起比較實例CE1－1之結果。特定而言，在此情況下，因為以滿載為反應管3之內部排氣，所以幾乎所有供應於其中之氧氣均自反應管3排出。因此，在晶圓W表面上並未促進氧氣與具有低分子量之聚矽氮烷部分的反應。接著並未抑制脫氣散發，因此藉由脫氣產生之顆粒數目並未減少。另一方面，認為由以下現象引起比較實例CE1－2之結果。特定而言，在此情況下，因為反應管3內之壓力保持在相對較高之值，在反應管3內散發之脫氣並未充分排出，因此顆粒沈積增加。
[實驗2]
就溫度升高速率與在晶圓上之顆粒沈積之間關係方面進行實驗。在此實驗中，將100個具有一形成於其上之塗膜的晶圓W裝載入反應管3內之處理區域。接著，在13.3 kPa(100托)之壓力下在處理區域內形成氧氣氛同時將其保持排氣，且自200℃加熱至400℃。將處理區域之溫度升高 速率設為不同值(用作參數)。對一些由此處理之晶圓W取樣且量測沈積於其上且具有0.12 μm或0.12 μm以上尺寸之顆粒的數目。關於試樣晶圓，自在最上位準、中上位準、中低位準及最低位準之四個位置分別選擇四個晶圓。由沈積於試樣晶圓上之顆粒數目計算顆粒沈積之平均值。在實驗2中，在每一組條件下執行三或四次運作且將藉由該等運作獲得之顆粒沈積之平均值計算為本發明實例之各者之實驗結果。
(本發明實例PE2－1) 將溫度升高速率設為1℃/分鐘。
(本發明實例PE2－2) 此實例不同於本發明實例PE2－1之處僅在於將溫度升高速率設為10℃/分鐘。
圖6為展示在溫度升高速率與晶圓上之顆粒沈積之間關係的特徵圖，其係藉由實驗2獲得。圖6亦展示上述本發明實例PE1－2之資料以作比較。
(本發明實例PE1－2) 此實例不同於本發明實例PE2－1之處僅在於將溫度升高速率設為25℃/分鐘。
如圖6中所示，在使用低於本發明實例PE1－2之溫度升高速率的本發明實例PE2－1及PE2－2中，沈積顆粒之數目為約20個/晶圓，其低於藉由本發明實例PE1－2獲得之沈積顆粒數目。認為此結果由以下現象所引起。特定而言，在此情況下，因為將溫度升高速率設為較低，每單位時間散發之 脫氣量減少，因此增強氧氣供應及脫氣排出之效應。
[實驗3]
就晶圓裝載之後壓力下降及循環淨化與在晶圓上之顆粒沈積之間關係方面進行實驗。在此實驗中，將100個具有一形成於其上之塗膜的晶圓W裝載入在200℃下預熱之反應管3內的處理區域中。接著，將氧氣供應至保持在此溫度下之處理區域中同時將其保持為排氣，且將晶圓W置於具有預定條件之反應管3內歷時15分鐘。將氧氣流速及處理區域之壓力設為不同值(用作參數)。對一些由此處理之晶圓W取樣且量測沈積於其上且具有0.12 μm或0.12 μm以上尺寸之顆粒的數目。由沈積於試樣晶圓上之顆粒數目計算顆粒沈積之平均值。在實驗3中，在每一組條件下執行三或四次運作且將藉由該等運作獲得之顆粒沈積之平均值計算為本發明實例及比較實例之各者的實驗結果。
(本發明實例PE3－1) 將氧氣流速固定為10 slm，且將反應管3內之壓力固定為1.3 kPa(10托)，(壓力下降條件)。
(本發明實例PE3－2) 氧氣流速在1 slm至10 slm之範圍內如"1 slm→10 slm→1 slm→－－－"週期性擺動，且反應管3內之壓力在0.1 kPa至1.3 kPa(1托至10托)之範圍內如"0.1 kPa→1.3 kPa→0.1 kPa→－－－"週期性擺動，(壓力下降＋循環淨化條件)。
(比較實例CE3－1) 將氧氣流速固定為10 slm，且將反應管3內之壓力固定 為大氣壓(101.3 kPa(760托))，(大氣壓條件)。
圖7為展示晶圓裝載之後壓力下降及循環淨化與在晶圓上之顆粒沈積之間關係的特徵圖；其係藉由實驗3獲得。圖7之條形圖展示沈積於在反應管3中處理之100個晶圓W的試樣晶圓W上之顆粒的平均數目。每一條形展示具有0.12 μm或0.12 μm以上直徑之顆粒數目。
如圖7中所示，在本發明實例PE3－1中，具有0.12 μm或0.12 μm以上直徑之沈積顆粒的數目為約60個/晶圓。在比較實例CE3－1中，沈積顆粒之數目大於本發明實例PE3－1之沈積顆粒數目。認為比較實例CE1－1之結果由排出脫氣之效應引起，脫氣係歸因於自室溫至預熱溫度(200℃)之快速溫度變化而散發。
在本發明實例PE3－2中，具有0.12 μm或0.12 μm以上直徑之沈積顆粒的數目進一步減少至約20個/晶圓。認為此結果由更有效地排出脫氣之循環淨化所引起。
根據上述實施例，烘烤安置於標靶基板上之聚矽氮烷塗膜以形成含有矽及氧之絕緣膜。在此處理中，當在加熱至加熱處理溫度之過程中使反應管內之溫度自預熱溫度升高至預定溫度時，在低壓下形成氧氣氛。在此情況下，在藉由氧抑制自塗膜產生昇華氣體的同時，排出所產生之脫氣。因此，有可能增強抑制歸因於脫氣之顆粒產生的效應，以便即使在對具有較大直徑之基板或大量基板執行加熱處理的情況下亦防止處理產率減小。
熟習此項技術者將易於想到額外優勢及修改。因此，本 發明在其較廣泛態樣中並不限於本文所示及所述之特定細節及代表性實施例。因此，在不脫離如隨附申請專利範圍及其等效物所定義之一般發明概念之精神或範疇的情況下可產生各種修改。
1‧‧‧半導體基板
2‧‧‧垂直加熱爐/加熱爐
3‧‧‧反應管/反應容器/處理室
4‧‧‧氣體供應管道
5‧‧‧水蒸氣產生器
6‧‧‧控制部分
10‧‧‧設備絕緣膜
11A‧‧‧N＋ 型源極層
11B‧‧‧N＋ 型汲極層
12‧‧‧第一層間絕緣膜
13‧‧‧閘極氧化物膜
14‧‧‧閘電極
15‧‧‧插塞層
16‧‧‧第二層間絕緣膜
17‧‧‧金屬配線層/Cu配線層
18‧‧‧硬式遮罩
19‧‧‧第三層間絕緣膜
21‧‧‧絕緣體
22‧‧‧加熱器
23‧‧‧基體
24‧‧‧排氣管道
25‧‧‧調壓器
31‧‧‧晶舟
32‧‧‧絕熱體/絕緣圓筒
33‧‧‧轉盤
34‧‧‧蓋
35‧‧‧舟升降機
36‧‧‧旋轉機制
40‧‧‧氣體供應系統
41‧‧‧第一氣體供應管道
42‧‧‧第二氣體供應管道
43‧‧‧氧氣供應管道
43a‧‧‧旁通管線
44‧‧‧氫氣供應管道
45‧‧‧氧氣供應源
46‧‧‧氫氣供應源
47‧‧‧氮氣供應源
51‧‧‧紮帶加熱器
M1‧‧‧質量流量控制器
M2‧‧‧質量流量控制器
M3‧‧‧質量流量控制器
M4‧‧‧質量流量控制器
P1‧‧‧處理
P2‧‧‧處理
P3‧‧‧處理
Q1‧‧‧處理
Q2‧‧‧處理
V0‧‧‧閥門
V1‧‧‧閥門
V2‧‧‧閥門
V3‧‧‧閥門
V4‧‧‧閥門
W‧‧‧晶圓
圖1為展示包括一聚矽氮烷膜之一半導體設備的結構之截面圖；圖2為展示根據本發明之一實施例的一垂直加熱處理裝置之結構圖；圖3為解釋用於處理根據本發明之一實施例之聚矽氮烷膜的方法之流程圖；圖4為展示在圖3中所示之處理方法的步驟中於一反應管(反應容器)內之溫度及狀態的圖；圖5為展示在溫度升高期間該反應管內壓力與在晶圓上之顆粒沈積之間關係的特徵圖；圖6為展示溫度升高速率與在晶圓上之顆粒沈積之間關係的特徵圖；且圖7為展示晶圓裝載之後壓力下降及循環淨化與在晶圓上之顆粒沈積之間關係的特徵圖。
1‧‧‧半導體基板
10‧‧‧設備絕緣膜
11A‧‧‧N＋ 型源極層
11B‧‧‧N＋ 型汲極層
12‧‧‧第一層間絕緣膜
13‧‧‧閘極氧化物膜
14‧‧‧閘電極
15‧‧‧插塞層
16‧‧‧第二層間絕緣膜
17‧‧‧金屬配線層/Cu配線層
18‧‧‧硬式遮罩
19‧‧‧第三層間絕緣膜

Claims (10)

  1. 一種處理聚矽氮烷膜之方法，該方法包含：將一其上形成有聚矽氮烷塗膜之標靶基板裝載入一反應容器內之一處理區域中；接著，對該塗膜及該處理區域執行一預處理，其係藉由供應氧氣至該處理區域及自該處理區域內部排氣而進行，以將該處理區域設為0.1至1.3 kPa之一預備壓力，且將該處理區域設為100至200℃之一預熱溫度；該預處理包含一氧循環淨化，其係於一較低壓力及一較高壓力間週期性地改變該預備壓力，該較低壓力及該較高壓力二者均位於0.1至1.3 kPa之範圍內，並於一較低流速及一較高流速間週期性地改變該流速，其係藉由調整連接至該處理容器之一排氣系統之一壓力調節器、及連接至該處理容器之一氧氣供應系統之一流速控制器而進行；接著，當將該氧氣供應至該處理區域及自該反應容器內排氣，以將該處理區域設為於6.7至26.7 kPa之一過渡壓力時，執行將該處理區域自一預熱溫度改變至200至500℃之一預定溫度之溫度升高，其係以1至10℃/分鐘之平均溫度升高速率進行，且；且接著，當將一氧化氣體供應至該處理區域及自該反應容器內排氣，以將該處理區域設為一高於該過渡壓力之一處理壓力時，執行一加熱處理，其藉由設定該處理區域在一不低於該預定溫度之一處理溫度下，烘烤該塗膜以獲得一含有矽及氧之絕緣膜。
  2. 如請求項1之方法，其中該處理壓力係設為101 kPa或101 kPa以下。
  3. 如請求項1之方法，其中該氧化氣體包含水蒸氣。
  4. 如請求項1之方法，其中在該第一加熱處理之後，該方法進而包含執行：一第一附加加熱處理，其係在高於該處理溫度之第一附加處理溫度下被執行；及一第二附加加熱處理，其係在高於該第一附加處理溫度之第二附加處理溫度下被執行；以自該加熱處理至該第二附加加熱處理之此順序來烘烤該塗膜。
  5. 如請求項4之方法，其中該第一附加加熱處理係經安排以將該處理區域設為一由該氧化氣體形成之氣氛。
  6. 如請求項5之方法，其中該第二附加加熱處理係經安排以將該處理區域設為一惰性氣體氣氛。
  7. 如請求項1之方法，其中該氧循環淨化係被執行5至30分鐘。
  8. 如請求項1之方法，其中該氧化氣體係包含水蒸氣，該水蒸氣係藉由於該處理容器外之該氧氣與氫氣反應而產生者。
  9. 如請求項5之方法，其中該第一附加加熱處理係於與該加熱處理之該處理壓力實質相同之壓力下被執行。
  10. 如請求項6之方法，其中該第一及第二附加加熱處理係於與該加熱處理之該處理壓力實質相同之壓力下被執行。
TW096145232A 2006-11-30 2007-11-28 製造聚矽氮烷之方法 TWI411042B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006324325A JP4748042B2 (ja) 2006-11-30 2006-11-30 熱処理方法、熱処理装置及び記憶媒体

Publications (2)

Publication Number Publication Date
TW200847280A TW200847280A (en) 2008-12-01
TWI411042B true TWI411042B (zh) 2013-10-01

Family

ID=39487431

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096145232A TWI411042B (zh) 2006-11-30 2007-11-28 製造聚矽氮烷之方法

Country Status (5)

Country Link
US (1) US7879397B2 (zh)
JP (1) JP4748042B2 (zh)
KR (1) KR101131640B1 (zh)
CN (1) CN101192531B (zh)
TW (1) TWI411042B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4342895B2 (ja) * 2003-10-06 2009-10-14 東京エレクトロン株式会社 熱処理方法及び熱処理装置
KR101397467B1 (ko) 2010-08-05 2014-05-20 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 기판 처리 방법 및 반도체 장치의 제조 방법
CN102569060B (zh) 2010-12-22 2015-03-11 第一毛织株式会社 形成硅氧层的组合物及其生产方法、利用其的硅氧层及生产硅氧层的方法
CN103839768B (zh) * 2012-11-20 2016-09-07 上海华虹宏力半导体制造有限公司 减少正硅酸乙酯炉体中颗粒杂质的方法
KR101556672B1 (ko) 2012-12-27 2015-10-01 제일모직 주식회사 실리카계 절연층 형성용 조성물, 실리카계 절연층 형성용 조성물의 제조방법, 실리카계 절연층 및 실리카계 절연층의 제조방법
JP6201130B2 (ja) * 2013-07-25 2017-09-27 株式会社ユーテック 結晶化方法及び加圧式ランプアニール装置
JP6201131B2 (ja) * 2013-07-25 2017-09-27 株式会社ユーテック 膜の製造方法及びマルチチャンバー装置
CN105518835B (zh) 2013-07-31 2017-05-10 株式会社日立国际电气 衬底处理方法、衬底处理装置及半导体器件的制造方法
KR20160134290A (ko) 2015-05-15 2016-11-23 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116706A (ja) * 2003-10-06 2005-04-28 Tokyo Electron Ltd 熱処理方法及び熱処理装置
US20060246684A1 (en) * 2005-03-25 2006-11-02 Takeshi Hoshi Method of manufacturing semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3396431B2 (ja) * 1998-08-10 2003-04-14 東京エレクトロン株式会社 酸化処理方法および酸化処理装置
JP2005347636A (ja) * 2004-06-04 2005-12-15 Az Electronic Materials Kk トレンチ・アイソレーション構造の形成方法
JP4331133B2 (ja) 2005-03-25 2009-09-16 株式会社東芝 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116706A (ja) * 2003-10-06 2005-04-28 Tokyo Electron Ltd 熱処理方法及び熱処理装置
US20060246684A1 (en) * 2005-03-25 2006-11-02 Takeshi Hoshi Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
KR101131640B1 (ko) 2012-03-28
TW200847280A (en) 2008-12-01
JP4748042B2 (ja) 2011-08-17
CN101192531A (zh) 2008-06-04
KR20080049644A (ko) 2008-06-04
US20080139001A1 (en) 2008-06-12
US7879397B2 (en) 2011-02-01
JP2008140896A (ja) 2008-06-19
CN101192531B (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
TWI411042B (zh) 製造聚矽氮烷之方法
JP3437832B2 (ja) 成膜方法及び成膜装置
KR100903484B1 (ko) 실리콘 함유 절연막을 형성하는 ｃｖｄ 방법 및 장치
KR101434345B1 (ko) 성막 방법 및 성막 장치
JP4342895B2 (ja) 熱処理方法及び熱処理装置
US20150132972A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and non-transitory computer-readable recording medium
KR20110009624A (ko) 반도체 처리용의 배치 ｃｖｄ 방법과 장치 및, 컴퓨터 판독 가능한 기억 매체
JP2002176047A (ja) プラズマ誘発損傷を減少させる方法
KR101124869B1 (ko) 실리콘 산화막의 형성 방법 및 장치
JP2010067958A (ja) 成膜方法および成膜装置
JP2017005016A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2006190787A (ja) 基板処理装置及び半導体デバイスの製造方法
US20220157628A1 (en) Substrate processing apparatus, substrate suppport and method of manufacturing semiconductor device
JP3578155B2 (ja) 被処理体の酸化方法
WO2020178973A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6253214B2 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
JP7408772B2 (ja) 基板処理装置、排気装置、半導体装置の製造方法、基板処理方法及びプログラム
JP5227003B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP2007242785A (ja) 熱処理装置及び熱処理方法
WO2019058488A1 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP2010219561A (ja) 基板処理装置及び半導体デバイスの製造方法
JPWO2020066800A1 (ja) 半導体装置の製造方法、基板処理装置、及びプログラム
JP2013089833A (ja) 半導体装置の製造方法
JP2024047289A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム
JP2001338920A (ja) 成膜方法及び成膜装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees