CN103928314A - 一种底部无负载的自对准双层图形的制作方法 - Google Patents

一种底部无负载的自对准双层图形的制作方法 Download PDF

Info

Publication number
CN103928314A
CN103928314A CN201410161257.5A CN201410161257A CN103928314A CN 103928314 A CN103928314 A CN 103928314A CN 201410161257 A CN201410161257 A CN 201410161257A CN 103928314 A CN103928314 A CN 103928314A
Authority
CN
China
Prior art keywords
etching
hard mask
amorphous carbon
carbon film
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410161257.5A
Other languages
English (en)
Other versions
CN103928314B (zh
Inventor
崇二敏
朱轶铮
黄君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410161257.5A priority Critical patent/CN103928314B/zh
Publication of CN103928314A publication Critical patent/CN103928314A/zh
Application granted granted Critical
Publication of CN103928314B publication Critical patent/CN103928314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种底部无负载的自对准双层图形的制作方法，包括：在底部介质层上依次形成无定形碳膜和硬质掩膜层；采用光刻和刻蚀工艺，图案化硬质掩膜层；以图案化的硬质掩膜层作为掩膜，采用刻蚀工艺刻蚀无定形碳膜，向下刻蚀的高度小于无定形碳膜的厚度；刻蚀去除硬质掩膜层；再次向下刻蚀无定形碳膜，并停止于底部介质层表面；在底部介质层上形成隔离侧墙；去除无定形碳膜，从而形成自对准双层图形。本发明的方法，可以有效避免现有工艺中对底部造成的损伤，能够制备出底部无负载的自对准双层图形。

Description

一种底部无负载的自对准双层图形的制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种底部无负载的自对准双层图形的制作方法。
背景技术
随着工艺尺寸不断缩小，特别是20nm及其以下技术中，自对准双层图形工艺（SADP）被广泛应用于有源区（AA），多晶硅（POLY）等关键层图形的形成。
通常情况下，请参阅图1-10，图1为现有的自对准双层图形的制作方法的流程示意图，图2-10为现有的自对准双层图形的制作方法的具体步骤所对应的截面结构示意图，其具体步骤为：
步骤L01：请参阅图2，在底部介质层1’上依次形成无定形碳膜2’和硬质掩膜层3’；
步骤L02：请参阅图3-5，采用光刻和刻蚀工艺，图案化硬质掩膜层3’；这里，首先，请参阅图3，在硬质掩膜层3’上沉积抗反射层4’和光刻胶5’；然后，请参阅图4，采用光刻工艺，图案化该光刻胶5’；最后，请参阅图5，可以采用等离子体干法刻蚀工艺刻蚀抗反射层4’和硬质掩膜层5’，图案化硬质掩膜层3’后，将抗反射层4’去除，去除的方法可以为湿法刻蚀工艺。
步骤L03：请参阅图6，以图案化的硬质掩膜层3’作为掩膜，采用刻蚀工艺刻蚀无定形碳膜2’，并停止于底部介质层1’表面；
步骤L04：请参阅图7-8，在底部介质层1’上形成隔离侧墙6’；这里，首先，在底部介质层1’上沉积一层隔离介质层；然后，刻蚀掉无定形碳膜2’顶部和底部介质层1’表面的隔离介质层，从而形成隔离侧墙6’；
步骤L05：请参阅图9，经刻蚀工艺，去除无定形碳膜6’顶部的硬质掩膜层3’；由于在刻蚀去除硬质掩膜层3’的过程中，底部介质层1’也不可避免受到刻蚀损伤，从而形成了底部负载现象，如图9中虚线框区域为底部负载位置，这种底部负载将影响后续工艺的进行和器件质量。
步骤L06：请参阅图10，去除无定形碳膜2’，保留其两侧的隔离侧墙，即形成自对准双层图形结构。
由于上述工艺中采用硬质掩膜层，在后续工艺中，必须去除该硬质掩膜层，否则无法去除无定形碳膜或者有残留。然而，在去除无定形碳膜之前刻蚀去除硬质掩膜层，会使底部介质层受到损伤，导致底部出现负载效应。图10中虚线框区域为底部负载位置，可以看到采用现有制作方法形成的自对准双层图形结构带有底部负载。
因此，需要探索一种自对准双层图形的制作方法，避免底部出现负载效应。
发明内容
为了克服上述问题，本发明旨在提供一种自对准双层图形的制作方法，避免在刻蚀过程中对底部造成损伤，从而制备出底部无负载的自对准双层图形。
本发明提供一种底部无负载的自对准双层图形的制作方法，包括以下步骤：
步骤S01：在底部介质层上依次形成无定形碳膜和硬质掩膜层；
步骤S02：采用光刻和刻蚀工艺，图案化所述硬质掩膜层；
步骤S03：以图案化的所述硬质掩膜层作为掩膜，采用刻蚀工艺刻蚀所述无定形碳膜，向下刻蚀的高度小于所述无定形碳膜的厚度；
步骤S04：刻蚀去除所述硬质掩膜层；
步骤S05：采用刻蚀工艺，再次向下刻蚀所述无定形碳膜，并停止于所述底部介质层表面；
步骤S06：在所述底部介质层上形成隔离侧墙；
步骤S07：去除所述无定形碳膜，从而形成所述的自对准双层图形。
优选地，所述硬质掩膜层的材料为SiOC。
优选地，采用氟系气体刻蚀去除所述硬质掩膜层。
优选地，所述氟系气体为CF4和CH2F2的混合气体。
优选地，所述氟系气体中，CF4的流量为10-50sccm，CH2F2的流量为10-50sccm。
优选地，所述步骤S04中，采用的反应压强为2-10mTorr，上电极功率为350-450瓦，反应时间为10-20秒。
优选地，采用包含有SO2和O2的混合气体来刻蚀所述无定形碳膜。
优选地，所述刻蚀工艺为等离子体干法刻蚀工艺。
优选地，所述步骤S02具体包括：
步骤A01：在所述硬质掩膜层上依次涂覆抗反射层和光刻胶；
步骤A02：采用光刻工艺，图案化所述光刻胶；
步骤A03：以所述图案化的光刻胶为模版，采用等离子体干法刻蚀工艺刻蚀所述抗反射层和所述硬质掩膜层；
步骤A04：去除所述抗反射层。
优选地，所述底部介质层的材料为氮化硅或氧化硅。
本发明的自对准双层图形的制作方法，在刻蚀无定形碳膜的过程中，改进现有的制作方法，首先，刻蚀一定量的无定形碳膜，比如向下刻蚀的高度为无定形碳膜厚度的2/3；然后，刻蚀硬质掩膜层，比如，采用氟系气体刻蚀SiOC硬质掩膜层，由于底部介质层上保留有无定形碳膜，确保了底部介质层在刻蚀硬质掩膜层的过程中不会受到损伤，从而避免了底部出现负载现象；接着，继续向下刻蚀无定形碳膜，并停止于底部介质层表面；最后，制备隔离侧墙，并去除无定形碳膜，从而形成自对准双层图形，避免了现有工艺中隔离侧墙形成后，刻蚀去除硬质掩膜层所导致底部出现负载的弊端。
附图说明
图1为现有的自对准双层图形的制作方法的流程示意图
图2-10为现有的自对准双层图形的制作方法的具体步骤所对应的截面结构示意图
图11为本发明的一个较佳实施例的自对准双层图形的制作方法的流程示意图
图12-18为本发明的上述较佳实施例的自对准双层图形的制作方法的具体步骤所对应的截面结构示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下将结合具体实施例和附图11-18对本发明的自对准双层图形的制作方法作进一步详细说明。图11为本发明的一个较佳实施例的自对准双层图形的制作方法的流程示意图，图12-18为本发明的上述较佳实施例的自对准双层图形的制作方法的具体步骤所形成的截面结构示意图。
请参阅图11，本发明的本实施例的自对准双层图形的制作方法，包括：
步骤S01：请参阅图12，在底部介质层1上依次形成无定形碳膜2和硬质掩膜层3；
具体的，本实施例中，底部介质层1可以为氮化硅膜或氧化硅膜；可以但不限于采用化学气相沉积法来形成无定形碳膜2和硬质掩膜层3，硬质掩膜层3的材料可以为SiOC。
步骤S02：请参阅图13，采用光刻和刻蚀工艺，图案化硬质掩膜层3；
具体的，本实施例中，首先，可以在硬质掩膜层3上依次涂覆抗反射层和光刻胶；其次，采用光刻工艺，图案化光刻胶；然后，以光刻胶为模版，可以但不限于采用等离子体干法刻蚀工艺刻蚀抗反射层和硬质掩膜层3；需要说明的是，步骤S01和步骤S02均可以采用现有的成熟工艺来制备，本发明不再对此具体工艺进行赘述。
步骤S03：请参阅图14，以图案化的硬质掩膜层3作为掩膜，采用刻蚀工艺刻蚀无定形碳膜2，向下刻蚀的高度小于无定形碳膜2的厚度；
具体的，本实施例中，可以采用等离子体干法刻蚀工艺来刻蚀无定形碳膜2，所采用的刻蚀气体可以为包含有SO2和O2的混合气体，该刻蚀气体对无定形碳膜2和硬质掩膜层3的选择刻蚀比高；向下刻蚀无定形碳膜2的高度应当小于无定形碳膜2的厚度，应当保留一定厚度的无定形碳膜2以至于不暴露出底部介质层，较佳地，向下刻蚀的高度可以为无定形碳膜厚度的2/3。
步骤S04：请参阅图15，刻蚀去除硬质掩膜层3；
具体的，本实施例中，所采用的刻蚀气体为氟系气体，较佳地，可以采用CF4和CH2F2的混合气体来刻蚀硬质掩膜层3。
需要说明的是，本步骤的具体工艺参数可以根据实际工艺要求来设定，在本实施例中，所采用的工艺参数可以但不限于为：采用的反应压强为2-10mTorr，上电极功率为350-450瓦，反应时间为10-20秒；所采用CF4的流量可以但不限于为10-50sccm，CH2F2的流量可以但不限于为10-50sccm。
步骤S05：请参阅图16，采用刻蚀工艺，再次向下刻蚀无定形碳膜2，并停止于底部介质层1表面；
具体的，本实施例中，可以但不限于采用等离子体干法刻蚀工艺，继续向下刻蚀无定形碳膜2，并停止于底部介质层表面1，也即是刚好使底部介质层表面1暴露出来，具体工艺参数比如反应压强、功率、温度等可以根据实际工艺来设定，本发明对此不作任何限制。
步骤S06：请参阅图17，在底部介质层1上形成隔离侧墙4；
具体的，本实施例中，可以采用现有的成熟工艺来形成隔离侧墙4，可以包括但不限于以下过程：
首先，在底部介质层1上沉积一层隔离介质层；该隔离介质层可以但不限于为氧化硅或氮化硅，可以但不限于采用原子层沉积法来形成隔离介质层；
其次，采用等离子体干法刻蚀工艺，刻蚀掉无定形碳膜2顶部和底部介质层表面的隔离介质层，即形成隔离侧墙；这里，隔离介质层的材料与底部介质层的材料不相同，比如，如果底部介质层的材料为氧化硅，则隔离介质层的材料可以为氮化硅等。
步骤S07：请参阅图18，去除无定形碳膜2，从而形成自对准双层图形。
具体的，本实施例中，本领域的普通技术人员可以得知去除无定形碳膜的常规工艺，比如可以采用湿法刻蚀工艺，也可以采用干法刻蚀工艺，本发明不再对此工艺过程进行赘述。
综上所述，本发明的自对准双层图形的制作方法，首先，刻蚀一定量的无定形碳膜，向下刻蚀的高度小于无定形碳膜厚度；然后，刻蚀硬质掩膜层，由于底部介质层上保留有无定形碳膜，确保了底部介质层在刻蚀硬质掩膜层的过程中不会受到损伤，从而避免了底部出现负载现象；接着，继续向下刻蚀无定形碳膜，并停止于底部介质层表面；最后，制备隔离侧墙，并去除无定形碳膜，从而形成自对准双层图形，避免了现有工艺中隔离侧墙形成后，刻蚀去除硬质掩膜层所导致底部出现负载的弊端。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (10)

1.一种底部无负载的自对准双层图形的制作方法，其特征在于，包括以下步骤：
步骤S01：在底部介质层上依次形成无定形碳膜和硬质掩膜层；
步骤S02：采用光刻和刻蚀工艺，图案化所述硬质掩膜层；
步骤S03：以图案化的所述硬质掩膜层作为掩膜，采用刻蚀工艺刻蚀所述无定形碳膜，向下刻蚀的高度小于所述无定形碳膜的厚度；
步骤S04：刻蚀去除所述硬质掩膜层；
步骤S05：采用刻蚀工艺，再次向下刻蚀所述无定形碳膜，并停止于所述底部介质层表面；
步骤S06：在所述底部介质层上形成隔离侧墙；
步骤S07：去除所述无定形碳膜，从而形成所述的自对准双层图形。
2.根据权利要求1所述的方法，其特征在于，所述硬质掩膜层的材料为SiOC。
3.根据权利要求1所述的方法，其特征在于，采用氟系气体刻蚀去除所述硬质掩膜层。
4.根据权利要求1所述的方法，其特征在于，所述氟系气体为CF4和CH2F2的混合气体。
5.根据权利要求4所述的方法，其特征在于，所述氟系气体中，CF4的流量为10-50sccm，CH2F2的流量为10-50sccm。
6.根据权利要求1所述的方法，其特征在于，所述步骤S04中，采用的反应压强为2-10mTorr，上电极功率为350-450瓦，反应时间为10-20秒。
7.根据权利要求1所述的方法，其特征在于，采用包含有SO2和O2的混合气体来刻蚀所述无定形碳膜。
8.根据权利要求1所述的方法，其特征在于，所述刻蚀工艺为等离子体干法刻蚀工艺。
9.根据权利要求1所述的方法，其特征在于，所述步骤S02具体包括：
步骤A01：在所述硬质掩膜层上依次涂覆抗反射层和光刻胶；
步骤A02：采用光刻工艺，图案化所述光刻胶；
步骤A03：以所述图案化的光刻胶为模版，采用等离子体干法刻蚀工艺刻蚀所述抗反射层和所述硬质掩膜层；
步骤A04：去除所述抗反射层。
10.根据权利要求1所述的方法，其特征在于，所述底部介质层的材料为氮化硅或氧化硅。
CN201410161257.5A 2014-04-22 2014-04-22 一种底部无负载的自对准双层图形的制作方法 Active CN103928314B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410161257.5A CN103928314B (zh) 2014-04-22 2014-04-22 一种底部无负载的自对准双层图形的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410161257.5A CN103928314B (zh) 2014-04-22 2014-04-22 一种底部无负载的自对准双层图形的制作方法

Publications (2)

Publication Number Publication Date
CN103928314A true CN103928314A (zh) 2014-07-16
CN103928314B CN103928314B (zh) 2017-06-06

Family

ID=51146496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410161257.5A Active CN103928314B (zh) 2014-04-22 2014-04-22 一种底部无负载的自对准双层图形的制作方法

Country Status (1)

Country Link
CN (1) CN103928314B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950140A (zh) * 2019-04-18 2019-06-28 上海华力微电子有限公司 一种自对准双层图形的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101178549A (zh) * 2006-11-09 2008-05-14 联华电子股份有限公司 移除光致抗蚀剂层的方法以及开口的形成方法
US20090104786A1 (en) * 2007-10-17 2009-04-23 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device
WO2009078190A1 (ja) * 2007-12-17 2009-06-25 Toppan Printing Co., Ltd. パターン形成方法およびパターン形成体
CN102222640A (zh) * 2010-04-16 2011-10-19 中芯国际集成电路制造(上海)有限公司 通孔形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101178549A (zh) * 2006-11-09 2008-05-14 联华电子股份有限公司 移除光致抗蚀剂层的方法以及开口的形成方法
US20090104786A1 (en) * 2007-10-17 2009-04-23 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device
WO2009078190A1 (ja) * 2007-12-17 2009-06-25 Toppan Printing Co., Ltd. パターン形成方法およびパターン形成体
CN102222640A (zh) * 2010-04-16 2011-10-19 中芯国际集成电路制造(上海)有限公司 通孔形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950140A (zh) * 2019-04-18 2019-06-28 上海华力微电子有限公司 一种自对准双层图形的形成方法
CN109950140B (zh) * 2019-04-18 2021-11-05 上海华力微电子有限公司 一种自对准双层图形的形成方法

Also Published As

Publication number Publication date
CN103928314B (zh) 2017-06-06

Similar Documents

Publication Publication Date Title
US9991116B1 (en) Method for forming high aspect ratio patterning structure
US9536987B2 (en) Line-end cutting method for fin structures of FinFETs formed by double patterning technology
TW201203311A (en) Method for forming contact hole of semiconductor device
CN103578930A (zh) 多重图形化的掩膜层的形成方法、半导体结构
CN104425220A (zh) 图案的形成方法
CN103578931A (zh) 多重图形化的掩膜层及其形成方法
CN102361007A (zh) 沟槽刻蚀方法以及半导体器件
CN104637807B (zh) 应用自对准双构图技术制作半导体器件的方法
KR20120004212A (ko) 캐패시터 제조 방법
CN104952706A (zh) 一种半导体器件的制备方法
CN103424998B (zh) 微电机系统制造工艺中聚酰亚胺刻蚀后去除光刻胶的方法
CN103928314A (zh) 一种底部无负载的自对准双层图形的制作方法
CN103972058A (zh) 自对准双层图形半导体结构的制作方法
WO2018064984A1 (zh) 去除晶片上的二氧化硅的方法及集成电路制造工艺
CN101197264A (zh) L型边墙的形成方法
CN103996603A (zh) 自对准双层图形半导体结构的制作方法
TWI555082B (zh) 圖案化方法
CN104425228A (zh) 多晶硅栅极的形成方法
CN104064474B (zh) 双重图形化鳍式晶体管的鳍结构制造方法
CN103903972A (zh) 一种小尺寸图形的制作方法
CN103928313A (zh) 一种小尺寸图形的制作方法
KR20090016813A (ko) 반도체 소자의 제조방법
CN100565839C (zh) 不同厚度的栅氧化层的制造方法
KR20100004705A (ko) 반도체 장치 제조 방법
CN106783565A (zh) 改善有源区点状腐蚀缺陷的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant