CN111275695B - 一种半导体器件的缺陷检查方法、装置和可读存储介质 - Google Patents
一种半导体器件的缺陷检查方法、装置和可读存储介质 Download PDFInfo
- Publication number
- CN111275695B CN111275695B CN202010083820.7A CN202010083820A CN111275695B CN 111275695 B CN111275695 B CN 111275695B CN 202010083820 A CN202010083820 A CN 202010083820A CN 111275695 B CN111275695 B CN 111275695B
- Authority
- CN
- China
- Prior art keywords
- semiconductor wafer
- defect inspection
- exposure pattern
- resist
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/70—Determining position or orientation of objects or cameras
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
一种半导体缺陷检查的装置和方法,该方法包括接收制作半导体晶圆曝光图形的工序信息、掩模图形的信息和/或与所述半导体晶圆具有相同的曝光图案并经相同的工序处理后的晶圆的缺陷频率的信息;确定半导体晶圆曝光图形的缺陷检查位置,模拟并统计半导体晶圆曝光图形在工序信息条件下所导致的波动几率,半导体晶圆曝光图形在抗刻蚀剂材料信息条件下所导致的波动几率,和/或半导体晶圆曝光图形在掩模图形的尺寸信息条件下所导致的波动几率;根据波动几率的合成值,设定对曝光图形的局部或全部进行缺陷检查频率;根据缺陷检查频率进行缺陷检查。因此,本发明通过预先计算半导体缺陷检查频率来缩短半导体缺陷检查时间。
Description
技术领域
本发明涉及人的技术领域,更具体地,涉及一种半导体缺陷检查方法和装置。
背景技术
随着半导体集成电路技术节点的发展推动着半导体曝光技术解像度(HalfPitch)的发展,半导体器件的尺寸变的越来越细,迄今为止,最先进的半导体器件,其尺寸已进入了20nm及更微小的年代。
目前,半导体器件的加工制造业已经逐渐开始使用极紫外曝光技术(Extremeultravioletlithography,简称EUV)。由于在ArF液浸曝光技术和EUV曝光技术等中使用缩小投影曝光技术,因此其解像度由用于曝光的波长和用于曝光的光学系统的数值孔径决定。虽然ArF液浸曝光装置的数值孔径是1.35,EUV曝光装置的数值孔径是0.33,ArF液浸曝光装置大约是EUV曝光装置的4倍,但由于ArF液浸曝光的波长是193nm,EUV曝光的波长是13.5nm,因此两者的解像度有3.5倍左右的差距。因此,EUV曝光的波长绝对是占优势。
与ArF液浸曝光相比,在EUV曝光技术中,为了将曝光装置的吞吐量(例如,每小时处理吞吐数百十个300mmφ的晶圆)维持在与ArF液浸曝光装置相同的程度,必须维持与ArF液浸曝光相同的剂量,每单位面积的光子数约减少至ArF液浸曝光的1/14。并且,由于需曝光图形的尺寸非常小,结果照射至微细图形的光子数量急速减少,曝光量的波动等所导致的半导体晶圆上的曝光图形波动几率变大,即造成统计性波动的问题日益明显。
工序信息中所包含的抗刻蚀剂材料的感光机制、吸收系数、构成抗刻蚀剂的材料种类、抗刻蚀剂各自的分子量和/或抗刻蚀剂膜厚等,也同样与半导体晶圆曝光图形的波动有关。这是由于在抗刻蚀剂中大多使用被称为化学增幅型的抗刻蚀剂中,是以高分子聚合物为基体树脂,在部分该树脂上设置可被酸侵蚀分解的官能团,以及混合于该树脂中的产酸剂和淬灭剂等,因此能够预测到这些材料的混合比和材料成分的空间分布的变动。这些材料通常被称为酸催化型抗刻蚀剂材料。这些高分子材料自身的尺寸为半导体晶圆曝光图形最小加工尺寸相接近,通常半导体晶圆曝光图形最小加工尺寸为高分子材料尺寸的10倍左右或更小,因此,感光物质存在空间位置所导致的波动与半导体晶圆曝光图形的形成有极大关系。再加上,并不是所有入射的光子都能被抗刻蚀剂层吸收,其吸收量即光子的数量由吸收系数决定,吸收系数由抗刻蚀剂膜厚及构成材料的元素决定。
此外,作为曝光基础的掩模图形信息,也会对实际的曝光尺寸产生很大影响。即掩模图形的尺寸和位置误差也是与缺陷产生相关的信息。
因此,由于上述各种统计波动因素所引起的半导体晶圆曝光图形发生形变缺陷是难以避免。目前在半导体制造业界,通常采用尽可能提高检查频率来对所对应的、尤其是预测为缺陷频率较高的半导体晶圆进行全部图形的缺陷检查,然而,这种检查频率存在检查时间长的问题,且检查频率不是最佳的检查频率。
发明内容
本发明的目的在于提供一种克服现有技术存在的问题的缺陷检查方法,本发明的技术方案如下:
一种半导体晶圆缺陷的检查方法,用于确定在采用DUV光或电子束能量射线对所述半导体晶圆进行光刻处理等工序处理的图案的缺陷检查频率;其包括如下步骤:
步骤S1:接收所述半导体晶圆曝光图形的工序信息、掩模图形信息和/或与所述半导体晶圆具有相同的曝光图案并经相同的工序处理后的晶圆的缺陷频率的信息;
步骤S2:确定所述半导体晶圆曝光图形的缺陷检查位置,模拟并统计所述半导体晶圆曝光图形在所述工序信息条件下所导致的波动几率,和/或所述半导体晶圆曝光图形在所述掩模图形信息条件下所导致的波动几率;
步骤S3:根据所述波动几率的合成值,设定对所述半导体晶圆曝光图形的缺陷检查频率。
优选地,所述的半导体晶圆缺陷检查的方法还包括步骤S4:根据所述缺陷检查频率,对所述缺陷检查位置上的所述半导体晶圆曝光图形的部分或全部进行缺陷检查。
优选地,所述的工序信息包括曝光工序中的射线能量、曝光量、抗刻蚀剂材料的感光机制、吸收系数、构成抗刻蚀剂的材料种类、抗刻蚀剂各自的分子量和/或抗刻蚀剂膜厚。
优选地,所述抗刻蚀剂材料包括酸催化型抗蚀材料。
优选地,所述的酸催化型抗蚀材料包括化学增幅型抗刻蚀剂、基底树脂、感光剂的PAG和/或淬灭剂。
优选地,所述抗刻蚀剂材料包括金属氧化物抗刻蚀剂或主链断裂型抗蚀剂。
优选地,所述掩模图形信息为掩模图形的尺寸和/或掩模图形的位置坐标。
为实现上述目的,本发明又一的技术方案如下:
一种半导体晶圆缺陷检查装置,用于确定在采用DUV光或电子束能量射线对所述半导体晶圆进行光刻处理等工序处理的图案的缺陷检查频率;其包括:
输入模块,用于接收所述半导体晶圆曝光图形的工序信息、掩模图形信息和/或与所述半导体晶圆具有相同的曝光图案并经相同的工序处理的晶圆的缺陷检查频率的信息;
统计模块,用于确定所述半导体晶圆曝光图形的缺陷检查位置,模拟并统计所述半导体晶圆曝光图形在所述工序信息条件下所导致的波动几率,和/或所述半导体晶圆曝光图形在所述掩模图形信息条件下所导致的波动几率;
确定模块,根据所述波动几率的合成值,设定对所述半导体晶圆曝光图形的缺陷检查频率。
优选地,上述半导体晶圆缺陷检查装置还包括执行模块,根据所述缺陷检查频率,对所述缺陷检查位置上的所述半导体晶圆曝光图形的部分或全部进行缺陷检查。
为实现上述目的,本发明又一的技术方案如下:
一种可读存储介质,存储有可执行指令,该可执行指令用于执行上述半导体晶圆缺陷的检查方法
从上述技术方案可以看出,本发明所提供的半导体晶圆缺陷检查方法,其通过预先掌握与被检查对象相同的过去所检查的半导体晶圆的缺陷频率、被检查对象的图形曝光量、抗刻蚀剂材料的基底树脂分子量或产酸剂量等抗刻蚀剂材料信息、抗刻蚀剂膜厚度、掩模图形的尺寸信息等工序信息、以及与曝光图形相关的各种信息,并在半导体晶圆缺陷的检查装置上,设定与使用这些信息所造成的波动大小相对应的缺陷检查频率,对半导体晶圆曝光图形的缺陷检查位置进行缺陷检查。因此,本发明可以避免对整体的半导体晶圆曝光图形进行的缺陷检查,在工业上可接受的检查时间,实现最佳的检查频率,达到缩短检查时间的目的。
附图说明
图1所示为本发明实施例中半导体晶圆缺陷检查方法流程图
图2所示为本发明实施例1中半导体晶圆缺陷检查装置的结构示意图
图3所示为本发明实施例2中半导体晶圆缺陷检查装置的结构示意图
具体实施方式
下面结合附图,对本发明的具体实施方式作进一步的详细说明。
请参阅图1,图1所示为本发明实施例中半导体晶圆缺陷检查方法流程图。如图所示,该半导体晶圆的缺陷检查方法,用于确定在采用DUV光或电子束能量射线对所述半导体晶圆进行光刻处理的缺陷检查频率,并采用该频率对图形化后的半导体晶圆图形进行缺陷检查;该方法具体包括如下步骤:
步骤S1:接收所述半导体晶圆曝光图形的工序信息、掩模图形信息和/或与所述半导体晶圆具有相同的曝光图案并经相同的工序处理后的晶圆的缺陷频率的信息。
在本发明的实施例中,半导体晶圆缺陷的检查方法需要预先掌握制作所述半导体晶圆的工序信息和/或掩模图形信息,以设定与上述波动合成后的大小值相对应的检查频率。
其中,工序信息可以包括曝光工序中的射线能量和曝光量。在本发明的具体实施方式中,EUV曝光技术是在最小尺寸20nm以下的微细尺寸加工工艺中,由于半导体晶圆曝光图形的尺寸非常小,结果照射至微细图形的光子的数量急速减少,统计性波动的问题日益明显。
工序信息还可以包括抗刻蚀剂材料的感光机制、吸收系数、构成抗刻蚀剂材料的材料种类、各自的分子量和/或抗刻蚀剂膜厚。在本发明的实施例中,其感光机制是通过这些光子照射光刻胶材料,该被感光的光刻胶材料以及构成基底的基础树脂自身的尺寸,与作为半导体晶圆曝光图形的尺寸的20nm位于相同的水平。
在本发明的实施例中,抗刻蚀剂的主材料可以包括催化型抗蚀材料、金属氧化物抗刻蚀剂或主链断裂型抗蚀剂。催化型抗蚀材料可以为化学增幅型材料,在以化学增幅型材料为主的材料中,其是以高分子聚合物为基体树脂,在部分该树脂上设置可被酸侵蚀分解的官能团,并在该树脂中混合产酸剂和淬灭剂等一起使用的。当半导体晶圆曝光图形尺寸为高分子材料尺寸的10倍左右或更小,感光物质的存在位置的波动与半导体晶圆曝光图形的尺寸的形成有极大关系。
并且,并不是所有入射的光子都被抗刻蚀剂层吸收,其吸收量即光子的数量由吸收系数决定,吸收系数由抗刻蚀剂膜厚及构成材料的元素决定。因此,在EUV曝光的时代,通过曝光入射并被抗刻蚀剂层吸收的光子数量的波动以及构成抗蚀材料所引起的波动,与半导体晶圆曝光图形的缺陷产生频率有极大关系。
需要说明的是,近来受关注的抗刻蚀剂材料主材料可以为金属氧化物型抗刻蚀剂或主链断裂型抗刻蚀剂。这些类型的抗刻蚀剂,由于不使用酸催化反应,因此,不需考虑感光性物质的存在位置波动影响的优点。但是,金属氧化物型抗刻蚀剂与半导体产业中一直以来使用的金属材料不同,存在着工业应用实用性的问题。主链断裂型抗刻蚀剂的感光度低,供给于工业应用的实例有也非常少。
此外,作为曝光基础的掩模图形尺寸,也会对实际的曝光尺寸产生很大影响。因此,掩模图形的尺寸和位置也是与缺陷产生相关的信息。
步骤S2:确定所述半导体晶圆曝光图形的缺陷检查位置,模拟并统计所述半导体晶圆曝光图形在所述工序信息条件下所导致的波动几率,和/或所述半导体晶圆曝光图形在所述掩模图形信息条件下所导致的波动几率。
步骤S3:根据所述波动几率,设定对所述半导体晶圆曝光图形的缺陷检查位置进行缺陷检查频率。
需要说明的是,在本发明实施例中得到的缺陷检查频率,可以认为是对半导体晶圆曝光图形进行缺陷检查的最佳缺陷检查频率,该半导体晶圆曝光图形可以理解为该半导体晶圆曝光图形中的部分,也可以是该半导体晶圆曝光图形的全部。
步骤S4:根据所述缺陷检查频率,对所述缺陷检查位置上的所述半导体晶圆曝光图形的部分或全部进行缺陷检查。
下面通过三个实施例对上述实施方式进行验证性阐述。下述三个实施例中所采用的半导体晶圆缺陷检查装置,其包括输入模块、统计模块、确定模块和执行模块。输入模块用于接收半导体晶圆曝光图形的工序信息和/或掩模图形信息;统计模块用于确定半导体晶圆曝光图形的缺陷检查位置,模拟并统计半导体晶圆曝光图形在工序信息条件下所导致的波动几率,和/或半导体晶圆曝光图形在掩模图形信息条件下所导致的波动几率;确定模块根据波动几率的合成值,设定对半导体晶圆曝光图形的缺陷检查频率;执行模块根据缺陷检查频率,对缺陷检查位置上的半导体晶圆曝光图形的部分或全部进行缺陷检查。
实施例1
请参阅图2,图2所示为本发明实施例1中半导体晶圆缺陷检查装置的结构示意图。在本实施例中,所采用的抗刻蚀剂材料信息为化学增幅型抗刻蚀剂,使用金刚烷树脂作为基底树脂,作为感光剂的PAG((PAG,Photo Acid Generator,例如,三苯基三氟甲磺酸盐)的浓度为20wt%;输入的抗刻蚀剂主材料为化学增幅型抗刻蚀剂,输入抗刻蚀剂膜厚为50nm,其以高分子聚合物为基体树脂,在部分该树脂上设置可被酸侵蚀分解的官能团,并在该树脂中混合产酸剂和淬灭剂等一起使用的,化学增幅型抗刻蚀剂的EUV光吸收系数为50%。并且,作为掩模图形信息,半导体晶圆曝光图形的最小图形尺寸为9.5nm平方,将该图形位置以掩模图形信息输入。
根据这些工序信息和掩模图形的尺寸信息等,可以通过模拟软件直接计算半导体晶圆曝光图形尺寸的波动,并可以得到预测其尺寸变化最大为26.5%,该数字值表示半导体晶圆曝光图形经工艺后所产生的缺陷频率非常高。因此,需为包括掩模图形的尺寸信息误差大的图形进行局部设定相应的缺陷检查频率,采用一缺陷检查频率的该局部半导体晶圆曝光图形进行缺陷检查,与对全部半导体晶圆曝光图形进行半导体缺陷检查时相比,其检查时间可以缩短至1/10以下。也就是说,对预测局部半导体晶圆曝光图形尺寸变化大的区域进行缺陷检查,可以大大缩短缺陷检查时间。
下面对上述半导体晶圆曝光图形尺寸波动的计算进行详细说明。
在本发明的实施例1中,首先,模拟并统计半导体晶圆曝光图形在工序信息条件下所导致的波动几率。假设,入射光子数量以20mJ/cm2计,在具有最小加工尺寸10nm平方接触孔图形中为1360个,抗刻蚀剂内所吸收光子的数量为680个。若计算该散粒噪声下的光子波动,该σ值为3.8%,考虑到3σ,则以入射光子数所产生的波动为11.5%。
然后,模拟并统计半导体晶圆曝光图形在抗刻蚀剂材料信息条件下所导致的波动几率,假设,在抗刻蚀剂方面的信息为,金刚烷树脂一个分子的尺寸约为0.6nm立方,并且,10nm平方50nm厚度的抗刻蚀剂中存在约20000个抗刻蚀剂分子,其中感光性材料为20wt%,相对于金刚烷树脂的分子量,PAG的分子量约为3.3倍,PAG的数量为6%左右,约1200个。在此,也可用散粒噪声计算与光子同样的波动,该σ值为3%,考虑到3σ,在抗刻蚀剂材料方面产生9%的波动。若该在抗刻蚀剂材料方面产生的9%波动同入射光子数所产生的11.5%波动合成在一起,这些波动可以预测半导体晶圆曝光图形尺寸最大的图形变化为21.5%。
最后,若考虑掩模图形尺寸信息的变化,即可预测到变化最大为26.5%。
实施例2
请参阅图3,图3所示为本发明实施例2中半导体晶圆缺陷检查装置的结构示意图。在本发明的实施例2中,假设以波长13.5nm的EUV光对具有最小加工尺寸10nm平方接触孔图形的半导体晶圆进行曝光,在工艺过程中,半导体晶圆的工序信息所包括的曝光量20mJ/cm2,所采用的抗刻蚀剂材料使用化学增幅型抗刻蚀剂,使用金刚烷树脂作为基底树脂,作为感光剂的PAG(三苯基三氟甲磺酸盐)的浓度为20wt%,输入抗刻蚀剂膜厚50nm,其以高分子聚合物为基体树脂,在部分该树脂上设置可被酸侵蚀分解的官能团,并在该树脂中混合产酸剂和淬灭剂等一起使用的,化学增幅型抗刻蚀剂的EUV光吸收系数为50%。根据这些工序信息、抗刻蚀剂材料信息和掩模图形的尺寸信息等,可以通过模拟软件直接计算半导体晶圆曝光图形尺寸的波动,并可以得到预测其尺寸变化最大为21.5%,该数字值表示缺陷的产生频率非常高,因此,作为检查条件,需为包括掩模图形的尺寸信息误差大的80%图形进行局部设定相应的缺陷检查频率,采用一缺陷检查频率的该局部半导体晶圆曝光图形进行缺陷检查,与对全部半导体晶圆曝光图形进行半导体缺陷检查时相比,其检查时间可以降低20%。
实施例3
请再参阅图3,在本发明的实施例3中,假设以波长13.5nm的EUV光对具有最小加工尺寸10nm平方接触孔图形的半导体晶圆进行曝光,在工艺过程中,半导体晶圆的工序信息所包括的曝光量为20mJ/cm2,抗刻蚀剂的EUV光吸收系数为80%。也就是说,入射光子的波动与实施例1及实施例2中几乎相同,但因抗刻蚀剂的吸收系数大,散粒噪声引起的变化小,若计算该散粒噪声下的光子波动,所吸收的光子数量值预测值为在3σ下,以入射光子数所产生的波动为3%。并且,在该实施例中,抗刻蚀剂采用的是金属氧化物材料,金属氧化物材料所构成的分子尺寸非常小,且有可能全部的分子均发生反应,因此,可以忽略散粒噪声的影响,因此,在预测半导体晶圆曝光图形尺寸最大的图形波动时仅考虑由光子散粒噪声决定。根据上述输入的半导体晶圆工序信息,可以将需半导体缺陷检查频率设定为10%的抽样检查,从而进行半导体缺陷检查,可以将检查时间大幅缩短至以往的1/10。
以上所述的仅为本发明的优选实施例,所述实施例并非用以限制本发明的专利保护范围,因此凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明的保护范围内。
Claims (10)
1.一种半导体晶圆缺陷的检查方法,用于确定在采用DUV光或电子束能量射线对所述半导体晶圆进行光刻时的缺陷检查频率;其特征在于,包括如下步骤:
步骤S1:接收所述半导体晶圆曝光图形的工序信息、掩模图形信息和/或与所述半导体晶圆具有相同的曝光图案并经相同的工序处理后的晶圆的缺陷检查频率的信息;
步骤S2:确定所述半导体晶圆曝光图形的缺陷检查位置,模拟并统计所述半导体晶圆曝光图形在所述工序信息条件下所导致的波动几率,和/或所述半导体晶圆曝光图形在所述掩模图形信息条件下所导致的波动几率;
步骤S3:根据所述波动几率的合成值,设定对所述半导体晶圆曝光图形的缺陷检查频率。
2.根据权利要求1所述的半导体晶圆缺陷检查的方法,其特征在于,在步骤S3后还包括:
步骤S4:根据所述缺陷检查频率,对所述缺陷检查位置上的所述半导体晶圆曝光图形的部分或全部进行缺陷检查。
3.根据权利要求1所述的半导体晶圆缺陷检查的方法,其特征在于,所述的工序信息包括曝光工序中的射线能量、曝光量、抗刻蚀剂材料的感光机制、吸收系数、构成抗刻蚀剂的材料种类、抗刻蚀剂各自的分子量和/或抗刻蚀剂膜厚。
4.根据权利要求3所述的半导体晶圆缺陷检查的方法,其特征在于,所述抗刻蚀剂材料包括酸催化型抗蚀材料。
5.根据权利要求4所述的半导体晶圆缺陷检查的方法,其特征在于,所述的酸催化型抗蚀材料包括化学增幅型抗刻蚀剂、基底树脂、感光剂的PAG和/或淬灭剂。
6.根据权利要求3所述的半导体晶圆缺陷检查的方法,其特征在于,所述抗刻蚀剂材料包括金属氧化物抗刻蚀剂或主链断裂型抗蚀剂。
7.根据权利要求1所述的半导体晶圆缺陷检查的方法,其特征在于,所述掩模图形信息为掩模图形的尺寸和/或掩模图形的位置坐标。
8.一种半导体晶圆缺陷检查装置,用于确定在采用DUV光或电子束能量射线对所述半导体晶圆进行光刻时的缺陷检查频率;其特征在于,包括:
输入模块,用于接收所述半导体晶圆曝光图形的工序信息、掩模图形信息和/或与所述半导体晶圆具有相同的曝光图案并经相同的工序处理后的晶圆的缺陷频率的信息;
统计模块,用于确定所述半导体晶圆曝光图形的缺陷检查位置,模拟并统计所述半导体晶圆曝光图形在所述工序信息条件下所导致的波动几率,和/或所述半导体晶圆曝光图形在所述掩模图形信息条件下所导致的波动几率;
确定模块,根据所述波动几率的合成值,设定对所述半导体晶圆曝光图形的缺陷检查频率。
9.根据权利要求8所述的半导体晶圆缺陷检查的装置,其特征在于,还包括:
执行模块,根据所述缺陷检查频率,对所述缺陷检查位置上的所述半导体晶圆曝光图形的部分或全部进行缺陷检查。
10.一种可读存储介质,存储有可执行指令,该可执行指令用于执行如权利要求1~7任一项所述的半导体晶圆缺陷的检查方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010083820.7A CN111275695B (zh) | 2020-02-10 | 2020-02-10 | 一种半导体器件的缺陷检查方法、装置和可读存储介质 |
JP2022548496A JP7448671B2 (ja) | 2020-02-10 | 2020-05-19 | 半導体デバイスの欠陥検査方法、装置及び可読記憶媒体 |
PCT/CN2020/090992 WO2021159627A1 (zh) | 2020-02-10 | 2020-05-19 | 一种半导体器件的缺陷检查方法、装置和可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010083820.7A CN111275695B (zh) | 2020-02-10 | 2020-02-10 | 一种半导体器件的缺陷检查方法、装置和可读存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111275695A CN111275695A (zh) | 2020-06-12 |
CN111275695B true CN111275695B (zh) | 2023-06-02 |
Family
ID=71003563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010083820.7A Active CN111275695B (zh) | 2020-02-10 | 2020-02-10 | 一种半导体器件的缺陷检查方法、装置和可读存储介质 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7448671B2 (zh) |
CN (1) | CN111275695B (zh) |
WO (1) | WO2021159627A1 (zh) |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3406506B2 (ja) * | 1997-03-24 | 2003-05-12 | シャープ株式会社 | フォトマスクのパターン補正方法およびフォトマスクのパターン補正装置 |
JP2000235949A (ja) | 1998-12-17 | 2000-08-29 | Tokyo Electron Ltd | 塗布現像処理装置及び塗布現像処理方法 |
US7796801B2 (en) * | 1999-08-26 | 2010-09-14 | Nanogeometry Research Inc. | Pattern inspection apparatus and method |
JP2001203144A (ja) | 2000-01-20 | 2001-07-27 | Nikon Corp | 露光装置、露光方法、及び記録媒体 |
JP2001338870A (ja) | 2000-03-24 | 2001-12-07 | Nikon Corp | 走査露光装置及び方法、管理装置及び方法、ならびにデバイス製造方法 |
JP2002260979A (ja) | 2001-02-27 | 2002-09-13 | Toshiba Corp | パターン評価方法 |
US7307001B2 (en) * | 2005-01-05 | 2007-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer repair method using direct-writing |
JP2007170827A (ja) * | 2005-12-19 | 2007-07-05 | Toppan Printing Co Ltd | 周期性パターンの欠陥検査装置 |
JP4256408B2 (ja) | 2006-07-20 | 2009-04-22 | 株式会社東芝 | 不良確率の算出方法、パターン作成方法及び半導体装置の製造方法 |
JP5433631B2 (ja) * | 2011-05-20 | 2014-03-05 | 株式会社日立ハイテクノロジーズ | 半導体デバイスの欠陥検査方法およびそのシステム |
US9619878B2 (en) * | 2013-04-16 | 2017-04-11 | Kla-Tencor Corporation | Inspecting high-resolution photolithography masks |
KR102053152B1 (ko) | 2014-02-11 | 2019-12-06 | 에이에스엠엘 네델란즈 비.브이. | 임의 패턴의 확률적 변동을 계산하는 모델 |
CN103887213B (zh) * | 2014-03-20 | 2017-05-17 | 上海华力微电子有限公司 | 一种调整检测频率的缺陷检测方法 |
JP6423011B2 (ja) * | 2015-01-23 | 2018-11-14 | 株式会社日立ハイテクノロジーズ | パターン測定装置及び欠陥検査装置 |
KR102507304B1 (ko) * | 2017-10-30 | 2023-03-07 | 삼성전자주식회사 | 결함 검사 방법 및 이를 이용한 반도체 소자의 제조 방법 |
KR102409943B1 (ko) * | 2017-11-29 | 2022-06-16 | 삼성전자주식회사 | 결함 검출 방법 및 이를 수행하기 위한 장치 |
CN110618585B (zh) * | 2019-10-17 | 2022-05-27 | 上海华力集成电路制造有限公司 | 监控光刻机晶圆移载台平整度的方法 |
-
2020
- 2020-02-10 CN CN202010083820.7A patent/CN111275695B/zh active Active
- 2020-05-19 WO PCT/CN2020/090992 patent/WO2021159627A1/zh active Application Filing
- 2020-05-19 JP JP2022548496A patent/JP7448671B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2023513270A (ja) | 2023-03-30 |
WO2021159627A1 (zh) | 2021-08-19 |
JP7448671B2 (ja) | 2024-03-12 |
CN111275695A (zh) | 2020-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
De Bisschop et al. | Stochastic printing failures in EUV lithography | |
Yildirim et al. | Improvements in resist performance towards EUV HVM | |
De Bisschop et al. | Stochastic effects in EUV lithography | |
Thackeray | Materials challenges for sub-20-nm lithography | |
CN110012672B (zh) | 用于负型可显影光致抗蚀剂的计算机建模及模拟的改进方法 | |
De Simone et al. | Exploring the readiness of EUV photo materials for patterning advanced technology nodes | |
Wallow et al. | EUV resist performance: current assessment for sub-22-nm half-pitch patterning on NXE: 3300 | |
US11403453B2 (en) | Defect prediction | |
CN111275695B (zh) | 一种半导体器件的缺陷检查方法、装置和可读存储介质 | |
Kim et al. | Patterning with EUVL: the road to 22nm node | |
Pret et al. | Stochastic and systematic patterning failure mechanisms for contact-holes in EUV lithography: Part 2 | |
Popescu et al. | Component optimisation in the multi-trigger resist | |
Robertson et al. | Stochastic simulation of resist linewidth roughness and critical dimension uniformity for optical lithography | |
JP6419581B2 (ja) | 半導体装置の製造装置及び半導体装置の製造装置の管理方法 | |
Bradon et al. | Further investigation of EUV process sensitivities for wafer track processing | |
TWI691808B (zh) | 在euv遮罩流程中之薄膜置換 | |
Jiang et al. | Impact of acid statistics on EUV local critical dimension uniformity | |
Wu et al. | Considerations in the Setting up of Industry Standards for Photolithography Process, Historical Perspectives, Methodologies, and Outlook | |
US20230108447A1 (en) | Method for inspecting photosensitive composition and method for producing photosensitive composition | |
Sundberg et al. | Two complementary methods to characterize long range proximity effects due to develop loading | |
US9791772B2 (en) | Monitoring pattern for devices | |
Burov et al. | Stochastic side-lobe printing in EUV lithography: a simulation study | |
JP7360799B2 (ja) | レジストパターンをシミュレーションする方法、レジスト材料の組成の最適化方法、及び放射線の照射条件又は目標パターンの最適化方法 | |
Gronheid et al. | Effect of PAG distribution on ArF and EUV resist performance | |
Williamson et al. | Effects of image contrast and resist types upon line edge roughness (LER) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |