JP2023513270A - 半導体デバイスの欠陥検査方法、装置及び可読記憶媒体 - Google Patents

半導体デバイスの欠陥検査方法、装置及び可読記憶媒体 Download PDF

Info

Publication number
JP2023513270A
JP2023513270A JP2022548496A JP2022548496A JP2023513270A JP 2023513270 A JP2023513270 A JP 2023513270A JP 2022548496 A JP2022548496 A JP 2022548496A JP 2022548496 A JP2022548496 A JP 2022548496A JP 2023513270 A JP2023513270 A JP 2023513270A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
defect inspection
exposure pattern
information
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022548496A
Other languages
English (en)
Other versions
JP7448671B2 (ja
Inventor
信次 岡崎
意飛 盧
宇航 趙
銘 李
建国 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Alitecs Co Ltd
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Alitecs Co Ltd
Shanghai IC R&D Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Alitecs Co Ltd, Shanghai IC R&D Center Co Ltd filed Critical Shanghai Alitecs Co Ltd
Publication of JP2023513270A publication Critical patent/JP2023513270A/ja
Application granted granted Critical
Publication of JP7448671B2 publication Critical patent/JP7448671B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/70Determining position or orientation of objects or cameras
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

本発明は、DUV光若しくは電子線のエネルギー線を用いて前記半導体ウェハに対してフォトレジスト処理を行った欠陥検査頻度を決定するための半導体欠陥検査の装置及び方法を提供する。当該方法は、半導体ウェハの露光パターンのプロセス情報、マスクパターン情報及び/又は前記半導体ウェハと同じ露光パターンを持ち、同じプロセス処理を経たウェハでの欠陥頻度の情報を受け取ることと、半導体ウェハの露光パターンの欠陥検査位置を決定し、半導体ウェハの露光パターンのプロセス情報の条件での揺らぎの確率、半導体ウェハの露光パターンのレジスト材料情報の条件での揺らぎの確率、及び/又は、半導体ウェハの露光パターンのマスクパターンの寸法情報の条件での揺らぎの確率をシミュレートし統計することと、揺らぎの確率の合成値に基づき、露光パターンの局部又は全部に対する欠陥検査頻度を設定することと、欠陥検査頻度に基づいて欠陥検査を行うこととを含む。よって、本発明は、予め半導体の欠陥検査頻度を算定することにより、半導体の欠陥検査時間を短縮することができる。

Description

本発明は、半導体製造技術分野に関し、特に、半導体欠陥検査方法及び装置に関するものである。
半導体集積回路の技術ノードの発展に伴い、半導体露光技術の解像度(Half Pitch)が発展し、半導体デバイスのサイズが益々微細になり、今では、最先端の半導体デバイスのサイズが既に20nm以下である時代になっている。
現在、半導体デバイスの加工製造業界においては、既に極端紫外線リソグラフィ(Extreme ultraviolet lithography、EUVと略称される)を使い始めている。ArF液浸露光技術及びEUV露光技術等では、縮小投影露光技術が用いられているため、その解像度は、露光に用いる波長と、露光に用いる光学系の開口数で決まる。開口数は、ArF液浸露光装置が1.35、EUV露光装置が0.33と、ArF液浸露光装置の方が、約4倍大きいものの、ArF液浸露光の波長は、193nmであり、EUV露光の波長は、13.5nmであるため、両者の解像度の差は、3.5倍程度となる。故に、EUV露光の解像度は、圧倒的に優勢となっている。
EUV露光技術において、露光装置のスループット(例えば、300mmφのウェハ百数十枚/時間を処理する)をArF液浸露光装置と同程度に維持するためには、ArF液浸露光と同じドーズ量を維持しなければならず、単位面積当りのフォトンの数は、ArF液浸露光に比べて約1/14に減ってしまうことになる。さらに、露光パターンの寸法は、非常に小さく、結果的に微細パターンに照射されるフォトンの数が激減し、露光量のゆらぎによる半導体ウェハ上の露光パターンの揺らぎの確率が大きくなり、即ち、統計的な揺らぎの問題が益々顕在化してくる。
プロセス情報に含まれるレジスト材料の感光機構、吸収係数、レジスト材料を構成する各種材料の種類、レジストのそれぞれの分子量及び/又はレジスト膜厚等も、同じく半導体ウェハ露光パターンの揺らぎに関係する。これは、レジストには化学増幅型と呼ばれる材料を用いることが多く、化学増幅型のレジストでは、高分子ポリマーをベース樹脂とし、この樹脂の一部に酸の攻撃により分解する官能基を設け、この樹脂に酸発生剤、クエンチャーなどを混合した材料が用いられるため、これら材料の混合比や材料成分の空間的な分布の変動が予測されるからである。これらの材料は、通常、酸触媒型レジスト材料と呼ばれている。これらの高分子材料そのものの大きさは、半導体ウェハ露光パターンの最小加工寸法に近付いており、半導体ウェハ露光パターンの最小加工寸法が、高分子材料の寸法の10倍程度又はそれ以下の大きさであるので、感光性物質の空間的な位置の揺らぎがパターンの形成に大きく関与することになる。また、入射したフォトンが全てレジスト層で吸収される訳では無く、レジスト膜厚と材料を構成する元素で決まる吸収係数により、その吸収量すなわちフォトンの数が決まる事になる。
また、露光の基準となるマスクパターンの寸法も、実際の露光寸法に大きく影響することは否めない。即ち、マスクパターンの寸法及び位置誤差も、欠陥発生に関係する情報となる。
よって、上述した様々な統計的な揺らぎの要素により、半導体ウェハ露光パターンの形状の欠陥の発生が避けられ難い。現在、半導体製造業界においては、通常、検査頻度をできるだけ高めることによって対応しており、特に欠陥頻度が高いと予想される半導体ウェハに対しては、全てのパターンの欠陥検査を行うが、このような検査頻度は、検査時間が長く、検査頻度が最適な検査頻度ではないという問題が存在している。
本発明の目的は、従来技術の欠陥を克服する欠陥検査手法を提供することにある。本発明は、DUV光若しくは電子線のエネルギー線を用いて半導体ウェハに対してフォトレジスト処理等のプロセス処理を行ったパターンの欠陥検査頻度を決定するための半導体ウェハ欠陥の検査方法を提供する。
当該方法は、前記半導体ウェハの露光パターンのプロセス情報、マスクパターン情報及び/又は前記半導体ウェハと同じ露光パターンを持ち、同じプロセス処理を経たウェハでの欠陥頻度の情報を受け取るステップS1と、
前記半導体ウェハの露光パターンの欠陥検査位置を決定し、前記半導体ウェハの露光パターンの前記プロセス情報の条件での揺らぎの確率、及び/又は、前記半導体ウェハの露光パターンの前記マスクパターン情報の条件での揺らぎの確率をシミュレートし統計するステップS2と、
前記揺らぎの確率の合成値に基づき、前記半導体ウェハの露光パターンの欠陥検査頻度を設定するステップS3とを含む。
好ましくは、前記半導体ウェハ欠陥の検査方法は、前記欠陥検査頻度に基づき、前記欠陥検査位置の前記半導体ウェハの露光パターンの部分又は全部に対して欠陥検査を行うステップS4を更に含む。
好ましくは、前記プロセス情報は、露光工程におけるエネルギー線のエネルギー、露光量、レジスト材料の感光機構、吸収係数、レジスト材料を構成する各種材料の種類、レジストのそれぞれの分子量及び/又はレジスト膜厚を含む。
好ましくは、前記レジスト材料は、酸触媒型レジスト材料を含む。
好ましくは、前記酸触媒型レジスト材料は、化学増幅型レジストであり、ベース樹脂、感光剤のPAG及び/又はクエンチャーを含む。
好ましくは、前記レジスト材料は、金属酸化物型のレジスト又は主鎖切断型のレジストを含む。
好ましくは、前記マスク情報は、マスクパターンの寸法及び/又はマスクパターンの位置座標である。
上述した目的を実現するために、本発明のもう一つの技術案は、DUV光又は電子線のエネルギー線を用いて半導体ウェハに対してフォトレジスト処理等のプロセス処理を行ったパターンの欠陥検査頻度を決定するための半導体ウェハ欠陥の検査装置を提供する。
当該装置は、前記半導体ウェハの露光パターンのプロセス情報、マスクパターン情報及び/又は前記半導体ウェハと同じ露光パターンを持ち、同じプロセス処理を経たウェハでの欠陥検査頻度の情報を受け取る入力モジュールと、
前記半導体ウェハの露光パターンの欠陥検査位置を決定し、前記半導体ウェハの露光パターンの前記プロセス情報の条件での揺らぎの確率、及び/又は、前記半導体ウェハの露光パターンの前記マスクパターン情報の条件での揺らぎの確率をシミュレートし統計する統計モジュールと、
前記揺らぎの確率の合成値に基づき、前記半導体ウェハの露光パターンの欠陥検査頻度を設定する決定モジュールとを含む。
好ましくは、前記半導体ウェハ欠陥の検査装置は、前記欠陥検査頻度に基づき、前記欠陥検査位置の前記半導体ウェハの露光パターンの部分又は全部に対して欠陥検査を行う実行モジュールを更に含む。
上述した目的を実現するために、本発明のもう一つの技術案は、上述した半導体ウェハ欠陥の検査方法を実行するための実行可能な命令を記憶している可読記憶媒体を提供する。
上述した技術案から分かるように、本発明による半導体ウェハ欠陥の検査方法では、被検査対象と同じ過去に検査した半導体ウエハの欠陥頻度、被検査対象のパターンの露光量、レジスト材料のベース樹脂の分子量又は酸発生剤の量等のレジスト材料情報、レジスト膜厚、マスクパターンの寸法情報等のプロセス情報、露光パターンに関する様々な情報を事前に把握し、半導体ウェハ欠陥の検査装置において、これらの情報を用いることで生じる揺らぎの大きさに対応する欠陥検査頻度を設定し、半導体ウェハの露光パターンの欠陥検査位置に対して欠陥検査を行う。よって、本発明は、全体の半導体ウェハの露光パターンに対して欠陥検査を行うことが避けられ、工業上で受けられる検査時間内で最適な検査頻度を実現し、検査時間を短縮する目的を達成することができる。
本発明の実施例における半導体ウェハ欠陥の検査方法のフローチャート図である。 本発明の実施例1における半導体ウェハ欠陥の検査装置の構造模式図である。 本発明の実施例2における半導体ウェハ欠陥の検査装置の構造模式図である。 本発明の実施例3における半導体ウェハ欠陥の検査装置の構造模式図である。
以下、図面を参照しながら、本発明の具体的な実施例を更に詳しく説明する。
図1は、本発明の実施例における半導体ウェハ欠陥の検査方法のフローチャート図である。図に示すように、当該半導体ウェハ欠陥の検査方法は、DUV光若しくは電子線のエネルギー線を用いて半導体ウェハに対してフォトレジスト処理を行った後の欠陥検査頻度を決定し、当該頻度を用いてパターン化された半導体ウェハパターンに対して欠陥検査を行う。当該方法は、ステップS1、ステップS2、ステップS3及びステップS4を含む。
ステップS1においては、前記半導体ウェハの露光パターンのプロセス情報、マスクパターン情報及び/又は前記半導体ウェハと同じ露光パターンを持ち、同じプロセス処理を経たウェハでの欠陥検査頻度の情報を受け取る。
本発明の実施例においては、半導体ウェハ欠陥の検査方法は、前記揺らぎが合成された後の大きさの値に対応する検査頻度を設定するために、前記半導体ウェハのプロセス情報及び/又はマスクパターン情報を予め把握する必要がある。
なお、プロセス情報は、露光工程におけるエネルギー線のエネルギー及び露光量を含んでも良い。本発明の具体的な実施例においては、EUV露光技術は、最小加工寸法20nm以下の微細寸法加工工程において、半導体ウェハ露光パターンの寸法が非常に小さく、結果的に微細パターンに照射されるフォトンの数が激減し、統計的な揺らぎの問題が顕在化してくる。
プロセス情報は、レジスト材料の感光機構、吸収係数、レジスト材料を構成する各種材料の種類、レジストのそれぞれの分子量及び/又はレジスト膜厚を更に含んでも良い。本発明の実施例においては、その感光機構は、これらのフォトンがフォトレジスト材料を照射し、当該感光されるフォトレジスト材料及びベースとなる基盤樹脂自体の大きさが、半導体ウェハの露光パターンの寸法である20nmレベルと同じとなっている。
本発明の実施例においては、レジストの主材料は、触媒型レジスト材料、金属酸化物型のレジスト又は主鎖切断型のレジストを含んでも良い。触媒型レジスト材料は、化学増幅型材料であっても良く、化学増幅型のレジストでは、高分子ポリマーをベース樹脂とし、この樹脂の一部に酸の攻撃により分解する官能基を設け、この樹脂に酸発生剤、クエンチャーなどを混合した材料が用いられる。半導体ウェハの露光パターンの寸法が高分子材料の寸法の10倍程度又はそれ以下の大きさである場合、感光性物質の存在位置の揺らぎが半導体ウェハの露光パターンの寸法の形成に大きく関与することになる。
また、入射したフォトンが全てレジスト層で吸収される訳では無く、レジスト膜厚と材料を構成する元素で決まる吸収係数により、その吸収量すなわちフォトンの数が決まる事になる。この結果、EUV露光の時代には、露光により入射し、レジスト層で吸収されるフォトン数の揺らぎと、レジスト材料を構成する物質の揺らぎが、半導体ウェハ露光パターンの欠陥の発生頻度に大きく関係することになる。
なお、最近注目されているレジスト材料として、金属酸化物型のレジスト又は主鎖切断型のレジストがある。これらのタイプのレジストでは、酸触媒反応を用いないため、感光性物質の存在位置の揺らぎの影響は、考慮しないで良いという利点がある。しかし、金属酸化物型レジストは、従来、半導体産業で用いられてきた金属材料とは異なり、工業的に用いられた実績が非常に少ないという問題がある。また、主鎖切断型レジストは、感度が低く、工業的な利用に供された例は少ない。
また、露光の基準となるマスクパターンの寸法も、実際の露光寸法に大きく影響することは否めない。従って、マスクパターンの寸法及び位置も、欠陥の発生に関係する情報となる。
ステップS2においては、前記半導体ウェハの露光パターンの欠陥検査位置を決定し、前記半導体ウェハの露光パターンの前記プロセス情報の条件での揺らぎの確率、及び/又は、前記半導体ウェハの露光パターンの前記マスクパターン情報の条件での揺らぎの確率をシミュレートし統計する。
ステップS3においては、前記揺らぎの確率に基づき、前記半導体ウェハの露光パターンの欠陥検査位置に対する欠陥検査頻度を設定する。
なお、本発明の実施例において得られた欠陥検査頻度は、半導体ウェハの露光パターンに対して欠陥検査を行うための最適な欠陥検査頻度であると見なされても良く、当該半導体ウェハの露光パターンは、当該半導体ウェハの露光パターンの中の部分又は全部であると理解しても良い。
ステップS4においては、前記欠陥検査頻度に基づき、前記欠陥検査位置の前記半導体ウェハの露光パターンの部分又は全部に対して欠陥検査を行う。
以下、3つの実施例で上述した実施形態に対して検証性のある説明を行う。以下の3つの実施例において用いられた半導体ウェハ欠陥の検査装置は、入力モジュール、統計モジュール、決定モジュール及び実行モジュールを含む。入力モジュールは、半導体ウェハの露光パターンのプロセス情報及び/又はマスクパターン情報を受け取る。統計モジュールは、半導体ウェハの露光パターンの欠陥検査位置を決定し、半導体ウェハの露光パターンのプロセス情報の条件での揺らぎの確率、及び/又は、半導体ウェハの露光パターンのマスクパターン情報の条件での揺らぎの確率をシミュレートし統計する。決定モジュールは、揺らぎの確率の合成値に基づき、半導体ウェハの露光パターンの欠陥検査頻度を設定する。実行モジュールは、欠陥検査頻度に基づき、欠陥検査位置の半導体ウェハの露光パターンの部分又は全部に対して欠陥検査を行う。
<実施例1>
図2に示すように、図2は、本発明の実施例1の半導体ウェハ欠陥検査装置の構造模式図である。本実施例においては、用いられたレジスト材料の情報は、化学増幅型レジストであり、ベース樹脂としてアダマンタン樹脂を用い、感光剤であるPAG(PAG、Photo Acid Generator、例えば、トリフェニルトリフレート塩)の濃度を20wt%で、入力されたレジスト材料が化学増幅型レジストであり、入力されたレジストの膜厚が50nmであり、高分子ポリマーをベース樹脂とし、この樹脂の一部に酸の攻撃により分解する官能基を設け、この樹脂に酸発生剤、クエンチャーなどを混合した材料が用いられ、化学増幅型レジストのEUV光の吸収係数が50%である。
さらに、マスク情報として、半導体ウェハの露光パターンの最も小さかったパターンの寸法が、9.5nm角であり、このパターン位置をマスク情報として入力した。
これらのプロセス情報及びマスクパターンの寸法情報等に基づき、シミュレーションソフトウェアにより半導体ウェハの露光パターン寸法の揺らぎを直接に計算することができ、最大26.5%の寸法変動が予測され、当該数字の値は、半導体ウェハの露光パターンの製造工程が行われた後に欠陥の発生頻度が非常に高いことを示す。故に、マスクパターンの寸法情報誤差の大きいパターンに対して相応する欠陥検査頻度を局部的に設定し、欠陥検査頻度の当該局部の半導体ウェハの露光パターンに対して欠陥検査を行う。この結果、全ての半導体ウェハの露光パターンに対して半導体欠陥検査を行った場合に比べ、検査時間は、1/10以下に短縮することが可能となった。言い換えれば、局部の半導体ウェハの露光パターンの寸法の変動が大きいと予測される領域に対して欠陥検査を行うことで、欠陥検査時間を大幅に短縮することができる。
以下、前記半導体ウェハの露光パターンの寸法の揺らぎの計算を詳しく説明する。
本発明の実施例1においては、まず、半導体ウェハの露光パターンのプロセス情報の条件での揺らぎの確率をシミュレートし統計する。仮に、入射するフォトンの数は、20mJ/cm2であり、最小加工寸法10nm角のコンタクトホールパターンを有したパターンのなかでは1360個であり、レジスト内で吸収されるフォトンの数は、680個であるとする。このように少ないフォトンの揺らぎは、ショットノイズで揺らぐため、その揺らぎを計算すると、σ値で3.8%となる。3σで考えると、11.5%の揺らぎが、入射するフォトンの数で生じる。
さらに、半導体ウェハの露光パターンのレジスト材料の条件での揺らぎの確率をシミュレートし統計し、仮に、レジスト側の情報は、次の通りである。アダマンタン樹脂の1つの分子サイズが、約0.6nm立方であることから、10nm角で厚さ50nmのレジスト中には、約20,000個のレジスト分子が存在するが、その中に感光性材料が、20wt%であるため、アダマンタン樹脂の分子量に対し、PAGの分子量が約3.3倍であることから、PAGの数は、6%程度となり、約1200個となる。ここでもフォトンと同様の揺らぎがショットノイズで計算でき、σ値で3%、3σで考えると9%の揺らぎが、レジスト材料側で生じる。当該レジスト材料側で生じる9%の揺らぎと入射するフォトンで生じる11.5%の揺らぎが合成されると、半導体ウェハの露光パターンの寸法の最も多いパターンの変動が20.5%であると予測できる。
最後に、マスクパターンの寸法情報の変動を考慮すると、最大25.5%の変動が予測されることになる。
<実施例2>
図3に示すように、図3は、本発明の実施例2の半導体ウェハ欠陥検査装置の構造模式図である。本実施例においては、本発明の実施例2として、波長13.5nmのEUV光を用いて最小加工寸法10nm角のコンタクトホールパターンを有した半導体ウェハに対して露光を行い、製造工程において、半導体ウェハのプロセス情報に含まれる露光量が20mJ/cm2であり、レジスト材料として化学増幅型レジストを用いる。レジストは、ベース樹脂としてアダマンタン樹脂を用い、感光剤であるPAG(トリフェニルトリフレート塩)の濃度を20wt%で、入力レジストの膜厚が50nmであり、高分子ポリマーをベース樹脂とし、この樹脂の一部に酸の攻撃により分解する官能基を設け、この樹脂に酸発生剤、クエンチャーなどを混合した材料が用いられ、化学増幅型レジストのEUV光吸収係数は、50%である。これらのプロセス情報、レジスト材料情報及びマスクパターンの寸法情報等に基づき、シミュレーションソフトウェアにより半導体ウェハの露光パターン寸法の揺らぎを直接に計算することができ、最大20.5%の寸法変動が予測され、この数字の値は、欠陥の発生頻度が非常に高いことを示す。故に、検査する条件として、マスクパターンの寸法情報誤差の大きい80%のパターンに対して相応する欠陥検査頻度を局部的に設定し、欠陥検査頻度での当該局部の半導体ウェハ露光パターンに対して欠陥検査を行う。この結果、全ての半導体ウェハの露光パターンに対して半導体欠陥検査を行った場合に比べ、検査時間を20%低減することができる。
<実施例3>
図4に示すように、図4は、本発明の実施例3の半導体ウェハ欠陥検査装置の構造模式図である。本実施例においては、本発明の実施例3として、仮に、波長13.5nmのEUV光を用いて最小加工寸法10nm角のコンタクトホールパターンを有した半導体ウェハに対して露光を行い、製造工程において、半導体ウェハのプロセス情報に含まれる露光量は、20mJ/cm2であり、レジストのEUV光の吸収係数は、80%である。言い換えれば、入射するフォトンの揺らぎは、実施例1、2と変わりは無いが、レジストの吸収係数が大きいため、吸収されるフォトンの数が、多くショットノイズによるバラツキは小さく、3σ値で3%の変動が予測された。さらに、当該実施例においては、レジストが金属酸化物材料であり、金属酸化物材料により構成される分子の大きさが非常に小さく、且つ全ての分子が反応する可能性が有るため、ショットノイズの影響が無視できるため、半導体ウェハの露光パターン寸法の最大のパターン揺らぎは、フォトンショットノイズで決まると予測された。上述した入力した半導体ウェハのプロセス情報に基づき、半導体欠陥検査頻度を10%の抜き取り検査と設定して、半導体欠陥検査を行い、検査時間を従来の1/10と大幅に短縮することができる。
上述した内容は、本発明の好ましい実施例に過ぎない。これらの実施例は、本発明の特許請求の範囲を制限しない。本発明の明細書及び図面の内容を用いて行われた等価構造の変動は、同じ理由で何れも本発明の特許請求の範囲に属する。

Claims (10)

  1. DUV光若しくは電子線のエネルギー線を用いて半導体ウェハに対してフォトレジストを行った時の欠陥検査頻度を決定するための半導体ウェハ欠陥の検査方法であって、
    前記半導体ウェハの露光パターンのプロセス情報、マスクパターン情報及び/又は前記半導体ウェハと同じ露光パターンを持ち、同じプロセス処理を経たウェハでの欠陥検査頻度の情報を受け取るステップS1と、
    前記半導体ウェハの露光パターンの欠陥検査位置を決定し、前記半導体ウェハの露光パターンの前記プロセス情報の条件での揺らぎの確率、及び/又は、前記半導体ウェハの露光パターンの前記マスクパターン情報の条件での揺らぎの確率をシミュレートし統計するステップS2と、
    前記揺らぎの確率の合成値に基づき、前記半導体ウェハの露光パターンの欠陥検査頻度を設定するステップS3とを含むことを特徴とする半導体ウェハ欠陥の検査方法。
  2. ステップS3の後は、前記欠陥検査頻度に基づき、前記欠陥検査位置の前記半導体ウェハの露光パターンの部分又は全部に対して欠陥検査を行うステップS4を更に含むことを特徴とする請求項1に記載の半導体ウェハ欠陥の検査方法。
  3. 前記プロセス情報は、露光工程におけるエネルギー線のエネルギー、露光量、レジスト材料の感光機構、吸収係数、レジスト材料を構成する各種材料の種類、レジストのそれぞれの分子量及び/又はレジスト膜厚を含むことを特徴とする請求項1に記載の半導体ウェハ欠陥の検査方法。
  4. 前記レジスト材料は、酸触媒型レジスト材料を含むことを特徴とする請求項1、2又は3に記載の半導体ウェハ欠陥の検査方法。
  5. 前記酸触媒型レジスト材料は、化学増幅型レジスト、ベース樹脂、感光剤のPAG及び/又はクエンチャーを含むことを特徴とする請求項4に記載の半導体ウェハ欠陥の検査方法。
  6. 前記レジスト材料は、金属酸化物型のレジスト又は主鎖切断型のレジストを含むことを特徴とする請求項1に記載の半導体ウェハ欠陥の検査方法。
  7. 前記マスク情報は、マスクパターンの寸法及び/又はマスクパターンの位置座標であることを特徴とする請求項1に記載の半導体ウェハ欠陥の検査方法。
  8. DUV光若しくは電子線のエネルギー線を用いて半導体ウェハに対してフォトレジストを行った時の欠陥検査頻度を決定するための半導体ウェハ欠陥の検査装置であって、
    前記半導体ウェハの露光パターンのプロセス情報、マスクパターン情報及び/又は前記半導体ウェハと同じ露光パターンを持ち、同じプロセス処理を経たウェハでの欠陥頻度の情報を受け取る入力モジュールと、
    前記半導体ウェハの露光パターンの欠陥検査位置を決定し、前記半導体ウェハの露光パターンの前記プロセス情報の条件での揺らぎの確率、及び/又は、前記半導体ウェハの露光パターンの前記マスクパターン情報の条件での揺らぎの確率をシミュレートし統計する統計モジュールと、
    前記揺らぎの確率の合成値に基づき、前記半導体ウェハの露光パターンの欠陥検査頻度を設定する決定モジュールとを含むことを特徴とする半導体ウェハ欠陥の検査装置。
  9. 前記欠陥検査頻度に基づき、前記欠陥検査位置の前記半導体ウェハの露光パターンの部分又は全部に対して欠陥検査を行う実行モジュールを更に含むことを特徴とする請求項8に記載の半導体ウェハ欠陥の検査装置。
  10. 請求項1~7の何れか1つに記載の半導体ウェハ欠陥の検査方法を実行するための実行可能な命令を記憶していることを特徴とする可読記憶媒体。
JP2022548496A 2020-02-10 2020-05-19 半導体デバイスの欠陥検査方法、装置及び可読記憶媒体 Active JP7448671B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010083820.7A CN111275695B (zh) 2020-02-10 2020-02-10 一种半导体器件的缺陷检查方法、装置和可读存储介质
CN202010083820.7 2020-02-10
PCT/CN2020/090992 WO2021159627A1 (zh) 2020-02-10 2020-05-19 一种半导体器件的缺陷检查方法、装置和可读存储介质

Publications (2)

Publication Number Publication Date
JP2023513270A true JP2023513270A (ja) 2023-03-30
JP7448671B2 JP7448671B2 (ja) 2024-03-12

Family

ID=71003563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022548496A Active JP7448671B2 (ja) 2020-02-10 2020-05-19 半導体デバイスの欠陥検査方法、装置及び可読記憶媒体

Country Status (3)

Country Link
JP (1) JP7448671B2 (ja)
CN (1) CN111275695B (ja)
WO (1) WO2021159627A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235949A (ja) * 1998-12-17 2000-08-29 Tokyo Electron Ltd 塗布現像処理装置及び塗布現像処理方法
JP2001203144A (ja) * 2000-01-20 2001-07-27 Nikon Corp 露光装置、露光方法、及び記録媒体
JP2001338870A (ja) * 2000-03-24 2001-12-07 Nikon Corp 走査露光装置及び方法、管理装置及び方法、ならびにデバイス製造方法
JP2002260979A (ja) * 2001-02-27 2002-09-13 Toshiba Corp パターン評価方法
JP2008028092A (ja) * 2006-07-20 2008-02-07 Toshiba Corp 不良確率の算出方法、パターン作成方法及び半導体装置の製造方法
JP2017505462A (ja) * 2014-02-11 2017-02-16 エーエスエムエル ネザーランズ ビー.ブイ. 任意パターンにおける確率的変動を計算するためのモデル

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3406506B2 (ja) * 1997-03-24 2003-05-12 シャープ株式会社 フォトマスクのパターン補正方法およびフォトマスクのパターン補正装置
US7796801B2 (en) * 1999-08-26 2010-09-14 Nanogeometry Research Inc. Pattern inspection apparatus and method
US7307001B2 (en) * 2005-01-05 2007-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer repair method using direct-writing
JP2007170827A (ja) * 2005-12-19 2007-07-05 Toppan Printing Co Ltd 周期性パターンの欠陥検査装置
JP5433631B2 (ja) * 2011-05-20 2014-03-05 株式会社日立ハイテクノロジーズ 半導体デバイスの欠陥検査方法およびそのシステム
US9619878B2 (en) * 2013-04-16 2017-04-11 Kla-Tencor Corporation Inspecting high-resolution photolithography masks
CN103887213B (zh) * 2014-03-20 2017-05-17 上海华力微电子有限公司 一种调整检测频率的缺陷检测方法
KR102012884B1 (ko) * 2015-01-23 2019-08-21 가부시키가이샤 히다치 하이테크놀로지즈 패턴 측정 장치 및 결함 검사 장치
KR102507304B1 (ko) * 2017-10-30 2023-03-07 삼성전자주식회사 결함 검사 방법 및 이를 이용한 반도체 소자의 제조 방법
KR102409943B1 (ko) * 2017-11-29 2022-06-16 삼성전자주식회사 결함 검출 방법 및 이를 수행하기 위한 장치
CN110618585B (zh) * 2019-10-17 2022-05-27 上海华力集成电路制造有限公司 监控光刻机晶圆移载台平整度的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235949A (ja) * 1998-12-17 2000-08-29 Tokyo Electron Ltd 塗布現像処理装置及び塗布現像処理方法
JP2001203144A (ja) * 2000-01-20 2001-07-27 Nikon Corp 露光装置、露光方法、及び記録媒体
JP2001338870A (ja) * 2000-03-24 2001-12-07 Nikon Corp 走査露光装置及び方法、管理装置及び方法、ならびにデバイス製造方法
JP2002260979A (ja) * 2001-02-27 2002-09-13 Toshiba Corp パターン評価方法
JP2008028092A (ja) * 2006-07-20 2008-02-07 Toshiba Corp 不良確率の算出方法、パターン作成方法及び半導体装置の製造方法
JP2017505462A (ja) * 2014-02-11 2017-02-16 エーエスエムエル ネザーランズ ビー.ブイ. 任意パターンにおける確率的変動を計算するためのモデル

Also Published As

Publication number Publication date
JP7448671B2 (ja) 2024-03-12
CN111275695A (zh) 2020-06-12
CN111275695B (zh) 2023-06-02
WO2021159627A1 (zh) 2021-08-19

Similar Documents

Publication Publication Date Title
De Bisschop Stochastic printing failures in extreme ultraviolet lithography
De Bisschop et al. Stochastic effects in EUV lithography
EP3465349B1 (en) Improved method for computer modeling and simulation of negative-tone-developable photoresists
JP2010117716A (ja) リソグラフィモデル較正のためのパターン選択
Lawson et al. Overview of materials and processes for lithography
US8595655B2 (en) Method and system for lithographic simulation and verification
De Simone et al. Exploring the readiness of EUV photo materials for patterning advanced technology nodes
KR20190098249A (ko) 메트롤로지 이미지와 디자인 사이의 시뮬레이션-지원 정렬
Gronheid et al. Quantification of shot noise contributions to contact hole local CD nonuniformity
Nagahara et al. Photosensitized Chemically Amplified Resist (PSCAR) 2.0 for high-throughput and high-resolution EUV lithography: dual photosensitization of acid generation and quencher decomposition by flood exposure
De Silva et al. Fundamentals of resist stochastics effect for single-expose EUV patterning
KR20230038764A (ko) 노이즈 제거 모델 생성 장치 및 방법
US11403453B2 (en) Defect prediction
Nagahara et al. PSCAR optimization to reduce EUV resist roughness with sensitization using Resist Formulation Optimizer (RFO)
Fukuda Localized and cascading secondary electron generation as causes of stochastic defects in extreme ultraviolet projection lithography
JP2023513270A (ja) 半導体デバイスの欠陥検査方法、装置及び可読記憶媒体
Carcasi et al. Constructing a robust PSCAR process for EUV
Pret et al. Stochastic and systematic patterning failure mechanisms for contact-holes in EUV lithography: Part 2
Pret et al. Roughness and variability in EUV lithography: Who is to blame?(part 1)
Bradon et al. Further investigation of EUV process sensitivities for wafer track processing
Jiang et al. Impact of acid statistics on EUV local critical dimension uniformity
JP7360799B2 (ja) レジストパターンをシミュレーションする方法、レジスト材料の組成の最適化方法、及び放射線の照射条件又は目標パターンの最適化方法
US20230108447A1 (en) Method for inspecting photosensitive composition and method for producing photosensitive composition
TWI825960B (zh) 半導體裝置的製造方法
Wu et al. Considerations in the Setting up of Industry Standards for Photolithography Process, Historical Perspectives, Methodologies, and Outlook

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240229

R150 Certificate of patent or registration of utility model

Ref document number: 7448671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150