JP3593079B2 - 半導体集積回路装置及びその製造方法 - Google Patents
半導体集積回路装置及びその製造方法 Download PDFInfo
- Publication number
- JP3593079B2 JP3593079B2 JP2001295617A JP2001295617A JP3593079B2 JP 3593079 B2 JP3593079 B2 JP 3593079B2 JP 2001295617 A JP2001295617 A JP 2001295617A JP 2001295617 A JP2001295617 A JP 2001295617A JP 3593079 B2 JP3593079 B2 JP 3593079B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- semiconductor integrated
- unit area
- integrated circuit
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 137
- 238000004519 manufacturing process Methods 0.000 title claims description 92
- 230000002093 peripheral effect Effects 0.000 claims description 129
- 238000000034 method Methods 0.000 claims description 68
- 238000001312 dry etching Methods 0.000 claims description 67
- 230000003252 repetitive effect Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000007789 gas Substances 0.000 description 51
- 238000005530 etching Methods 0.000 description 49
- 238000012545 processing Methods 0.000 description 44
- 230000000694 effects Effects 0.000 description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 31
- 229920005591 polysilicon Polymers 0.000 description 31
- 239000000047 product Substances 0.000 description 29
- 239000011248 coating agent Substances 0.000 description 22
- 238000000576 coating method Methods 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 238000013461 design Methods 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 12
- 238000001459 lithography Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 5
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 239000007795 chemical reaction product Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 229910003691 SiBr Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000112 cooling gas Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置及びその製造方法に関し、特に、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の微細な繰り返しパターンを有する素子群の混載が可能なシステムＬＳＩにおける、ＭＯＳ型トランジスタのゲート電極・配線又はメタル配線等のライン状パターンを形成するための技術に関する。
【０００２】
【従来の技術】
近年、例えばＤＲＡＭが混載された半導体集積回路装置として、搭載ＤＲＡＭ容量が２０メガビットを超えるようなシステムＬＳＩが量産化されつつある。
【０００３】
また、ＤＲＡＭ、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ ）又はＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等のメモリー回路の１個の半導体チップへの搭載率（チップ全体の面積に対するメモリー回路の面積の比率：以下、占有面積率と称することもある）が用途又は仕様により異なるシステムＬＳＩをはじめとする半導体集積回路装置の製造工程においては、ユニット回路が単に繰り返し配列されているだけではなく様々なレイアウトが施されたマスクパターンの加工が求められている。
【０００４】
ところで、従来から、マスクパターンを用いて被加工膜に対してエッチングを行なうことにより得られるパターン（以下、加工パターンと称する）の形状又は寸法が、マスクパターンレイアウトつまり素子パターンの配置の仕方によって変化する現象が知られている。
【０００５】
その一例としては、フォトリソグラフィ工程におけるレジストパターン形成時に生じるパターン近接効果がある。これは、同じ設計形状及び設計寸法を有するパターンであっても、該パターンと、それに隣接する他のパターンとがどの程度接近しているか、又は隣接する他のパターンがどのような形状をしているか等によって、該パターンの加工形状又は加工寸法が異なってくる現象である。
【０００６】
また、他の例としては、ドライエッチング工程におけるローディング効果又はマイクロローディング効果があげられる。ローディング効果は、半導体チップ上における全被エッチング面積の大小に依存してエッチングレートが変化する現象であり、それによってパターン寸法の変動に若干の影響が生じることもある。マイクロローディング効果は、同一の半導体チップの内部にレイアウトされたパターンにおいて場所によって配列に粗密がある場合に、その粗密に依存して局所的にエッチングレートが異なる現象である。すなわち、全く同一のパターンであっても、それが疎に配列された箇所と密に配列された箇所とではエッチングレートが異なり、これによってもパターン寸法の変動に間接的な影響が生じる。
【０００７】
前述のマスクパターンレイアウトに依存したパターン寸法の変動等の問題に対して、従来、近接効果又はローディング効果によってパターン寸法がマスクパターンレイアウトに依存して著しく変動すると考えられるようなマスク箇所でのみ、パターン寸法の変動を補正するような設計ルールが加えられていた。
【０００８】
また、ＤＲＡＭの混載が可能なシステムＬＳＩの製造においては、ＤＲＡＭ搭載の有無又はＤＲＡＭ占有面積率（チップ全体の面積に対するＤＲＡＭの面積の比率）に関係なく同一の加工方法又は加工条件が用いられてきた。
【０００９】
【発明が解決しようとする課題】
しかしながら、ＬＳＩの微細化の進展に伴って、具体的には、集積回路パターン寸法が０．２５μｍ以下、特に０．１５μｍ以下という微細化の進展に伴って、より高精度な寸法制御が求められるようになってきたため、マスクパターンレイアウトの違いに起因して生じる寸法ばらつきが無視できなくなりつつある。
【００１０】
図８は、２４メガビットのＤＲＡＭが搭載された半導体集積回路装置（以下、ＤＲＡＭ搭載品種と称する）、及びＤＲＡＭが搭載されていない半導体集積回路装置（以下、ＤＲＡＭ非搭載品種と称する）のそれぞれの製造においてレジストパターンをマスクとしてドライエッチングによりゲート電極を形成した場合における、エッチング前のレジストパターンの寸法と完成したゲート電極の寸法との差であるＣＤ（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ）ロスの頻度分布を示している。尚、図８に示す結果は、ＤＲＡＭ搭載品種及びＤＲＡＭ非搭載品種のそれぞれの製造において同一のゲート電極加工プロセスを採用して得られたものである。また、ＣＤロスの計算方法は、（エッチング前のレジストパターンの寸法）−（完成したゲート電極の寸法）である。
【００１１】
図８に示すように、各品種について同一のゲート電極加工プロセスを用いているにも関わらず、パターン寸法にマスクパターンレイアウト依存性が発生している。
【００１２】
すなわち、従来の半導体集積回路装置の製造方法においては、同一のゲート電極加工プロセスを採用したとしても、品種の違いに伴うマスクパターンレイアウトの違いによって、ゲート電極寸法がばらついてしまう。言い換えると、ゲート電極寸法に品種依存性が発生してしまう。その結果、特定のマスクを用いて製造される半導体集積回路装置の特定の品種において、ＭＯＳ型トランジスタの特性が設計仕様からずれてしまい、動作マージンが狭くなってしまうという問題が生じる。このような問題は設計ルールが０．１８μｍ以下になると特に無視できなくなる。
【００１３】
前記に鑑み、本発明は、ＭＯＳ型トランジスタのゲート電極・配線又はメタル配線等のライン状パターンを形成するときに、マスクパターンレイアウトの違いに起因して寸法ばらつきが生じることを防止することを目的とする。
【００１４】
【課題を解決するための手段】
前記の目的を達成するために、本願発明者らは、マスクパターンレイアウトの違いによって寸法ばらつきが生じる原因について検討した。
【００１５】
その結果、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｌｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ）からなるロジック回路が搭載されており、且つゲート電極及び配線が密に配列されてなるＤＲＡＭ等のメモリー回路が搭載された半導体集積回路装置においては、メモリ回路の占有面積率によってパターン寸法が変動することを見いだした。
【００１６】
また、マスクパターンレイアウトの違いによって寸法ばらつきが生じる現象は、被エッチング面積の大小つまりパターン面積の大小に依存して生じる前述のローディング効果とは性質が異なることを見いだした。さらに、この現象は、図８から明らかなように、チップ内部の局所的なパターンの粗密等に依存して生じるマイクロローディング効果とも異なり、チップ全体にわたってパターン寸法が変動するという新規な性質の現象であるということを見いだした。
【００１７】
ところで、前述のように、ゲート電極寸法等の加工寸法における品種依存性はＣＤロスに起因して発生している。一方、現在のドライエッチング工程では、サイドエッチングを防止して異方性ドライエッチングを達成するために、側壁保護効果を有するエッチングガス（以下、デポガスと称する）を用いるか、又は側壁保護効果を有するエッチング反応生成物を形成している。例えば、ポリシリコン膜に対してドライエッチングを行なってゲート電極を形成する場合、エッチングガスとして塩素含有ガスが用いられると同時にデポガスとしてＨＢｒガスがよく用いられる。このようにすると、ポリシリコン膜の側壁に、ＨＢｒとポリシリコンとの反応生成物であるＳｉＢｒ４ からなる揮発性の低い側壁保護膜が形成される。また、アルミニウム膜に対してドライエッチングを行なってアルミニウム配線を形成する場合、最近、デポガスとしてＣＨＦ３ ガスがよく用いられる。ここで、フッ素含有ガスであるＣＨＦ３ ガスは、側壁保護膜を形成するために添加された堆積性のガスである一方、アルミニウム膜のエッチングには寄与しない。
【００１８】
そして、マスクパターンレイアウトと無関係に同一のゲート電極加工プロセスを用いる場合において被エッチング膜の加工形状を側壁保護効果により制御しようとすると、保護対象となる被エッチング膜の側壁の面積が増大するに従って単位面積当たりの側壁保護効果が減少し、それによりＣＤロスが増大してしまうことを本願発明者らは見出した。
【００１９】
図９は、ＤＲＡＭ非搭載品種を含む様々なＤＲＡＭ占有面積率を有する品種における、単位面積当たりのゲート電極周縁長（ゲート電極の周縁部の長さ）とＤＲＡＭ占有面積率との関係を示している。尚、図９のグラフにおいて、縦軸にとった「単位面積当たりのゲート電極周縁長」とは、所定の回路領域上におけるゲート電極の総周縁長を所定の回路領域の面積で割った値を意味する。ここで所定の回路領域はチップ全体であってもよい。
【００２０】
図９に示すように、ＤＲＡＭ占有面積率が増加するに従って、単位面積当たりのゲート電極周縁長が増大する。
【００２１】
また、図１０は、様々な品種における、単位面積当たりのゲート電極周縁長とＣＤロスとの関係を示している。
【００２２】
図１０に示すように、単位面積当たりのゲート電極周縁長が大きくなるとゲート電極寸法が細る（ＣＤロスが正になる）一方、単位面積当たりのゲート電極周縁長が小さくなるとゲート電極寸法が太る（ＣＤロスが負になる）。これは、単位面積当たりのゲート電極周縁長が大きくなるに従って、保護対象となる側壁の面積が増大し、それにより単位面積当たりの側壁保護効果が減少してしまうことが原因である。
【００２３】
そして、本願発明者らは、単位面積当たりのゲート電極周縁長が大きくなるに従ってＣＤロスが負の値から正の値に単調に変化していくこと（図１０参照）に着目して、品種によらず単位面積当たりのゲート電極周縁長を所定の範囲に設定するか、又は、単位面積当たりのゲート電極周縁長の品種毎の違いに応じてプロセス条件を調整することによって、マスクパターンレイアウトの違いに起因して寸法ばらつきが生じる事態を防止できることを見いだした。
【００２４】
具体的には、本発明に係る第１の半導体集積回路装置は、ライン状パターンを有する回路パターンを備えた半導体集積回路装置を前提とし、ライン状パターンの単位面積当たりの周縁長が所定の範囲に設定されている。
【００２５】
第１の半導体集積回路装置によると、ライン状パターンの単位面積当たりの周縁長が所定の範囲に設定されているため、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、マスクパターンレイアウトの違いに起因してライン状パターンに寸法ばらつきが生じることを防止できる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極又はメタル配線等の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【００２６】
本発明に係る第２の半導体集積回路装置は、ライン状パターンを有する回路パターンを備えた半導体集積回路装置を前提とし、回路パターンの配置領域にダミーパターンが、ライン状パターンとダミーパターンとの合計の単位面積当たりの周縁長が所定の範囲に設定されるように挿入されている。
【００２７】
第２の半導体集積回路装置によると、ダミーパターンの挿入によって、ライン状パターンとダミーパターンとの合計の単位面積当たりの周縁長が所定の範囲に設定されているため、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、マスクパターンレイアウトの違いに起因してライン状パターンに寸法ばらつきが生じることを防止できる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極又はメタル配線等の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【００２８】
第２の半導体集積回路装置において、ダミーパターンは、その形状が短冊状であることが好ましい。
【００２９】
このようにすると、ダミーパターンを簡単に形成できる。
【００３０】
本発明に係る第３の半導体集積回路装置は、繰り返しパターンを有する素子群の形成領域に配置されており且つ第１のライン状パターンを有する第１の回路パターンと、素子群以外の他の部分の形成領域に配置されており且つ第２のライン状パターンを有する第２の回路パターンとを備えた半導体集積回路装置を前提とし、第２の回路パターンの配置領域にダミーパターンが、第１のライン状パターンと第２のライン状パターンとダミーパターンとの合計の単位面積当たりの周縁長が、第１のライン状パターンの単位面積当たりの周縁長と同程度以下になるように挿入されている。
【００３１】
第３の半導体集積回路装置によると、素子群以外の他の部分と対応する第２の回路パターンの配置領域にダミーパターンが挿入されており、それによって、素子群と対応する第１の回路パターンの第１のライン状パターンと、第２の回路パターンの第２のライン状パターンと、ダミーパターンとの合計の単位面積当たりの周縁長が、第１のライン状パターンの単位面積当たりの周縁長、つまり最も大きい単位面積当たりの周縁長と同程度以下に設定されている。具体的には、前記の合計の単位面積当たりの周縁長が、第１のライン状パターンの単位面積当たりの周縁長の７０〜１００％に設定されていることが好ましい。すなわち、前記の合計の単位面積当たりの周縁長が所定の範囲に設定されているため、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、マスクパターンレイアウトの違いに起因してライン状パターンに寸法ばらつきが生じることを防止できる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極又はメタル配線等の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【００３２】
第３の半導体集積回路装置において、素子群はメモリであることが好ましい。
【００３３】
また、第３の半導体集積回路装置において、ダミーパターンの単位面積当たりの周縁長は、第１のライン状パターンの単位面積当たりの周縁長の７０％以上であることが好ましい。
【００３４】
このようにすると、ダミーパターンの挿入によって、前記の合計の単位面積当たりの周縁長が確実に所定の範囲、具体的には、第１のライン状パターンの単位面積当たりの周縁長の７０〜１００％に設定される。
【００３５】
本発明に係る第１の半導体集積回路装置の製造方法は、ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法を前提とし、各半導体集積回路装置の製造工程は、回路パターンの配置領域にダミーパターンを、ライン状パターンとダミーパターンとの合計の単位面積当たりの周縁長が所定の範囲に設定されるように挿入する工程を含む。
【００３６】
第１の半導体集積回路装置の製造方法によると、ダミーパターンの挿入によって、ライン状パターンとダミーパターンとの合計の単位面積当たりの周縁長を所定の範囲に設定する。具体的には、所定の範囲として、メモリ回路におけるライン状パターンの単位面積当たりの周縁長の７０〜１００％を想定することが望ましい。このとき、該規格が満たされるようにするためには、挿入されるダミーパターンの単位面積当たりの周縁長は、メモリ回路におけるライン状パターンの単位面積当たりの周縁長の７０％以上である必要がある。ところで、加工パターンのＣＤロス又はパターン寸法は、該加工パターンの単位面積当たりの周縁長に依存して変化することが本願発明者らによって見いだされている。このため、メモリ回路のライン状パターンと比較してその７０％以上の単位面積当たりの周縁長を有するダミーパターンを空き領域に追加形成することによって、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、ライン状パターンとダミーパターンとの合計の単位面積当たりの周縁長を所定の範囲に設定できる。例えば、メモリ回路等の特定回路はその単位面積当たりのゲート電極周縁長が大きいため、チップ全体における単位面積当たりのゲート電極周縁長を大きく左右する。そして、チップ内における、このような特定回路の占有面積率が品種によって変動する場合にも、前述のようにダミーパターンを用いることによって、チップ全体における単位面積当たりのゲート電極周縁長のばらつきを抑制できる。その結果、マスクパターンレイアウトの違いに起因して寸法ばらつきが生じることを防止できる。すなわち、ライン状パターンを常に一定の寸法に精度良くエッチング加工することが可能となる。従って、ＤＲＡＭ、ＳＲＡＭ又はＲＯＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ＭＯＳ型トランジスタのゲート電極・配線又はメタル配線等の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【００３７】
本発明に係る第２の半導体集積回路装置の製造方法は、半導体基板上における複数の第１領域のそれぞれに対して、ライン状パターンを有する回路パターンを転写するための露光を行なう工程と、半導体基板上における各第１領域と異なる複数の第２領域のそれぞれに対してダミーパターンを転写するための露光を行なう工程と、転写される全てのライン状パターンと転写される全てのダミーパターンとの合計の単位面積当たりの周縁長が所定の範囲に設定されるように、回路パターンを転写するための露光ショット数とダミーパターンを転写するための露光ショット数との比を調整する工程とを備えている。
【００３８】
第２の半導体集積回路装置の製造方法によると、転写される全てのライン状パターンと転写される全てのダミーパターンとの合計の単位面積当たりの周縁長が所定の範囲に設定されるように、回路パターン転写の露光ショット数とダミーパターン転写の露光ショット数との比を調整する。このため、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、マスクパターンレイアウトの違いに起因してライン状パターンに寸法ばらつきが生じることを防止できる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極又はメタル配線等の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【００３９】
本発明に係る第３の半導体集積回路装置の製造方法は、ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法を前提とし、各半導体集積回路装置の製造工程は、ライン状パターンの単位面積当たりの周縁長に応じてドライエッチング条件を調整しながら被加工膜に対してドライエッチングを行なう工程を含む。
【００４０】
第３の半導体集積回路装置の製造方法によると、ライン状パターンの単位面積当たりの周縁長に応じてドライエッチング条件を調整しながら被加工膜に対してドライエッチングを行なうため、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、ライン状パターンの寸法を常に所定値と等しくできる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極又はメタル配線等の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【００４１】
第３の半導体集積回路装置の製造方法において、ドライエッチング条件を調整する工程は、ライン状パターンの単位面積当たりの周縁長が一の範囲内にある場合に一のドライエッチング条件を設定する工程を含むことが好ましい。
【００４２】
このようにすると、ドライエッチング条件の調整を簡単に行なえる。
【００４３】
本発明に係る第４の半導体集積回路装置の製造方法は、ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法を前提とし、各半導体集積回路装置の製造工程は、ライン状パターンと対応するレジストパターンを、その寸法をライン状パターンの単位面積当たりの周縁長に応じて調整しながら形成する工程を含む。
【００４４】
第４の半導体集積回路装置の製造方法によると、ライン状パターンと対応するレジストパターンを、その寸法をライン状パターンの単位面積当たりの周縁長に応じて調整しながら形成するため、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、ライン状パターンの寸法を常に所定値と等しくできる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極又はメタル配線等の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【００４５】
本発明に係る第５の半導体集積回路装置の製造方法は、ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法を前提とし、各半導体集積回路装置の製造工程は、ライン状パターンと対応するレジストパターンを被加工膜の上に形成する第１の工程と、レジストパターンをマスクとして被加工膜に対してドライエッチングを行なう第２の工程とを備え、第２の工程は、エッチングにより被加工膜に形成される側壁を保護する側壁保護効果を有するエッチングガスを用いるか、又は側壁保護効果を有するエッチング反応生成物を形成する工程を含み、第１の工程及び第２の工程のうちの少なくとも１つの工程における処理方法又は処理条件を、回路パターンに含まれており且つ繰り返しパターンを有する素子群の面積の、回路パターンの配置領域の面積に対する比率に応じて調整する。
【００４６】
第５の半導体集積回路装置の製造方法によると、ライン状パターンと対応するレジストパターンを形成する第１の工程、又は、該レジストパターンをマスクとして被加工膜に対してドライエッチングを行なう第２の工程において、繰り返しパターンを有する素子群の面積の、回路パターンの配置領域の面積に対する比率（以下、素子群占有面積率と称する）に応じて処理方法又は処理条件を変更する。このため、エッチングにより被加工膜に形成される側壁の面積が、素子群占有面積率の違いつまりマスクパターンレイアウトの違いによって異なる場合にも、第２の工程での単位面積当たりの側壁保護効果の違いを打ち消すように第１の工程でレジストパターンの寸法を調整したり、又は、第２の工程で所望の単位面積当たりの側壁保護効果が得られるようにエッチング条件を調整したりすることができる。従って、回路パターンをリソグラフィ技術及びドライエッチング技術によって形成するときに、マスクパターンレイアウトの違いに起因して寸法ばらつきが生じる事態を防止でき、それによって精度の良いゲート電極加工又は配線加工等を行なうことができる。
【００４７】
第５の半導体集積回路装置の製造方法において、素子群はＤＲＡＭ等のメモリであってもよい。
【００４８】
第５の半導体集積回路装置の製造方法において、第１の工程は、素子群占有面積率が大きくなるに従って、レジストパターンの寸法を大きくする工程を含むことが好ましい。
【００４９】
このようにすると、エッチングにより被加工膜に形成される側壁の面積が素子群占有面積率の増加により増大して、第２の工程で単位面積当たりの側壁保護効果が減少する場合にも、該側壁保護効果の減少分を補うことができるので、構成要素の寸法ばらつきを確実に抑制できる。
【００５０】
第５の半導体集積回路装置の製造方法において、第２の工程は、素子群占有面積率が大きくなるに従って、側壁保護効果が増大するようにエッチング条件を設定する工程を含むことが好ましい。
【００５１】
このようにすると、エッチングにより被加工膜に形成される側壁の面積が素子群占有面積率の増加により増大する場合にも、第２の工程で所望の単位面積当たりの側壁保護効果が得られるようにできるので、構成要素の寸法ばらつきを確実に抑制できる。
【００５２】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体集積回路装置及びその製造方法について図面を参照しながら説明する。尚、第１の実施形態に係る半導体集積回路装置の製造方法は、ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法を前提とする。
【００５３】
第１の実施形態の特徴は、ライン状パターンを有する回路パターンの配置領域にダミーパターンが挿入されており、それによってライン状パターンとダミーパターンとの合計の単位面積当たりの周縁長が所定の範囲に設定されていることである。
【００５４】
図１は、第１の実施形態に係る半導体集積回路装置におけるダミーパターン挿入前の回路パターンのレイアウトの一例を示しており、図２は、第１の実施形態に係る半導体集積回路装置におけるダミーパターン挿入後の回路パターンのレイアウトの一例を示している。尚、図１及び図２においては、ロジック回路の回路パターンを示しているが、第１の実施形態において、チップ上にロジック回路に加えて、ＲＡＭ又はＲＯＭ等のメモリ回路が搭載されていてもよい。
【００５５】
図１に示すように、回路パターンは、ＭＯＳ型トランジスタの活性領域パターン１及びゲート電極パターン２から構成されている。また、図２に示すように、活性領域パターン１及びゲート電極パターン２が設けられていない空き領域３に、短冊状又は線状のゲート電極ダミーパターン４が挿入されている。
【００５６】
このようにすると、チップ面積を増大させることなく、ゲート電極周縁長を増大せることができる。具体的には、図１に示すダミーパターン挿入前の回路パターンにおいては、単位面積当たりのゲート電極周縁長が５００ｍｍ／ｍｍ２ であるのに対して、図２に示すダミーパターン挿入後の回路パターンにおいては、単位面積当たりのゲート電極周縁長が１６００ｍｍ／ｍｍ２ に増大している。すなわち、第１の実施形態においては、ダミーパターンの挿入前の時点で、ゲート電極パターンが密集しているＤＲＡＭ又はＲＯＭ等の占有面積率が小さい結果（或いはＤＲＡＭ又はＲＯＭ等が搭載されていない結果）、単位面積当たりのゲート電極周縁長が５００ｍｍ／ｍｍ２ と小さかった。そこで、図１に示す回路パターンにおけるゲート電極パターン２の単位面積当たりのゲート電極周縁長を、ＤＲＡＭ又はＲＯＭの搭載率が大きい他の品種における単位面積当たりのゲート電極周縁長に近づけるため、図２に示すように、ゲート電極ダミーパターン４を大量に挿入することによって、ゲート電極パターン２とゲート電極ダミーパターン４との合計の単位面積当たりのゲート電極周縁長を１６００ｍｍ／ｍｍ２ と大幅に増大させている。
【００５７】
ところで、単位面積当たりのゲート電極周縁長の品種毎の違いに起因してゲート電極加工プロセス（具体的にはゲート電極エッチング）で生じるＣＤロスのばらつきを、寸法測定又はレチクル製造等に伴う誤差範囲である０〜０．００３μｍに抑制するためには、単位面積当たりのゲート電極周縁長の品種毎の違いを５００ｍｍ／ｍｍ２ 程度の範囲に抑える必要がある（図１０参照）。
【００５８】
一方、システムＬＳＩでは、ゲート電極パターンが密集しているＤＲＡＭ又はＲＯＭ等の搭載率が品種によって大きく異なり、その結果、単位面積当たりのゲート電極周縁長が品種毎に大きくばらつく。ここで、単位面積当たりのゲート電極周縁長が最大となるのは、ゲート電極パターンが最も密集するＤＲＡＭセルを有する汎用ＤＲＡＭであって、その値は２５００ｍｍ／ｍｍ２ 程度である。
【００５９】
従って、単位面積当たりのゲート電極周縁長の品種による違いを５００ｍｍ／ｍｍ２ 程度の範囲に抑えるために、規格範囲（前述の所定の範囲）を２０００〜２５００ｍｍ／ｍｍ２ 程度と設定してもよい。しかしながら、ダミーパターン挿入前のレイアウトによっては、２０００ｍｍ／ｍｍ２ という単位面積当たりのゲート電極周縁長を満たすようにダミーパターンを挿入できない品種が存在する場合がある。現実的には、７０％以上の占有面積率でＤＲＡＭが搭載されたシステムＬＳＩは発生しないと想定できる。そこで、本実施形態においては、ＤＲＡＭ占有面積率が８０％である場合に相当する２０００ｍｍ／ｍｍ２ を単位面積当たりのゲート電極周縁長の規格範囲の上限とし、１６００〜２０００ｍｍ／ｍｍ２ を単位面積当たりのゲート電極周縁長の規格範囲として設定した。
【００６０】
第１の実施形態によると、ゲート電極ダミーパターン４の挿入によって、チップ全体における単位面積当たりのゲート電極周縁長、つまり、ゲート電極パターン２とゲート電極ダミーパターン４との合計の単位面積当たりのゲート電極周縁長（図示しないメモリ回路が搭載されている場合にはそれに含まれる他のゲート電極パターンも加えた単位面積当たりのゲート電極周縁長）を所定の範囲に設定することができる。具体的には、所定の範囲として、メモリ回路の単位面積当たりのゲート電極周縁長、つまり、最も大きい単位面積当たりのゲート電極周縁長の７０〜１００％を想定することが望ましい。このとき、該規格が満たされるようにするためには、挿入されるゲート電極ダミーパターン４の単位面積当たりの周縁長（例えばゲート電極ダミーパターン４の周縁長を空き領域３の面積で割った値）は、メモリ回路の単位面積当たりのゲート電極周縁長の７０％以上である必要がある。このようにすると、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、チップ全体における単位面積当たりのゲート電極周縁長を確実に所定の範囲に設定できる。例えば、メモリ回路等の特定回路はその単位面積当たりのゲート電極周縁長が大きいため、チップ全体における単位面積当たりのゲート電極周縁長を大きく左右する。そして、チップ内における、このような特定回路の占有面積率が品種によって変動する場合にも、前述のようにダミーパターンを用いることによって、チップ全体における単位面積当たりのゲート電極周縁長のばらつきを抑制できる。その結果、マスクパターンレイアウトの違いに起因して寸法ばらつきが生じることを防止できる。すなわち、ゲート電極パターン２を常に一定の寸法に精度良くエッチング加工することが可能となる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極パターン２の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【００６１】
尚、第１の実施形態において、ゲート電極パターン２の加工方法は、特に限定されるものではないが、例えば、平行平板型ＲＩＥ（リアクティブ・イオン・エッチング）装置を用いると共に、主なドライエッチング条件としてＣｌ２ ガス流量を０．０４ＳＬＭ（Ｓｔａｎｄａｒｄ Ｌｉｔｔｅｒ ｐｅｒ Ｍｉｎｕｔｅ）、ＨＢｒガス流量を０．０８ＳＬＭ、圧力を２０Ｐａ、ＲＦパワーを３００Ｗに設定して、ポリシリコン膜に対してエッチングを行なうことにより、ゲート電極パターン２を形成してもよい。
【００６２】
また、第１の実施形態において、ダミーパターンを用いることなしに、ゲート電極パターン等の、回路パターンを構成するライン状パターンの単位面積当たりの周縁長が所定の範囲に設定されていてもよい。
【００６３】
また、第１の実施形態において、ゲート電極加工を対象としたが、これに限られず、他のライン状パターンを有するレイヤーの微細加工、例えばアルミニウム又は銅等からなるメタル配線の加工等を対象としても、同様の高い加工精度を達成することができる。
【００６４】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体集積回路装置の製造方法について図面を参照しながら説明する。尚、第２の実施形態に係る半導体集積回路装置の製造方法は、ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法を前提とする。
【００６５】
第２の実施形態の特徴は、被露光基板となるウェハ上において、ライン状パターンを有する回路パターンを転写するための露光ショット数と、ダミーパターンを転写するための露光ショット数との比を調整することによって、転写される全てのライン状パターンと転写される全てのダミーパターンとの合計の単位面積当たりの周縁長を所定の範囲に設定することである。
【００６６】
図３（ａ）は、第２の実施形態に係る半導体集積回路装置の製造方法における、ポリシリコンゲート電極パターンを形成するためのリソグラフィー工程でのパターン露光ショットマップの一例を示しており、図３（ｂ）は、該リソグラフィー工程で用いられるダミーパターンの一例を示している。
【００６７】
第２の実施形態に係る半導体集積回路装置の製造方法においては、図３（ａ）に示すように、回路パターンがそれぞれ転写される第１の露光領域１１の数（つまり回路パターンを転写するための露光ショット数）と、ダミーパターンがそれぞれ転写される第２の露光領域１２の数（つまりダミーパターンを転写するための露光ショット数）とがウェハ１０上で調整される。また、各第２の露光領域１２においては、図３（ｂ）に示すように、例えば０．２μｍ幅のラインと０．２μｍ幅のスペースとからなる短冊状のダミーパターン１３が単純に敷き詰められるように転写される。
【００６８】
これによって、例えばウエハ１０上における単位面積当たりのゲート電極周縁長、つまり、転写される全ての回路パターンに含まれるゲート電極パターンと、転写される全てのダミーパターン１３との合計の単位面積当たりのゲート電極周縁長を、半導体集積回路装置のマスクパターンレイアウト、つまり回路パターンと対応するマスクパターンレイアウトに依存しない一定の範囲に抑えることが可能となる。
【００６９】
具体的には、本実施形態においては、回路パターン形成用のレチクルマスクとは別に、ダミーパターン１３を転写するためのダミーのレチクルマスクを用いるため、第１実施形態と比べて、ウエハ１０全体としての単位面積当たりのゲート電極周縁長をより大きくすることが可能である。
【００７０】
また、本実施形態において、ウエハ１０全体としての単位面積当たりのゲート電極周縁長を例えば第１の実施形態と同じく１６００〜２０００ｍｍ／ｍｍ２ の範囲にするために、第２の露光領域１２がウェハ１０上において占める面積割合Ａを次のように計算することができる。但し、各第２の露光領域１２に転写されるダミーパターンの単位面積当たりの周縁長が例えば５０００ｍｍ／ｍｍ２ であり、各第１の露光領域１１に転写される回路パターンにおける単位面積当たりのゲート電極周縁長が例えば５００ｍｍ／ｍｍ２ であるとする。
【００７１】
すなわち、
１６００≦５０００×Ａ＋５００×（１−Ａ）≦２０００
の関係式が成り立つので、
０．２４４≦Ａ≦０．３３３
となる。これにより、第２の露光領域１２がウェハ１０上において占める面積割合が約２４．５％以上になるように、ダミーパターンを転写するための露光ショット数を設定する必要があることになる。具体的には、本実施形態においては、図３（ａ）に示すように、ウェハ１０上における３／４（７５％）の面積に回路パターン転写用の第１の露光領域１１が設けられており、ウェハ１０上における残り１／４（２５％）の面積にダミーパターン転写用の第２の露光領域１２が設けられている。
【００７２】
第２の実施形態によると、ウェハ１０全体における単位面積当たりのゲート電極周縁長が所定の範囲に設定されるように、回路パターン転写の露光ショット数とダミーパターン転写の露光ショット数との比を調整する。従って、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、マスクパターンレイアウトの違いに起因してゲート電極パターンに寸法ばらつきが生じることを防止できる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極パターンの加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【００７３】
尚、第２の実施形態において、ダミーパターンの単位面積当たりの周縁長は、半導体集積回路装置に搭載されるメモリ回路における単位面積当たりのゲート電極周縁長の７０％以上であることが好ましい。
【００７４】
また、第２の実施形態において、ウェハ全体における単位面積当たりのゲート電極周縁長が、メモリ回路における単位面積当たりのゲート電極周縁長の７０〜１００％に設定されるように、回路パターンを転写するための露光ショット数と、ダミーパターンを転写するための露光ショット数との比を調整することが好ましい。
【００７５】
また、第２の実施形態において、ゲート電極加工を対象としたが、これに限られず、他のライン状パターンを有するレイヤーの微細加工、例えばアルミニウム又は銅等からなるメタル配線の加工等を対象としても、同様の高い加工精度を達成することができる。
【００７６】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体集積回路装置の製造方法について図面を参照しながら説明する。尚、第３の実施形態に係る半導体集積回路装置の製造方法は、ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法を前提とする。
【００７７】
第３の実施形態の特徴は、回路パターンを構成するライン状パターンの単位面積当たりの周縁長に応じてドライエッチング条件を調整しながら被加工膜に対してドライエッチングを行なうことである。以下、ゲート電極パターンを形成するためのドライエッチング条件を選択することによって、半導体集積回路装置のマスクパターンレイアウトに対するゲート電極パターンの寸法依存性を抑制する場合を例として説明する。
【００７８】
図４は、様々なレイアウトの回路が組み込まれた複数品種の半導体集積回路装置の製造においてポリシリコンゲート電極パターンをドライエッチングにより形成する時に、チップ上における単位面積当たりのゲート電極周縁長をパラメータ（パラメータＳ１：６００ｍｍ／ｍｍ２ 、パラメータＳ２：１０００ｍｍ／ｍｍ２ 、パラメータＳ３：１４００ｍｍ／ｍｍ２ 、パラメーＳ４：１８００ｍｍ／ｍｍ２ ）として、ドライエッチング用ガスの流量とゲート電極パターンのＣＤロスとの関係を実験により求めた結果を示すグラフである。ここで、図４に示す実験結果は、エッチングガスとして、ＨＢｒ及びＣｌ２ と、Ｈｅ等の冷却ガスとの混合ガスを用いると共に、該混合ガスのうちＨＢｒのガス流量を可変とすることによって得られたものである。
【００７９】
図４に示すように、ＨＢｒガス流量が同じであっても単位面積当たりのゲート電極周縁長が異なると、それに伴ってゲート電極パターンのＣＤロスも異なってくる。一方、単位面積当たりのゲート電極周縁長のどんな値に対しても、ＨＢｒガス流量を変えていくと、特定の流量でＣＤロスをほぼ０にすることができる。
【００８０】
従って、第３の実施形態に係る半導体集積回路装置の製造方法では、予め、各半導体集積回路装置の回路パターンにおける単位面積当たりのゲート電極周縁長を求めておくと同時に、図４に示すようなドライエッチング条件とＣＤロスとの関係を実験的に求めておく。そして、求められた単位面積当たりのゲート電極周縁長に対して、ゲート電極パターンのＣＤロスが設計上許容される程度において実質的に０となるようなドライエッチング条件（図４ではＨＢｒガス流量）、言い換えると、ゲート電極パターンの寸法が設計上決定された目標寸法と等しくなるようなドライエッチング条件を選択して、ゲート電極となるポリシリコン膜に対してドライエッチングを行なう。
【００８１】
ところで、例えばメモリ回路とロジック回路とが搭載された複数品種の半導体集積回路装置の製造において、品種毎に加工パターンの目標寸法は同一であるがレイアウトが大きく異なる場合に、以上に説明した方法を用いることによって、原則的には、レイアウトに関わりなく正確なパターンエッチングを実行することができる。しかしながら、実際には、レイアウトの異なる品種毎にドライエッチング条件を求めることは、つまり、ドライエッチング条件を品種毎に変えることは量産性の点では好ましくない。
【００８２】
そこで、本実施形態において、単位面積当たりのゲート電極周縁長を複数の範囲に区分して、各範囲の単位面積当たりのゲート電極周縁長に対してそれぞれ１つのドライエッチング条件を設定するようにしてもよい。
【００８３】
［表１］は、ポリシリコンゲート電極パターンをドライエッチングにより形成する際における、単位面積当たりのゲート電極周縁長の各範囲に対するドライエッチング工程の最適条件を示している。
【００８４】
【表１】
【００８５】
［表１］に示すように、単位面積当たりのゲート電極周縁長を複数の範囲に区切って、各範囲毎に異なるドライエッチング条件（具体的には異なるＨＢｒガス流量）が適用されている。［表１］に示すドライエッチング条件を用いた場合、図４との対応関係から明らかなように、単位面積当たりのゲート電極周縁長の各範囲（Ｓ１〜Ｓ４）に対してゲート電極パターンのＣＤロスがほぼ０±０．００２μｍ以内の小さい値に収まっている。これにより、０．１μｍ以下の設計ルールのデバイスの製造においても十分なパターン精度を得ることができる。
【００８６】
すなわち、第３の実施形態によると、単位面積当たりのゲート電極周縁長に応じて、ゲート電極となるポリシリコン膜に対するドライエッチングの条件を調整しながらポリシリコン膜に対してドライエッチングを行なうため、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、ゲート電極パターンの寸法を常に所定値と等しくできる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【００８７】
また、第３の実施形態によると、単位面積当たりのゲート電極周縁長を複数の範囲に区分して、各範囲に対してそれぞれ１つのドライエッチング条件を設定するため、ドライエッチング条件を品種毎に変える場合と比べて、ドライエッチング条件の調整を簡単に行なえる。
【００８８】
尚、第３の実施形態においては、ポリシリコンゲート電極を形成するためのドライエッチングにおいてＨＢｒガス流量の調整によってゲート電極パターンのＣＤロスを制御したが、これに代えて、全てのエッチングガスの総流量、エッチングガス圧力、又はドライエッチング装置のＲＦパワー等を調整することによっても最適なドライエッチング条件を設定することが可能である。
【００８９】
また、第３の実施形態において、例えばリソグラフィー工程で光反射防止膜となる有機塗布膜を、ゲート電極となるポリシリコン膜上に形成する場合、或いは、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）法によってハードマスクとなるシリコン酸化膜等を、ゲート電極となるポリシリコン膜上に形成する場合等においては、ポリシリコン膜に対するエッチング条件に代えて、前述の有機塗布膜又はＣＶＤシリコン酸化膜等に対するエッチング条件を調整してもよい。
【００９０】
また、第３の実施形態において、ゲート電極加工を対象としたが、これに限られず、他のライン状パターンを有するレイヤーの微細加工、例えばメタル配線のエッチング加工、或いは、埋め込み配線用溝を形成するための絶縁膜のエッチング加工等を対象としても、同様の高い加工精度を達成することができる。
【００９１】
（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体集積回路装置の製造方法について図面を参照しながら説明する。尚、第４の実施形態に係る半導体集積回路装置の製造方法は、ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法を前提とする。
【００９２】
第３の実施形態においては、回路パターンを構成するライン状パターンの単位面積当たりの周縁長に応じてドライエッチング条件を調整した。それに対して、第４の実施形態の特徴は、回路パターンを構成するライン状パターンと対応するレジストパターンを、その寸法をライン状パターンの単位面積当たりの周縁長に応じて調整しながら形成することである。以下、ゲート電極パターンと対応するレジストパターンの寸法を調整することによって、半導体集積回路装置のマスクパターンレイアウトに対するゲート電極パターンの寸法依存性を抑制する場合を例として説明する。
【００９３】
具体的には、第４の実施形態においては、様々なレイアウトの回路が組み込まれた複数品種の半導体集積回路装置の製造においてポリシリコンゲート電極パターンをドライエッチングにより形成する時に、エッチングガスとして、ＨＢｒ及びＣｌ２ と、Ｈｅ等の冷却ガスとの混合ガスを用いると共に、該混合ガスのうちＨＢｒのガス流量を０．０７ＳＬＭに固定する。すなわち、第４の実施形態においては、ドライエッチング条件を、第３の実施形態の［表１］に示すレシピＮｏ．ＰＳ３のドライエッチング条件（標準的な条件）に固定する。このようにドライエッチング条件を固定した場合、例えば第３の実施形態の図４に示すように、マスクパターンレイアウトによってゲート電極パターンのＣＤロスの値が異なってくる。
【００９４】
従って、第４の実施形態に係る半導体集積回路装置の製造方法では、まず各半導体集積回路装置の回路パターンにおける単位面積当たりのゲート電極周縁長と、ゲート電極パターンのＣＤロスとの関係を求めておく。そして、求められたＣＤロスの大きさ、つまり単位面積当たりのゲート電極周縁長に依存して生じるパターン寸法変化を補償するように、ドライエッチングマスクとなるレジストパターンの寸法を例えば露光量等のフォトリソグラフィ条件により調整する。
【００９５】
［表２］は、ポリシリコンゲート電極パターンと対応するレジストパターンを形成して該レジストパターンを用いてドライエッチングを行なう際における、単位面積当たりのゲート電極周縁長の各範囲に対する、ゲート電極パターンのＣＤロス（Ａ）、フォトリソグラフィー工程での目標寸法（Ｂ）、及びドライエッチング後におけるゲート電極パターンの設計寸法（Ｃ）のそれぞれを示している。
【００９６】
【表２】
【００９７】
［表２］において、ＣＤロス（Ａ）は［表１］に示すレシピＮｏ．ＰＳ３のドライエッチング条件を用いた場合の値である。また、目標寸法（Ｂ）は、前述のようにＣＤロス（Ａ）の大きさを考慮して調整されたレジストパターンの最適寸法である。また、本実施形態においては、設計寸法（Ｃ）を０．１５０μｍとしている。
【００９８】
ここで、
目標寸法（Ｂ）＝ＣＤロス（Ａ）＋設計寸法（Ｃ）
なる関係式が成立するので、該関係式を用いることによって、［表２］に示すような、目標寸法（Ｂ）、つまりレジストパターンの最適寸法の値を具体的に設定できる。逆に言うと、フォトリソグラフィー工程での目標寸法（Ｂ）を調整することにより、該調整分とＣＤロス（Ａ）とを相殺することが可能となる。
【００９９】
また、本実施形態で、設計寸法（Ｃ）が０．１５０μｍであり、ドライエッチング条件が［表１］に示すレシピＮｏ．ＰＳ３（ＨＢｒガス流量：０．０７ＳＬＭ）であることに着目して、例えば図４においてＨＢｒガス流量が０．０７ＳＬＭである場合の、単位面積当たりのゲート電極周縁長の各範囲（Ｓ１〜Ｓ４）に対応するＣＤロスを読むことによっても、フォトリソグラフィー工程での目標寸法（Ｂ）を簡単に設定することができる。尚、本実施形態において、ドライエッチング条件として［表１］に示すレシピＮｏ．ＰＳ３を用いているのは次の理由による。すなわち、［表２］から明らかなように、レシピＮｏ．ＰＳ３を用いると、ＣＤロス（Ａ）の大きさと対応する目標寸法（Ｂ）の調整量が、半導体集積回路装置の各品種で実現される様々な単位面積当たりのゲート電極周縁長に対して最も小さくなるからである。
【０１００】
以上に説明したように、第４の実施形態によると、ゲート電極パターンと対応するレジストパターンを、その寸法を単位面積当たりのゲート電極周縁長に応じて調整しながら形成するため、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、ゲート電極パターンの寸法を常に所定値と等しくできる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【０１０１】
尚、第４の実施形態において、フォトリソグラフィー工程での目標寸法の調整、つまり、ゲート電極パターンと対応するレジストパターンの寸法の調整に関しては、例えばレジスト膜に対する露光における露光量を増減させる方法が最も簡便である。また、フォトマスク上における遮光パターン（例えばクロムパターン）等の寸法を補正してもよい。この場合、露光量を増減させる必要がなくなるので、製造工程の運用上有利になる。
【０１０２】
また、第４の実施形態において、ゲート電極加工を対象としたが、これに限られず、他のライン状パターンを有するレイヤーの微細加工、例えばアルミニウム又は銅等からなるメタル配線の加工等を対象としても、同様の高い加工精度を達成することができる。
【０１０３】
（第５の実施形態）
以下、本発明の第５の実施形態に係る半導体集積回路装置の製造方法について図面を参照しながら説明する。尚、第５の実施形態に係る半導体集積回路装置の製造方法は、ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法を前提とする。また、以下の説明では、ＤＲＡＭ等の繰り返しパターンを有するメモリの混載が可能なシステムＬＳＩにおけるゲート電極の形成方法を例とする。
【０１０４】
図５（ａ）〜（ｄ）は、第５の実施形態に係る半導体集積回路装置の製造方法の各工程を示す断面図である。
【０１０５】
まず、図５（ａ）に示すように、シリコン基板２１上に、ゲート絶縁膜となる厚さ５ｎｍ程度のシリコン酸化膜２２を形成した後、シリコン酸化膜２２上に、ゲート電極となる厚さ２００ｎｍ程度のポリシリコン膜２３を形成し、その後、ポリシリコン膜２３上に、リソグラフィー工程（図５（ｂ）参照）での光反射防止膜となる厚さ１００ｎｍ程度の有機塗布膜２４を形成する。
【０１０６】
次に、図５（ｂ）に示すように、リソグラフィー技術を用いて、有機塗布膜２４上に、ライン状パターンを有するゲート電極２６（図５（ｄ）参照）と対応する最小線幅（ゲート電極の目標寸法）０．１５μｍのレジストパターン２５（厚さは６００ｎｍ程度）を形成する。
【０１０７】
次に、図５（ｃ）に示すように、レジストパターン２５をマスクとして有機塗布膜２４に対してドライエッチングを行なう。
【０１０８】
このとき、半導体集積回路装置がＤＲＡＭ非搭載品種である場合、例えば、圧力が１０Ｐａに設定されたチャンバー内に、ＳＯ２ ガスとＯ２ ガスとの混合ガスからなるエッチングガスを、ＳＯ２ ガスの流量：２０ｃｃ／ｍｉｎ、Ｏ２ ガスの流量：２０ｃｃ／ｍｉｎの流量比で導入すると共に、試料台に２００Ｗの高周波電力（ＲＦパワー）を印加して、ドライエッチングを行なう。また、半導体集積回路装置がＤＲＡＭ搭載品種である場合、例えば、圧力が１０Ｐａに設定されたチャンバー内に、ＳＯ２ ガスとＯ２ ガスとの混合ガスからなるエッチングガスを、ＳＯ２ ガスの流量：２５ｃｃ／ｍｉｎ、Ｏ２ ガスの流量：２０ｃｃ／ｍｉｎの流量比で導入すると共に、試料台に２００Ｗの高周波電力を印加して、ドライエッチングを行なう。尚、本実施形態においては、標準状態（０℃、１気圧）における１分間当たりの流量を用いてガス流量を表している。
【０１０９】
すなわち、有機塗布膜２４に対するドライエッチング工程においては、ＤＲＡＭ搭載の有無によってエッチング条件を変更する。具体的には、ＤＲＡＭ搭載品種の場合、エッチングにより有機塗布膜２４に形成される側壁を保護する効果を有するＳＯ２ ガスの流量を、ＤＲＡＭ非搭載品種の場合の２０ｃｃ／ｍｉｎから２５ｃｃ／ｍｉｎへと増加させる。これにより、ＤＲＡＭが搭載されることによって有機塗布膜２４の側壁の面積が増大する場合にも、所望の単位面積当たりの側壁保護効果が得られるので、ＤＲＡＭ搭載の有無に関わらず有機塗布膜２４を所望の寸法（０．１５μｍ）を有するようにパターン化できる。
【０１１０】
次に、レジストパターン２５又はパターン化された有機塗布膜２４をマスクとして、ポリシリコン膜２３に対してドライエッチングを行なった後、図５（ｄ）に示すように、レジストパターン２５及び有機塗布膜２４をアッシングにより除去して、ポリシリコン膜２３からなるゲート電極２６を形成する。このとき、ＤＲＡＭ搭載の有無に関わらず有機塗布膜２４が所望の寸法を有するようにパターン化されているので、ＣＤロスの発生を防止して所望の寸法（０．１５μｍ）を有するゲート電極２６を形成できる。
【０１１１】
尚、ポリシリコン膜２３に対するドライエッチング工程においては、ＤＲＡＭ非搭載品種であってもＤＲＡＭ搭載品種であっても、例えば、圧力が２０Ｐａに設定されたチャンバー内に、Ｃｌ２ ガスとＨＢｒガスとの混合ガスからなるエッチングガスを、Ｃｌ２ ガスの流量：４０ｃｃ／ｍｉｎ、ＨＢｒガスの流量：８０ｃｃ／ｍｉｎの流量比で導入すると共に、試料台に３００Ｗの高周波電力を印加して、ドライエッチングを行なう。すなわち、ポリシリコン膜２３及び有機塗布膜２４のそれぞれに対するドライエッチング工程においては、異なる設備や条件を用いる。
【０１１２】
以上に説明したように、第５の実施形態によると、ライン状パターンを有するゲート電極２６と対応するレジストパターン２５をマスクとして有機塗布膜２４に対してドライエッチングを行なう工程において、ＤＲＡＭ搭載の有無に応じてエッチング条件を変更する。具体的には、ＤＲＡＭ搭載品種の場合、ＤＲＡＭ非搭載品種の場合と比べて、エッチングにより有機塗布膜２４に形成される側壁を保護する効果を有するＳＯ２ ガスの流量を増加させる。このため、有機塗布膜２４の側壁の面積がＤＲＡＭ搭載により増大する場合にも、所望の単位面積当たりの側壁保護効果が得られるようにできるので、有機塗布膜２４を所望の寸法を有するようにパターン化できる。従って、パターン化された有機塗布膜２４をマスクとしてポリシリコン膜２３に対してドライエッチングを行なうことによって、所望の寸法を有するゲート電極２６を形成できる。すなわち、ＤＲＡＭ搭載の有無に伴うマスクパターンレイアウトの違いに起因するゲート電極２６の寸法ばらつきを確実に抑制でき、それによって精度の良いゲート電極加工を行なうことができる。
【０１１３】
図６は、第５の実施形態に係る半導体集積回路装置の製造方法を用いて、ＤＲＡＭ非搭載品種を含む様々なＤＲＡＭ占有面積率を有する品種を製造した場合における、ＣＤロス（エッチング前のレジストパターンの寸法から完成したゲート電極の寸法を引いた値）とＤＲＡＭ占有面積率との関係を示している。
【０１１４】
図６に示すように、第５の実施形態によると、ＤＲＡＭ搭載の有無に関わらず、ＣＤロスの発生を抑制して所望のゲート電極寸法である０．１５μｍを実現することができた。
【０１１５】
図７は、比較例としてＤＲＡＭ搭載の有無に関わらず同一のエッチング条件を用いて、ＤＲＡＭ非搭載品種を含む様々なＤＲＡＭ占有面積率を有する品種を製造した場合における、ＣＤロスとＤＲＡＭ占有面積率との関係を示している。
【０１１６】
図７に示すように、比較例によると、ＤＲＡＭ非搭載品種ではＣＤロスの発生を抑制できる一方、ＤＲＡＭ搭載品種では平均約＋０．０１３μｍのＣＤロスが発生している。
【０１１７】
尚、第５の実施形態において、ＤＲＡＭ搭載の有無に応じて有機塗布膜２４のエッチング条件（具体的には有機塗布膜２４の側壁を保護する効果を有するＳＯ２ ガスの流量）を変更する一方、ＤＲＡＭ搭載の有無に関わらずポリシリコン膜２３のエッチング条件を共通にしたが、これに代えて、ＤＲＡＭ搭載の有無に関わらず有機塗布膜２４のエッチング条件を共通にする一方、ＤＲＡＭ搭載の有無に応じてポリシリコン膜２３のエッチング条件を変更してもよい。このとき、例えばポリシリコン膜２３の側壁を保護する効果を有するエッチング反応生成物（ＳｉＢｒ４ 等）を側壁保護膜として形成するためのＨＢｒガスの流量を、ＤＲＡＭ搭載の有無に応じて変更してもよい。また、ゲート電極構造として、ポリシリコン膜上にシリコン酸化膜等が形成された構造を採用する場合には、該シリコン酸化膜のエッチング条件を変更することによって、ＤＲＡＭ搭載の有無に起因するゲート電極の寸法ばらつきを抑制してもよい。
【０１１８】
また、第５の実施形態において、ＤＲＡＭ搭載の有無に応じてエッチング条件を変更したが、これに代えて、ＤＲＡＭ占有面積率に応じてエッチング条件を細かに変更してもよい。
【０１１９】
また、第５の実施形態において、ゲート電極の形成を対象としたが、これに限られず他のライン状パターン、例えばメタル配線等の形成を対象としてもよい。
【０１２０】
また、第５の実施形態において、ＤＲＡＭ等のメモリの搭載が可能なシステムＬＳＩを対象としたが、これに限られず、複数の半導体素子が繰り返しパターンを有するように配列されてなる他の素子群の搭載が可能なシステムＬＳＩを対象としてもよい。
【０１２１】
（第６の実施形態）
以下、本発明の第６の実施形態に係る半導体集積回路装置の製造方法について図面を参照しながら説明する。尚、第６の実施形態に係る半導体集積回路装置の製造方法は、ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法を前提とする。また、以下の説明では、ＤＲＡＭ等の繰り返しパターンを有するメモリの混載が可能なシステムＬＳＩにおけるゲート電極の形成方法を例とする。さらに、第６の実施形態に係る半導体集積回路装置の製造方法の各工程を示す断面図を、第５の実施形態と同様に、図５（ａ）〜（ｄ）に示す。
【０１２２】
第６の実施形態が第５の実施形態と異なっている点は次の通りである。すなわち、第５の実施形態では、ライン状パターンを有するゲート電極２６と対応するレジストパターン２５をマスクとして有機塗布膜２４に対してドライエッチングを行なう工程（図５（ｃ）、（ｄ）参照）において、ＤＲＡＭ搭載の有無に応じてエッチング条件を変更した。それに対して、第６の実施形態では、レジストパターン２５を形成する工程（図５（ｂ）参照）において、ＤＲＡＭ占有面積率に応じてレジストパターン２５の寸法を変更する。
【０１２３】
具体的には、第６の実施形態においては、例えば図７に示すような、ＣＤロス（エッチング前のレジストパターンの寸法から完成したゲート電極の寸法を引いた値）とＤＲＡＭ占有面積率との関係を予め取得しておくことにより、例えば下式
（レジストパターンの寸法）
＝（ＤＲＡＭ占有面積率と対応するＣＤロスの予測値）
＋（ゲート電極の目標寸法）
を用いてレジストパターンの寸法を設定する。
【０１２４】
図７に示すように、ＤＲＡＭ占有面積率が大きくなるに従ってＣＤロスが増大するので、上式によると、ＤＲＡＭ占有面積率が大きくなるに従ってレジストパターン２５の寸法を大きくすることになる。このようにすると、第６の実施形態では次のような効果が得られる。すなわち、レジストパターン２５をマスクとして用いたエッチングによりポリシリコン膜２３又は有機塗布膜２４に形成される側壁の面積がＤＲＡＭ占有面積率の増加により増大して、単位面積当たりの側壁保護効果が減少する場合にも、該側壁保護効果の減少分を、レジストパターン２５の寸法の調整により補うことができる。従って、ＤＲＡＭ占有面積率の違いに伴うマスクパターンレイアウトの違いに起因するゲート電極２６の寸法ばらつきを確実に抑制でき、それによって精度の良いゲート電極加工を行なうことができる。
【０１２５】
［表３］は、第６の実施形態に係る半導体集積回路装置の製造方法を用いて、ＤＲＡＭ非搭載品種を含む様々なＤＲＡＭ占有面積率を有する品種を製造する場合における、目標寸法０．１５μｍのゲート電極を形成するためのレジストパターンの寸法を示している。尚、［表３］においては、参考のため、各ＤＲＡＭ占有面積率と対応するＣＤロスの予測値を示している。
【０１２６】
【表３】
【０１２７】
レジストパターン２５の寸法を［表３］に示すように設定することによって、第６の実施形態において、ＤＲＡＭ占有面積率に関わらず、所望のゲート電極寸法である０．１５μｍを実現することができた。
【０１２８】
尚、第６の実施形態において、ＤＲＡＭ占有面積率に応じてレジストパターン２５の寸法を変更したが、これに代えて、ＤＲＡＭ搭載の有無に応じてレジストパターン２５の寸法を粗く変更してもよい。
【０１２９】
また、第６の実施形態において、レジストパターン２５の寸法を調整する具体的な方法として、例えば、露光量を調整する方法、又はレチクル上のマスクパターン寸法を調整する方法等を用いてもよい。
【０１３０】
また、第６の実施形態において、ゲート電極の形成を対象としたが、これに限られず他のライン状パターン、例えばメタル配線等の形成を対象としてもよい。
【０１３１】
また、第６の実施形態において、ＤＲＡＭ等のメモリの搭載が可能なシステムＬＳＩを対象としたが、これに限られず、複数の半導体素子が繰り返しパターンを有するように配列されてなる他の素子群の搭載が可能なシステムＬＳＩを対象としてもよい。
【０１３２】
【発明の効果】
本発明によると、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、マスクパターンレイアウトの違いに起因してライン状パターンに寸法ばらつきが生じることを防止できる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極又はメタル配線等の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体集積回路装置におけるダミーパターン挿入前の回路パターンのレイアウトの一例を示す図である。
【図２】本発明の第１の実施形態に係る半導体集積回路装置におけるダミーパターン挿入後の回路パターンのレイアウトの一例を示す図である。
【図３】（ａ）は本発明の第２の実施形態に係る半導体集積回路装置の製造方法における、ポリシリコンゲート電極パターンを形成するためのリソグラフィー工程でのパターン露光ショットマップの一例を示す図であり、（ｂ）は該リソグラフィー工程で用いられるダミーパターンの一例を示す図である。
【図４】複数品種の半導体集積回路装置の製造においてポリシリコンゲート電極パターンをドライエッチングにより形成する時に、チップ上における単位面積当たりのゲート電極周縁長をパラメータとして、ドライエッチング用ガスの流量とゲート電極パターンのＣＤロスとの関係を実験により求めた結果を示す図である。
【図５】（ａ）〜（ｄ）は本発明の第５又は第６の実施形態に係る半導体集積回路装置の製造方法の各工程を示す断面図である。
【図６】本発明の第５の実施形態に係る半導体集積回路装置の製造方法を用いて、ＤＲＡＭ非搭載品種を含む様々なＤＲＡＭ占有面積率を有する品種を製造した場合における、ＣＤロスとＤＲＡＭ占有面積率との関係を示す図である。
【図７】比較例としてＤＲＡＭ搭載の有無に関わらず同一のエッチング条件を用いて、ＤＲＡＭ非搭載品種を含む様々なＤＲＡＭ占有面積率を有する品種を製造した場合における、ＣＤロスとＤＲＡＭ占有面積率との関係を示す図である。
【図８】同一のゲート電極加工プロセスを用いて、ＤＲＡＭが搭載されたＤＲＡＭ搭載品種、及びＤＲＡＭ非搭載品種をそれぞれ製造した場合における、ＣＤロスの頻度分布を示す図である。
【図９】ＤＲＡＭ非搭載品種を含む様々なＤＲＡＭ占有面積率を有する品種における、単位面積当たりのゲート電極周縁長とＤＲＡＭ占有面積率との関係を示す図である。
【図１０】様々な品種における、単位面積当たりのゲート電極周縁長とＣＤロスとの関係を示す図である。
【符号の説明】
１ 活性領域パターン
２ ゲート電極パターン
３ 空き領域
４ ゲート電極ダミーパターン
１０ ウェハ
１１ 第１の露光領域
１２ 第２の露光領域
１３ ダミーパターン
２１ シリコン基板
２２ シリコン酸化膜
２３ ポリシリコン膜
２４ 有機塗布膜
２５ レジストパターン
２６ ゲート電極
【発明の属する技術分野】
本発明は、半導体集積回路装置及びその製造方法に関し、特に、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の微細な繰り返しパターンを有する素子群の混載が可能なシステムＬＳＩにおける、ＭＯＳ型トランジスタのゲート電極・配線又はメタル配線等のライン状パターンを形成するための技術に関する。
【０００２】
【従来の技術】
近年、例えばＤＲＡＭが混載された半導体集積回路装置として、搭載ＤＲＡＭ容量が２０メガビットを超えるようなシステムＬＳＩが量産化されつつある。
【０００３】
また、ＤＲＡＭ、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ ）又はＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等のメモリー回路の１個の半導体チップへの搭載率（チップ全体の面積に対するメモリー回路の面積の比率：以下、占有面積率と称することもある）が用途又は仕様により異なるシステムＬＳＩをはじめとする半導体集積回路装置の製造工程においては、ユニット回路が単に繰り返し配列されているだけではなく様々なレイアウトが施されたマスクパターンの加工が求められている。
【０００４】
ところで、従来から、マスクパターンを用いて被加工膜に対してエッチングを行なうことにより得られるパターン（以下、加工パターンと称する）の形状又は寸法が、マスクパターンレイアウトつまり素子パターンの配置の仕方によって変化する現象が知られている。
【０００５】
その一例としては、フォトリソグラフィ工程におけるレジストパターン形成時に生じるパターン近接効果がある。これは、同じ設計形状及び設計寸法を有するパターンであっても、該パターンと、それに隣接する他のパターンとがどの程度接近しているか、又は隣接する他のパターンがどのような形状をしているか等によって、該パターンの加工形状又は加工寸法が異なってくる現象である。
【０００６】
また、他の例としては、ドライエッチング工程におけるローディング効果又はマイクロローディング効果があげられる。ローディング効果は、半導体チップ上における全被エッチング面積の大小に依存してエッチングレートが変化する現象であり、それによってパターン寸法の変動に若干の影響が生じることもある。マイクロローディング効果は、同一の半導体チップの内部にレイアウトされたパターンにおいて場所によって配列に粗密がある場合に、その粗密に依存して局所的にエッチングレートが異なる現象である。すなわち、全く同一のパターンであっても、それが疎に配列された箇所と密に配列された箇所とではエッチングレートが異なり、これによってもパターン寸法の変動に間接的な影響が生じる。
【０００７】
前述のマスクパターンレイアウトに依存したパターン寸法の変動等の問題に対して、従来、近接効果又はローディング効果によってパターン寸法がマスクパターンレイアウトに依存して著しく変動すると考えられるようなマスク箇所でのみ、パターン寸法の変動を補正するような設計ルールが加えられていた。
【０００８】
また、ＤＲＡＭの混載が可能なシステムＬＳＩの製造においては、ＤＲＡＭ搭載の有無又はＤＲＡＭ占有面積率（チップ全体の面積に対するＤＲＡＭの面積の比率）に関係なく同一の加工方法又は加工条件が用いられてきた。
【０００９】
【発明が解決しようとする課題】
しかしながら、ＬＳＩの微細化の進展に伴って、具体的には、集積回路パターン寸法が０．２５μｍ以下、特に０．１５μｍ以下という微細化の進展に伴って、より高精度な寸法制御が求められるようになってきたため、マスクパターンレイアウトの違いに起因して生じる寸法ばらつきが無視できなくなりつつある。
【００１０】
図８は、２４メガビットのＤＲＡＭが搭載された半導体集積回路装置（以下、ＤＲＡＭ搭載品種と称する）、及びＤＲＡＭが搭載されていない半導体集積回路装置（以下、ＤＲＡＭ非搭載品種と称する）のそれぞれの製造においてレジストパターンをマスクとしてドライエッチングによりゲート電極を形成した場合における、エッチング前のレジストパターンの寸法と完成したゲート電極の寸法との差であるＣＤ（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ）ロスの頻度分布を示している。尚、図８に示す結果は、ＤＲＡＭ搭載品種及びＤＲＡＭ非搭載品種のそれぞれの製造において同一のゲート電極加工プロセスを採用して得られたものである。また、ＣＤロスの計算方法は、（エッチング前のレジストパターンの寸法）−（完成したゲート電極の寸法）である。
【００１１】
図８に示すように、各品種について同一のゲート電極加工プロセスを用いているにも関わらず、パターン寸法にマスクパターンレイアウト依存性が発生している。
【００１２】
すなわち、従来の半導体集積回路装置の製造方法においては、同一のゲート電極加工プロセスを採用したとしても、品種の違いに伴うマスクパターンレイアウトの違いによって、ゲート電極寸法がばらついてしまう。言い換えると、ゲート電極寸法に品種依存性が発生してしまう。その結果、特定のマスクを用いて製造される半導体集積回路装置の特定の品種において、ＭＯＳ型トランジスタの特性が設計仕様からずれてしまい、動作マージンが狭くなってしまうという問題が生じる。このような問題は設計ルールが０．１８μｍ以下になると特に無視できなくなる。
【００１３】
前記に鑑み、本発明は、ＭＯＳ型トランジスタのゲート電極・配線又はメタル配線等のライン状パターンを形成するときに、マスクパターンレイアウトの違いに起因して寸法ばらつきが生じることを防止することを目的とする。
【００１４】
【課題を解決するための手段】
前記の目的を達成するために、本願発明者らは、マスクパターンレイアウトの違いによって寸法ばらつきが生じる原因について検討した。
【００１５】
その結果、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｌｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ）からなるロジック回路が搭載されており、且つゲート電極及び配線が密に配列されてなるＤＲＡＭ等のメモリー回路が搭載された半導体集積回路装置においては、メモリ回路の占有面積率によってパターン寸法が変動することを見いだした。
【００１６】
また、マスクパターンレイアウトの違いによって寸法ばらつきが生じる現象は、被エッチング面積の大小つまりパターン面積の大小に依存して生じる前述のローディング効果とは性質が異なることを見いだした。さらに、この現象は、図８から明らかなように、チップ内部の局所的なパターンの粗密等に依存して生じるマイクロローディング効果とも異なり、チップ全体にわたってパターン寸法が変動するという新規な性質の現象であるということを見いだした。
【００１７】
ところで、前述のように、ゲート電極寸法等の加工寸法における品種依存性はＣＤロスに起因して発生している。一方、現在のドライエッチング工程では、サイドエッチングを防止して異方性ドライエッチングを達成するために、側壁保護効果を有するエッチングガス（以下、デポガスと称する）を用いるか、又は側壁保護効果を有するエッチング反応生成物を形成している。例えば、ポリシリコン膜に対してドライエッチングを行なってゲート電極を形成する場合、エッチングガスとして塩素含有ガスが用いられると同時にデポガスとしてＨＢｒガスがよく用いられる。このようにすると、ポリシリコン膜の側壁に、ＨＢｒとポリシリコンとの反応生成物であるＳｉＢｒ４ からなる揮発性の低い側壁保護膜が形成される。また、アルミニウム膜に対してドライエッチングを行なってアルミニウム配線を形成する場合、最近、デポガスとしてＣＨＦ３ ガスがよく用いられる。ここで、フッ素含有ガスであるＣＨＦ３ ガスは、側壁保護膜を形成するために添加された堆積性のガスである一方、アルミニウム膜のエッチングには寄与しない。
【００１８】
そして、マスクパターンレイアウトと無関係に同一のゲート電極加工プロセスを用いる場合において被エッチング膜の加工形状を側壁保護効果により制御しようとすると、保護対象となる被エッチング膜の側壁の面積が増大するに従って単位面積当たりの側壁保護効果が減少し、それによりＣＤロスが増大してしまうことを本願発明者らは見出した。
【００１９】
図９は、ＤＲＡＭ非搭載品種を含む様々なＤＲＡＭ占有面積率を有する品種における、単位面積当たりのゲート電極周縁長（ゲート電極の周縁部の長さ）とＤＲＡＭ占有面積率との関係を示している。尚、図９のグラフにおいて、縦軸にとった「単位面積当たりのゲート電極周縁長」とは、所定の回路領域上におけるゲート電極の総周縁長を所定の回路領域の面積で割った値を意味する。ここで所定の回路領域はチップ全体であってもよい。
【００２０】
図９に示すように、ＤＲＡＭ占有面積率が増加するに従って、単位面積当たりのゲート電極周縁長が増大する。
【００２１】
また、図１０は、様々な品種における、単位面積当たりのゲート電極周縁長とＣＤロスとの関係を示している。
【００２２】
図１０に示すように、単位面積当たりのゲート電極周縁長が大きくなるとゲート電極寸法が細る（ＣＤロスが正になる）一方、単位面積当たりのゲート電極周縁長が小さくなるとゲート電極寸法が太る（ＣＤロスが負になる）。これは、単位面積当たりのゲート電極周縁長が大きくなるに従って、保護対象となる側壁の面積が増大し、それにより単位面積当たりの側壁保護効果が減少してしまうことが原因である。
【００２３】
そして、本願発明者らは、単位面積当たりのゲート電極周縁長が大きくなるに従ってＣＤロスが負の値から正の値に単調に変化していくこと（図１０参照）に着目して、品種によらず単位面積当たりのゲート電極周縁長を所定の範囲に設定するか、又は、単位面積当たりのゲート電極周縁長の品種毎の違いに応じてプロセス条件を調整することによって、マスクパターンレイアウトの違いに起因して寸法ばらつきが生じる事態を防止できることを見いだした。
【００２４】
具体的には、本発明に係る第１の半導体集積回路装置は、ライン状パターンを有する回路パターンを備えた半導体集積回路装置を前提とし、ライン状パターンの単位面積当たりの周縁長が所定の範囲に設定されている。
【００２５】
第１の半導体集積回路装置によると、ライン状パターンの単位面積当たりの周縁長が所定の範囲に設定されているため、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、マスクパターンレイアウトの違いに起因してライン状パターンに寸法ばらつきが生じることを防止できる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極又はメタル配線等の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【００２６】
本発明に係る第２の半導体集積回路装置は、ライン状パターンを有する回路パターンを備えた半導体集積回路装置を前提とし、回路パターンの配置領域にダミーパターンが、ライン状パターンとダミーパターンとの合計の単位面積当たりの周縁長が所定の範囲に設定されるように挿入されている。
【００２７】
第２の半導体集積回路装置によると、ダミーパターンの挿入によって、ライン状パターンとダミーパターンとの合計の単位面積当たりの周縁長が所定の範囲に設定されているため、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、マスクパターンレイアウトの違いに起因してライン状パターンに寸法ばらつきが生じることを防止できる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極又はメタル配線等の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【００２８】
第２の半導体集積回路装置において、ダミーパターンは、その形状が短冊状であることが好ましい。
【００２９】
このようにすると、ダミーパターンを簡単に形成できる。
【００３０】
本発明に係る第３の半導体集積回路装置は、繰り返しパターンを有する素子群の形成領域に配置されており且つ第１のライン状パターンを有する第１の回路パターンと、素子群以外の他の部分の形成領域に配置されており且つ第２のライン状パターンを有する第２の回路パターンとを備えた半導体集積回路装置を前提とし、第２の回路パターンの配置領域にダミーパターンが、第１のライン状パターンと第２のライン状パターンとダミーパターンとの合計の単位面積当たりの周縁長が、第１のライン状パターンの単位面積当たりの周縁長と同程度以下になるように挿入されている。
【００３１】
第３の半導体集積回路装置によると、素子群以外の他の部分と対応する第２の回路パターンの配置領域にダミーパターンが挿入されており、それによって、素子群と対応する第１の回路パターンの第１のライン状パターンと、第２の回路パターンの第２のライン状パターンと、ダミーパターンとの合計の単位面積当たりの周縁長が、第１のライン状パターンの単位面積当たりの周縁長、つまり最も大きい単位面積当たりの周縁長と同程度以下に設定されている。具体的には、前記の合計の単位面積当たりの周縁長が、第１のライン状パターンの単位面積当たりの周縁長の７０〜１００％に設定されていることが好ましい。すなわち、前記の合計の単位面積当たりの周縁長が所定の範囲に設定されているため、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、マスクパターンレイアウトの違いに起因してライン状パターンに寸法ばらつきが生じることを防止できる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極又はメタル配線等の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【００３２】
第３の半導体集積回路装置において、素子群はメモリであることが好ましい。
【００３３】
また、第３の半導体集積回路装置において、ダミーパターンの単位面積当たりの周縁長は、第１のライン状パターンの単位面積当たりの周縁長の７０％以上であることが好ましい。
【００３４】
このようにすると、ダミーパターンの挿入によって、前記の合計の単位面積当たりの周縁長が確実に所定の範囲、具体的には、第１のライン状パターンの単位面積当たりの周縁長の７０〜１００％に設定される。
【００３５】
本発明に係る第１の半導体集積回路装置の製造方法は、ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法を前提とし、各半導体集積回路装置の製造工程は、回路パターンの配置領域にダミーパターンを、ライン状パターンとダミーパターンとの合計の単位面積当たりの周縁長が所定の範囲に設定されるように挿入する工程を含む。
【００３６】
第１の半導体集積回路装置の製造方法によると、ダミーパターンの挿入によって、ライン状パターンとダミーパターンとの合計の単位面積当たりの周縁長を所定の範囲に設定する。具体的には、所定の範囲として、メモリ回路におけるライン状パターンの単位面積当たりの周縁長の７０〜１００％を想定することが望ましい。このとき、該規格が満たされるようにするためには、挿入されるダミーパターンの単位面積当たりの周縁長は、メモリ回路におけるライン状パターンの単位面積当たりの周縁長の７０％以上である必要がある。ところで、加工パターンのＣＤロス又はパターン寸法は、該加工パターンの単位面積当たりの周縁長に依存して変化することが本願発明者らによって見いだされている。このため、メモリ回路のライン状パターンと比較してその７０％以上の単位面積当たりの周縁長を有するダミーパターンを空き領域に追加形成することによって、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、ライン状パターンとダミーパターンとの合計の単位面積当たりの周縁長を所定の範囲に設定できる。例えば、メモリ回路等の特定回路はその単位面積当たりのゲート電極周縁長が大きいため、チップ全体における単位面積当たりのゲート電極周縁長を大きく左右する。そして、チップ内における、このような特定回路の占有面積率が品種によって変動する場合にも、前述のようにダミーパターンを用いることによって、チップ全体における単位面積当たりのゲート電極周縁長のばらつきを抑制できる。その結果、マスクパターンレイアウトの違いに起因して寸法ばらつきが生じることを防止できる。すなわち、ライン状パターンを常に一定の寸法に精度良くエッチング加工することが可能となる。従って、ＤＲＡＭ、ＳＲＡＭ又はＲＯＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ＭＯＳ型トランジスタのゲート電極・配線又はメタル配線等の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【００３７】
本発明に係る第２の半導体集積回路装置の製造方法は、半導体基板上における複数の第１領域のそれぞれに対して、ライン状パターンを有する回路パターンを転写するための露光を行なう工程と、半導体基板上における各第１領域と異なる複数の第２領域のそれぞれに対してダミーパターンを転写するための露光を行なう工程と、転写される全てのライン状パターンと転写される全てのダミーパターンとの合計の単位面積当たりの周縁長が所定の範囲に設定されるように、回路パターンを転写するための露光ショット数とダミーパターンを転写するための露光ショット数との比を調整する工程とを備えている。
【００３８】
第２の半導体集積回路装置の製造方法によると、転写される全てのライン状パターンと転写される全てのダミーパターンとの合計の単位面積当たりの周縁長が所定の範囲に設定されるように、回路パターン転写の露光ショット数とダミーパターン転写の露光ショット数との比を調整する。このため、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、マスクパターンレイアウトの違いに起因してライン状パターンに寸法ばらつきが生じることを防止できる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極又はメタル配線等の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【００３９】
本発明に係る第３の半導体集積回路装置の製造方法は、ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法を前提とし、各半導体集積回路装置の製造工程は、ライン状パターンの単位面積当たりの周縁長に応じてドライエッチング条件を調整しながら被加工膜に対してドライエッチングを行なう工程を含む。
【００４０】
第３の半導体集積回路装置の製造方法によると、ライン状パターンの単位面積当たりの周縁長に応じてドライエッチング条件を調整しながら被加工膜に対してドライエッチングを行なうため、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、ライン状パターンの寸法を常に所定値と等しくできる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極又はメタル配線等の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【００４１】
第３の半導体集積回路装置の製造方法において、ドライエッチング条件を調整する工程は、ライン状パターンの単位面積当たりの周縁長が一の範囲内にある場合に一のドライエッチング条件を設定する工程を含むことが好ましい。
【００４２】
このようにすると、ドライエッチング条件の調整を簡単に行なえる。
【００４３】
本発明に係る第４の半導体集積回路装置の製造方法は、ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法を前提とし、各半導体集積回路装置の製造工程は、ライン状パターンと対応するレジストパターンを、その寸法をライン状パターンの単位面積当たりの周縁長に応じて調整しながら形成する工程を含む。
【００４４】
第４の半導体集積回路装置の製造方法によると、ライン状パターンと対応するレジストパターンを、その寸法をライン状パターンの単位面積当たりの周縁長に応じて調整しながら形成するため、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、ライン状パターンの寸法を常に所定値と等しくできる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極又はメタル配線等の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【００４５】
本発明に係る第５の半導体集積回路装置の製造方法は、ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法を前提とし、各半導体集積回路装置の製造工程は、ライン状パターンと対応するレジストパターンを被加工膜の上に形成する第１の工程と、レジストパターンをマスクとして被加工膜に対してドライエッチングを行なう第２の工程とを備え、第２の工程は、エッチングにより被加工膜に形成される側壁を保護する側壁保護効果を有するエッチングガスを用いるか、又は側壁保護効果を有するエッチング反応生成物を形成する工程を含み、第１の工程及び第２の工程のうちの少なくとも１つの工程における処理方法又は処理条件を、回路パターンに含まれており且つ繰り返しパターンを有する素子群の面積の、回路パターンの配置領域の面積に対する比率に応じて調整する。
【００４６】
第５の半導体集積回路装置の製造方法によると、ライン状パターンと対応するレジストパターンを形成する第１の工程、又は、該レジストパターンをマスクとして被加工膜に対してドライエッチングを行なう第２の工程において、繰り返しパターンを有する素子群の面積の、回路パターンの配置領域の面積に対する比率（以下、素子群占有面積率と称する）に応じて処理方法又は処理条件を変更する。このため、エッチングにより被加工膜に形成される側壁の面積が、素子群占有面積率の違いつまりマスクパターンレイアウトの違いによって異なる場合にも、第２の工程での単位面積当たりの側壁保護効果の違いを打ち消すように第１の工程でレジストパターンの寸法を調整したり、又は、第２の工程で所望の単位面積当たりの側壁保護効果が得られるようにエッチング条件を調整したりすることができる。従って、回路パターンをリソグラフィ技術及びドライエッチング技術によって形成するときに、マスクパターンレイアウトの違いに起因して寸法ばらつきが生じる事態を防止でき、それによって精度の良いゲート電極加工又は配線加工等を行なうことができる。
【００４７】
第５の半導体集積回路装置の製造方法において、素子群はＤＲＡＭ等のメモリであってもよい。
【００４８】
第５の半導体集積回路装置の製造方法において、第１の工程は、素子群占有面積率が大きくなるに従って、レジストパターンの寸法を大きくする工程を含むことが好ましい。
【００４９】
このようにすると、エッチングにより被加工膜に形成される側壁の面積が素子群占有面積率の増加により増大して、第２の工程で単位面積当たりの側壁保護効果が減少する場合にも、該側壁保護効果の減少分を補うことができるので、構成要素の寸法ばらつきを確実に抑制できる。
【００５０】
第５の半導体集積回路装置の製造方法において、第２の工程は、素子群占有面積率が大きくなるに従って、側壁保護効果が増大するようにエッチング条件を設定する工程を含むことが好ましい。
【００５１】
このようにすると、エッチングにより被加工膜に形成される側壁の面積が素子群占有面積率の増加により増大する場合にも、第２の工程で所望の単位面積当たりの側壁保護効果が得られるようにできるので、構成要素の寸法ばらつきを確実に抑制できる。
【００５２】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体集積回路装置及びその製造方法について図面を参照しながら説明する。尚、第１の実施形態に係る半導体集積回路装置の製造方法は、ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法を前提とする。
【００５３】
第１の実施形態の特徴は、ライン状パターンを有する回路パターンの配置領域にダミーパターンが挿入されており、それによってライン状パターンとダミーパターンとの合計の単位面積当たりの周縁長が所定の範囲に設定されていることである。
【００５４】
図１は、第１の実施形態に係る半導体集積回路装置におけるダミーパターン挿入前の回路パターンのレイアウトの一例を示しており、図２は、第１の実施形態に係る半導体集積回路装置におけるダミーパターン挿入後の回路パターンのレイアウトの一例を示している。尚、図１及び図２においては、ロジック回路の回路パターンを示しているが、第１の実施形態において、チップ上にロジック回路に加えて、ＲＡＭ又はＲＯＭ等のメモリ回路が搭載されていてもよい。
【００５５】
図１に示すように、回路パターンは、ＭＯＳ型トランジスタの活性領域パターン１及びゲート電極パターン２から構成されている。また、図２に示すように、活性領域パターン１及びゲート電極パターン２が設けられていない空き領域３に、短冊状又は線状のゲート電極ダミーパターン４が挿入されている。
【００５６】
このようにすると、チップ面積を増大させることなく、ゲート電極周縁長を増大せることができる。具体的には、図１に示すダミーパターン挿入前の回路パターンにおいては、単位面積当たりのゲート電極周縁長が５００ｍｍ／ｍｍ２ であるのに対して、図２に示すダミーパターン挿入後の回路パターンにおいては、単位面積当たりのゲート電極周縁長が１６００ｍｍ／ｍｍ２ に増大している。すなわち、第１の実施形態においては、ダミーパターンの挿入前の時点で、ゲート電極パターンが密集しているＤＲＡＭ又はＲＯＭ等の占有面積率が小さい結果（或いはＤＲＡＭ又はＲＯＭ等が搭載されていない結果）、単位面積当たりのゲート電極周縁長が５００ｍｍ／ｍｍ２ と小さかった。そこで、図１に示す回路パターンにおけるゲート電極パターン２の単位面積当たりのゲート電極周縁長を、ＤＲＡＭ又はＲＯＭの搭載率が大きい他の品種における単位面積当たりのゲート電極周縁長に近づけるため、図２に示すように、ゲート電極ダミーパターン４を大量に挿入することによって、ゲート電極パターン２とゲート電極ダミーパターン４との合計の単位面積当たりのゲート電極周縁長を１６００ｍｍ／ｍｍ２ と大幅に増大させている。
【００５７】
ところで、単位面積当たりのゲート電極周縁長の品種毎の違いに起因してゲート電極加工プロセス（具体的にはゲート電極エッチング）で生じるＣＤロスのばらつきを、寸法測定又はレチクル製造等に伴う誤差範囲である０〜０．００３μｍに抑制するためには、単位面積当たりのゲート電極周縁長の品種毎の違いを５００ｍｍ／ｍｍ２ 程度の範囲に抑える必要がある（図１０参照）。
【００５８】
一方、システムＬＳＩでは、ゲート電極パターンが密集しているＤＲＡＭ又はＲＯＭ等の搭載率が品種によって大きく異なり、その結果、単位面積当たりのゲート電極周縁長が品種毎に大きくばらつく。ここで、単位面積当たりのゲート電極周縁長が最大となるのは、ゲート電極パターンが最も密集するＤＲＡＭセルを有する汎用ＤＲＡＭであって、その値は２５００ｍｍ／ｍｍ２ 程度である。
【００５９】
従って、単位面積当たりのゲート電極周縁長の品種による違いを５００ｍｍ／ｍｍ２ 程度の範囲に抑えるために、規格範囲（前述の所定の範囲）を２０００〜２５００ｍｍ／ｍｍ２ 程度と設定してもよい。しかしながら、ダミーパターン挿入前のレイアウトによっては、２０００ｍｍ／ｍｍ２ という単位面積当たりのゲート電極周縁長を満たすようにダミーパターンを挿入できない品種が存在する場合がある。現実的には、７０％以上の占有面積率でＤＲＡＭが搭載されたシステムＬＳＩは発生しないと想定できる。そこで、本実施形態においては、ＤＲＡＭ占有面積率が８０％である場合に相当する２０００ｍｍ／ｍｍ２ を単位面積当たりのゲート電極周縁長の規格範囲の上限とし、１６００〜２０００ｍｍ／ｍｍ２ を単位面積当たりのゲート電極周縁長の規格範囲として設定した。
【００６０】
第１の実施形態によると、ゲート電極ダミーパターン４の挿入によって、チップ全体における単位面積当たりのゲート電極周縁長、つまり、ゲート電極パターン２とゲート電極ダミーパターン４との合計の単位面積当たりのゲート電極周縁長（図示しないメモリ回路が搭載されている場合にはそれに含まれる他のゲート電極パターンも加えた単位面積当たりのゲート電極周縁長）を所定の範囲に設定することができる。具体的には、所定の範囲として、メモリ回路の単位面積当たりのゲート電極周縁長、つまり、最も大きい単位面積当たりのゲート電極周縁長の７０〜１００％を想定することが望ましい。このとき、該規格が満たされるようにするためには、挿入されるゲート電極ダミーパターン４の単位面積当たりの周縁長（例えばゲート電極ダミーパターン４の周縁長を空き領域３の面積で割った値）は、メモリ回路の単位面積当たりのゲート電極周縁長の７０％以上である必要がある。このようにすると、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、チップ全体における単位面積当たりのゲート電極周縁長を確実に所定の範囲に設定できる。例えば、メモリ回路等の特定回路はその単位面積当たりのゲート電極周縁長が大きいため、チップ全体における単位面積当たりのゲート電極周縁長を大きく左右する。そして、チップ内における、このような特定回路の占有面積率が品種によって変動する場合にも、前述のようにダミーパターンを用いることによって、チップ全体における単位面積当たりのゲート電極周縁長のばらつきを抑制できる。その結果、マスクパターンレイアウトの違いに起因して寸法ばらつきが生じることを防止できる。すなわち、ゲート電極パターン２を常に一定の寸法に精度良くエッチング加工することが可能となる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極パターン２の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【００６１】
尚、第１の実施形態において、ゲート電極パターン２の加工方法は、特に限定されるものではないが、例えば、平行平板型ＲＩＥ（リアクティブ・イオン・エッチング）装置を用いると共に、主なドライエッチング条件としてＣｌ２ ガス流量を０．０４ＳＬＭ（Ｓｔａｎｄａｒｄ Ｌｉｔｔｅｒ ｐｅｒ Ｍｉｎｕｔｅ）、ＨＢｒガス流量を０．０８ＳＬＭ、圧力を２０Ｐａ、ＲＦパワーを３００Ｗに設定して、ポリシリコン膜に対してエッチングを行なうことにより、ゲート電極パターン２を形成してもよい。
【００６２】
また、第１の実施形態において、ダミーパターンを用いることなしに、ゲート電極パターン等の、回路パターンを構成するライン状パターンの単位面積当たりの周縁長が所定の範囲に設定されていてもよい。
【００６３】
また、第１の実施形態において、ゲート電極加工を対象としたが、これに限られず、他のライン状パターンを有するレイヤーの微細加工、例えばアルミニウム又は銅等からなるメタル配線の加工等を対象としても、同様の高い加工精度を達成することができる。
【００６４】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体集積回路装置の製造方法について図面を参照しながら説明する。尚、第２の実施形態に係る半導体集積回路装置の製造方法は、ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法を前提とする。
【００６５】
第２の実施形態の特徴は、被露光基板となるウェハ上において、ライン状パターンを有する回路パターンを転写するための露光ショット数と、ダミーパターンを転写するための露光ショット数との比を調整することによって、転写される全てのライン状パターンと転写される全てのダミーパターンとの合計の単位面積当たりの周縁長を所定の範囲に設定することである。
【００６６】
図３（ａ）は、第２の実施形態に係る半導体集積回路装置の製造方法における、ポリシリコンゲート電極パターンを形成するためのリソグラフィー工程でのパターン露光ショットマップの一例を示しており、図３（ｂ）は、該リソグラフィー工程で用いられるダミーパターンの一例を示している。
【００６７】
第２の実施形態に係る半導体集積回路装置の製造方法においては、図３（ａ）に示すように、回路パターンがそれぞれ転写される第１の露光領域１１の数（つまり回路パターンを転写するための露光ショット数）と、ダミーパターンがそれぞれ転写される第２の露光領域１２の数（つまりダミーパターンを転写するための露光ショット数）とがウェハ１０上で調整される。また、各第２の露光領域１２においては、図３（ｂ）に示すように、例えば０．２μｍ幅のラインと０．２μｍ幅のスペースとからなる短冊状のダミーパターン１３が単純に敷き詰められるように転写される。
【００６８】
これによって、例えばウエハ１０上における単位面積当たりのゲート電極周縁長、つまり、転写される全ての回路パターンに含まれるゲート電極パターンと、転写される全てのダミーパターン１３との合計の単位面積当たりのゲート電極周縁長を、半導体集積回路装置のマスクパターンレイアウト、つまり回路パターンと対応するマスクパターンレイアウトに依存しない一定の範囲に抑えることが可能となる。
【００６９】
具体的には、本実施形態においては、回路パターン形成用のレチクルマスクとは別に、ダミーパターン１３を転写するためのダミーのレチクルマスクを用いるため、第１実施形態と比べて、ウエハ１０全体としての単位面積当たりのゲート電極周縁長をより大きくすることが可能である。
【００７０】
また、本実施形態において、ウエハ１０全体としての単位面積当たりのゲート電極周縁長を例えば第１の実施形態と同じく１６００〜２０００ｍｍ／ｍｍ２ の範囲にするために、第２の露光領域１２がウェハ１０上において占める面積割合Ａを次のように計算することができる。但し、各第２の露光領域１２に転写されるダミーパターンの単位面積当たりの周縁長が例えば５０００ｍｍ／ｍｍ２ であり、各第１の露光領域１１に転写される回路パターンにおける単位面積当たりのゲート電極周縁長が例えば５００ｍｍ／ｍｍ２ であるとする。
【００７１】
すなわち、
１６００≦５０００×Ａ＋５００×（１−Ａ）≦２０００
の関係式が成り立つので、
０．２４４≦Ａ≦０．３３３
となる。これにより、第２の露光領域１２がウェハ１０上において占める面積割合が約２４．５％以上になるように、ダミーパターンを転写するための露光ショット数を設定する必要があることになる。具体的には、本実施形態においては、図３（ａ）に示すように、ウェハ１０上における３／４（７５％）の面積に回路パターン転写用の第１の露光領域１１が設けられており、ウェハ１０上における残り１／４（２５％）の面積にダミーパターン転写用の第２の露光領域１２が設けられている。
【００７２】
第２の実施形態によると、ウェハ１０全体における単位面積当たりのゲート電極周縁長が所定の範囲に設定されるように、回路パターン転写の露光ショット数とダミーパターン転写の露光ショット数との比を調整する。従って、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、マスクパターンレイアウトの違いに起因してゲート電極パターンに寸法ばらつきが生じることを防止できる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極パターンの加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【００７３】
尚、第２の実施形態において、ダミーパターンの単位面積当たりの周縁長は、半導体集積回路装置に搭載されるメモリ回路における単位面積当たりのゲート電極周縁長の７０％以上であることが好ましい。
【００７４】
また、第２の実施形態において、ウェハ全体における単位面積当たりのゲート電極周縁長が、メモリ回路における単位面積当たりのゲート電極周縁長の７０〜１００％に設定されるように、回路パターンを転写するための露光ショット数と、ダミーパターンを転写するための露光ショット数との比を調整することが好ましい。
【００７５】
また、第２の実施形態において、ゲート電極加工を対象としたが、これに限られず、他のライン状パターンを有するレイヤーの微細加工、例えばアルミニウム又は銅等からなるメタル配線の加工等を対象としても、同様の高い加工精度を達成することができる。
【００７６】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体集積回路装置の製造方法について図面を参照しながら説明する。尚、第３の実施形態に係る半導体集積回路装置の製造方法は、ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法を前提とする。
【００７７】
第３の実施形態の特徴は、回路パターンを構成するライン状パターンの単位面積当たりの周縁長に応じてドライエッチング条件を調整しながら被加工膜に対してドライエッチングを行なうことである。以下、ゲート電極パターンを形成するためのドライエッチング条件を選択することによって、半導体集積回路装置のマスクパターンレイアウトに対するゲート電極パターンの寸法依存性を抑制する場合を例として説明する。
【００７８】
図４は、様々なレイアウトの回路が組み込まれた複数品種の半導体集積回路装置の製造においてポリシリコンゲート電極パターンをドライエッチングにより形成する時に、チップ上における単位面積当たりのゲート電極周縁長をパラメータ（パラメータＳ１：６００ｍｍ／ｍｍ２ 、パラメータＳ２：１０００ｍｍ／ｍｍ２ 、パラメータＳ３：１４００ｍｍ／ｍｍ２ 、パラメーＳ４：１８００ｍｍ／ｍｍ２ ）として、ドライエッチング用ガスの流量とゲート電極パターンのＣＤロスとの関係を実験により求めた結果を示すグラフである。ここで、図４に示す実験結果は、エッチングガスとして、ＨＢｒ及びＣｌ２ と、Ｈｅ等の冷却ガスとの混合ガスを用いると共に、該混合ガスのうちＨＢｒのガス流量を可変とすることによって得られたものである。
【００７９】
図４に示すように、ＨＢｒガス流量が同じであっても単位面積当たりのゲート電極周縁長が異なると、それに伴ってゲート電極パターンのＣＤロスも異なってくる。一方、単位面積当たりのゲート電極周縁長のどんな値に対しても、ＨＢｒガス流量を変えていくと、特定の流量でＣＤロスをほぼ０にすることができる。
【００８０】
従って、第３の実施形態に係る半導体集積回路装置の製造方法では、予め、各半導体集積回路装置の回路パターンにおける単位面積当たりのゲート電極周縁長を求めておくと同時に、図４に示すようなドライエッチング条件とＣＤロスとの関係を実験的に求めておく。そして、求められた単位面積当たりのゲート電極周縁長に対して、ゲート電極パターンのＣＤロスが設計上許容される程度において実質的に０となるようなドライエッチング条件（図４ではＨＢｒガス流量）、言い換えると、ゲート電極パターンの寸法が設計上決定された目標寸法と等しくなるようなドライエッチング条件を選択して、ゲート電極となるポリシリコン膜に対してドライエッチングを行なう。
【００８１】
ところで、例えばメモリ回路とロジック回路とが搭載された複数品種の半導体集積回路装置の製造において、品種毎に加工パターンの目標寸法は同一であるがレイアウトが大きく異なる場合に、以上に説明した方法を用いることによって、原則的には、レイアウトに関わりなく正確なパターンエッチングを実行することができる。しかしながら、実際には、レイアウトの異なる品種毎にドライエッチング条件を求めることは、つまり、ドライエッチング条件を品種毎に変えることは量産性の点では好ましくない。
【００８２】
そこで、本実施形態において、単位面積当たりのゲート電極周縁長を複数の範囲に区分して、各範囲の単位面積当たりのゲート電極周縁長に対してそれぞれ１つのドライエッチング条件を設定するようにしてもよい。
【００８３】
［表１］は、ポリシリコンゲート電極パターンをドライエッチングにより形成する際における、単位面積当たりのゲート電極周縁長の各範囲に対するドライエッチング工程の最適条件を示している。
【００８４】
【表１】
［表１］に示すように、単位面積当たりのゲート電極周縁長を複数の範囲に区切って、各範囲毎に異なるドライエッチング条件（具体的には異なるＨＢｒガス流量）が適用されている。［表１］に示すドライエッチング条件を用いた場合、図４との対応関係から明らかなように、単位面積当たりのゲート電極周縁長の各範囲（Ｓ１〜Ｓ４）に対してゲート電極パターンのＣＤロスがほぼ０±０．００２μｍ以内の小さい値に収まっている。これにより、０．１μｍ以下の設計ルールのデバイスの製造においても十分なパターン精度を得ることができる。
【００８６】
すなわち、第３の実施形態によると、単位面積当たりのゲート電極周縁長に応じて、ゲート電極となるポリシリコン膜に対するドライエッチングの条件を調整しながらポリシリコン膜に対してドライエッチングを行なうため、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、ゲート電極パターンの寸法を常に所定値と等しくできる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【００８７】
また、第３の実施形態によると、単位面積当たりのゲート電極周縁長を複数の範囲に区分して、各範囲に対してそれぞれ１つのドライエッチング条件を設定するため、ドライエッチング条件を品種毎に変える場合と比べて、ドライエッチング条件の調整を簡単に行なえる。
【００８８】
尚、第３の実施形態においては、ポリシリコンゲート電極を形成するためのドライエッチングにおいてＨＢｒガス流量の調整によってゲート電極パターンのＣＤロスを制御したが、これに代えて、全てのエッチングガスの総流量、エッチングガス圧力、又はドライエッチング装置のＲＦパワー等を調整することによっても最適なドライエッチング条件を設定することが可能である。
【００８９】
また、第３の実施形態において、例えばリソグラフィー工程で光反射防止膜となる有機塗布膜を、ゲート電極となるポリシリコン膜上に形成する場合、或いは、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）法によってハードマスクとなるシリコン酸化膜等を、ゲート電極となるポリシリコン膜上に形成する場合等においては、ポリシリコン膜に対するエッチング条件に代えて、前述の有機塗布膜又はＣＶＤシリコン酸化膜等に対するエッチング条件を調整してもよい。
【００９０】
また、第３の実施形態において、ゲート電極加工を対象としたが、これに限られず、他のライン状パターンを有するレイヤーの微細加工、例えばメタル配線のエッチング加工、或いは、埋め込み配線用溝を形成するための絶縁膜のエッチング加工等を対象としても、同様の高い加工精度を達成することができる。
【００９１】
（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体集積回路装置の製造方法について図面を参照しながら説明する。尚、第４の実施形態に係る半導体集積回路装置の製造方法は、ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法を前提とする。
【００９２】
第３の実施形態においては、回路パターンを構成するライン状パターンの単位面積当たりの周縁長に応じてドライエッチング条件を調整した。それに対して、第４の実施形態の特徴は、回路パターンを構成するライン状パターンと対応するレジストパターンを、その寸法をライン状パターンの単位面積当たりの周縁長に応じて調整しながら形成することである。以下、ゲート電極パターンと対応するレジストパターンの寸法を調整することによって、半導体集積回路装置のマスクパターンレイアウトに対するゲート電極パターンの寸法依存性を抑制する場合を例として説明する。
【００９３】
具体的には、第４の実施形態においては、様々なレイアウトの回路が組み込まれた複数品種の半導体集積回路装置の製造においてポリシリコンゲート電極パターンをドライエッチングにより形成する時に、エッチングガスとして、ＨＢｒ及びＣｌ２ と、Ｈｅ等の冷却ガスとの混合ガスを用いると共に、該混合ガスのうちＨＢｒのガス流量を０．０７ＳＬＭに固定する。すなわち、第４の実施形態においては、ドライエッチング条件を、第３の実施形態の［表１］に示すレシピＮｏ．ＰＳ３のドライエッチング条件（標準的な条件）に固定する。このようにドライエッチング条件を固定した場合、例えば第３の実施形態の図４に示すように、マスクパターンレイアウトによってゲート電極パターンのＣＤロスの値が異なってくる。
【００９４】
従って、第４の実施形態に係る半導体集積回路装置の製造方法では、まず各半導体集積回路装置の回路パターンにおける単位面積当たりのゲート電極周縁長と、ゲート電極パターンのＣＤロスとの関係を求めておく。そして、求められたＣＤロスの大きさ、つまり単位面積当たりのゲート電極周縁長に依存して生じるパターン寸法変化を補償するように、ドライエッチングマスクとなるレジストパターンの寸法を例えば露光量等のフォトリソグラフィ条件により調整する。
【００９５】
［表２］は、ポリシリコンゲート電極パターンと対応するレジストパターンを形成して該レジストパターンを用いてドライエッチングを行なう際における、単位面積当たりのゲート電極周縁長の各範囲に対する、ゲート電極パターンのＣＤロス（Ａ）、フォトリソグラフィー工程での目標寸法（Ｂ）、及びドライエッチング後におけるゲート電極パターンの設計寸法（Ｃ）のそれぞれを示している。
【００９６】
【表２】
［表２］において、ＣＤロス（Ａ）は［表１］に示すレシピＮｏ．ＰＳ３のドライエッチング条件を用いた場合の値である。また、目標寸法（Ｂ）は、前述のようにＣＤロス（Ａ）の大きさを考慮して調整されたレジストパターンの最適寸法である。また、本実施形態においては、設計寸法（Ｃ）を０．１５０μｍとしている。
【００９８】
ここで、
目標寸法（Ｂ）＝ＣＤロス（Ａ）＋設計寸法（Ｃ）
なる関係式が成立するので、該関係式を用いることによって、［表２］に示すような、目標寸法（Ｂ）、つまりレジストパターンの最適寸法の値を具体的に設定できる。逆に言うと、フォトリソグラフィー工程での目標寸法（Ｂ）を調整することにより、該調整分とＣＤロス（Ａ）とを相殺することが可能となる。
【００９９】
また、本実施形態で、設計寸法（Ｃ）が０．１５０μｍであり、ドライエッチング条件が［表１］に示すレシピＮｏ．ＰＳ３（ＨＢｒガス流量：０．０７ＳＬＭ）であることに着目して、例えば図４においてＨＢｒガス流量が０．０７ＳＬＭである場合の、単位面積当たりのゲート電極周縁長の各範囲（Ｓ１〜Ｓ４）に対応するＣＤロスを読むことによっても、フォトリソグラフィー工程での目標寸法（Ｂ）を簡単に設定することができる。尚、本実施形態において、ドライエッチング条件として［表１］に示すレシピＮｏ．ＰＳ３を用いているのは次の理由による。すなわち、［表２］から明らかなように、レシピＮｏ．ＰＳ３を用いると、ＣＤロス（Ａ）の大きさと対応する目標寸法（Ｂ）の調整量が、半導体集積回路装置の各品種で実現される様々な単位面積当たりのゲート電極周縁長に対して最も小さくなるからである。
【０１００】
以上に説明したように、第４の実施形態によると、ゲート電極パターンと対応するレジストパターンを、その寸法を単位面積当たりのゲート電極周縁長に応じて調整しながら形成するため、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、ゲート電極パターンの寸法を常に所定値と等しくできる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【０１０１】
尚、第４の実施形態において、フォトリソグラフィー工程での目標寸法の調整、つまり、ゲート電極パターンと対応するレジストパターンの寸法の調整に関しては、例えばレジスト膜に対する露光における露光量を増減させる方法が最も簡便である。また、フォトマスク上における遮光パターン（例えばクロムパターン）等の寸法を補正してもよい。この場合、露光量を増減させる必要がなくなるので、製造工程の運用上有利になる。
【０１０２】
また、第４の実施形態において、ゲート電極加工を対象としたが、これに限られず、他のライン状パターンを有するレイヤーの微細加工、例えばアルミニウム又は銅等からなるメタル配線の加工等を対象としても、同様の高い加工精度を達成することができる。
【０１０３】
（第５の実施形態）
以下、本発明の第５の実施形態に係る半導体集積回路装置の製造方法について図面を参照しながら説明する。尚、第５の実施形態に係る半導体集積回路装置の製造方法は、ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法を前提とする。また、以下の説明では、ＤＲＡＭ等の繰り返しパターンを有するメモリの混載が可能なシステムＬＳＩにおけるゲート電極の形成方法を例とする。
【０１０４】
図５（ａ）〜（ｄ）は、第５の実施形態に係る半導体集積回路装置の製造方法の各工程を示す断面図である。
【０１０５】
まず、図５（ａ）に示すように、シリコン基板２１上に、ゲート絶縁膜となる厚さ５ｎｍ程度のシリコン酸化膜２２を形成した後、シリコン酸化膜２２上に、ゲート電極となる厚さ２００ｎｍ程度のポリシリコン膜２３を形成し、その後、ポリシリコン膜２３上に、リソグラフィー工程（図５（ｂ）参照）での光反射防止膜となる厚さ１００ｎｍ程度の有機塗布膜２４を形成する。
【０１０６】
次に、図５（ｂ）に示すように、リソグラフィー技術を用いて、有機塗布膜２４上に、ライン状パターンを有するゲート電極２６（図５（ｄ）参照）と対応する最小線幅（ゲート電極の目標寸法）０．１５μｍのレジストパターン２５（厚さは６００ｎｍ程度）を形成する。
【０１０７】
次に、図５（ｃ）に示すように、レジストパターン２５をマスクとして有機塗布膜２４に対してドライエッチングを行なう。
【０１０８】
このとき、半導体集積回路装置がＤＲＡＭ非搭載品種である場合、例えば、圧力が１０Ｐａに設定されたチャンバー内に、ＳＯ２ ガスとＯ２ ガスとの混合ガスからなるエッチングガスを、ＳＯ２ ガスの流量：２０ｃｃ／ｍｉｎ、Ｏ２ ガスの流量：２０ｃｃ／ｍｉｎの流量比で導入すると共に、試料台に２００Ｗの高周波電力（ＲＦパワー）を印加して、ドライエッチングを行なう。また、半導体集積回路装置がＤＲＡＭ搭載品種である場合、例えば、圧力が１０Ｐａに設定されたチャンバー内に、ＳＯ２ ガスとＯ２ ガスとの混合ガスからなるエッチングガスを、ＳＯ２ ガスの流量：２５ｃｃ／ｍｉｎ、Ｏ２ ガスの流量：２０ｃｃ／ｍｉｎの流量比で導入すると共に、試料台に２００Ｗの高周波電力を印加して、ドライエッチングを行なう。尚、本実施形態においては、標準状態（０℃、１気圧）における１分間当たりの流量を用いてガス流量を表している。
【０１０９】
すなわち、有機塗布膜２４に対するドライエッチング工程においては、ＤＲＡＭ搭載の有無によってエッチング条件を変更する。具体的には、ＤＲＡＭ搭載品種の場合、エッチングにより有機塗布膜２４に形成される側壁を保護する効果を有するＳＯ２ ガスの流量を、ＤＲＡＭ非搭載品種の場合の２０ｃｃ／ｍｉｎから２５ｃｃ／ｍｉｎへと増加させる。これにより、ＤＲＡＭが搭載されることによって有機塗布膜２４の側壁の面積が増大する場合にも、所望の単位面積当たりの側壁保護効果が得られるので、ＤＲＡＭ搭載の有無に関わらず有機塗布膜２４を所望の寸法（０．１５μｍ）を有するようにパターン化できる。
【０１１０】
次に、レジストパターン２５又はパターン化された有機塗布膜２４をマスクとして、ポリシリコン膜２３に対してドライエッチングを行なった後、図５（ｄ）に示すように、レジストパターン２５及び有機塗布膜２４をアッシングにより除去して、ポリシリコン膜２３からなるゲート電極２６を形成する。このとき、ＤＲＡＭ搭載の有無に関わらず有機塗布膜２４が所望の寸法を有するようにパターン化されているので、ＣＤロスの発生を防止して所望の寸法（０．１５μｍ）を有するゲート電極２６を形成できる。
【０１１１】
尚、ポリシリコン膜２３に対するドライエッチング工程においては、ＤＲＡＭ非搭載品種であってもＤＲＡＭ搭載品種であっても、例えば、圧力が２０Ｐａに設定されたチャンバー内に、Ｃｌ２ ガスとＨＢｒガスとの混合ガスからなるエッチングガスを、Ｃｌ２ ガスの流量：４０ｃｃ／ｍｉｎ、ＨＢｒガスの流量：８０ｃｃ／ｍｉｎの流量比で導入すると共に、試料台に３００Ｗの高周波電力を印加して、ドライエッチングを行なう。すなわち、ポリシリコン膜２３及び有機塗布膜２４のそれぞれに対するドライエッチング工程においては、異なる設備や条件を用いる。
【０１１２】
以上に説明したように、第５の実施形態によると、ライン状パターンを有するゲート電極２６と対応するレジストパターン２５をマスクとして有機塗布膜２４に対してドライエッチングを行なう工程において、ＤＲＡＭ搭載の有無に応じてエッチング条件を変更する。具体的には、ＤＲＡＭ搭載品種の場合、ＤＲＡＭ非搭載品種の場合と比べて、エッチングにより有機塗布膜２４に形成される側壁を保護する効果を有するＳＯ２ ガスの流量を増加させる。このため、有機塗布膜２４の側壁の面積がＤＲＡＭ搭載により増大する場合にも、所望の単位面積当たりの側壁保護効果が得られるようにできるので、有機塗布膜２４を所望の寸法を有するようにパターン化できる。従って、パターン化された有機塗布膜２４をマスクとしてポリシリコン膜２３に対してドライエッチングを行なうことによって、所望の寸法を有するゲート電極２６を形成できる。すなわち、ＤＲＡＭ搭載の有無に伴うマスクパターンレイアウトの違いに起因するゲート電極２６の寸法ばらつきを確実に抑制でき、それによって精度の良いゲート電極加工を行なうことができる。
【０１１３】
図６は、第５の実施形態に係る半導体集積回路装置の製造方法を用いて、ＤＲＡＭ非搭載品種を含む様々なＤＲＡＭ占有面積率を有する品種を製造した場合における、ＣＤロス（エッチング前のレジストパターンの寸法から完成したゲート電極の寸法を引いた値）とＤＲＡＭ占有面積率との関係を示している。
【０１１４】
図６に示すように、第５の実施形態によると、ＤＲＡＭ搭載の有無に関わらず、ＣＤロスの発生を抑制して所望のゲート電極寸法である０．１５μｍを実現することができた。
【０１１５】
図７は、比較例としてＤＲＡＭ搭載の有無に関わらず同一のエッチング条件を用いて、ＤＲＡＭ非搭載品種を含む様々なＤＲＡＭ占有面積率を有する品種を製造した場合における、ＣＤロスとＤＲＡＭ占有面積率との関係を示している。
【０１１６】
図７に示すように、比較例によると、ＤＲＡＭ非搭載品種ではＣＤロスの発生を抑制できる一方、ＤＲＡＭ搭載品種では平均約＋０．０１３μｍのＣＤロスが発生している。
【０１１７】
尚、第５の実施形態において、ＤＲＡＭ搭載の有無に応じて有機塗布膜２４のエッチング条件（具体的には有機塗布膜２４の側壁を保護する効果を有するＳＯ２ ガスの流量）を変更する一方、ＤＲＡＭ搭載の有無に関わらずポリシリコン膜２３のエッチング条件を共通にしたが、これに代えて、ＤＲＡＭ搭載の有無に関わらず有機塗布膜２４のエッチング条件を共通にする一方、ＤＲＡＭ搭載の有無に応じてポリシリコン膜２３のエッチング条件を変更してもよい。このとき、例えばポリシリコン膜２３の側壁を保護する効果を有するエッチング反応生成物（ＳｉＢｒ４ 等）を側壁保護膜として形成するためのＨＢｒガスの流量を、ＤＲＡＭ搭載の有無に応じて変更してもよい。また、ゲート電極構造として、ポリシリコン膜上にシリコン酸化膜等が形成された構造を採用する場合には、該シリコン酸化膜のエッチング条件を変更することによって、ＤＲＡＭ搭載の有無に起因するゲート電極の寸法ばらつきを抑制してもよい。
【０１１８】
また、第５の実施形態において、ＤＲＡＭ搭載の有無に応じてエッチング条件を変更したが、これに代えて、ＤＲＡＭ占有面積率に応じてエッチング条件を細かに変更してもよい。
【０１１９】
また、第５の実施形態において、ゲート電極の形成を対象としたが、これに限られず他のライン状パターン、例えばメタル配線等の形成を対象としてもよい。
【０１２０】
また、第５の実施形態において、ＤＲＡＭ等のメモリの搭載が可能なシステムＬＳＩを対象としたが、これに限られず、複数の半導体素子が繰り返しパターンを有するように配列されてなる他の素子群の搭載が可能なシステムＬＳＩを対象としてもよい。
【０１２１】
（第６の実施形態）
以下、本発明の第６の実施形態に係る半導体集積回路装置の製造方法について図面を参照しながら説明する。尚、第６の実施形態に係る半導体集積回路装置の製造方法は、ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法を前提とする。また、以下の説明では、ＤＲＡＭ等の繰り返しパターンを有するメモリの混載が可能なシステムＬＳＩにおけるゲート電極の形成方法を例とする。さらに、第６の実施形態に係る半導体集積回路装置の製造方法の各工程を示す断面図を、第５の実施形態と同様に、図５（ａ）〜（ｄ）に示す。
【０１２２】
第６の実施形態が第５の実施形態と異なっている点は次の通りである。すなわち、第５の実施形態では、ライン状パターンを有するゲート電極２６と対応するレジストパターン２５をマスクとして有機塗布膜２４に対してドライエッチングを行なう工程（図５（ｃ）、（ｄ）参照）において、ＤＲＡＭ搭載の有無に応じてエッチング条件を変更した。それに対して、第６の実施形態では、レジストパターン２５を形成する工程（図５（ｂ）参照）において、ＤＲＡＭ占有面積率に応じてレジストパターン２５の寸法を変更する。
【０１２３】
具体的には、第６の実施形態においては、例えば図７に示すような、ＣＤロス（エッチング前のレジストパターンの寸法から完成したゲート電極の寸法を引いた値）とＤＲＡＭ占有面積率との関係を予め取得しておくことにより、例えば下式
（レジストパターンの寸法）
＝（ＤＲＡＭ占有面積率と対応するＣＤロスの予測値）
＋（ゲート電極の目標寸法）
を用いてレジストパターンの寸法を設定する。
【０１２４】
図７に示すように、ＤＲＡＭ占有面積率が大きくなるに従ってＣＤロスが増大するので、上式によると、ＤＲＡＭ占有面積率が大きくなるに従ってレジストパターン２５の寸法を大きくすることになる。このようにすると、第６の実施形態では次のような効果が得られる。すなわち、レジストパターン２５をマスクとして用いたエッチングによりポリシリコン膜２３又は有機塗布膜２４に形成される側壁の面積がＤＲＡＭ占有面積率の増加により増大して、単位面積当たりの側壁保護効果が減少する場合にも、該側壁保護効果の減少分を、レジストパターン２５の寸法の調整により補うことができる。従って、ＤＲＡＭ占有面積率の違いに伴うマスクパターンレイアウトの違いに起因するゲート電極２６の寸法ばらつきを確実に抑制でき、それによって精度の良いゲート電極加工を行なうことができる。
【０１２５】
［表３］は、第６の実施形態に係る半導体集積回路装置の製造方法を用いて、ＤＲＡＭ非搭載品種を含む様々なＤＲＡＭ占有面積率を有する品種を製造する場合における、目標寸法０．１５μｍのゲート電極を形成するためのレジストパターンの寸法を示している。尚、［表３］においては、参考のため、各ＤＲＡＭ占有面積率と対応するＣＤロスの予測値を示している。
【０１２６】
【表３】
レジストパターン２５の寸法を［表３］に示すように設定することによって、第６の実施形態において、ＤＲＡＭ占有面積率に関わらず、所望のゲート電極寸法である０．１５μｍを実現することができた。
【０１２８】
尚、第６の実施形態において、ＤＲＡＭ占有面積率に応じてレジストパターン２５の寸法を変更したが、これに代えて、ＤＲＡＭ搭載の有無に応じてレジストパターン２５の寸法を粗く変更してもよい。
【０１２９】
また、第６の実施形態において、レジストパターン２５の寸法を調整する具体的な方法として、例えば、露光量を調整する方法、又はレチクル上のマスクパターン寸法を調整する方法等を用いてもよい。
【０１３０】
また、第６の実施形態において、ゲート電極の形成を対象としたが、これに限られず他のライン状パターン、例えばメタル配線等の形成を対象としてもよい。
【０１３１】
また、第６の実施形態において、ＤＲＡＭ等のメモリの搭載が可能なシステムＬＳＩを対象としたが、これに限られず、複数の半導体素子が繰り返しパターンを有するように配列されてなる他の素子群の搭載が可能なシステムＬＳＩを対象としてもよい。
【０１３２】
【発明の効果】
本発明によると、半導体集積回路装置の品種によりマスクパターンレイアウトが大きく異なる場合にも、マスクパターンレイアウトの違いに起因してライン状パターンに寸法ばらつきが生じることを防止できる。従って、ＤＲＡＭ等の搭載率が用途又は仕様により異なるシステムＬＳＩにおいても、ゲート電極又はメタル配線等の加工寸法をマスクパターンレイアウトと無関係に一定にできるので、動作マージンのバラツキが解消された半導体集積回路装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体集積回路装置におけるダミーパターン挿入前の回路パターンのレイアウトの一例を示す図である。
【図２】本発明の第１の実施形態に係る半導体集積回路装置におけるダミーパターン挿入後の回路パターンのレイアウトの一例を示す図である。
【図３】（ａ）は本発明の第２の実施形態に係る半導体集積回路装置の製造方法における、ポリシリコンゲート電極パターンを形成するためのリソグラフィー工程でのパターン露光ショットマップの一例を示す図であり、（ｂ）は該リソグラフィー工程で用いられるダミーパターンの一例を示す図である。
【図４】複数品種の半導体集積回路装置の製造においてポリシリコンゲート電極パターンをドライエッチングにより形成する時に、チップ上における単位面積当たりのゲート電極周縁長をパラメータとして、ドライエッチング用ガスの流量とゲート電極パターンのＣＤロスとの関係を実験により求めた結果を示す図である。
【図５】（ａ）〜（ｄ）は本発明の第５又は第６の実施形態に係る半導体集積回路装置の製造方法の各工程を示す断面図である。
【図６】本発明の第５の実施形態に係る半導体集積回路装置の製造方法を用いて、ＤＲＡＭ非搭載品種を含む様々なＤＲＡＭ占有面積率を有する品種を製造した場合における、ＣＤロスとＤＲＡＭ占有面積率との関係を示す図である。
【図７】比較例としてＤＲＡＭ搭載の有無に関わらず同一のエッチング条件を用いて、ＤＲＡＭ非搭載品種を含む様々なＤＲＡＭ占有面積率を有する品種を製造した場合における、ＣＤロスとＤＲＡＭ占有面積率との関係を示す図である。
【図８】同一のゲート電極加工プロセスを用いて、ＤＲＡＭが搭載されたＤＲＡＭ搭載品種、及びＤＲＡＭ非搭載品種をそれぞれ製造した場合における、ＣＤロスの頻度分布を示す図である。
【図９】ＤＲＡＭ非搭載品種を含む様々なＤＲＡＭ占有面積率を有する品種における、単位面積当たりのゲート電極周縁長とＤＲＡＭ占有面積率との関係を示す図である。
【図１０】様々な品種における、単位面積当たりのゲート電極周縁長とＣＤロスとの関係を示す図である。
【符号の説明】
１ 活性領域パターン
２ ゲート電極パターン
３ 空き領域
４ ゲート電極ダミーパターン
１０ ウェハ
１１ 第１の露光領域
１２ 第２の露光領域
１３ ダミーパターン
２１ シリコン基板
２２ シリコン酸化膜
２３ ポリシリコン膜
２４ 有機塗布膜
２５ レジストパターン
２６ ゲート電極
Claims (13)
- ライン状パターンを有する回路パターンを備えた半導体集積回路装置であって、
前記回路パターンはメモリ回路のライン状パターンであるメモリ用ライン状パターンを含み、
前記回路パターンの配置領域の内部にダミーパターンが挿入されており、
前記メモリ用ライン状パターンを含む前記ライン状パターンの総周縁長と前記ダミーパターンの総周縁長との合計を前記回路パターンの配置領域の面積により除することによって得られた第１の単位面積当たりの周縁長が、前記メモリ用ライン状パターンの総周縁長を前記メモリ回路が形成されている領域の面積により除することによって得られた第２の単位面積当たりの周縁長以下となるように設定されていることを特徴とする半導体集積回路装置。 - 前記ダミーパターン及び前記メモリ用ライン状パターンを含む前記ライン状パターンは同一の異方性ドライエッチング工程によって形成されていることを特徴とする請求項１に記載の半導体集積回路装置。
- 前記第１の単位面積当たりの周縁長が、前記第２の単位面積当たりの周縁長の７０％以上で且つ１００％以下の範囲に設定されるように、前記ダミーパターンが挿入されていることを特徴とする請求項１又は２に記載の半導体集積回路装置。
- 前記ダミーパターンは、その形状が短冊状であることを特徴とする請求項１〜３のいずれか１項に記載の半導体集積回路装置。
- 繰り返しパターンを有する素子群の形成領域に配置されており且つ第１のライン状パターンを有する第１の回路パターンと、前記素子群以外の他の部分の形成領域に配置されており且つ第２のライン状パターンを有する第２の回路パターンとを備えた半導体集積回路装置であって、
前記第１のライン状パターンの総周縁長を前記第１の回路パターンの配置領域の面積により除することによって得られた第１の単位面積当たりの周縁長は、前記第２のライン状パターンの総周縁長を前記第２の回路パターンの配置領域の面積により除することによって得られた第２の単位面積当たりの周縁長よりも大きく、
前記第２の回路パターンの配置領域の内部にダミーパターンが、前記第１のライン状パターンの総周縁長と前記第２のライン状パターンの総周縁長と前記ダミーパターンの総周縁長との合計を前記第１の回路パターンの配置領域の面積と前記第２の回路パターンの配置領域の面積との合計により除することによって得られた第３の単位面積当たりの周縁長が、前記第１の単位面積当たりの周縁長以下になるように挿入されていることを特徴とする半導体集積回路装置。 - 前記ダミーパターン、前記第１のライン状パターン及び前記第２のライン状パターンは同一の異方性ドライエッチング工程によって形成されていることを特徴とする請求項５に記載の半導体集積回路装置。
- 前記第３の単位面積当たりの周縁長が、前記第１の単位面積当たりの周縁長の７０％以上で且つ１００％以下の範囲に設定されるように、前記ダミーパターンが挿入されていることを特徴とする請求項５又は６に記載の半導体集積回路装置。
- 前記素子群はメモリであることを特徴とする請求項５〜７のいずれか１項に記載の半導体集積回路装置。
- 前記ダミーパターンの総周縁長を前記ダミーパターンが形成されている領域の面積により除することによって得られた第４の単位面積当たりの周縁長は、前記第１の単位面積当たりの周縁長の７０％以上であることを特徴とする請求項５に記載の半導体集積回路装置。
- ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造するための半導体集積回路装置の製造方法であって、
前記回路パターンはメモリ回路のライン状パターンであるメモリ用ライン状パターンを含み、
前記各半導体集積回路装置の製造工程は、
前記回路パターンの配置領域の内部にダミーパターンを、前記メモリ用ライン状パターンを含む前記ライン状パターンの総周縁長と前記ダミーパターンの総周縁長との合計を前記回路パターンの配置領域の面積により除することによって得られた第１の単位面積当たりの周縁長が、前記メモリ用ライン状パターンの総周縁長を前記メモリ回路が形成されている領域の面積により除することによって得られた第２の単位面積当たりの周縁長以下となるように挿入する工程と、
前記ダミーパターン及び前記メモリ用ライン状パターンを含む前記ライン状パターンを同一の異方性ドライエッチング工程によって形成する工程とを含むことを特徴とする半導体集積回路装置の製造方法。 - 前記第１の単位面積当たりの周縁長が、前記第２の単位面積当たりの周縁長の７０％以上で且つ１００％以下の範囲に設定されるように、前記ダミーパターンが挿入されることを特徴とする請求項１０に記載の半導体集積回路装置の製造方法。
- 半導体基板上における複数の第１領域のそれぞれに対して、メモリ回路のライン状パターンであるメモリ用ライン状パターンを含むライン状パターンを有する回路パターンを転写するための露光を行なう工程と、
前記半導体基板上における前記各第１領域と異なる複数の第２領域のそれぞれに対してダミーパターンを転写するための露光を行なう工程と、
前記メモリ用ライン状パターンを含めて転写される全ての前記ライン状パターンの周縁長と転写される全ての前記ダミーパターンの周縁長との合計を前記各第１領域の面積と前記各第２領域の面積との合計により除することによって得られた第１の単位面積当たりの周縁長が、転写される全ての前記メモリ用ライン状パターンの周縁長を前記メモリ回路が形成されている領域の面積により除することによって得られた第２の単位面積当たりの周縁長以下となるように、前記回路パターンを転写するための露光ショット数と前記ダミーパターンを転写するための露光ショット数との比を調整する工程と、
前記ダミーパターン及び前記メモリ用ライン状パターンを含む前記ライン状パターンを同一の異方性ドライエッチング工程によって形成する工程とを備えていることを特徴とする半導体集積回路装置の製造方法。 - 前記第１の単位面積当たりの周縁長が、前記第２の単位面積当たりの周縁長の７０％以上で且つ１００％以下の範囲に設定されるように前記ダミーパターンが設けられることを特徴とする請求項１２に記載の半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001295617A JP3593079B2 (ja) | 2000-10-02 | 2001-09-27 | 半導体集積回路装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000302277 | 2000-10-02 | ||
| JP2000-302277 | 2000-10-02 | ||
| JP2001295617A JP3593079B2 (ja) | 2000-10-02 | 2001-09-27 | 半導体集積回路装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003398640A Division JP4031752B2 (ja) | 2000-10-02 | 2003-11-28 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002198435A JP2002198435A (ja) | 2002-07-12 |
| JP3593079B2 true JP3593079B2 (ja) | 2004-11-24 |
Family
ID=26601363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001295617A Expired - Lifetime JP3593079B2 (ja) | 2000-10-02 | 2001-09-27 | 半導体集積回路装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3593079B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100610022B1 (ko) * | 2005-01-18 | 2006-08-08 | 삼성전자주식회사 | 반도체 메모리 장치 |
| KR100712996B1 (ko) * | 2005-09-20 | 2007-05-02 | 주식회사 하이닉스반도체 | 패턴더미를 갖는 반도체소자 및 패턴더미를 이용한반도체소자의 제조방법 |
| JP5063071B2 (ja) * | 2006-02-14 | 2012-10-31 | 株式会社ニューフレアテクノロジー | パタン作成方法及び荷電粒子ビーム描画装置 |
| JP5443548B2 (ja) * | 2006-02-14 | 2014-03-19 | 株式会社ニューフレアテクノロジー | パタン作成方法及び荷電粒子ビーム描画装置 |
| JP4864732B2 (ja) | 2007-01-11 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | ダミーパターンの配置方法、半導体設計装置及び半導体装置 |
| JP2010164849A (ja) * | 2009-01-16 | 2010-07-29 | Toshiba Corp | パターンデータ作成方法およびパターンデータ作成プログラム |
| JP5011360B2 (ja) * | 2009-09-21 | 2012-08-29 | 株式会社東芝 | フォトマスクの設計方法 |
| JP5803664B2 (ja) * | 2011-12-26 | 2015-11-04 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
2001
- 2001-09-27 JP JP2001295617A patent/JP3593079B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002198435A (ja) | 2002-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6794677B2 (en) | Semiconductor integrated circuit device and method for fabricating the same | |
| US8183119B2 (en) | Semiconductor device fabrication method using multiple mask patterns | |
| US20050142497A1 (en) | Method of forming a pattern in a semiconductor device and method of forming a gate using the same | |
| US6703312B2 (en) | Method of forming active devices of different gatelengths using lithographic printed gate images of same length | |
| US6109775A (en) | Method for adjusting the density of lines and contact openings across a substrate region for improving the chemical-mechanical polishing of a thin-film later disposed thereon | |
| US20090253263A1 (en) | Method for fabricating semiconductor device capable of decreasing critical dimension in peripheral region | |
| US20080268381A1 (en) | Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold | |
| US20120228743A1 (en) | Methods of Manufacturing Semiconductor Devices and Optical Proximity Correction | |
| JP3593079B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| US7910957B2 (en) | Semiconductor device | |
| JPH1174365A (ja) | Ｄｒａｍチップの製造方法 | |
| US5981149A (en) | Method for manufacturing semiconductor device | |
| US20080102643A1 (en) | Patterning method | |
| CN112086433A (zh) | 半导体元件及其制备方法 | |
| US6228745B1 (en) | Selective reduction of sidewall slope on isolation edge | |
| US20050118531A1 (en) | Method for controlling critical dimension by utilizing resist sidewall protection | |
| JP4031752B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH1056015A (ja) | 半導体装置および半導体素子の金属配線形成用ホトマスクとその形成方法 | |
| US7759182B2 (en) | Dummy active area implementation | |
| JP3228272B2 (ja) | 半導体装置のレイアウト設計方法及び装置並びに記録媒体 | |
| US8158527B2 (en) | Semiconductor device fabrication method using multiple resist patterns | |
| US6953696B2 (en) | Method for fabricating semiconductor integrated circuit device | |
| JP4899086B2 (ja) | 荷電粒子ビーム露光データの補正工程を有する半導体装置の製造方法 | |
| KR100319654B1 (ko) | 개발 집적 칩 디자인의 트렌치 레벨을 위한 깊은 트렌치 형상의 패턴 레이아웃 방법 | |
| JP3913145B2 (ja) | パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040826 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3593079 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
| SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |