JP2006013485A - 線幅の狭い半導体素子の製造方法 - Google Patents

線幅の狭い半導体素子の製造方法 Download PDF

Info

Publication number
JP2006013485A
JP2006013485A JP2005165319A JP2005165319A JP2006013485A JP 2006013485 A JP2006013485 A JP 2006013485A JP 2005165319 A JP2005165319 A JP 2005165319A JP 2005165319 A JP2005165319 A JP 2005165319A JP 2006013485 A JP2006013485 A JP 2006013485A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
etching
film
chf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005165319A
Other languages
English (en)
Other versions
JP4771750B2 (ja
Inventor
Kyoen Lee
京 遠 李
Ki-Won Nam
基 元 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2006013485A publication Critical patent/JP2006013485A/ja
Application granted granted Critical
Publication of JP4771750B2 publication Critical patent/JP4771750B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】セルの周辺領域における線状パターンのＣＤを減少させることができる半導体素子の製造方法を提供する。
【解決手段】セル領域及び周辺領域が画定された基板２００上にシリコン窒化膜２０１Ａを形成する工程、シリコン窒化膜上に反射防止膜としてシリコン酸窒化膜２０２Ａを形成する工程、セル領域では最終パターンの線幅Ｗ１Ａより広い幅Ｗ１を有し、周辺領域ではパターンの崩れの発生を抑える最小の線幅Ｗ２を有するようにシリコン酸窒化膜上にフォトレジストパターン２０３を形成する工程、フォトレジストパターンをエッチングマスクとしてシリコン酸窒化膜とシリコン窒化膜とをエッチングする処理を、残留するシリコン酸窒化膜２０２Ｂとシリコン窒化膜２０１Ｂとの線幅Ｗ１Ａ，Ｗ２Ｂがフォトレジストパターンの線幅Ｗ１，Ｗ２に比べて狭くなるまで行う工程、及び残留するシリコン窒化膜を過度エッチングする工程を含む。
【選択図】 図３Ｂ

Description

本発明は、半導体素子の製造方法に関し、より詳細には、線幅の狭い線状パターンを形成することができる半導体素子の製造方法に関する。
近年の半導体素子におけるデザインルールの縮小により、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）におけるゲート電極等の線状パターンの線幅が、半導体素子のセル領域だけでなく、周辺領域においても減少してきている。
例えば、１００ｎｍのデザインルールが適用されるＤＲＡＭにおいて、周辺領域の線幅は、マスクのＤＩＣＤ（Ｄｅｖｅｌｏｐ Ｉｎｓｐｅｃｔｉｏｎ Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）が１．１３０μｍであり、ＦＩＣＤ（Ｆｉｎａｌ Ｉｎｓｐｅｃｔｉｏｎ Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）が０．１７０μｍである。しかしながら、グラフィック処理に用いる半導体素子等の高速な動作が要求される半導体素子では、周辺領域においても、線幅、従ってＣＤ（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）をより減少させる必要がある。
しかし、上記必要性にもかかわらず、マスクのＤＩＣＤの減少は、パターンの崩れの発生により限界に達している。また、ゲート電極等の線状パターンを形成するためのエッチングは、ＦＩＣＤをＤＩＣＤよりも増大させる処理、即ち線幅が広がる処理である。それゆえに、周辺領域において線幅を減少させるには限界がある。
図１は従来技術に係るマスクパターンのＣＤの変化を説明するための断面図である。
図１に示すように、セル領域Ａと周辺領域Ｂとが画定された基板１００上にゲート導電膜１０１を形成する。ゲート導電膜１０１上にゲートハードマスク１０２をパターニングし、ゲートハードマスク１０２上には反射防止膜１０３をパターニングする。反射防止膜１０３上には線状パターン形成のためのフォトレジストパターン１０４の一部が残留している。
ここで、ゲート導電膜１０１はポリシリコンとタングステンシリサイドとの積層構造であって、ゲートハードマスク１０２はシリコン窒化膜からなり、反射防止膜１０３はシリコン酸窒化膜からなる。
また、図１のＷ１とＷ２は、それぞれ、フォトレジストパターン１０４形成時におけるセル領域Ａと周辺領域ＢにおけるＤＩＣＤであり、Ｗ１ＡとＷ２Ｂは、それぞれ、最終の線状パターン形成後におけるセル領域Ａと周辺領域ＢにおけるＦＩＣＤである。
図１に示すように、従来の半導体素子の製造方法においては、ＤＩＣＤであるＷ１とＷ２とが、ＦＩＣＤであるＷ１ＡとＷ２Ｂとにそれぞれ増大することがわかる。
図２は従来技術に係るゲート電極のＦＩＣＤに該当する線幅をプロットしたグラフである。
図２に示すように、セル領域Ａにおけるゲート電極の線幅は約０．１２０μｍであり、周辺領域Ｂにおけるゲート電極の線幅は約０．１７０μｍである。
上記のように、従来の線状パターンの形成方法においては、形成された線状パターンのＦＩＣＤが、マスクパターンのＤＩＣＤと比較して増大するので、線幅を現状よりも減少させることができないという問題がある。
また、マスクのＤＩＣＤの減少がパターンの崩れの発生により限界に達しているため、周辺領域におけるＣＤを減少させることができないという問題がある。
本発明は、上記した従来技術の問題点を解決するためになされたものであり、その目的は、周辺領域における線状パターンのＣＤを、パターンの崩れの発生を伴わずにセル領域と共に減少させることができる半導体素子の製造方法を提供することにある。
上記課題を解決するために、本発明の第１の態様によれば、セル領域及び周辺領域が画定された基板上に蒸着によってシリコン窒化膜を形成する第１ステップ、前記シリコン窒化膜上に蒸着によって反射防止膜としてシリコン酸窒化膜を形成する第２ステップ、前記セル領域では最終パターンの線幅より広い幅を有し、前記周辺領域ではパターンの崩れの発生を抑える最小の線幅を有するように前記シリコン酸窒化膜上に線状のフォトレジストパターンを形成する第３ステップ、ポリマーの発生を抑制しながら、前記フォトレジストパターンをエッチングマスクとして前記シリコン酸窒化膜と前記シリコン窒化膜とを順次エッチングする処理を、エッチング後に残留する前記シリコン酸窒化膜と前記シリコン窒化膜との線幅が前記フォトレジストパターンの線幅に比べて狭くなるまで行う第４ステップ、及び前記第４ステップの後に残留する前記シリコン窒化膜を過度エッチングする第５ステップを含む半導体素子の製造方法を提供することができる。
前記シリコン酸窒化膜と前記シリコン窒化膜とを順次エッチングする前記第４ステップと、残留する前記シリコン窒化膜を過度エッチングする前記第５ステップとにおいて、エッチングガスにＣＨＦ３とＣＦ４との混合ガスを用いることができる。
また、前記シリコン酸窒化膜と前記シリコン窒化膜とを順次エッチングする前記第４ステップにおいて、ウェハチャックの温度を約５０℃以上に維持することができる。
また、前記第４ステップにおいて前記シリコン酸窒化膜をエッチングする際に、ＣＨＦ３とＣＦ４との混合比が、ＣＦ４を１としてＣＨＦ３が約１．１〜約１．６である混合ガスを使用することができる。
また、前記第４ステップにおいて前記シリコン窒化膜をエッチングする際に、ＣＨＦ３とＣＦ４との混合比が、ＣＨＦ３を１としてＣＦ４が約１．１〜約２である混合ガスを使用することができる。
また、残留する前記シリコン窒化膜を過度エッチングする前記第５ステップにおいて、ＣＨＦ３とＣＦ４との混合比が、ＣＦ４を１としてＣＨＦ３が約１．５〜約３である混合ガスを使用することができる。
また、上記課題を解決するために、本発明の第２の態様によれば、セル領域及び周辺領域が画定された基板上に蒸着によって導電膜を形成する第１ステップ、前記導電膜上に蒸着によって絶縁性ハードマスクとしてシリコン窒化膜を形成する第２ステップ、前記シリコン窒化膜上に蒸着によって反射防止膜としてシリコン酸窒化膜を形成する第３ステップ、前記セル領域では最終パターンの線幅より広い幅を有し、前記周辺領域ではパターンの崩れの発生を抑える最小の線幅を有するように前記シリコン酸窒化膜上に線状のフォトレジストパターンを形成する第４ステップ、ポリマーの発生を抑制しながら、前記フォトレジストパターンをエッチングマスクとして前記シリコン酸窒化膜と前記シリコン窒化膜とを順次エッチングする処理を、エッチング後に残留する前記シリコン酸窒化膜と前記シリコン窒化膜との線幅が前記フォトレジストパターンの線幅に比べて狭くなるまで行う第５ステップ、前記第５ステップの後に残留する前記シリコン窒化膜を過度エッチングする第６ステップ、前記フォトレジストパターンを除去する第７ステップ、前記第７ステップの後に残留する前記シリコン酸窒化膜と前記シリコン窒化膜とをエッチングマスクとして前記導電膜をエッチングする第８ステップ、及び前記第８ステップの後に残留する前記シリコン酸窒化膜を除去する第９ステップを含むことを特徴とする半導体素子の製造方法を提供することができる。
前記シリコン酸窒化膜と前記シリコン窒化膜とを順次エッチングする前記第５ステップと、残留する前記シリコン窒化膜を過度エッチングする前記第６ステップとにおいて、エッチングガスにＣＨＦ３とＣＦ４との混合ガスを用いることができる。
また、前記シリコン酸窒化膜と前記シリコン窒化膜とを順次エッチングする前記第５ステップにおいて、ウェハチャックの温度を約５０℃以上に維持することができる。
また、前記第５ステップにおいて前記シリコン酸窒化膜をエッチングする際に、ＣＨＦ３とＣＦ４との混合比が、ＣＦ４を１としてＣＨＦ３が約１．１〜約１．６である混合ガスを使用することができる。
また、前記第５ステップにおいて前記シリコン窒化膜をエッチングする際に、ＣＨＦ３とＣＦ４との混合比が、ＣＨＦ３を１としてＣＦ４が約１．１〜約２である混合ガスを使用することができる。
また、残留する前記シリコン窒化膜を過度エッチングする前記第６ステップにおいて、ＣＨＦ３とＣＦ４との混合比が、ＣＦ４を１としてＣＨＦ３が約１．５〜約３である混合ガスを使用することができる。
本発明によると、セル領域における線幅を保ちながら、周辺領域における線幅の減少度を増大させる、即ち、周辺領域における線状パターンのＣＤを減少させることができる。また、それにより、半導体素子の集積度を高めることができる。
以下、本発明の好ましい実施の形態を添付の図面を参照して詳細に説明する。
図３Ａ及び図３Ｂは本発明の好ましい第１の実施の形態に係る半導体素子の製造方法におけるゲート電極の線状パターンの形成工程を説明する断面図である。
図３Ａに示すように、セル領域Ａと周辺領域Ｂとが画定された、半導体素子を構成するための種々の要素が形成された基板２００上に被エッチング層としてシリコン窒化膜２０１Ａを蒸着によって形成する。その後、シリコン窒化膜２０１Ａ上に反射防止膜としてシリコン酸窒化膜２０２Ａを蒸着によって形成する。次いで、シリコン酸窒化膜２０２Ａ上に、フォトリソグラフィーによってパターン形成のためのフォトレジストパターン２０３を線状に形成する。
この時、セル領域Ａで形成される最終のパターンの線幅はＷ１Ａであるが、ＦＩＣＤをＤＩＣＤよりも減少させる処理、即ち線幅を狭くする処理である後続のエッチングを行うことにより幅が減少するため、あらかじめフォトレジストパターン２０３の線幅であるＷ１を、最終目的であるＷ１Ａより大きく形成しておく。
一方、上記の線幅を狭くする処理を維持するためには、下方に位置するシリコン窒化膜２０１Ａに対するエッチングの進行時に、上方に位置するフォトレジストパターン２０３に対するエッチングが起こってはいけない。また、あわせて、シリコン窒化膜２０１Ａがより大量にエッチングされる条件のもとでエッチングを実施する必要がある。
このようなエッチング条件のもとで、図３Ｂに示すように、フォトレジストパターン２０３をエッチングマスクとしてシリコン酸窒化膜２０２Ａとシリコン窒化膜２０１Ａとをエッチングする。ここで、セル領域Ａ及び周辺領域Ｂにおいて、フォトレジストパターン２０３の線幅、即ちＤＩＣＤであるＷ１とＷ２とが、それぞれ、最終のパターン形成後のＦＩＣＤであるＷ１ＡとＷ２Ｂとに減少していることがわかる。ここで、符号２０２Ｂはパターニングされたシリコン酸窒化膜、符号２０１Ｂはパターニングされたシリコン窒化膜を表す。
より詳細には、図３Ａに示すシリコン酸窒化膜２０２Ａをエッチングしてシリコン酸窒化膜２０２Ｂを形成する時には、ＣＨＦ３とＣＦ４との混合比率（ＣＨＦ３：ＣＦ４）が約１．１：１〜約１．６：１である混合ガスを用いる。また、図３Ａに示したシリコン窒化膜２０１Ａをエッチングしてシリコン窒化膜２０１Ｂを形成する時には、上記とは異なる混合比率、即ち、ＣＨＦ３とＣＦ４との混合比率（ＣＨＦ３：ＣＦ４）が１：約１．１〜１：約２である混合ガスを用いて、エッチングする領域を選択的に決定する。また、この時、ウェハチャック（Ｃｈｕｃｋ）の温度を約５０℃以上の高温に設定し、ウェハの表面に付着するポリマーの量を抑制しながら、線幅を狭くする処理を維持する。
一方、シリコン窒化膜２０１Ａのエッチングによりシリコン窒化膜２０１Ｂを形成する時には、余分なシリコン窒化膜２０１Ａがエッチングされずに残留することがないように、ＣＨＦ３とＣＦ４との混合比率（ＣＨＦ３：ＣＦ４）が約１．５：１〜約３：１である混合ガスを用いて過度にエッチングを行う。このガスの混合比率により、この過度のエッチング処理は、パターンの損傷を防止するパッシベーション（Ｐａｓｓｉｖａｔｉｏｎ）処理となる。
従って、ＦＩＣＤはセル領域Ａ及び周辺領域Ｂにおいて共にＤＩＣＤよりも減少するが、セル領域ＡにおけるＤＩＣＤはあらかじめ大きく形成されているため、セル領域ＡにおけるＦＩＣＤは従来とほとんど同じであるのに対して、周辺領域Ｂにおいては、ＦＩＣＤを従来に比べてより減少させることができる。
図４Ａ〜図４Ｃは本発明の好ましい第２の実施の形態に係る半導体素子の製造方法におけるゲート電極の線状パターンの形成工程を説明する断面図である。
図４Ａに示すように、セル領域Ａと周辺領域Ｂとが画定された、半導体素子を構成するための種々の要素が形成された基板３００上に被エッチング層としてゲート導電膜３０１Ａを蒸着によって形成する。その後、ゲート導電膜３０１Ａ上にシリコン窒化膜３０２Ａと、反射防止膜としてのシリコン酸窒化膜３０３Ａとを順次蒸着によって形成する。次いで、シリコン酸窒化膜３０３Ａ上にフォトリソグラフィーによってパターン形成のためのフォトレジストパターン３０４を線状に形成する。ここで、ゲート導電膜３０１Ａは、ポリシリコン、タングステン、タングステンシリサイドなどの単独の膜、或いはそれらのうちのいくつかを組み合わせた積層膜として形成される。
この時、セル領域Ａで形成される最終のパターンの線幅はＷ１Ａであるが、線幅を狭くする処理である後続のエッチングを行うことにより幅が減少するため、あらかじめフォトレジストパターン３０４の線幅であるＷ１を、最終目的であるＷ１Ａより大きく形成しておく。
一方、上記の線幅を狭くする処理を維持するためには、下方に位置するシリコン窒化膜３０２Ａに対するエッチングの進行時に、上方に位置するフォトレジストパターン３０４に対するエッチングが起こってはいけない。また、あわせて、シリコン窒化膜３０２Ａがより大量にエッチングされる条件のもとで、エッチングを実施する必要がある。
このようなエッチング条件のもとで、図４Ｂに示すように、フォトレジストパターン３０４をエッチングマスクとしてシリコン酸窒化膜３０３Ａとシリコン窒化膜３０２Ａとをエッチングする。ここで、セル領域Ａ及び周辺領域Ｂにおいて、フォトレジストパターン３０４の線幅、即ちＤＩＣＤであるＷ１とＷ２とが、それぞれ、最終のパターン形成後のＦＩＣＤであるＷ１ＡとＷ２Ｂとに減少していることがわかる。ここで、符号３０３Ｂはパターニングされたシリコン酸窒化膜、符号３０２Ｂはパターニングされたシリコン窒化膜を表す。
より詳細には、図４Ａに示すシリコン酸窒化膜３０３Ａをエッチングしてシリコン酸窒化膜３０３Ｂを形成する時には、ＣＨＦ３とＣＦ４との混合比率（ＣＨＦ３：ＣＦ４）が約１．１：１〜約１．６：１である混合ガスを用いる。また、図４Ａに示したシリコン窒化膜３０２Ａをエッチングしてシリコン窒化膜３０２Ｂを形成する時には、上記とは異なる混合比率、即ち、ＣＨＦ３とＣＦ４との混合比率（ＣＨＦ３：ＣＦ４）が１：約１．１〜１：約２である混合ガスを用いて、エッチングする領域を選択的に決定する。また、この時、ウェハチャックの温度を約５０℃以上の高温に設定し、ウェハの表面に付着するポリマーの量を抑制しながら、線幅を狭くする処理を維持する。
一方、シリコン窒化膜３０２Ａのエッチングによりシリコン窒化膜３０２Ｂを形成する時には、余分なシリコン窒化膜３０２Ａがエッチングされずに残留することがないように、ＣＨＦ３とＣＦ４との混合比率（ＣＨＦ３：ＣＦ４）が約１．５：１〜約３：１である混合ガスを用いて過度にエッチングを行う。このガスの混合比率により、この過度のエッチング処理は、パターンの損傷を防止するパッシベーション処理となる。
次いで、図４Ｃに示すように、フォトレジストパターンの剥離処理を行ってフォトレジストパターン３０４を除去した後、反射防止膜、即ち、パターニングされたシリコン酸窒化膜３０３Ｂとゲートハードマスクであるパターニングされたシリコン窒化膜３０２Ｂとをエッチングマスクとしてゲート導電膜３０１Ａをエッチングしてパターニングされたゲート導電膜３０１Ｂを形成する。その後、パターニングされたシリコン酸窒化膜３０３Ｂを除去することにより、ゲートハードマスクであるシリコン窒化膜３０２Ｂとゲート導電膜３０１Ｂとの積層構造を有するゲート電極の形成を完了する。
従って、ＦＩＣＤはセル領域Ａ及び周辺領域Ｂにおいて共にＤＩＣＤよりも減少するが、セル領域ＡにおけるＤＩＣＤはあらかじめ大きく形成されているため、セル領域ＡにおけるＦＩＣＤは従来とほとんど同じであるのに対して、周辺領域Ｂにおいては、ＦＩＣＤを従来に比べてより減少させることができる。
図５は本発明に係る半導体素子の製造方法で形成したゲート電極のＦＩＣＤに該当する線幅をプロットしたグラフである。
従来技術においては、図２に示したように、セル領域におけるゲート電極の線幅は約０．１２０μｍであり、周辺領域におけるゲート電極の線幅は約０．１７０μｍである。一方、本発明においては、図５に示すように、セル領域におけるゲート電極の線幅は約０．１１０μｍであり、周辺領域でのゲート電極の線幅が約０．１４０μｍ以下であることがわかる。
従って、本発明によれば、従来技術と比較したゲート電極の線幅の減少度がセル領域よりも周辺領域において著しいことがわかる。
上記したように、本発明では、周辺領域における線幅を減少させるために、線状パターンを形成するためのマスクパターンの形成時において、ＤＩＣＤを、セル領域においてはあらかじめ所望の線幅よりも大きく形成し、周辺領域においてはマスクパターンの崩れが発生しない最小の線幅にて形成する。その後、上記したように、異なる混合比率のエッチングガスを用い、セル領域及び周辺領域のゲート電極下層部を選択的に過度エッチングする。過度エッチング後のＦＩＣＤはセル領域及び周辺領域において共に減少するが、セル領域においてはＤＩＣＤがあらかじめ大きく形成されているためにＦＩＣＤは従来と同程度に保たれる。一方、周辺領域においては、ＤＩＣＤがマスクパターンの崩れが生じない限界まで小さくされているので、過度エッチングによりＦＩＣＤが従来よりも著しく減少する。それにより、周辺領域において、線幅が減少した所望の線状パターンを得ることができる。
本実施の形態においては、ゲート電極のパターン形成工程を一例として説明したが、本発明は、ゲート電極のパターン以外に、反射防止膜としてシリコン酸窒化膜を使用し、ハードマスクとしてシリコン窒化膜を使用するすべての線状パターンの形成に応用することができる。
以上、本発明を実施の形態によって説明したが、上記実施の形態はあくまでもその説明のためのものであり、本技術分野の通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で多様な変更が可能であり、それらも本発明の技術的範囲に含まれることは明らかである。
従来技術に係るマスクパターンのＣＤの変化を説明するための断面図である。 従来技術に係るゲート電極のＦＩＣＤに該当する線幅をプロットしたグラフである。 本発明の好ましい第１の実施の形態に係る半導体素子の製造方法におけるゲート電極の線状パターンの形成工程を説明する断面図である。 本発明の好ましい第１の実施の形態に係る半導体素子の製造方法におけるゲート電極の線状パターンの形成工程を説明する断面図である。 本発明の好ましい第２の実施の形態に係る半導体素子の製造方法におけるゲート電極の線状パターンの形成工程を説明する断面図である。 本発明の好ましい第２の実施の形態に係る半導体素子の製造方法におけるゲート電極の線状パターンの形成工程を説明する断面図である。 本発明の好ましい第２の実施の形態に係るゲート電極の線状パターンの形成工程を説明する断面図である。 本発明の実施の形態に係る半導体素子の製造方法で形成したゲート電極のＦＩＣＤに該当する線幅をプロットしたグラフである。
符号の説明
２００ 基板
２０１Ａ シリコン窒化膜
２０２Ａ シリコン酸窒化膜
２０１Ｂ パターニングされたシリコン窒化膜
２０２Ｂ パターニングされたシリコン酸窒化膜
２０３ フォトレジストパターン
３００ 基板
３０１Ａ ゲート導電膜
３０２Ａ シリコン窒化膜
３０３Ａ シリコン酸窒化膜
３０１Ｂ パターニングされたゲート導電膜
３０２Ｂ パターニングされたシリコン窒化膜
３０３Ｂ パターニングされたシリコン酸窒化膜
３０４ フォトレジストパターン
Ｗ１ セル領域におけるＤＩＣＤ
Ｗ１Ａ セル領域におけるＦＩＣＤ
Ｗ２ 周辺領域におけるＤＩＣＤ
Ｗ２Ａ 周辺領域におけるＦＩＣＤ
Ａ セル領域
Ｂ 周辺領域

Claims (12)

  1. セル領域及び周辺領域が画定された基板上に蒸着によってシリコン窒化膜を形成する第１ステップ、
    前記シリコン窒化膜上に蒸着によって反射防止膜としてシリコン酸窒化膜を形成する第２ステップ、
    前記セル領域では最終パターンの線幅より広い幅を有し、前記周辺領域ではパターンの崩れの発生を抑える最小の線幅を有するように前記シリコン酸窒化膜上に線状のフォトレジストパターンを形成する第３ステップ、
    ポリマーの発生を抑制しながら、前記フォトレジストパターンをエッチングマスクとして前記シリコン酸窒化膜と前記シリコン窒化膜とを順次エッチングする処理を、エッチング後に残留する前記シリコン酸窒化膜と前記シリコン窒化膜との線幅が前記フォトレジストパターンの線幅に比べて狭くなるまで行う第４ステップ、及び
    前記第４ステップの後に残留する前記シリコン窒化膜を過度エッチングする第５ステップを含む半導体素子の製造方法。
  2. 前記シリコン酸窒化膜と前記シリコン窒化膜とを順次エッチングする前記第４ステップと、残留する前記シリコン窒化膜を過度エッチングする前記第５ステップとにおいて、
    エッチングガスにＣＨＦ３とＣＦ４との混合ガスを用いることを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記シリコン酸窒化膜と前記シリコン窒化膜とを順次エッチングする前記第４ステップにおいて、ウェハチャックの温度を約５０℃以上に維持することを特徴とする請求項２に記載の半導体素子の製造方法。
  4. 前記第４ステップにおいて前記シリコン酸窒化膜をエッチングする際に、ＣＨＦ３とＣＦ４との混合比が、ＣＦ４を１としてＣＨＦ３が約１．１〜約１．６である混合ガスを使用することを特徴とする請求項３に記載の半導体素子の製造方法。
  5. 前記第４ステップにおいて前記シリコン窒化膜をエッチングする際に、ＣＨＦ３とＣＦ４との混合比が、ＣＨＦ３を１としてＣＦ４が約１．１〜約２である混合ガスを使用することを特徴とする請求項３または４に記載の半導体素子の製造方法。
  6. 残留する前記シリコン窒化膜を過度エッチングする前記第５ステップにおいて、ＣＨＦ３とＣＦ４との混合比が、ＣＦ４を１としてＣＨＦ３が約１．５〜約３である混合ガスを使用することを特徴とする請求項２に記載の半導体素子の製造方法。
  7. セル領域及び周辺領域が画定された基板上に蒸着によって導電膜を形成する第１ステップ、
    前記導電膜上に蒸着によって絶縁性ハードマスクとしてシリコン窒化膜を形成する第２ステップ、
    前記シリコン窒化膜上に蒸着によって反射防止膜としてシリコン酸窒化膜を形成する第３ステップ、
    前記セル領域では最終パターンの線幅より広い幅を有し、前記周辺領域ではパターンの崩れの発生を抑える最小の線幅を有するように前記シリコン酸窒化膜上に線状のフォトレジストパターンを形成する第４ステップ、
    ポリマーの発生を抑制しながら、前記フォトレジストパターンをエッチングマスクとして前記シリコン酸窒化膜と前記シリコン窒化膜とを順次エッチングする処理を、エッチング後に残留する前記シリコン酸窒化膜と前記シリコン窒化膜との線幅が前記フォトレジストパターンの線幅に比べて狭くなるまで行う第５ステップ、
    前記第５ステップの後に残留する前記シリコン窒化膜を過度エッチングする第６ステップ、
    前記フォトレジストパターンを除去する第７ステップ、
    前記第７ステップの後に残留する前記シリコン酸窒化膜と前記シリコン窒化膜とをエッチングマスクとして前記導電膜をエッチングする第８ステップ、及び
    前記第８ステップの後に残留する前記シリコン酸窒化膜を除去する第９ステップを含むことを特徴とする半導体素子の製造方法。
  8. 前記シリコン酸窒化膜と前記シリコン窒化膜とを順次エッチングする前記第５ステップと、残留する前記シリコン窒化膜を過度エッチングする前記第６ステップとにおいて、
    エッチングガスにＣＨＦ３とＣＦ４との混合ガスを用いることを特徴とする請求項７に記載の半導体素子の製造方法。
  9. 前記シリコン酸窒化膜と前記シリコン窒化膜とを順次エッチングする前記第５ステップにおいて、ウェハチャックの温度を約５０℃以上に維持することを特徴とする請求項８に記載の半導体素子の製造方法。
  10. 前記第５ステップにおいて前記シリコン酸窒化膜をエッチングする際に、ＣＨＦ３とＣＦ４との混合比が、ＣＦ４を１としてＣＨＦ３が約１．１〜約１．６である混合ガスを使用することを特徴とする請求項９に記載の半導体素子の製造方法。
  11. 前記第５ステップにおいて前記シリコン窒化膜をエッチングする際に、ＣＨＦ３とＣＦ４との混合比が、ＣＨＦ３を１としてＣＦ４が約１．１〜約２である混合ガスを使用することを特徴とする請求項９または１０に記載の半導体素子の製造方法。
  12. 残留する前記シリコン窒化膜を過度エッチングする前記第６ステップにおいて、ＣＨＦ３とＣＦ４との混合比が、ＣＦ４を１としてＣＨＦ３が約１．５〜約３である混合ガスを使用することを特徴とする請求項８に記載の半導体素子の製造方法。
JP2005165319A 2004-06-25 2005-06-06 線幅の狭い半導体素子の製造方法 Expired - Fee Related JP4771750B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040048365A KR100706780B1 (ko) 2004-06-25 2004-06-25 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법
KR10-2004-0048365 2004-06-25

Publications (2)

Publication Number Publication Date
JP2006013485A true JP2006013485A (ja) 2006-01-12
JP4771750B2 JP4771750B2 (ja) 2011-09-14

Family

ID=35506461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005165319A Expired - Fee Related JP4771750B2 (ja) 2004-06-25 2005-06-06 線幅の狭い半導体素子の製造方法

Country Status (5)

Country Link
US (3) US7179749B2 (ja)
JP (1) JP4771750B2 (ja)
KR (1) KR100706780B1 (ja)
CN (1) CN100345282C (ja)
TW (1) TWI264065B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166714A (ja) * 2007-01-04 2008-07-17 Hynix Semiconductor Inc 半導体素子の製造方法
US9442366B2 (en) 2014-12-31 2016-09-13 Macronix International Co., Ltd. Layout pattern and photomask including the same
TWI571699B (zh) * 2014-12-26 2017-02-21 旺宏電子股份有限公司 佈局圖案以及包含該佈局圖案的光罩

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706780B1 (ko) 2004-06-25 2007-04-11 주식회사 하이닉스반도체 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법
KR100571629B1 (ko) 2004-08-31 2006-04-17 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100788587B1 (ko) * 2006-07-05 2007-12-26 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR100780652B1 (ko) 2006-12-27 2007-11-30 주식회사 하이닉스반도체 반도체 소자 제조방법
KR100954107B1 (ko) 2006-12-27 2010-04-23 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100780606B1 (ko) 2006-12-27 2007-11-30 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100843899B1 (ko) * 2007-03-19 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2009152243A (ja) * 2007-12-18 2009-07-09 Toshiba Corp 半導体装置の製造方法
CN101740328B (zh) * 2008-11-13 2012-03-07 中芯国际集成电路制造(上海)有限公司 刻蚀方法
KR20100079081A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 엠아이엠 커패시터 및 그의 제조 방법
US7989355B2 (en) * 2009-02-12 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pitch halving
US9710802B2 (en) * 2009-04-28 2017-07-18 Visa International Service Association Merchant competition alert
US8293656B2 (en) 2009-05-22 2012-10-23 Applied Materials, Inc. Selective self-aligned double patterning of regions in an integrated circuit device
CN101777493A (zh) * 2010-01-28 2010-07-14 上海宏力半导体制造有限公司 硬掩膜层刻蚀方法
CN102931089B (zh) * 2011-08-10 2016-08-03 无锡华润上华半导体有限公司 Ldmos器件及其制造方法
US8872339B2 (en) * 2012-02-10 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductors structure with elements having different widths and methods of making the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232427A (ja) * 1996-02-23 1997-09-05 Nec Corp 半導体装置の製造方法
JP2004031944A (ja) * 2002-05-31 2004-01-29 Texas Instruments Inc 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法
WO2004042771A2 (en) * 2002-10-31 2004-05-21 Applied Materials, Inc. Method of etching a silicon-containing dielectric material

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0338102B1 (de) * 1988-04-19 1993-03-10 International Business Machines Corporation Verfahren zur Herstellung von integrierten Halbleiterstrukturen welche Feldeffekttransistoren mit Kanallängen im Submikrometerbereich enthalten
JPH05326899A (ja) * 1992-05-25 1993-12-10 Sony Corp 半導体装置およびその製造方法
JP3460436B2 (ja) * 1996-03-28 2003-10-27 ソニー株式会社 半導体装置の製造方法
US5995724A (en) * 1996-11-01 1999-11-30 Mikkelsen; Carl Image process system and process using personalization techniques
JPH11242336A (ja) * 1998-02-25 1999-09-07 Sharp Corp フォトレジストパターンの形成方法
JP2000058827A (ja) 1998-08-17 2000-02-25 Asahi Kasei Microsystems Kk 半導体装置の製造方法
US6774043B2 (en) * 2000-04-12 2004-08-10 Renesas Technology Corp. Method of manufacturing semiconductor device
JP2003272999A (ja) * 2002-03-14 2003-09-26 Sony Corp レジストパターンの形成方法、半導体装置の製造方法およびレジストパターンの形成装置
KR100493029B1 (ko) * 2002-10-26 2005-06-07 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
JP2004179226A (ja) * 2002-11-25 2004-06-24 Renesas Technology Corp 半導体装置の製造方法
US7186649B2 (en) * 2003-04-08 2007-03-06 Dongbu Electronics Co. Ltd. Submicron semiconductor device and a fabricating method thereof
JP4529024B2 (ja) * 2003-04-22 2010-08-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7368392B2 (en) * 2003-07-10 2008-05-06 Applied Materials, Inc. Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
US7316979B2 (en) * 2003-08-01 2008-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for providing an integrated active region on silicon-on-insulator devices
KR100706780B1 (ko) 2004-06-25 2007-04-11 주식회사 하이닉스반도체 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법
US8121338B2 (en) * 2004-07-07 2012-02-21 Directsmile Gmbh Process for generating images with realistic text insertion
US7271107B2 (en) * 2005-02-03 2007-09-18 Lam Research Corporation Reduction of feature critical dimensions using multiple masks
US7978364B2 (en) * 2007-06-18 2011-07-12 Canon Kabushiki Kaisha Image processing apparatus and control method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232427A (ja) * 1996-02-23 1997-09-05 Nec Corp 半導体装置の製造方法
JP2004031944A (ja) * 2002-05-31 2004-01-29 Texas Instruments Inc 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法
WO2004042771A2 (en) * 2002-10-31 2004-05-21 Applied Materials, Inc. Method of etching a silicon-containing dielectric material

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166714A (ja) * 2007-01-04 2008-07-17 Hynix Semiconductor Inc 半導体素子の製造方法
TWI571699B (zh) * 2014-12-26 2017-02-21 旺宏電子股份有限公司 佈局圖案以及包含該佈局圖案的光罩
US9442366B2 (en) 2014-12-31 2016-09-13 Macronix International Co., Ltd. Layout pattern and photomask including the same

Also Published As

Publication number Publication date
US20090253263A1 (en) 2009-10-08
CN1722409A (zh) 2006-01-18
TW200605200A (en) 2006-02-01
US7179749B2 (en) 2007-02-20
KR20050122737A (ko) 2005-12-29
CN100345282C (zh) 2007-10-24
TWI264065B (en) 2006-10-11
US7803710B2 (en) 2010-09-28
JP4771750B2 (ja) 2011-09-14
US20050287809A1 (en) 2005-12-29
US20070184664A1 (en) 2007-08-09
KR100706780B1 (ko) 2007-04-11
US7563721B2 (en) 2009-07-21

Similar Documents

Publication Publication Date Title
JP4771750B2 (ja) 線幅の狭い半導体素子の製造方法
US8183119B2 (en) Semiconductor device fabrication method using multiple mask patterns
US7943498B2 (en) Method of forming micro pattern in semiconductor device
JP2002217170A (ja) 微細パターンの形成方法、半導体装置の製造方法および半導体装置
KR101169164B1 (ko) 반도체 소자의 형성 방법
JP2005531919A (ja) 集積回路装置およびその製造方法
US20080102643A1 (en) Patterning method
JP2010087300A (ja) 半導体装置の製造方法
JP4283017B2 (ja) 半導体装置の製造方法
US20190318930A1 (en) Patterning method
US5902133A (en) Method of forming a narrow polysilicon gate with i-line lithography
JP3351716B2 (ja) 半導体装置及びその製造方法
JP2008016499A (ja) 半導体装置およびその製造方法
US20110086512A1 (en) Semiconductor device fabrication method and semiconductor device
US20060278607A1 (en) Method for fabricating semiconductor device with step gated asymmetric recess structure
US8524608B1 (en) Method for fabricating a patterned structure of a semiconductor device
KR20080002536A (ko) 반도체 소자의 미세 패턴 형성 방법
US6989331B2 (en) Hard mask removal
US7125775B1 (en) Method for forming hybrid device gates
JP2002141328A (ja) 半導体装置およびその製造方法
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법
JP2001326287A (ja) 半導体装置の製造方法
KR100596835B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100400321B1 (ko) 반도체소자의 형성방법
JPH11135628A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100909

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees