CN1722409A - 可减小外围区域中临界尺度的半导体装置的制造方法 - Google Patents

可减小外围区域中临界尺度的半导体装置的制造方法 Download PDF

Info

Publication number
CN1722409A
CN1722409A CNA2005100769289A CN200510076928A CN1722409A CN 1722409 A CN1722409 A CN 1722409A CN A2005100769289 A CNA2005100769289 A CN A2005100769289A CN 200510076928 A CN200510076928 A CN 200510076928A CN 1722409 A CN1722409 A CN 1722409A
Authority
CN
China
Prior art keywords
layer
etching
silicon
width
silicon oxynitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100769289A
Other languages
English (en)
Other versions
CN100345282C (zh
Inventor
李京远
南基元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1722409A publication Critical patent/CN1722409A/zh
Application granted granted Critical
Publication of CN100345282C publication Critical patent/CN100345282C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明揭示一种制造其中外围区域的临界尺度减小的半导体装置的方法。该方法包括下列步骤：在包含单元区域及外围区域的基板上形成氮化硅层；在该氮化硅层上形成氧氮化硅层；在该氧氮化硅层上形成线型光阻图案使得该单元区域中的光阻图案具有大于最终图案结构宽度的宽度且外围区域中的光阻图案具有可抑制图案坍塌发生的宽度；蚀刻该氧氮化硅层及该氮化硅层，藉由抑制聚合物产生直至剩余氧氮化硅层及剩余氮化硅层的宽度小于用作蚀刻掩模的光阻图案宽度；及过度蚀刻剩余氮化硅层。

Description

可减小外围区域中临界尺度的半导体装置的制造方法
技术领域
本发明涉及一种制造半导体装置的方法；且更详言之，涉及一种形成具有减小线宽度的线型图案的方法。
背景技术
由于半导体装置的设计规则已减小，因此在例如动态随机存取存储器(DRAM)装置中的半导体装置的例如栅结构的线型图案宽度在单元区域及外围区域中已成比例地减小。举例而言，在应用100nm的设计规则的DRAM装置中，外围区域中的掩模具有对应于发展的检视临界尺度(develop inspection critical dimension，DICD)的1.130μm的线宽度及对应于最终检视临界尺度的0.170μm的线宽度。然而，绘图装置需要更大程度减小的临界尺度以符合高速操作的需求。
尽管有此需求，但由于图案坍塌现象使得掩模的CICD减少已达到一个限制。又，用以形成线型图案的蚀刻过程引起线型图案的FICD相较于线型图案的DICD增加，且因此，外围区域中的CD减少限制至一所需程度。
图1为显示习知掩模图案的CD变化的剖面视图。
如所示，在限定有单元区域A及外围区域B的基板10上形成栅极导电层101。栅极硬掩模102在该栅极导电层101上被图案化，该栅极导电层101上覆盖有图案化的抗反射涂覆层103。部分的光阻图案104留在该图案化的抗反射涂覆层103上。
此处，该栅极导电层101包含多晶硅及硅化钨的堆叠结构。该栅极硬掩模102及该图案化的抗反射涂覆层103被分别使用氮化硅及氧氮化硅(silicon oxynitride)所形成。又，参考注记W1及W2分别表示形成光阻图案104时的单元区域A及外围区域B中的CD。参考注记W1A及W2B分别表示形成最终图案结构后的单元区域A及外围区域B中的CD。
如图1所示，形成最终图案结构后，单元区域A及外围区域B中的图案结构的CD增加。
图2为显示习知栅结构线宽度的图示。此处，栅结构线宽度为FICD。
如所示，习知栅结构的单元区域中的线宽度为约0.120μm，而栅结构的外围区域中的线宽度为约0.170μm。
据此，可能具有的问题为相较于最初形成图案的DICD，习知所形成图案的FICD增加。
发明内容
因此本发明的目的是提供一种制造可减小外围区域中线型图案临界尺度的半导体装置的方法。
依据本发明的一目的，提供一种制造半导体装置的方法，包括下列步骤：在分为单元区域及外围区域的基板上形成氮化硅层；在该氮化硅层上形成氧氮化硅层作为抗反射涂覆层；在该氧氮化硅层上形成线型光阻图案使得该单元区域中的光阻图案具有大于最终图案结构宽度的宽度且外围区域中的光阻图案具有抑制图案坍塌发生的宽度；使用该光阻图案作为蚀刻掩模，依序蚀刻该氧氮化硅层及该氮化硅层，该蚀刻经由抑制聚合物产生而持续至剩余氧氮化硅层及剩余氮化硅层的宽度小于光阻图案的宽度；及过度蚀刻(over-etch)剩余氮化硅层。
依据本发明的另一目的，提供一种制造半导体装置的方法，其包括下列步骤：在分为单元区域及外围区域的基板上形成导电层；在该导电层上形成氮化硅层作为硬掩模；在该氮化硅层上形成氧氮化硅层作为抗反射涂覆层；在该氧氮化硅层上形成线型光阻图案，使得该单元区域中的光阻图案具有大于最终图案结构宽度的宽度且外围区域中的光阻图案具有抑制图案坍塌发生的宽度；使用该光阻图案作为蚀刻掩模，依序蚀刻该氧氮化硅层及该氮化硅层，该蚀刻经由抑制聚合物产生而持续至剩余氧氮化硅层及剩余氮化硅层的宽度小于光阻图案的宽度；过度蚀刻剩余氮化硅层；移除该光阻图案；使用该剩余氧氮化硅层及剩余氮化硅层作为蚀刻掩模，蚀刻该导电层；及移除剩余氧氮化硅层。
附图说明
本发明上述及其它目的及特征将参考下列较佳实施例的描述配合附图加以说明，其中：
图1为习知掩模图案的临界尺度变化的剖面视图；
图2为显示单元区域及外围区域中习知栅结构线宽度的图示。
图3A及3B为说明依据本发明较佳实施例的形成图案结构的制程的剖面视图；
图4A至4C为说明依据本发明另一较佳实施例的形成栅结构的制程的剖面视图；及
图5为显示依据本发明的在单元区域及外围区域中所形成的栅结构的线宽度的图示。
具体实施方式
依据本发明较佳实施例的用以制造可减小外围区域中临界尺度的半导体装置的方法将参考附图详细加以说明。
图3A及3B为说明依据本发明较佳实施例的形成图案结构的制程的剖面视图。
参见图3A，在分为单元区域A及外围区域B且其中制备有各种装置元件的基板200上形成氮化硅层210A作为蚀刻目标层。接着，在该氮化硅层201A上形成氧氮化硅层202A，其为抗反射涂覆层。随后，利用光刻在该氧氮化硅层202A上形成用以形成线型图案的光阻图案203。此时，将于单元区域A中形成的最终图案结构的宽度，亦即单元区域中最终检视临界尺度(FICD)表示为W1A。然而，由于偏置制程，其引起该最终图案结构的CD减小，因此该光阻图案203型形成为宽度W1大于最终图案结构的宽度W1A。此处，光阻图案203的宽度W1为发展的检视临界尺度(DICD)。
同时，为了维持前述偏置制程，该光阻图案203在用以蚀刻该氮化硅层201A的蚀刻制程期间应不损坏。同时，该蚀刻制程是在可引起氮化硅层201A可以大量被蚀刻的流程(recipe)下进行。
如图3B所示，在上述蚀刻流程下，该氧氮化硅层202A及氮化硅层201A依序使用该光阻图案203作为蚀刻掩模被加以蚀刻。如所示，在单元区域A中，光阻图案203的宽度W1，亦即单元区域A中的DICD减小为该宽度W1A。又，在外围区域B中，光阻图案203的宽度W2，亦即外围区域B中的DICD减小为对应于FICD的最终图案结构的宽度W2B。此处，参考编号202B及201B分别表示图案化的氧氮化硅层及图案化的氮化硅层。
更详言之，图2A所示的氧氮化硅层202A使用CHF3及CF4的混合气体被加以蚀刻。此时，CHF3气体使用比范围为约1.1至约1.6而CF4气体使用比为约1。又，图2A所示的氮化硅层201A使用与上述不同比的CHF3及CF4的蚀刻气体被加以蚀刻；亦即，CF4气体比范围自约1.1至约2，而CHF3气体比约1。此时，夹盘(chuck)温度设定为高于约50℃以控制导入晶圆中的聚合物量，因而维持偏置制程。
在形成图案化的氮化硅层201B后仍留下的部分的氮化硅层201A藉由提供蚀刻气体而被过度蚀刻，该气体是通过混合比范围为自约1.5至约3的CHF3气体与比约1的CF4气体而获得。此蚀刻气体的特别设定比值导致钝化制程，其避免上述所得图案结构在过度蚀刻制程期间被损坏。因此，于单元区域A中，依据本发明所形成的最终图案结构的FICD与习知所形成的最终图案结构的FICD几乎相同或更小。另一方面，在外围区域B中，依据本发明所形成的最终图案结构的FICD与习知所形成的最终图案结构的FICD相较有更大程度的减小。
图4A至4C为说明依据本发明另一较佳实施例的形成栅结构的制程的剖面视图。
参见图4A，在分为单元区域A及外围区域B且其中制备有各种装置元件的基板300上形成栅极导电层301A，其为蚀刻标的层。接着在该栅极导电层301A上依序形成氮化硅层302A及氧氮化硅层303A，其为抗反射涂覆层。随后，利用光刻制程在该氧氮化硅层303A上形成用以形成线型栅结构的光阻图案304。此处，该栅极导电层301A包含选自由多晶硅、钨、硅化钨及其组合所组成的一组的材料。
此时，于单元区域A中的对准的最终栅结构的宽度，即FICD表示为W1A。然而，由于偏置制程，该对准的最终栅结构的宽度W1A减小。因此，光阻图案304的宽度设为大于该对准的最终栅结构的宽度W1A。此处，光阻图案304的宽度为DICD并表示为W1。
同时，为了维持前述偏置制程，该光阻图案304在用以在该氮化硅层302A上进行的蚀刻制程期间应不损坏，且该蚀刻制程是在可引起氮化硅层302A可以大量被蚀刻的流程下进行。
参见图4B，在此蚀刻流程之下，该氧氮化硅层303A及氮化硅层302A使用该光阻图案304作为蚀刻掩模依序被蚀刻。参考标记303B及302B分别表示图案化的氧氮化硅层及图案化的氮化硅层。
经由此蚀刻制程，单元区域A及外围区域B中的DICD，亦即单元区域A中光阻图案304的宽度W1及外围区域B中光阻图案304的宽度W2减小至单元区域A中经对准的最终栅结构的宽度W1A及外围区域B中经对准的最终栅结构的宽度W2B。
蚀刻流程的更详述中，图3A所示的氧氮化硅303A使用蚀刻气体蚀刻，该蚀刻气体由比范围为约1.1至约1.6的CHF3气体的蚀刻气体与比为约1的CF4的另一蚀刻气体混合而得。又，图3A所示的氮化硅层302A使用与上述不同比的CHF3及CF4的蚀刻气体予以蚀刻。亦即，CF4蚀刻气体比范围为约1.1至约2，而CHF3蚀刻气体比约1。此时，夹盘温度设定为高于约50℃以控制导入晶圆中的聚合物量，因而维持偏置制程。
同时，对在形成图案化的氮化硅层302B后仍留下的部分的氮化硅层302A进行过度蚀刻。此时，CHF3的蚀刻气体使用比范围为约1.5至约3而CF4的蚀刻气体使用比为约1。蚀刻气体的该特别设定比值导致钝化制程，因而防止该栅结构历经过度蚀刻制程。
参见图4C，该光阻图案304藉由光阻剥除制程移除。接着，使用图案化的氧氮化硅层303B及图案化的氮化硅层302B作为蚀刻掩模，蚀刻该栅极导电层301A。此处，图案化的氧氮化硅层303B及图案化的氮化硅层302B分别为抗反射涂覆层与栅极硬掩模。随后，移除图案化的氧氮化硅层303B，因而完成栅结构的形成，该结构包含图案化的氮化硅层302B及图案化的栅极导电层301B。因此，在单元区域A中，依据本发明的最终形成的栅结构的FICD与习知所形成的栅结构的FICD几乎相同或更小。另一方面，在外围区域B中，依据本发明的最终形成的栅结构的FICD与习知所形成的栅结构的FICD相较有更大程度的减小。
图5为显示依据本发明的在单元区域及外围区域中所形成的栅结构的线宽度的图示。此处，栅结构的线宽度为FICD。
参考图2，在单元区域中的习知栅结构的线宽度为约0.120μm，而外围区域中栅结构的线宽为约0.170μm。另一方面，如图5所示，依据本发明的在单元区域及在外围区域中所形成的栅结构的线宽度为约0.110μm，而外围区域中栅结构的线宽度小于约0.140μm。因此，证实与习知栅结构的线宽度相较，此外围区域中栅结构的线宽度更大程度地减小。
依据本发明较佳实施例，在单元区域中，用以形成线型图案的掩模图案的DICD相较于习知掩模图案是增加的。另一方面，在外围区域中，该掩模图案最初定义为最小DICD，其避免发生图案坍塌，然后，单元区域中底部图案结构藉由应用特定蚀刻流程而接受过度蚀刻制程。虽然单元区域中的底部图案结构被过度蚀刻，但外围区域中的底部图案结构亦被大量蚀刻，因而获得所需线宽度。此效应的结果，可改善集成度规模。
虽然该栅结构形成制程已藉由本发明较佳实施例举例说明，但此例举的图案形成可应用于任何线型图案，包含作为抗反射图覆层的氧氮化硅及作为硬掩模的氮化硅层。
本申请包含2004年6月25日向韩国专利局所提出申请的韩国专利申请号KR 2004-0048365的相关主题，其整个内容通过参考被合并入该申请。
虽然本发明已参考某些较佳实施例加以描述，但本领域的技术人员应了解在不脱离后附权利要求所界定的本发明的精神及范围的情况下，可作各种变化及修饰。
主要组件符号说明
100        基板
101        栅极导电层
102        栅极硬掩模
103        抗反射涂覆层
104        光阻图案
200        基板
201A       氮化硅层
201B       图案化的氮化硅层
202A       氧氮化硅层
202B       图案化的氧氮化硅层
203        光阻图案
300        基板
301A       栅极导电层
301B       栅极导电层
302A       氮化硅层
302B       图案化的氮化硅层
303A       氧氮化硅层
303B       图案化的氧氮化硅层
304        光阻图案
A          单元区域
B          外围区域
W          宽度。

Claims (12)

1.一种制造半导体装置的方法，包括下列步骤：
在分为单元区域及外围区域的基板上形成氮化硅层；
在该氮化硅层上形成氧氮化硅层作为抗反射涂覆层；
在该氧氮化硅层上形成线型光阻图案，使得该单元区域中的光阻图案具有大于最终图案结构宽度的宽度且外围区域中的光阻图案具有抑制图案坍塌发生的宽度；
使用该光阻图案作为蚀刻掩模，依序蚀刻该氧氮化硅层及该氮化硅层，该蚀刻经由抑制聚合物产生而持续至剩余氧氮化硅层及剩余氮化硅层的宽度小于光阻图案的宽度；及
过度蚀刻剩余氮化硅层。
2.如权利要求1的方法，其中该蚀刻步骤及该过度蚀刻步骤使用CHF3及CF4的混合气体。
3.如权利要求2的方法，其中在蚀刻步骤中，夹盘(chuck)温度维持在约50℃。
4.如权利要求3的方法，其中当蚀刻该氧氮化硅层时，CHF3气体的比范围为约1.1至约1.6，且CF4气体的比为约1。
5.如权利要求3的方法，其中当蚀刻该氮化硅层时，CHF3气体的比为约1，且CF4气体的比范围为约1.1至约2。
6.如权利要求2的方法，其中当过度蚀刻该剩余氮化硅层时，CHF3气体的比范围为约1.5至约3，且CF4气体的比为约1。
7.一种制造半导体装置的方法，其包括下列步骤：
在分为单元区域及外围区域的基板上形成导电层；
在该导电层上形成氮化硅层作为硬掩模；
在该氮化硅层上形成氧氮化硅层作为抗反射涂覆层；
在该氧氮化硅层上形成线型光阻图案，使得该单元区域中的光阻图案具有大于最终图案结构宽度的宽度且外围区域中的光阻图案具有抑制图案坍塌发生的宽度；
使用该光阻图案作为蚀刻掩模，依序蚀刻该氧氮化硅层及该氮化硅层，该蚀刻经由抑制聚合物产生而持续至剩余氧氮化硅层及剩余氮化硅层的宽度小于光阻图案的宽度；
过度蚀刻剩余氮化硅层；
移除该光阻图案；
使用该剩余氧氮化硅层及剩余氮化硅层作为蚀刻掩模，蚀刻该导电层；及
移除剩余氧氮化硅层。
8.如权利要求7的方法，其中有关于该氧氮化硅层及氮化硅层的蚀刻步骤以及过度蚀刻步骤使用CHF3及CF4的混合气体。
9.如权利要求8的方法，其中在有关于该氧氮化硅层及氮化硅层的蚀刻步骤中，夹盘温度维持在约50℃。
10.如权利要求9的方法，其中当蚀刻该氧氮化硅层时，CHF3气体的比范围为约1.1至约1.6，且CF4气体的比为约1。
11.如权利要求9的方法，其中当蚀刻该氮化硅层时，CHF3气体的比为约1，且CF4气体的比范围为约1.1至约2。
12.如权利要求8的方法，其中当过度蚀刻该剩余氮化硅层时，CHF3气体的比范围为约1.5至约3，且CF4气体的比为约1。
CNB2005100769289A 2004-06-25 2005-06-09 可减小外围区域中临界尺度的半导体装置的制造方法 Expired - Fee Related CN100345282C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040048365 2004-06-25
KR1020040048365A KR100706780B1 (ko) 2004-06-25 2004-06-25 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
CN1722409A true CN1722409A (zh) 2006-01-18
CN100345282C CN100345282C (zh) 2007-10-24

Family

ID=35506461

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100769289A Expired - Fee Related CN100345282C (zh) 2004-06-25 2005-06-09 可减小外围区域中临界尺度的半导体装置的制造方法

Country Status (5)

Country Link
US (3) US7179749B2 (zh)
JP (1) JP4771750B2 (zh)
KR (1) KR100706780B1 (zh)
CN (1) CN100345282C (zh)
TW (1) TWI264065B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706780B1 (ko) 2004-06-25 2007-04-11 주식회사 하이닉스반도체 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법
US7608546B2 (en) 2006-12-27 2009-10-27 Hynix Semiconductor Inc. Method for fabricating a semiconductor device
CN101777493A (zh) * 2010-01-28 2010-07-14 上海宏力半导体制造有限公司 硬掩膜层刻蚀方法
CN101217106B (zh) * 2007-01-04 2010-09-08 海力士半导体有限公司 制造半导体器件的方法
US7910443B2 (en) 2006-12-27 2011-03-22 Hynix Semiconductor Inc. Method involving trimming a hard mask in the peripheral region of a semiconductor device
CN101740328B (zh) * 2008-11-13 2012-03-07 中芯国际集成电路制造(上海)有限公司 刻蚀方法
CN102931089A (zh) * 2011-08-10 2013-02-13 无锡华润上华半导体有限公司 Ldmos器件及其制造方法
US8921189B2 (en) 2006-12-27 2014-12-30 Hynix Semiconductor Inc. Method for fabricating semiconductor device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571629B1 (ko) 2004-08-31 2006-04-17 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100788587B1 (ko) * 2006-07-05 2007-12-26 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR100843899B1 (ko) * 2007-03-19 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2009152243A (ja) * 2007-12-18 2009-07-09 Toshiba Corp 半導体装置の製造方法
KR20100079081A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 엠아이엠 커패시터 및 그의 제조 방법
US7989355B2 (en) * 2009-02-12 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pitch halving
US9710802B2 (en) * 2009-04-28 2017-07-18 Visa International Service Association Merchant competition alert
US8293656B2 (en) 2009-05-22 2012-10-23 Applied Materials, Inc. Selective self-aligned double patterning of regions in an integrated circuit device
US8872339B2 (en) * 2012-02-10 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductors structure with elements having different widths and methods of making the same
TWI571699B (zh) * 2014-12-26 2017-02-21 旺宏電子股份有限公司 佈局圖案以及包含該佈局圖案的光罩
US9442366B2 (en) 2014-12-31 2016-09-13 Macronix International Co., Ltd. Layout pattern and photomask including the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3879186D1 (de) * 1988-04-19 1993-04-15 Ibm Verfahren zur herstellung von integrierten halbleiterstrukturen welche feldeffekttransistoren mit kanallaengen im submikrometerbereich enthalten.
JPH05326899A (ja) * 1992-05-25 1993-12-10 Sony Corp 半導体装置およびその製造方法
JP2850833B2 (ja) * 1996-02-23 1999-01-27 日本電気株式会社 半導体装置の製造方法
JP3460436B2 (ja) * 1996-03-28 2003-10-27 ソニー株式会社 半導体装置の製造方法
US5995724A (en) * 1996-11-01 1999-11-30 Mikkelsen; Carl Image process system and process using personalization techniques
JPH11242336A (ja) * 1998-02-25 1999-09-07 Sharp Corp フォトレジストパターンの形成方法
JP2000058827A (ja) 1998-08-17 2000-02-25 Asahi Kasei Microsystems Kk 半導体装置の製造方法
US6774043B2 (en) * 2000-04-12 2004-08-10 Renesas Technology Corp. Method of manufacturing semiconductor device
JP2003272999A (ja) * 2002-03-14 2003-09-26 Sony Corp レジストパターンの形成方法、半導体装置の製造方法およびレジストパターンの形成装置
US6762130B2 (en) * 2002-05-31 2004-07-13 Texas Instruments Incorporated Method of photolithographically forming extremely narrow transistor gate elements
KR100493029B1 (ko) * 2002-10-26 2005-06-07 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
US20040087153A1 (en) * 2002-10-31 2004-05-06 Yan Du Method of etching a silicon-containing dielectric material
JP2004179226A (ja) * 2002-11-25 2004-06-24 Renesas Technology Corp 半導体装置の製造方法
US7186649B2 (en) * 2003-04-08 2007-03-06 Dongbu Electronics Co. Ltd. Submicron semiconductor device and a fabricating method thereof
JP4529024B2 (ja) * 2003-04-22 2010-08-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7368392B2 (en) * 2003-07-10 2008-05-06 Applied Materials, Inc. Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
US7316979B2 (en) * 2003-08-01 2008-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for providing an integrated active region on silicon-on-insulator devices
KR100706780B1 (ko) 2004-06-25 2007-04-11 주식회사 하이닉스반도체 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법
US8121338B2 (en) * 2004-07-07 2012-02-21 Directsmile Gmbh Process for generating images with realistic text insertion
US7271107B2 (en) * 2005-02-03 2007-09-18 Lam Research Corporation Reduction of feature critical dimensions using multiple masks
US7978364B2 (en) * 2007-06-18 2011-07-12 Canon Kabushiki Kaisha Image processing apparatus and control method thereof

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706780B1 (ko) 2004-06-25 2007-04-11 주식회사 하이닉스반도체 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법
US7608546B2 (en) 2006-12-27 2009-10-27 Hynix Semiconductor Inc. Method for fabricating a semiconductor device
US7910443B2 (en) 2006-12-27 2011-03-22 Hynix Semiconductor Inc. Method involving trimming a hard mask in the peripheral region of a semiconductor device
CN101211754B (zh) * 2006-12-27 2012-03-21 海力士半导体有限公司 制造半导体器件的方法
US8921189B2 (en) 2006-12-27 2014-12-30 Hynix Semiconductor Inc. Method for fabricating semiconductor device
CN101217106B (zh) * 2007-01-04 2010-09-08 海力士半导体有限公司 制造半导体器件的方法
US7960265B2 (en) 2007-01-04 2011-06-14 Hynix Semiconductor Inc. Method for fabricating semiconductor device
US8263485B2 (en) 2007-01-04 2012-09-11 Hynix Semiconductor Inc. Method for fabricating semiconductor device
CN101740328B (zh) * 2008-11-13 2012-03-07 中芯国际集成电路制造(上海)有限公司 刻蚀方法
CN101777493A (zh) * 2010-01-28 2010-07-14 上海宏力半导体制造有限公司 硬掩膜层刻蚀方法
CN102931089A (zh) * 2011-08-10 2013-02-13 无锡华润上华半导体有限公司 Ldmos器件及其制造方法
CN102931089B (zh) * 2011-08-10 2016-08-03 无锡华润上华半导体有限公司 Ldmos器件及其制造方法

Also Published As

Publication number Publication date
TWI264065B (en) 2006-10-11
US7803710B2 (en) 2010-09-28
US7563721B2 (en) 2009-07-21
JP4771750B2 (ja) 2011-09-14
TW200605200A (en) 2006-02-01
US20050287809A1 (en) 2005-12-29
KR20050122737A (ko) 2005-12-29
JP2006013485A (ja) 2006-01-12
US7179749B2 (en) 2007-02-20
CN100345282C (zh) 2007-10-24
US20070184664A1 (en) 2007-08-09
US20090253263A1 (en) 2009-10-08
KR100706780B1 (ko) 2007-04-11

Similar Documents

Publication Publication Date Title
CN100345282C (zh) 可减小外围区域中临界尺度的半导体装置的制造方法
CN101281857B (zh) 半导体器件的制造方法
US7943498B2 (en) Method of forming micro pattern in semiconductor device
CN1518100A (zh) 半导体器件及其制造方法
CN1862785A (zh) 制造半导体装置的方法
CN1145208C (zh) 半导体装置的制造方法和半导体装置
CN1797738A (zh) 在半导体器件中形成着落塞接触的方法
CN101383270B (zh) 形成半导体器件微图案的方法
CN1623236A (zh) 金属图案的形成方法及利用该金属图案形成方法的薄膜晶体管阵列面板制造方法
CN1199257C (zh) 微细图形形成方法和使用该方法的半导体装置的制造方法
TW200828407A (en) Method for fabricating a semiconductor device
CN1761036A (zh) 利用钨作为牺牲硬掩膜制造半导体器件的方法
US10636657B2 (en) Semiconductor pitch patterning
CN1440049A (zh) 半导体装置的制造方法
US11810787B2 (en) Semiconductor structure formation method and mask
CN109103140B (zh) 一种阵列基板的制作方法
CN1941294A (zh) 开口的形成方法以及接触窗的形成方法
CN1959931A (zh) 干式蚀刻工艺后的清洗工艺
CN101958245B (zh) 刻蚀方法
CN1855433A (zh) 记忆体的制造方法
CN1889236A (zh) 多晶硅栅极掺杂方法
CN1917166A (zh) 半导体元件及具有金属硅化物的导线的制造方法
CN1917185A (zh) 快闪存储器及其制造方法
CN100339977C (zh) 分离式栅极快闪存储器及其制造方法
CN1855421A (zh) 具有自行对准导线的结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071024

Termination date: 20130609