CN1941294A - 开口的形成方法以及接触窗的形成方法 - Google Patents

开口的形成方法以及接触窗的形成方法 Download PDF

Info

Publication number
CN1941294A
CN1941294A CN 200510108837 CN200510108837A CN1941294A CN 1941294 A CN1941294 A CN 1941294A CN 200510108837 CN200510108837 CN 200510108837 CN 200510108837 A CN200510108837 A CN 200510108837A CN 1941294 A CN1941294 A CN 1941294A
Authority
CN
China
Prior art keywords
layer
formation method
etching step
opening
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510108837
Other languages
English (en)
Other versions
CN100435293C (zh
Inventor
叶建辉
施继雄
蓝天呈
周梅生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB2005101088379A priority Critical patent/CN100435293C/zh
Publication of CN1941294A publication Critical patent/CN1941294A/zh
Application granted granted Critical
Publication of CN100435293C publication Critical patent/CN100435293C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种开口的形成方法,此形成方法为,在材料层上形成介电层,接着在介电层上依序形成金属硬掩模层与顶盖层。然后,在顶盖层上形成图案化的光致抗蚀剂层,且图案化的光致抗蚀剂层暴露出部分顶盖层表面。随后,进行一第一蚀刻步骤,以图案化的光致抗蚀剂层为掩模,移除部分顶盖层与金属硬掩模层,直至暴露出介电层表面。继之,移除图案化的光致抗蚀剂层,然后进行一第二蚀刻步骤,以顶盖层与金属硬掩模层为掩模,移除部分介电层,以形成一开口。

Description

开口的形成方法以及接触窗的形成方法
技术领域
本发明涉及一种开口的形成方法,特别是涉及一种可有效控制开口关键尺寸的开口的形成方法以及接触窗的形成方法。
背景技术
在集成电路蓬勃发展的今日,元件缩小化与集成化是必然的趋势,也是各界积极发展的重要课题。目前,现有KrF248nm的光刻技术已渐渐不能满足其需求,为了要能得到较小的线宽以达到缩小尺寸的要求,ArF193nm光刻技术已成为最佳的选择。
现有一种接触窗开口的形成方法为,在基底上形成一半导体元件,然后在基底上方形成一层介电层,覆盖半导体元件。接着,在介电层上形成底部抗反射层,并且于底部抗反射层上形成光致抗蚀剂层。然后,利用一传统的光刻工艺图案化并定义光致抗蚀剂层,以形成一图案化光致抗蚀剂层。接着,以图案化光致抗蚀剂层作为蚀刻掩模,对底部抗反射层进行一蚀刻工艺,移除部分底部抗反射层至曝露出介电层表面。然后,再以图案化光致抗蚀剂层与底部抗反射层作为掩模,移除部分介电层,以于介电层中形成曝露出半导体元件的接触窗开口。
但是,在上述的接触窗开口的形成方法中,仍然有一些问题存在,例如:所形成的接触窗开口的关键尺寸(Critical Dimension,CD)无法控制、接触窗开口侧壁的轮廓控制不易且有凹洞或条纹(striation)现象,以及较窄的工艺窗(Process Window)等问题,而影响工艺的可靠性与成品率。
发明内容
本发明的目的就是在提供一种开口的形成方法,能够提供较大的工艺窗,以及使开口的尺寸控制较为容易,且可避免产生条纹,以提高工艺的可靠性。
本发明的另一目的是提供一种接触窗的形成方法,能够有效控制接触窗的关键尺寸,且可避免产生条纹等问题。
本发明提出一种开口的形成方法,此形成方法为,在材料层上形成介电层,接着在介电层上依序形成金属硬掩模层与顶盖层。然后,在顶盖层上形成图案化的光致抗蚀剂层,且图案化的光致抗蚀剂层暴露出部分顶盖层表面。随后,进行一第一蚀刻步骤,以图案化的光致抗蚀剂层为掩模,移除部分顶盖层与金属硬掩模层,直至暴露出介电层表面。继之,移除图案化的光致抗蚀剂层,然后进行一第二蚀刻步骤,以顶盖层与金属硬掩模层为掩模,移除部分介电层,以形成一开口。
依照本发明的实施例所述,还包括在顶盖层上形成一抗反射层。而且,在移除图案化的光致抗蚀剂层后,还包括移除抗反射层。抗反射层例如是介电质抗反射层、有机抗反射层或无机抗反射层。
依照本发明的实施例所述,上述的顶盖层的材料例如是氮氧化硅、氧化硅及其组合。金属硬掩模层的材料例如是钛、氮化钛、钽、氮化钽、钨或氮化钨。另外,金属硬掩模层的形成方法例如是化学气相沉积法(CVD)或物理气相沉积法(PVD)。
依照本发明的实施例所述,上述的第一蚀刻步骤与第二蚀刻步骤例如是各向异性蚀刻步骤。而且,第一蚀刻步骤与第二蚀刻步骤在同一反应腔室中进行。
本发明还提出一种接触窗的形成方法,此方法先提供一基底,基底中已形成有一元件结构。然后,于基底上形成一介电层。接着,在介电层上依序形成金属硬掩模层与顶盖层。继之,在顶盖层上形成一图案化的光致抗蚀剂层,且图案化的光致抗蚀剂层暴露出部分顶盖层表面。随后,进行一第一蚀刻步骤,以图案化的光致抗蚀剂层为掩模,移除部分顶盖层与金属硬掩模层,直至暴露出介电层表面。接着,移除图案化的光致抗蚀剂层,之后再进行第二蚀刻步骤,以顶盖层及金属硬掩模层为掩模,移除部分介电层,以形成一接触窗开口,而暴露出元件结构表面。然后,于接触窗开口中填入一导体层,以形成接触窗。
依照本发明的实施例所述,还包括在顶盖层上形成一抗反射层。而且,在移除图案化的光致抗蚀剂层后,还包括移除抗反射层。抗反射层例如是介电质抗反射层、有机抗反射层或无机抗反射层。
依照本发明的实施例所述,上述的顶盖层的材料例如是氮氧化硅、氧化硅及其组合。金属硬掩模层的材料例如是钛、氮化钛、钽、氮化钽、钨或氮化钨。另外,金属硬掩模层的形成方法例如是化学气相沉积法(CVD)或物理气相沉积法(PVD)。
依照本发明的实施例所述,上述的第一蚀刻步骤与第二蚀刻步骤例如是各向异性蚀刻步骤。而且,第一蚀刻步骤与第二蚀刻步骤在同一反应腔室中进行。
依照本发明的实施例所述,上述的导体层的材料例如是铜、铝或钨。
本发明在开口的形成工艺中使用金属硬掩模层以及顶盖层当作蚀刻掩模,而其可有效阻挡蚀刻气体的侵蚀,因此可避免受到蚀刻气体的影响,而造成膜层的损伤(damage)。另外,金属硬掩模层亦有助于使所形成的开口的关键尺寸不会有缩小或变宽的问题产生,且可维持开口轮廓的完整性。除此之外,亦可避免现有提及的条纹(striation)现象,以提高工艺的可靠度。另一方面,还可以提供较大的工艺窗(process window)。
为让本发明的上述和其它目的、特征和优点能更明显易懂,以下配合附图以及优选实施例,以更详细地说明本发明。
附图说明
图1A至图1G为依照本发明实施例所绘示的接触窗的制造流程剖面图。简单符号说明
100:基底
102:晶体管
104:栅极结构
106:间隙壁
108:源/漏极区
110:介电层
112:金属硬掩模层
114:顶盖层
116:抗反射层
117、119:开口图案
117a、119a:开口
117b、119b:接触窗开口
117c、119c:接触窗
118:图案化的光致抗蚀剂层
120、122:蚀刻步骤
具体实施方式
以下将以接触窗开口为例做说明本发明的开口的形成方法,然其并非用以限定本发明的应用范围。在下述实施例中分别是以方形接触窗(squarecontact)开口与共享接触窗(share contact)开口为例做说明。其中,方形接触窗开口指仅暴露出晶体管的源/漏极区的接触窗开口,而共享接触窗开口指仅暴露出部分栅极和源/漏极区的接触窗开口。图1A至图1G为依照本发明实施例所绘示的接触窗的制造流程剖面图。
首先,请参照图1A,在一基底100上形成一元件结构,在此实施例中是以晶体管102为例说明之。其中,基底100例如是硅基底或其它任何工艺适用的基底。晶体管102的栅极结构104形成于基底100上,而间隙壁106形成于栅极结构104的侧壁。源/漏极区108形成于栅极结构104两侧的基底100中。在一实施例中,还可于栅极结构104以及源/漏极区108上形成金属硅化物(未绘示),其材料例如是硅化镍、硅化钨或硅化钴等,用以降低阻值。上述,晶体管102的各构件的材料与形成方法,为本领域技术人员所周知,于此不再赘述。
然后,于基底100上形成一层介电层110覆盖晶体管102。介电层110的材料例如是以四乙氧基硅烷(TEOS)为反应气体源形成的氧化硅、氮化硅或其它合适的介电材料,而其形成方法例如是化学气相沉积(CVD)法。在一实施例中,更可在介电层110形成之前,在基底100上方形成一层蚀刻终止层(未绘示),用以作为蚀刻终点,以避免发生蚀刻穿透,而致使元件失效等问题。蚀刻终止层的材料例如是氮化硅,而其形成方法例如是化学气相沉积法。
接着,请参照图1B,在介电层110上形成一层金属硬掩模层112。金属硬掩模层112的材料可例如是钛、氮化钛、钽、氮化钽、钨或氮化钨,而其形成方法例如是化学气相沉积法或物理气相沉积(PVD)法。金属硬掩模层112的厚度小于1500埃,优选是在300埃左右。之后,在金属硬掩模层112上形成顶盖层114,顶盖层114可例如是一层氮氧化硅层、一层氧化硅层或氮氧化硅/氧化硅层,其中氮氧化硅层的厚度小于1500埃,优选是在300~500埃之间,而氧化硅层的厚度小于200埃,优选是在50埃左右。
继之,请参照图1C,在顶盖层114上形成一图案化的光致抗蚀剂层118,且图案化的光致抗蚀剂层118中有暴露出部分顶盖层114表面的开口图案117、119。其中,开口图案117为后续预形成的方形接触窗开口的图案,而开口图案119为后续预形成的共享接触窗开口的图案。在一优选实施例中,在图案化的光致抗蚀剂层118形成前,还可在顶盖层114上形成一抗反射层116。抗反射层116可例如是介电质抗反射层、无机抗反射层或有机抗反射层,而其形成方式为化学气相沉积法或其它适合的方法。抗反射层116的厚度小于1000埃,优选是在600埃左右。特别是,抗反射层116的作用为降低进行光刻工艺时,光的多重反射与干涉,并且减少驻波现象。
随后,请参照图1D,进行一蚀刻步骤120,以图案化的光致抗蚀剂层118为掩模,移除部分抗反射层116、顶盖层114与金属硬掩模层112,直至暴露出介电层110表面,以分别形成开口117a、119a。上述,蚀刻步骤120例如是各向异性蚀刻步骤,而各向异性蚀刻步骤例如是等离子体蚀刻步骤。
接着,请参照图1E,于蚀刻步骤120后,移除图案化的光致抗蚀剂层118与抗反射层116。其中,移除图案化的光致抗蚀剂层118与抗反射层116的方法例如是先进行一等离子体灰化处理(plasma ash treatment)步骤,然后再进行湿式化学移除步骤,以完成之。
随后,请参照图1F,进行一蚀刻步骤122,以顶盖层114与金属硬掩模层112为掩模,移除部分介电层110至暴露出晶体管102表面,以形成一接触窗开口117b、119b。其中,接触窗开口117b的关键尺寸D1例如是0.15nm左右,而接触窗开口119b的关键尺寸D2例如是0.30nm左右。此处,接触窗开口117b即所谓的方形接触窗开口,而接触窗开口119b即所谓的共享接触窗开口。上述,蚀刻步骤122例如是各向异性蚀刻步骤,而各向异性蚀刻步骤例如是等离子体蚀刻步骤。在一实施例中,蚀刻步骤120、122可在同一反应腔室(chamber)中进行。
值得一提的是,由于金属硬掩模层112可有效阻挡蚀刻气体的侵蚀,所以不会受到其影响,而造成膜层的损伤(damage)。因此,在蚀刻步骤120中,除了可定义出精确的开口(图1D的开口117a、119a)之外,于后续的蚀刻步骤122中,还可使所形成的接触窗开口117b、119b的关键尺寸D1、D2不会有缩小或变宽的问题产生,且不会影响其开口轮廓的完整性。此外,亦可避免现有提及的条纹(striation)现象,以提高工艺的可靠度。另一方面,可以提供较大的工艺窗(process window)。
当然,于形成接触窗开口117b、119b后,可继续进行后续的工艺,以形成作为元件间的连接之用的接触窗。接下来,请参照图1G,于接触窗开口117b、119b中,填入一导体材料层(未绘示),并进行一化学机械研磨法(CMP)法或回蚀刻(etch-back)法,以移除多余的导体材料层、顶盖层114与金属硬掩模层112至曝露出介电层110表面,以形成接触窗117c、119c。
更进一步来说,由于本发明使用金属硬掩模层以及顶盖层作为蚀刻掩模层,因此能有效抵抗蚀刻侵蚀。所以,在进行接触窗开口的蚀刻步骤时,可以有效控制其关键尺寸。而且,本发明的方法亦可应用于其它形成开口的工艺中,且所形成的开口可保有优选的轮廓。
综上所述,本发明至少具有下列优点:
1、本发明的方法可使开口的关键尺寸的控制较为容易,且可使开口的轮廓保持完整性。
2、本发明的方法可消除开口侧壁的条纹现象,以提高工艺的可靠度。
3、本发明的方法可以提供较大的工艺窗。
虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (19)

1、一种开口的形成方法,包括:
于一材料层上形成一介电层;
在该介电层上依序形成一金属硬掩模层与一顶盖层;
在该顶盖层上形成一图案化的光致抗蚀剂层,且该图案化的光致抗蚀利层暴露出部分该顶盖层表面;
进行一第一蚀刻步骤,以该图案化的光致抗蚀剂层为掩模,移除部分该顶盖层与该金属硬掩模层,直至暴露出该介电层表面;
移除该图案化的光致抗蚀剂层;以及
进行一第二蚀刻步骤,以该顶盖层与该金属硬掩模层为掩模,移除部分该介电层,以形成一开口。
2、如权利要求1所述的开口的形成方法,还包括在该顶盖层上形成一抗反射层。
3、如权利要求2所述的开口的形成方法,其中在移除该图案化的光致抗蚀剂层后,还包括移除该抗反射层。
4、如权利要求2所述的开口的形成方法,其中该抗反射层包括介电质抗反射层、有机抗反射层或无机抗反射层。
5、如权利要求1所述的开口的形成方法,其中该顶盖层的材料包括氮氧化硅、氧化硅及其组合。
6、如权利要求1所述的开口的形成方法,其中该金属硬掩模层的材料包括钛、氮化钛、钽、氮化钽、钨或氮化钨。
7、如权利要求1所述的开口的形成方法,其中该金属硬掩模层的形成方法包括化学气相沉积法或物理气相沉积法。
8、如权利要求1所述的开口的形成方法,其中该第一蚀刻步骤与该第二蚀刻步骤包括各向异性蚀刻步骤。
9、如权利要求1所述的开口的形成方法,其中该第一蚀刻步骤与该第二蚀刻步骤在同一反应腔室中进行。
10、一种接触窗的形成方法,包括:
提供一基底,该基底中已形成有一元件结构;
于该基底上形成一介电层;
在该介电层上依序形成一金属硬掩模层与一顶盖层;
在该顶盖层上形成一图案化的光致抗蚀剂层,且该图案化的光致抗蚀剂层暴露出部分该顶盖层表面;
进行一第一蚀刻步骤,以该图案化的光致抗蚀剂层为掩模,移除部分该顶盖层与该金属硬掩模层,直至暴露出该介电层表面;
移除该图案化的光致抗蚀剂层;
进行一第二蚀刻步骤,以该顶盖层与该金属硬掩模层为掩模,移除部分该介电层,以形成一接触窗开口,而暴露出该元件结构表面;以及
于该接触窗开口中填入一导体层,以形成一接触窗。
11、如权利要求10所述的接触窗的形成方法,还包括在该顶盖层上形成一抗反射层。
12、如权利要求11所述的接触窗的形成方法,其中在移除该图案化的光致抗蚀剂层后,还包括移除该抗反射层。
13、如权利要求11所述的接触窗的形成方法,其中该抗反射层包括介电质抗反射层、有机抗反射层或无机抗反射层。
14、如权利要求10所述的接触窗的形成方法,其中该顶盖层的材料包括氮氧化硅、氧化硅及其组合。
15、如权利要求10所述的接触窗的形成方法,其中该金属硬掩模层的材料包括钛、氮化钛、钽、氮化钽、钨或氮化钨。
16、如权利要求10所述的接触窗的形成方法,其中该金属硬掩模层的形成方法包括化学气相沉积法或物理气相沉积法。
17、如权利要求10所述的接触窗的形成方法,其中该第一蚀刻步骤与该第二蚀刻步骤包括各向异性蚀刻步骤。
18、如权利要求10所述的接触窗的形成方法,其中该第一蚀刻步骤与该第二蚀刻步骤在同一反应腔室中进行。
19、如权利要求10所述的接触窗的形成方法,其中该导体层的材料包括铜、铝或钨。
CNB2005101088379A 2005-09-30 2005-09-30 开口的形成方法以及接触窗的形成方法 Active CN100435293C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101088379A CN100435293C (zh) 2005-09-30 2005-09-30 开口的形成方法以及接触窗的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101088379A CN100435293C (zh) 2005-09-30 2005-09-30 开口的形成方法以及接触窗的形成方法

Publications (2)

Publication Number Publication Date
CN1941294A true CN1941294A (zh) 2007-04-04
CN100435293C CN100435293C (zh) 2008-11-19

Family

ID=37959307

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101088379A Active CN100435293C (zh) 2005-09-30 2005-09-30 开口的形成方法以及接触窗的形成方法

Country Status (1)

Country Link
CN (1) CN100435293C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579116A (zh) * 2012-08-10 2014-02-12 南亚科技股份有限公司 在基底中制作多个沟槽的方法
CN104008996A (zh) * 2013-02-27 2014-08-27 格罗方德半导体公司 于金属接触和互连件间具覆盖层的集成电路及其制造方法
CN110556357A (zh) * 2018-05-30 2019-12-10 世界先进积体电路股份有限公司 电容结构及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447263B1 (ko) * 1999-12-30 2004-09-07 주식회사 하이닉스반도체 식각 폴리머를 이용한 반도체 소자의 제조방법
US6867145B2 (en) * 2001-12-17 2005-03-15 Hynix Semiconductor Inc. Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
US20040219796A1 (en) * 2003-05-01 2004-11-04 Chih-Ning Wu Plasma etching process

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579116A (zh) * 2012-08-10 2014-02-12 南亚科技股份有限公司 在基底中制作多个沟槽的方法
CN103579116B (zh) * 2012-08-10 2017-05-31 南亚科技股份有限公司 在基底中制作多个沟槽的方法
CN104008996A (zh) * 2013-02-27 2014-08-27 格罗方德半导体公司 于金属接触和互连件间具覆盖层的集成电路及其制造方法
CN110556357A (zh) * 2018-05-30 2019-12-10 世界先进积体电路股份有限公司 电容结构及其制造方法

Also Published As

Publication number Publication date
CN100435293C (zh) 2008-11-19

Similar Documents

Publication Publication Date Title
US8916472B2 (en) Interconnect formation using a sidewall mask layer
CN100345282C (zh) 可减小外围区域中临界尺度的半导体装置的制造方法
US20070066047A1 (en) Method of forming opening and contact
KR100272644B1 (ko) 드라이에칭방법
CN1879201A (zh) 半导体器件中的透明非晶碳结构
CN101063065A (zh) 半导体晶片的清洗溶液及内连线结构的形成方法
CN1879196A (zh) 包括无定形碳层的掩模结构
CN1831643A (zh) 改善双镶嵌蚀刻轮廓的方法
CN1309024C (zh) 具有高介电常数介电层的栅极结构及其制作方法
CN101064296A (zh) 半导体装置及其制造方法
CN1976002A (zh) 使用双金属镶嵌工艺形成接触结构的方法
KR100269323B1 (ko) 반도체장치의백금막식각방법
CN1466190A (zh) 形成铜金属线的方法
CN112086433A (zh) 半导体元件及其制备方法
CN1941294A (zh) 开口的形成方法以及接触窗的形成方法
CN1885503A (zh) 用于在半导体器件中形成接触孔的方法
CN1128466C (zh) 制备多硅化物栅极的方法
US7910487B2 (en) Reverse masking profile improvements in high aspect ratio etch
CN101051612A (zh) 硅化金属阻止区的形成方法及半导体器件的制造方法
CN1700418A (zh) 利用双镶嵌工艺来制造t型多晶硅栅极的方法
CN1700419A (zh) 利用双镶嵌工艺来形成t型多晶硅栅极的方法
CN1959931A (zh) 干式蚀刻工艺后的清洗工艺
CN1243379C (zh) 在铜镶嵌制程中制作mim电容器的方法
CN1296987C (zh) 接触孔的制造方法以及半导体元件的制造方法
CN1153280C (zh) 嵌入式动态随机存储器的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant