CN1309024C - 具有高介电常数介电层的栅极结构及其制作方法 - Google Patents
具有高介电常数介电层的栅极结构及其制作方法 Download PDFInfo
- Publication number
- CN1309024C CN1309024C CNB2003101171451A CN200310117145A CN1309024C CN 1309024 C CN1309024 C CN 1309024C CN B2003101171451 A CNB2003101171451 A CN B2003101171451A CN 200310117145 A CN200310117145 A CN 200310117145A CN 1309024 C CN1309024 C CN 1309024C
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- grid structure
- dielectric constant
- manufacture method
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 100
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 238000004380 ashing Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 39
- 238000001020 plasma etching Methods 0.000 claims description 24
- 239000007789 gas Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 16
- 239000000460 chlorine Substances 0.000 claims description 14
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000000243 solution Substances 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 8
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical group O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 8
- 229910052801 chlorine Inorganic materials 0.000 claims description 7
- 229910052731 fluorine Inorganic materials 0.000 claims description 7
- 239000011737 fluorine Substances 0.000 claims description 7
- 239000011261 inert gas Substances 0.000 claims description 7
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 150000007522 mineralic acids Chemical class 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 5
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 5
- 229910015345 MOn Inorganic materials 0.000 claims description 4
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910004166 TaN Inorganic materials 0.000 claims description 4
- 229910008599 TiW Inorganic materials 0.000 claims description 4
- 239000012895 dilution Substances 0.000 claims description 4
- 238000010790 dilution Methods 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 2
- 150000001804 chlorine Chemical class 0.000 claims 2
- 150000002221 fluorine Chemical class 0.000 claims 2
- 239000001301 oxygen Substances 0.000 claims 2
- 229910052760 oxygen Inorganic materials 0.000 claims 2
- CPELXLSAUQHCOX-UHFFFAOYSA-N hydrogen bromide Substances Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims 1
- 238000000059 patterning Methods 0.000 abstract description 5
- 239000003989 dielectric material Substances 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229920000642 polymer Polymers 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 238000003801 milling Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 238000005546 reactive sputtering Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011469 building brick Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种具有高介电常数介电层的栅极结构及其制作方法。包括下列步骤：提供一半导体基底，于上述半导体基底上形成一具有高介电常数的栅极介电层。形成一栅极导电层于介电层上。于上述栅极导电层上形成一图案化掩模，以干蚀刻法蚀刻栅极导电层及部分具有高介电常数的栅极介电层，再利用湿蚀刻法蚀刻剩余部分具有高介电常数的栅极介电层，以形成一具有高介电常数栅极介电层的栅极结构。
Description
技术领域
本发明是有关于一种栅极结构及其制作方法，特别是有关于一种具有高介电常数介电层的栅极结构及其制作方法。
背景技术
金氧半场效晶体管(Metal-Oxide-Semiconductor Field EffectTransistor，MOSFET)是在集成电路技术领域中相当重要的一种基本电子组件，其由三种基本的材料，即导体层、介电层与半导体层等组成位在半导体基底上的栅极结构。此外，还包括了两个位于栅极结构两旁，且电性与半导体基底相反的半导体区，称为源极与漏极。典型的介电层材料为SiO2，介电常数为3.9，由热氧化法所形成的氧化硅作为栅极介电层。然而随着半导体技术对积集度要求的提高，组件尺寸不断的缩小，若仍使用氧化硅为栅极介电层便会有诸多不良影响，例如当栅极氧化层变薄时，对于某一固定的操作电压，其电场强度就增加了。如此一来，电子经由隧穿(tunneling)的方法产生漏电流也增加，因而使组件的限缩受到限制。
虽然上述的晶体管结构长久以来已被广泛的使用，然而在组件的栅极长度小于100nm时，若以SiO2为栅极介电层，其漏电流会快速增加，因此氧化硅便不再适合作为栅极介电层。为了使MOS晶体管的技术可以配合组件尺寸缩小化的发展与提高组件积集度的需求，其中一种解决之道是以高介电常数的介电材料取代由SiO2所组成的栅极介电层。亦即借由增加介电常数，可利用漏电流低且较厚的介电材料取代较薄的SiO2，而具相当的电性。
传统上，以高介电常数材料作为栅极介电层，在形成栅极结构时，会遭遇蚀刻的问题。若以湿蚀刻法为之，则无适合的蚀刻溶液，相对的以干湿蚀刻法有会产生基底凹进(substrate recess)或基底损伤(substrate damage)等问题。上述基底凹进会影响电性表现，而基底损伤会使在金属硅化物(silicide)形成时发生问题。
请参照图1，在一半导体基底100上依序形成一一具高介电常数的介电层200以及一导电层300于介电层200上。于上述导电层上形成一图案化光阻(未显示)，以该图案化光阻为掩模，以干蚀刻法蚀刻导电层300及具高介电常数的介电层200，以形成一栅极结构。因导电层300、介电层200、及半导体基底100对干蚀刻的蚀刻选择比差异不大，因此会造成基底过蚀刻而产生基底凹进(substrate recess)101。
另一个由干蚀刻所产生的问题为基底损伤(substrate damage)，请参照图2。由高密度等离子体对半导体基底100轰击所产生的表面损伤102，会造后续形成金属硅化物时所产生结构较差的问题。
美国专利第6511876号揭示以Al2O3作为栅极氧化层，并形成一面间介电层(interfacial dielectric)于栅极氧化层和半导体基底间，以形成栅极结构。其蚀刻步骤是以传统的干蚀刻步骤，如反应性离子蚀刻、等离子体蚀刻、离子束蚀刻以及激光剥镀。美国专利第6511872号揭示低压高密度螺旋共振反应器(low-pressure，high-density helical resonator)以卤素气体等离子体蚀刻高介电常数材料。美国专利第6503845号揭示高密度等离子体蚀刻TaN层，以形成一栅极结构。然而上述所揭示的习知技术，在蚀刻栅极介电层时，仍会造成上述所发生的问题。
美国专利第6531368号、第6528858号、第6504214号以及第6495473号等皆因高介电常数材料再蚀刻时有其困难，皆以先形成金属层，后续再将金属层局部氧化或氮化，以形成高介电常数材料。其目的在于避开困难的金属氧化物蚀刻工艺。
发明内容
有鉴于此，本发明的目的在于提供一种具有高介电常数介电层的栅极结构及其制作方法。
本发明的另一目的在于提供一种结合干式与湿式蚀刻法制作具有高介电常数介电层的栅极结构，而能够避免基底凹进(substrate recess)或基底损伤(substrate damage)等问题。
根据上述目的，本发明提供一种具有高介电常数介电层的栅极结构，包括：一具有一源极区、一漏极区、及介于两者之间的通道区的半导体基底。一高介电常数的栅极介电层，形成于半导体基底表面。一栅极，形成于栅极介电层表面。以及一间隙壁形成于栅极的侧壁。
其中高介电常数的栅极介电层是利用干蚀刻法蚀刻部分高介电常数的栅极介电层，然后利用湿蚀刻法蚀刻剩余部分高介电常数的栅极介电层。
根据上述目的，本发明亦提供一种具有高介电常数介电层栅极结构的制造方法，包括下列步骤：提供一半导体基底，于上述半导体基底上形成具高介电常数的一介电层。形成一多晶硅层于介电层之上。于多晶硅层上形成一图案化掩模，利用干蚀刻法蚀刻多晶硅层及部分介电层，以及利用湿蚀刻法蚀刻剩余部分介电层，以形成一栅极结构，去除图案化光阻。
根据上述目的，本发明亦提供一种具有高介电常数介电层栅极结构的制造方法，包括下列步骤：提供一半导体基底，于上述半导体基底上形成一具高介电常数的介电层。形成一导电层于介电层之上。定义导电层以形成一栅极。于栅极的侧壁形成一间隙壁(spacer)，之后以栅极以及间隙壁为掩模，利用干蚀刻法蚀刻部分介电层。再以等离子体灰化工艺去除干蚀刻所产生的聚合物(polymer)。最后以湿蚀刻法蚀刻剩余部分的介电层，以形成一栅极介电层。
附图说明
图1及图2是显示习知制作具有高介电常数介电层的栅极结构的布置剖面图；其中图1显示基底凹进(substrate recess)而图2显示基底损伤(substrate damage)等问题；
图3至图5是根据本发明第一实施方式制作具有高介电常数介电层的栅极结构的布置剖面图；
图6至图9是根据本发明第二实施方式制作具有高介电常数介电层的栅极结构的布置剖面图。
符号说明：
100-半导体基底；
101-基底凹进(substrate recess)；
102-基底损伤(substrate damage)；
200-高介电常数的介电层；
300-栅极导电层；
400-间隙壁。
具体实施方式
以下配合图式以及较佳实施例，以更详细地说明本发明。
实施例一
图3至图5是显示本发明的一种具有高介电常数介电层栅极结构的布置剖面图，并用来说明本发明的具有有高介电常数介电层栅极结构的制造方法。
请参考图3，首先提供一半导体基底100，如硅基底，于半导体基底100上依序形成具高介电常数的介电层200以与栅极导电层300于介电层200之上。
依据本发明的一较佳实施方式，上述具有高介电常数的介电层200是指介电常数大于10的材料，较佳者为氧化锆、氧化铪、氧化钽、氧化钽、氧化铝、硅酸铪或硅酸锆。介电层的形成方式为有机金属化学气相沉积法(MOCVD)或原子层沉积法(ALD)，厚度范围为2至40nm。
依据本发明的一较佳实施方式，栅极导电层300是以传统的化学气相沉积法(CVD)或低压化学气相沉积法(PECVD)所形成的多晶硅层，厚度范围为500至2000。此外，栅极导电层300亦可为金属层，例如以溅镀法或反应性溅镀法(reactive sputtering)形成的Ti/TiN、TiW、TaN、Ta、W、Mo、Ni、MoN、以及WN。
请参考图4，于导电层层300上形成一图案化掩模(未显示)，例如图案化光阻层，并利用干蚀刻法蚀刻栅极导电层300以及原厚度1/2-5/6的介电层200，即1-34nm。
上述蚀刻步骤是以传统的干蚀刻步骤，如反应性离子蚀刻、等离子体蚀刻、离子束蚀刻或激光剥镀，较佳者为反应性离子蚀刻，是以惰性气体(如He、Ne或Ar)、氯系(如Cl2、HCl或BCl3)以及氟系气体(CF4、CHF3、CH2F2或CH3F)混合作为蚀刻气体。并于基板施以适当的偏压，如0至-250伏特。
依据本发明的一较佳实施方式，干蚀刻法包括一O2等离子体灰化工艺。利用上述O2等离子体灰化工艺对反应性离子蚀刻之后的基板作清洁作用，清除蚀刻所产生的聚合物(polymer)。
请参考图5，高介电常数的介电层200在经反应性离子蚀刻后，微观结构变得较不完整，因此可利用湿蚀刻法蚀刻剩余部分介电层200，以形成栅极结构。利用干蚀刻法与湿蚀刻法蚀刻介电层200，蚀刻厚度的比例约为1-5∶1。最后，去除该图案化掩模。
依据本发明另一较佳实施方式，上述湿蚀刻法为利用无机酸溶液，如稀释的氢氟酸、缓冲氧化蚀刻溶液(BOE)、以及硫酸水溶液。例如，HF∶H2O为1∶2-3000、H2SO4∶H2O为1∶1-3000或HF+H2SO4∶H2O为1∶1-1000，温度约50-180℃。
实施例二
图6至图9是显示本发明的一种具有高介电常数介电层并结合间隙壁的栅极结构的布置剖面图，用以说明本发明的另一较佳实施方式。
请参考图6，提供一半导体基底100，如硅基底，于半导体基底100上依序形成具高介电常数的介电层200以及栅极导电层300于介电层200之上。以传统的微影及蚀刻工艺定义栅极导电层300以形成一栅极导电层300。
依据本发明的一较佳实施方式，上述具有高介电常数的介电层200是指介电常数大于10的材料，较佳者为氧化锆、氧化铪、氧化钽、氧化钽、氧化铝、硅酸铪或硅酸锆。介电层的形成方式为有机金属化学气相沉积法(MOCVD)或原子层沉积法(ALD)，厚度范围为2至40nm。
依据本发明另一较佳实施方式，栅极导电层300是以传统的化学气相沉积法(CVD)或低压化学气相沉积法(LPCVD)形成多晶硅层，厚度范围为500至2000。此外，栅极导电层300亦可为金属层如以溅镀法或反应性溅镀法(reactive sputtering)形成的Ti/TiN、TiW、TaN、Ta、W、Mo、Ni、MoN、以及WN。
定义栅极导电层300是利用微影工艺以及传统的干蚀刻步骤，如反应性离子蚀刻、等离子体蚀刻或离子束蚀刻法。若以多晶硅为栅极导电层300，较佳者为反应性离子蚀刻，是以惰性气体(如He、Ne或Ar)、氯系(如Cl2、HCl或BCl3)以及氟系气体(CF4、CHF3、CH2F2或CH3F)混合作为蚀刻气体。若使用上述金属层为为栅极导电层300，较佳者为反应性离子蚀刻，蚀刻气体是选用HBr、Cl2以及O2的混合气体。由于干蚀刻法对栅极导电层300与高介电常数的介电层200有很高的选择比，因此蚀刻栅极导电层300会停止在介电层上，亦即以该介电层200作为蚀刻停止层。
请参考图7，在栅极导电层300的侧壁形成一间隙壁400。间隙壁400是以氧化硅、氮化硅或氮氧化硅，亦可为其中两种材料的混合选用。间隙壁400的宽度为300至800，厚度为500至2000。
请参考图8，以该栅极导电层300以及间隙壁400为掩模，并利用干蚀刻法蚀刻导电层300以及原厚度1/2-5/6的具高介电常数介电层200，即1-34nm。
蚀刻步骤是以传统的干蚀刻步骤，如反应性离子蚀刻、等离子体蚀刻、离子束蚀刻或激光剥镀，较佳者为反应性离子蚀刻，是以惰性气体(如He、Ne或Ar)、氯系(如Cl2、HCl或BCl3)以及氟系气体(CF4、CHF3、CH2F2或CH3F)混合作为蚀刻气体。并于基板施以适当的偏压，如0至-250伏特。
依据本发明的一较佳实施方式，干蚀刻法包括一等离子体灰化工艺。上述等离子体灰化工艺是以O2等离子体对反应性离子蚀刻之后的基板作清洁作用，清除蚀刻所掺成之聚合物(polymer)。
请参考图9，高介电常数的介电层200在经反应性离子蚀刻后，结构变的较不完整，因此可利用湿蚀刻法蚀刻剩余部分介电层200，以形成栅极结构。利用干蚀刻法与湿蚀刻法蚀刻介电层200，蚀刻厚度的比例约为1-5∶1。
上述湿蚀刻法为利用无机酸溶液，如稀释的氢氟酸、缓冲氧化蚀刻溶液(BOE)、以及硫酸水溶液。例如，HF∶H2O为1∶2-3000、H2SO4∶H2O为1∶1-3000或HF+H2SO4∶H2O为1∶1-1000，温度约50-180℃。
依据本发明的一较佳实施方式，以干蚀刻法蚀刻栅极导电层300及高介电常数的介电层200，可为临场(in situ)，即在同一腔体中进行。
如图9所示，本发明提供一种具有高介电常数介电层的栅极结构，包括：一实质上无凹进(recess)或离子造成损伤(damage)的半导体基底100。一高介电常数的栅极介电层200，形成于半导体基底100表面。一栅极300，形成于栅极介电层200表面。以及一间隙壁400形成于栅极导电层300的侧壁。
其中高介电常数的栅极介电层200是利用干蚀刻法蚀刻部分高介电常数的栅极介电层200，然后利用湿蚀刻法蚀刻剩余部分高介电常数的栅极介电层200。
本发明的特征与效果在于：
本发明提供一种结合干式与湿式蚀刻法制作具有高介电常数介电层的栅极结构，而能够避免基底凹进(substrate recess)或基底损伤(substratedamage)等问题。
因此，利用漏电流低且较厚的介电材料取代较薄的SiO2，形成具高介电常数介电层的栅极结构，而具相当的电性。即高介电常数介电层虽具较高实际厚度(physical thickness)，但具高性质的等效氧化层厚度(equivalentoxide thickness，EOT)。
Claims (32)
1.一种具有高介电常数介电层的栅极结构的制造方法，包括下列步骤：
提供一半导体基底，于该半导体基底上形成具有介电常数高于10的一介电层；
形成一栅极导电层于该介电层之上；
以一图案化掩模，利用干蚀刻法蚀刻该栅极导电层及部分该介电层；及
利用湿蚀刻法蚀刻剩余部分该介电层，以形成一栅极结构。
2.根据权利要求1所述的具有高介电常数介电层的栅极结构的制造方法，其中该栅极导电层的材质是多晶硅层。
3.根据权利要求1所述的具有高介电常数介电层的栅极结构的制造方法，其中该栅极导电层的材质是TiN、TiW、TaN、Ta、W、Mo、Ni、MoN或WN。
4.根据权利要求1所述的具有高介电常数介电层的栅极结构的制造方法，其中该介电层的材质是氧化锆、氧化铪、氧化钽、氧化钽、氧化铝、硅酸铪或硅酸锆。
5.根据权利要求1所述的具有高介电常数介电层的栅极结构的制造方法，其中该介电层的形成方式为有机金属化学气相沉积法或原子层沉积法。
6.根据权利要求1所述的具有高介电常数介电层的栅极结构的制造方法，其中该干蚀刻法是反应性离子蚀刻法或等离子体蚀刻法。
7.根据权利要求1所述的具有高介电常数介电层的栅极结构的制造方法，其中该干蚀刻法中使用的蚀刻气体是惰性气体、氯系、氟系气体、氧气、HBr或前述气体组合。
8.根据权利要求7所述的具有高介电常数介电层的栅极结构的制造方法，其中该惰性气体是He、Ne或Ar。
9.根据权利要求7所述的具有高介电常数介电层的栅极结构的制造方法，其中该氯系气体是Cl2、HCl、BCl3或前述气体的组合。
10.根据权利要求7所述的具有高介电常数介电层的栅极结构的制造方法，其中该氟系气体是CF4、CHF3、CH2F2、CH3F或前述气体的组合。
11.根据权利要求1所述的具有高介电常数介电层的栅极结构的制造方法，其中于该湿蚀刻工艺之前更包括一O2等离子体灰化工艺。
12.根据权利要求1所述的具有高介电常数介电层的栅极结构的制造方法，其中该湿蚀刻法是使用含无机酸溶液。
13.根据权利要求12所述的具有高介电常数介电层的栅极结构的制造方法，其中该无机酸溶液是稀释的氢氟酸、缓冲氧化蚀刻溶液或硫酸水溶液。
14.根据权利要求1所述的具有高介电常数介电层的栅极结构的制造方法，其中干蚀刻与湿蚀刻厚度的比例为1-5∶1。
15.一种具有高介电常数介电层的栅极结构的制造方法，包括下列步骤：
提供一半导体基底，于该半导体基底上形成一具有介电常数高于10的介电层；
形成一栅极导电层于该介电层之上；
定义该栅极导电层以形成一栅极；
于该栅极的侧壁形成一间隙壁；
以该栅极以及该间隙壁为掩模，以干蚀刻法蚀刻部分该具高介电常数的介电层；以及
以湿蚀刻法蚀刻剩余部分该具有高介电常数的介电层，以形成一栅极介电层。
16.根据权利要求15所述的具有高介电常数介电层的栅极结构的制造方法，其中该介电层的材质是氧化锆、氧化铪、氧化钽、氧化钽、氧化铝、硅酸铪或硅酸锆。
17.根据权利要求15所述的具有高介电常数介电层的栅极结构的制造方法，其中该介电层的形成方式为有机金属化学气相沉积法或原子层沉积法。
18.根据权利要求15所述的具有高介电常数介电层的栅极结构的制造方法，其中该导电层的材质是多晶硅层。
19.根据权利要求15所述的具有高介电常数介电层的栅极结构的制造方法，其中该导电层的材质是TiN、TiW、TaN、Ta、W、Mo、Ni、MoN或WN。
20.根据权利要求15所述的具有高介电常数介电层的栅极结构的制造方法，其中定义该导电层步骤更包括以一图案化掩模，利用干蚀刻法蚀刻该导电层。
21.根据权利要求20所述的具有高介电常数介电层的栅极结构的制造方法，其中该干蚀刻法是反应性离子蚀刻法或等离子体蚀刻法。
22.根据权利要求20所述的具有高介电常数介电层的栅极结构的制造方法，其中该干蚀刻法所用蚀刻气体为HBr、Cl2或O2。
23.根据权利要求15所述的具有高介电常数介电层的栅极结构的制造方法，其中该间隙壁的材质是氧化硅、氮化硅、或氮氧化硅。
24.根据权利要求15所述的具有高介电常数介电层的栅极结构的制造方法，其中该干蚀刻法是反应性离子蚀刻法或等离子体蚀刻法。
25.根据权利要求24所述的具有高介电常数介电层的栅极结构的制造方法，其中该干蚀刻法中使用的蚀刻气体是惰性气体、氯系、氟系气体、氧气或前述气体的组合。
26.根据权利要求25所述的具有高介电常数介电层的栅极结构的制造方法，其中该惰性气体是He、Ne或Ar。
27.根据权利要求25所述的具有高介电常数介电层的栅极结构的制造方法，该氯系气体是Cl2、HCl、BCl3或前述气体的组合。
28.根据权利要求25所述的具有高介电常数介电层的栅极结构的制造方法，其中该氟系气体是CF4、CHF3、CH2F2、CH3F或前述气体的组合。
29.根据权利要求15所述的具有高介电常数介电层的栅极结构的制造方法，其中于该湿蚀刻工艺之前更包括一O2等离子体灰化工艺。
30.根据权利要求15所述的具有高介电常数介电层的栅极结构的制造方法，其中该湿蚀刻法是使用含无机酸溶液。
31.根据权利要求30所述的具有高介电常数介电层的栅极结构的制造方法，其中该无机酸溶液是稀释的氢氟酸、缓冲氧化蚀刻溶液或硫酸水溶液。
32.根据权利要求15所述的具有高介电常数介电层的栅极结构的制造方法，其中干蚀刻与湿蚀刻厚度的比例为1-5∶1。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/608,349 | 2003-06-27 | ||
| US10/608,349 US7037849B2 (en) | 2003-06-27 | 2003-06-27 | Process for patterning high-k dielectric material |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1577748A CN1577748A (zh) | 2005-02-09 |
| CN1309024C true CN1309024C (zh) | 2007-04-04 |
Family
ID=33540564
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101171451A Expired - Fee Related CN1309024C (zh) | 2003-06-27 | 2003-12-02 | 具有高介电常数介电层的栅极结构及其制作方法 |
| CNU2004200505031U Expired - Lifetime CN2713646Y (zh) | 2003-06-27 | 2004-04-27 | 具有高介电常数介电层的栅极结构 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU2004200505031U Expired - Lifetime CN2713646Y (zh) | 2003-06-27 | 2004-04-27 | 具有高介电常数介电层的栅极结构 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7037849B2 (zh) |
| CN (2) | CN1309024C (zh) |
| SG (1) | SG118211A1 (zh) |
| TW (1) | TWI228280B (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6818553B1 (en) * | 2002-05-15 | 2004-11-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etching process for high-k gate dielectrics |
| JP4229762B2 (ja) * | 2003-06-06 | 2009-02-25 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20050153563A1 (en) * | 2004-01-14 | 2005-07-14 | Lam Research Corporation | Selective etch of films with high dielectric constant |
| US20060060930A1 (en) * | 2004-09-17 | 2006-03-23 | Metz Matthew V | Atomic layer deposition of high dielectric constant gate dielectrics |
| US7235491B2 (en) * | 2005-05-04 | 2007-06-26 | United Microelectronics Corp. | Method of manufacturing spacer |
| US7964512B2 (en) * | 2005-08-22 | 2011-06-21 | Applied Materials, Inc. | Method for etching high dielectric constant materials |
| US7780862B2 (en) * | 2006-03-21 | 2010-08-24 | Applied Materials, Inc. | Device and method for etching flash memory gate stacks comprising high-k dielectric |
| US8722547B2 (en) * | 2006-04-20 | 2014-05-13 | Applied Materials, Inc. | Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries |
| CN101110360B (zh) * | 2006-07-19 | 2011-07-13 | 应用材料公司 | 蚀刻高k电解质材料的方法 |
| US7582549B2 (en) | 2006-08-25 | 2009-09-01 | Micron Technology, Inc. | Atomic layer deposited barium strontium titanium oxide films |
| US8183161B2 (en) * | 2006-09-12 | 2012-05-22 | Tokyo Electron Limited | Method and system for dry etching a hafnium containing material |
| US7807581B2 (en) * | 2007-03-07 | 2010-10-05 | Hitachi High-Technologies Corporation | Plasma processing apparatus and plasma processing method |
| US7820552B2 (en) * | 2007-03-13 | 2010-10-26 | International Business Machines Corporation | Advanced high-k gate stack patterning and structure containing a patterned high-k gate stack |
| CN101197264B (zh) * | 2007-12-25 | 2013-01-09 | 上海集成电路研发中心有限公司 | L型边墙的形成方法 |
| US8791001B2 (en) * | 2008-09-08 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | N2 based plasma treatment and ash for HK metal gate protection |
| US8148249B2 (en) * | 2008-09-12 | 2012-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of fabricating high-k metal gate devices |
| US20110068368A1 (en) * | 2009-09-18 | 2011-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device comprising a honeycomb heteroepitaxy |
| CN103531459B (zh) * | 2012-07-03 | 2017-07-11 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| US9484220B2 (en) | 2013-03-15 | 2016-11-01 | International Business Machines Corporation | Sputter etch processing for heavy metal patterning in integrated circuits |
| US11417849B2 (en) | 2019-05-31 | 2022-08-16 | The Regents Of The University Of Colorado, A Body Corporate | Fabrication of corrugated gate dielectric structures using atomic layer etching |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2264416Y (zh) * | 1996-05-29 | 1997-10-08 | 山东大学 | 新型绝缘栅场效应晶体管 |
| CN1308772A (zh) * | 1998-06-30 | 2001-08-15 | 兰姆研究公司 | 具有高介电常数栅绝缘体的ulsimos |
| US6511876B2 (en) * | 2001-06-25 | 2003-01-28 | International Business Machines Corporation | High mobility FETS using A1203 as a gate oxide |
| CN1416156A (zh) * | 2002-09-27 | 2003-05-07 | 上海华虹（集团）有限公司 | 一种高介电栅介质结构及其制备方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5316616A (en) * | 1988-02-09 | 1994-05-31 | Fujitsu Limited | Dry etching with hydrogen bromide or bromine |
| JP2663704B2 (ja) * | 1990-10-30 | 1997-10-15 | 日本電気株式会社 | Ａｌ合金の腐食防止法 |
| US6444512B1 (en) * | 2000-06-12 | 2002-09-03 | Motorola, Inc. | Dual metal gate transistors for CMOS process |
| US6531368B1 (en) * | 2001-04-03 | 2003-03-11 | Advanced Micro Devices, Inc. | Method of fabricating a semiconductor device having a metal oxide high-k gate insulator by localized laser irradiation and a device thereby formed |
| JP4050483B2 (ja) * | 2001-05-14 | 2008-02-20 | 株式会社日立国際電気 | 基板処理装置および半導体装置の製造方法 |
| TW479321B (en) | 2001-06-13 | 2002-03-11 | Taiwan Semiconductor Mfg | Manufacturing method of semiconductor device with a high dielectric constant gate dielectric layer |
| US6511872B1 (en) * | 2001-07-10 | 2003-01-28 | Agere Systems Inc. | Device having a high dielectric constant material and a method of manufacture thereof |
| JP3403187B2 (ja) * | 2001-08-03 | 2003-05-06 | 東京応化工業株式会社 | ホトレジスト用剥離液 |
| US6656852B2 (en) * | 2001-12-06 | 2003-12-02 | Texas Instruments Incorporated | Method for the selective removal of high-k dielectrics |
| US6504214B1 (en) * | 2002-01-11 | 2003-01-07 | Advanced Micro Devices, Inc. | MOSFET device having high-K dielectric layer |
| US6528858B1 (en) * | 2002-01-11 | 2003-03-04 | Advanced Micro Devices, Inc. | MOSFETs with differing gate dielectrics and method of formation |
-
2003
- 2003-06-27 US US10/608,349 patent/US7037849B2/en not_active Expired - Fee Related
- 2003-10-17 TW TW092128812A patent/TWI228280B/zh not_active IP Right Cessation
- 2003-11-05 SG SG200306561A patent/SG118211A1/en unknown
- 2003-12-02 CN CNB2003101171451A patent/CN1309024C/zh not_active Expired - Fee Related
-
2004
- 2004-04-27 CN CNU2004200505031U patent/CN2713646Y/zh not_active Expired - Lifetime
-
2005
- 2005-04-08 US US11/101,774 patent/US7148114B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2264416Y (zh) * | 1996-05-29 | 1997-10-08 | 山东大学 | 新型绝缘栅场效应晶体管 |
| CN1308772A (zh) * | 1998-06-30 | 2001-08-15 | 兰姆研究公司 | 具有高介电常数栅绝缘体的ulsimos |
| US6511876B2 (en) * | 2001-06-25 | 2003-01-28 | International Business Machines Corporation | High mobility FETS using A1203 as a gate oxide |
| CN1416156A (zh) * | 2002-09-27 | 2003-05-07 | 上海华虹（集团）有限公司 | 一种高介电栅介质结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7037849B2 (en) | 2006-05-02 |
| CN2713646Y (zh) | 2005-07-27 |
| US20050181590A1 (en) | 2005-08-18 |
| CN1577748A (zh) | 2005-02-09 |
| SG118211A1 (en) | 2006-01-27 |
| US7148114B2 (en) | 2006-12-12 |
| TWI228280B (en) | 2005-02-21 |
| TW200501262A (en) | 2005-01-01 |
| US20040262262A1 (en) | 2004-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1309024C (zh) | 具有高介电常数介电层的栅极结构及其制作方法 | |
| TWI692104B (zh) | 半導體裝置與其製作方法 | |
| CN1264217C (zh) | 多重栅极结构及其制造方法 | |
| CN1286149C (zh) | 半导体鳍式元件的接触窗及其制造方法 | |
| CN1173389C (zh) | 一种金属氧化物半导体器件及其制造方法 | |
| CN1253943C (zh) | 具有多重栅极及应变的沟道层的晶体管及其制造方法 | |
| CN1921072A (zh) | 一种蚀刻高介电常数材料的方法 | |
| CN1619817A (zh) | 具有不同栅极介质的半导体器件及其制造方法 | |
| KR20090096360A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| TWI647822B (zh) | 三維非揮發性記憶體及其製造方法 | |
| CN1815703A (zh) | 半导体装置及其制造方法 | |
| CN1320653C (zh) | 半导体集成电路器件 | |
| CN100372069C (zh) | 利用双镶嵌工艺来形成t型多晶硅栅极的方法 | |
| CN1758421A (zh) | 在半导体装置中形成介电层的方法 | |
| CN2692841Y (zh) | 多重栅极结构 | |
| CN1941294A (zh) | 开口的形成方法以及接触窗的形成方法 | |
| CN1295755C (zh) | 一种形成凹槽栅极结构的方法 | |
| CN1959931A (zh) | 干式蚀刻工艺后的清洗工艺 | |
| CN1296987C (zh) | 接触孔的制造方法以及半导体元件的制造方法 | |
| CN101051650A (zh) | 多阶式栅极结构及其制备方法 | |
| CN1303651C (zh) | 自对准接触窗形成方法 | |
| CN1231949C (zh) | 形成栅极结构的方法、自对准接触孔结构及其形成方法 | |
| CN2699480Y (zh) | 具有多重栅极及应变的沟道层的晶体管 | |
| CN1305114C (zh) | 半导体器件的制造方法 | |
| US20020160617A1 (en) | Method of etching a dielectric layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070404 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |