CN103579116B - 在基底中制作多个沟槽的方法 - Google Patents
在基底中制作多个沟槽的方法 Download PDFInfo
- Publication number
- CN103579116B CN103579116B CN201210285010.5A CN201210285010A CN103579116B CN 103579116 B CN103579116 B CN 103579116B CN 201210285010 A CN201210285010 A CN 201210285010A CN 103579116 B CN103579116 B CN 103579116B
- Authority
- CN
- China
- Prior art keywords
- opening
- layer
- substrate
- mask layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种在基底中制作多个沟槽的方法,包括:提供一基底;在基底上形成一掩模层,掩模层具有至少一第一开口以及至少一第二开口,其中第二开口大于第一开口,且第一开口与第二开口皆暴露出基底;在第二开口的底部形成一牺牲层,牺牲层的材质不同于掩模层的材质;以及以掩模层为掩模,蚀刻第一开口与第二开口下方的基底以及牺牲层,以在基底中形成多个沟槽。本发明能够有效提高不同开口宽度的沟槽的深度一致性。
Description
技术领域
本发明涉及沟槽的制作方法,且特别是涉及在基底中制作多个沟槽的方法。
背景技术
集成电路的制作方式一般包括蚀刻、薄膜沉积等工艺。通过蚀刻工艺可在基底或是其上的膜层中蚀刻出多个沟槽,然后,可在沟槽中沉积薄膜以形成有源或无源元件(例如,动态随机存取存储器中的沟槽型电容器)。
当需在基底上形成开口大小不同的多个沟槽时,可在基底上形成一具有多个开口的图案化掩模层,其中这些开口的尺寸彼此不同。之后,以图案化掩模层为掩模蚀刻基底,以在基底中形成开口大小不同的多个沟槽。然而,这些开口大小不同的沟槽的深度也彼此不同。这是因为在蚀刻工艺中,图案化掩模层的开口的尺寸较小者,蚀刻气体较不易通过且蚀刻副产物较难扩散出去,因此,尺寸较小的开口所对应的区域蚀刻速度较尺寸较大的开口所对应的区域慢(亦即,负载效应,loading effect)。
然而,深度不同的沟槽对于后续工艺会有许多不良的影响,因此,如何提高蚀刻工艺所形成的沟槽的深度的均匀性是目前亟待克服的问题。
发明内容
本发明一实施例提供一种在基底中制作多个沟槽的方法,包括:提供一基底;在基底上形成一掩模层,掩模层具有至少一第一开口以及至少一第二开口,其中第二开口大于第一开口,且第一开口与第二开口皆暴露出基底;在第二开口的底部形成一牺牲层,牺牲层的材质不同于掩模层的材质;以及以掩模层为掩模,蚀刻第一开口与第二开口下方的基底以及牺牲层,以在基底中形成多个沟槽。
本发明能够有效提高不同开口宽度的沟槽的深度一致性(均匀性)。
附图说明
图1A~图1G示出本发明一实施例的在基底中制作多个沟槽的工艺剖面图。
图2A~图2E示出本发明另一实施例的在基底中制作多个沟槽的工艺剖面图。
【主要附图标记说明】
110~基底;
112、114~沟槽;
120~掩模层;
122~第一开口;
124~第二开口;
130~牺牲层;
130a~牺牲材料层;
210~非感光层;
220~感光层;
M1~第一掩模层;
M2~第二掩模层;
M3~图案化的第三掩模层;
OP1、OP2~开口;
V~过蚀刻沟槽;
W1、W2、W3、W4、W5、W6~宽度。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是,本发明提供许多可供应用的发明概念,其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式,非用以限制本发明的范围。此外,在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明,不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者,当述及一第一材料层位于一第二材料层上或之上时,包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。在附图中,实施例的形状或是厚度可能扩大,以简化或是突显其特征。再者,图中未示出或描述的元件,可为所属技术领域中普通技术人员所知的任意形式。
基底上方可以形成任何所需的半导体元件,例如MOS晶体管、电阻、逻辑元件等,不过此处为了简化附图,仅以平整的基底表示。在本发明的叙述中,“基底”一词可包括半导体晶圆、半导体晶圆上已形成的元件、或是覆盖在晶圆上的各种涂层。
图1A~图1G示出本发明一实施例的在基底中制作多个沟槽的工艺剖面图。首先,请参照图1A,提供一基底110。基底110的材质例如为硅、锗、硅锗、砷化镓、硅/硅锗、绝缘层上硅(silicon-on-insulators)、或是其他适合的半导体材料。
然后,在基底110上形成一第一掩模层M1。接着,在第一掩模层M1上形成一第二掩模层M2。之后,在第二掩模层M2上形成一图案化的第三掩模层M3,图案化的第三掩模层M3具有多个开口OP1、OP2暴露出部分第二掩模层M2,开口OP2的宽度W2大于开口OP1的宽度W1。
第一掩模层M1的材质可为金属(例如钨)、硼硅酸玻璃、或硅化钛。第二掩模层M2的材质可为氮化物,例如氮化硅。图案化的第三掩模层M3的材质可为氧化物,例如氧化硅。
然后,请参照图1B,以图案化的第三掩模层M3为掩模进行一蚀刻工艺,以在开口OP1、OP2下方分别形成贯穿第二掩模层M2与第一掩模层M1的多个第一开口122与多个第二开口124,其中第二开口124的宽度W4大于第一开口122的宽度W3,且第一开口122与第二开口124皆暴露出基底110。之后,移除图案化的第三掩模层M3。
在本实施例中,图案化的第三掩模层M3底下的第一掩模层M1与第二掩模层M2共同构成一掩模层120,但本发明并不限于此,只要掩模层120可用以图案化其下的基底110即可。因此,在其他实施例中,掩模层120也可为一单层结构或是一具有至少三个膜层以上的多层结构。
在一实施例中,由于开口OP2大于开口OP1,因此,在蚀刻形成第二开口124与第一开口122时,容易因形成第二开口124的蚀刻速度大于形成第一开口122的蚀刻速度而在第二开口124下方的基底110上形成过蚀刻沟槽V。
接着,请参照图1C,在基底110上全面形成一牺牲材料层130a,牺牲材料层130a覆盖掩模层120并填满第一开口122与第二开口124。牺牲材料层130a的材质不同于掩模层120的材质。牺牲材料层130a的材质包括有机材料,且牺牲材料层130a的材质可为感光材料、或非感光材料。在本实施例中,牺牲材料层130a的材质为感光材料(亦即,光致抗蚀剂材料)。
然后,请参照图1D,可以曝光显影的方式移除牺牲材料层130a的位于第一开口122中的部分,以暴露出第一开口122下方的基底110,并可同时移除位于(第一开口122之间的)掩模层120上的牺牲材料层130a。
之后,请参照图1E,对图案化牺牲材料层130a进行一薄化工艺,以形成只位于第二开口124的底部的牺牲层130。薄化工艺例如是以干式蚀刻(等离子体蚀刻)的方式蚀刻图案化牺牲材料层130a,并且可控制蚀刻时间以调控薄化的程度以及留下的图案化牺牲材料层130a(亦即,牺牲层130)的厚度。在本实施例中,牺牲材料层130a的材质为有机材料,且等离子体蚀刻气体可采用氧气或是臭氧,以有效蚀刻有机材料。
虽然,本实施例是以感光性的牺牲材料层130a为例,但本发明不限于此。在其他实施例中,牺牲材料层130a也可由非感光材料构成,且可例如以光刻与蚀刻工艺移除牺牲材料层130a的位于第一开口122中的部分(如图1D所示)。之后,可选择具有蚀刻选择性的蚀刻剂对牺牲材料层130a再次进行蚀刻,并可通过控制蚀刻时间的方式达到薄化牺牲材料层130a的效果(如图1E所示)。
然后,请参照图1F,以掩模层120为掩模进行一蚀刻工艺(例如干式蚀刻工艺),蚀刻第一开口122与第二开口124下方的基底110以及牺牲层130,以在基底110中形成多个沟槽112、114,其中沟槽114的开口宽度W6大于沟槽112的开口宽度W5。在一实施例中,位于第一开口122与第二开口124下方的沟槽112、114的深度大体相同,详细而言,沟槽112、114的深度的差约小于2%(亦即,沟槽112、114的深度的差值除以沟槽114的深度)。接着,请参照第1G图,可移除掩模层120。
值得注意的是,由于本实施例在尺寸较大的第二开口124的底部形成有牺牲层130,因此,在蚀刻形成沟槽112、114的工艺中,牺牲层130可减缓蚀刻工艺对于第二开口124下方的基底110的蚀刻程度,进而使尺寸较大的第二开口124与尺寸较小的第一开口122下方的沟槽114、112的深度相近,而有效提高沟槽112、114的深度一致性(均匀性)。
图2A~图2E示出本发明另一实施例的在基底中制作多个沟槽的工艺剖面图。值得注意的是,本实施例类似图1A~图1G的实施例,因此标示相似的元件符号的元件具有相似的结构与材质。
请参照图2A,提供一基底110,并在基底110上形成一掩模层120。接着,在掩模层120与基底110上形成一非感光层210。非感光层210例如为抗反射涂层(anti-reflectivecoating,ARC),非感光层210的材质可为有机材料。值得注意的是,虽然图2A示出的非感光层210全面覆盖掩模层120与基底110,但本发明不限于此,只要非感光层210有形成在掩模层120的第二开口124的底部且覆盖第二开口124下方的基底110即可。
然后,可在非感光层210上形成一感光层220,感光层220可全面覆盖基板110与掩模层120。感光层220的材质可为感光性的有机材料,其具有可感光的官能基,例如含有双键的官能基(例如苯环基)、或是含有三键的官能基(例如氰基)。
接着,请参照图2B,对感光层220进行一光刻工艺,以移除位于第一开口122中以及位于(第一开口122之间的)掩模层120上的感光层220。接着,可进行一蚀刻工艺以移除位于第一开口122中以及位于(第一开口122之间的)掩模层120上的非感光层210。
然后,请参照图2C,对感光层220进行一剥除工艺,以全面移除感光层220。此时,留下的非感光层210完整覆盖第二开口124下方的基底110。接着,请参照图2D,以掩模层120为掩模进行一蚀刻工艺(例如干式蚀刻工艺),蚀刻第一开口122与第二开口124下方的基底110以及非感光层210(亦即,牺牲层),以在基底110中形成多个沟槽112、114,其中沟槽114的开口宽度W6大于沟槽112的开口宽度W5。在一实施例中,位于第一开口122与第二开口124下方的沟槽112、114的深度大体相同。接着,请参照图2E,可移除掩模层120。
相同于图1A~图1G的实施例,本实施例利用非感光层210作为蚀刻工艺的牺牲层,以减缓蚀刻工艺对于第二开口124下方的基底110的蚀刻程度,进而有效提高沟槽112、114的深度一致性(均匀性)。
综上所述,本发明通过在掩模层的较大开口的底部形成牺牲层的方式,减缓蚀刻工艺对于较大开口下方的基底的蚀刻程度,以减少蚀刻工艺中的负载效应对于沟槽深度的影响,进而有效提高不同开口宽度的沟槽的深度一致性(均匀性)。
本发明虽以较佳实施例公开如上,然其并非用以限定本发明的范围,任何所属技术领域中的技术人员,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围当视所附的权利要求所界定的范围为准。
Claims (8)
1.一种在基底中制作多个沟槽的方法,其特征在于,包括:
提供一基底;
在该基底上形成一掩模层,该掩模层具有至少一第一开口以及至少一第二开口,该第二开口大于该第一开口,且该第一开口与该第二开口皆暴露出该基底;
在该第二开口的底部形成一牺牲层,该牺牲层的材质不同于该掩模层的材质;以及
以该掩模层为掩模,蚀刻该第一开口下方的该基底与该第二开口下方的该基底以及该牺牲层,以在该基底中形成多个沟槽,其中位于该第一开口与该第二开口下方的所述多个沟槽的深度大体相同,且该掩模层的形成方法包括:
在该基底上形成一第一掩模层;
在该第一掩模层上形成一第二掩模层;
在该第二掩模层上形成一图案化的第三掩模层,该图案化的第三掩模层具有多个开口暴露出部分该第二掩模层;以及
以该图案化的第三掩模层为掩模,蚀刻该第一掩模层与该第二掩模层,以在所述多个开口下方形成贯穿该第二掩模层与该第一掩模层的该第一开口与该第二开口。
2.根据权利要求1所述的在基底中制作多个沟槽的方法,其特征在于,该牺牲层的形成方法包括:
在该第二开口上形成一图案化牺牲材料层,该图案化牺牲材料层填满该第二开口;以及
对该图案化牺牲材料层进行一薄化工艺,以形成位于该第二开口的底部的该牺牲层。
3.根据权利要求2所述的在基底中制作多个沟槽的方法,其特征在于,该图案化牺牲材料层包括一非感光层与一感光层,且该非感光层位于该第二开口的底部,该感光层位于该非感光层上,该薄化工艺包括:
对该图案化牺牲材料层进行一剥除工艺,以移除该感光层。
4.根据权利要求2所述的在基底中制作多个沟槽的方法,其特征在于,形成该图案化牺牲材料层的方法包括:
在该基底上全面形成一牺牲材料层,该牺牲材料层覆盖该掩模层并填入该第一开口与该第二开口中;以及
移除该牺牲材料层的位于该第一开口中的部分。
5.根据权利要求4所述的在基底中制作多个沟槽的方法,其特征在于,该薄化工艺包括:
蚀刻该图案化牺牲材料层。
6.根据权利要求1所述的在基底中制作多个沟槽的方法,其特征在于,该第一掩模层的材质包括金属、硼硅酸玻璃、或硅化钛,该第二掩模层的材质包括氮化物,该图案化的第三掩模层的材质包括氧化物。
7.根据权利要求1所述的在基底中制作多个沟槽的方法,其特征在于,蚀刻该第一开口下方的该基底与该第二开口下方的该基底以及该牺牲层的步骤包括:
进行一干式蚀刻工艺。
8.根据权利要求7所述的在基底中制作多个沟槽的方法,其特征在于,该牺牲层的材质包括有机材料,且该干式蚀刻工艺的蚀刻气体包括氧气、或是臭氧。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210285010.5A CN103579116B (zh) | 2012-08-10 | 2012-08-10 | 在基底中制作多个沟槽的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210285010.5A CN103579116B (zh) | 2012-08-10 | 2012-08-10 | 在基底中制作多个沟槽的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103579116A CN103579116A (zh) | 2014-02-12 |
CN103579116B true CN103579116B (zh) | 2017-05-31 |
Family
ID=50050594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210285010.5A Active CN103579116B (zh) | 2012-08-10 | 2012-08-10 | 在基底中制作多个沟槽的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103579116B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107134456B (zh) * | 2017-05-10 | 2019-11-26 | 上海格易电子有限公司 | 一种半导体存储器件及其制备方法 |
CN113436972B (zh) * | 2020-03-23 | 2023-09-22 | 长鑫存储技术有限公司 | 半导体刻蚀方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1941294A (zh) * | 2005-09-30 | 2007-04-04 | 联华电子股份有限公司 | 开口的形成方法以及接触窗的形成方法 |
US20090162989A1 (en) * | 2007-12-21 | 2009-06-25 | Samsung Electronics Co. Ltd. | Methods of manufacturing a semiconductor device using a layer suspended across a trench |
CN101882619A (zh) * | 2009-05-08 | 2010-11-10 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
CN102005404A (zh) * | 2009-08-28 | 2011-04-06 | 中芯国际集成电路制造(上海)有限公司 | 双重深度的浅沟槽隔离制造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6207534B1 (en) * | 1999-09-03 | 2001-03-27 | Chartered Semiconductor Manufacturing Ltd. | Method to form narrow and wide shallow trench isolations with different trench depths to eliminate isolation oxide dishing |
US6869860B2 (en) * | 2003-06-03 | 2005-03-22 | International Business Machines Corporation | Filling high aspect ratio isolation structures with polysilazane based material |
CN1282237C (zh) * | 2003-08-29 | 2006-10-25 | 华邦电子股份有限公司 | 双镶嵌式开口结构的制作方法 |
JP2005191331A (ja) * | 2003-12-26 | 2005-07-14 | Nec Electronics Corp | 半導体装置の製造方法 |
JP4737953B2 (ja) * | 2004-07-14 | 2011-08-03 | 株式会社東芝 | 半導体装置の製造方法 |
KR100696382B1 (ko) * | 2005-08-01 | 2007-03-19 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
KR101284146B1 (ko) * | 2007-07-19 | 2013-07-10 | 삼성전자주식회사 | 트렌치 소자분리 영역을 갖는 반도체소자 및 그 제조방법 |
KR20100082170A (ko) * | 2009-01-08 | 2010-07-16 | 삼성전자주식회사 | 실리콘 산화막 패턴 및 소자 분리막 형성 방법 |
US8298908B2 (en) * | 2010-02-11 | 2012-10-30 | International Business Machines Corporation | Structure and method for forming isolation and buried plate for trench capacitor |
-
2012
- 2012-08-10 CN CN201210285010.5A patent/CN103579116B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1941294A (zh) * | 2005-09-30 | 2007-04-04 | 联华电子股份有限公司 | 开口的形成方法以及接触窗的形成方法 |
US20090162989A1 (en) * | 2007-12-21 | 2009-06-25 | Samsung Electronics Co. Ltd. | Methods of manufacturing a semiconductor device using a layer suspended across a trench |
CN101882619A (zh) * | 2009-05-08 | 2010-11-10 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
CN102005404A (zh) * | 2009-08-28 | 2011-04-06 | 中芯国际集成电路制造(上海)有限公司 | 双重深度的浅沟槽隔离制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103579116A (zh) | 2014-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104733291B (zh) | 用于集成电路图案化的方法 | |
CN100472714C (zh) | 用于制造硬掩模的方法 | |
US10553433B2 (en) | Method for preparing a semiconductor structure | |
CN104733322B (zh) | 用于制造多栅器件的鳍的方法和用于制造鳍的芯结构 | |
EP3108500B1 (en) | Spacer enabled active isolation for an integrated circuit device | |
US20150031207A1 (en) | Forming multiple gate length transistor gates using sidewall spacers | |
CN109148269B (zh) | 半导体装置的形成方法 | |
CN110416067A (zh) | 半导体装置的制造方法 | |
TW201133548A (en) | Method for forming fine pattern | |
US20210327706A1 (en) | Semiconductor device | |
CN103579116B (zh) | 在基底中制作多个沟槽的方法 | |
TWI334177B (en) | Method for forming a semiconductor device | |
US9287300B2 (en) | Methods for fabricating semiconductor devices | |
US10147611B1 (en) | Method for preparing semiconductor structures | |
CN107919279B (zh) | 形成图案化结构的方法 | |
EP1415338A2 (en) | Dual layer hard mask for edram gate etch process | |
CN115602536A (zh) | 改善侧墙刻蚀中刻蚀停止层凹陷的方法 | |
TW201937555A (zh) | 半導體元件之精細互連的製備方法 | |
CN105789049B (zh) | 图案化鳍式场效应晶体管(finfet)器件的多个部件的方法 | |
CN111508826B (zh) | 一种半导体结构及形成方法 | |
US10562762B2 (en) | Method of forming semiconductor device | |
KR100591525B1 (ko) | 트렌치 캐패시터를 갖는 반도체 구조의 에칭 마스크 제조공정 및 이때의 공정을 이용하여 제조되는 에칭 마스크 | |
CN106298635B (zh) | 半导体器件的制造方法 | |
CN105474369B (zh) | 用于剥离掩模层的牺牲材料 | |
WO2024082342A1 (zh) | 半导体结构的形成方法、半导体结构及存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |