JP2000058827A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000058827A JP2000058827A JP10230901A JP23090198A JP2000058827A JP 2000058827 A JP2000058827 A JP 2000058827A JP 10230901 A JP10230901 A JP 10230901A JP 23090198 A JP23090198 A JP 23090198A JP 2000058827 A JP2000058827 A JP 2000058827A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- gate electrode
- diffusion layer
- concentration diffusion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】ＬＤＤ構造の半導体装置の製造工程の短縮を図
る。 【解決手段】シリコン基板１上に熱酸化膜２，ポリシリ
コン膜３，シリコン酸化膜４を形成し、このシリコン酸
化膜４をエッチングしてゲート電極及び低濃度拡散層１
１を形成すべき領域に重なる部分にマスク４ａを形成し
た後、これを利用して等方性エッチングを行い、低濃度
拡散層１１及び高濃度拡散層１２を形成すべき領域上の
ポリシリコン膜３を除去し、マスク４ａよりも幅の狭い
ゲート電極部７を生成する。このゲート電極部７とマス
ク４ａとからなるマスク９を利用してイオン注入を行え
ば、マスク４ａとゲート電極部７とのずれ部の下部に相
当する領域、つまり低濃度拡散層１１を形成すべき領域
は、マスク４ａの下部に相当しない領域に比較して低濃
度になるから、ゲート電極部７を形成する領域と高濃度
拡散層１２との間に、低濃度拡散層１１が形成されたこ
とと同等となる。
る。 【解決手段】シリコン基板１上に熱酸化膜２，ポリシリ
コン膜３，シリコン酸化膜４を形成し、このシリコン酸
化膜４をエッチングしてゲート電極及び低濃度拡散層１
１を形成すべき領域に重なる部分にマスク４ａを形成し
た後、これを利用して等方性エッチングを行い、低濃度
拡散層１１及び高濃度拡散層１２を形成すべき領域上の
ポリシリコン膜３を除去し、マスク４ａよりも幅の狭い
ゲート電極部７を生成する。このゲート電極部７とマス
ク４ａとからなるマスク９を利用してイオン注入を行え
ば、マスク４ａとゲート電極部７とのずれ部の下部に相
当する領域、つまり低濃度拡散層１１を形成すべき領域
は、マスク４ａの下部に相当しない領域に比較して低濃
度になるから、ゲート電極部７を形成する領域と高濃度
拡散層１２との間に、低濃度拡散層１１が形成されたこ
とと同等となる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＤＤ構造の半導
体装置の製造方法に関し、特に、その製造工程を短縮す
ることの可能な半導体装置の製造方法に関する。
体装置の製造方法に関し、特に、その製造工程を短縮す
ることの可能な半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、ホットエレクトロン効果を低減す
る目的で、高濃度拡散層であるドレインとゲート電極と
の間に、低濃度拡散層を形成するようにしたＬＤＤ構造
を形成する場合には、例えば図５に示すような工程で形
成している。
る目的で、高濃度拡散層であるドレインとゲート電極と
の間に、低濃度拡散層を形成するようにしたＬＤＤ構造
を形成する場合には、例えば図５に示すような工程で形
成している。
【０００３】つまり、まず、図５（ａ）に示すように、
シリコン基板１上に、熱酸化膜２を形成し、さらに、ポ
リシリコン膜３、シリコン酸化膜４を生成した後、これ
をパターンニングしてマスクパターンを形成し、これを
マスクとしてしてゲート電極部７を形成する。そして、
この状態でＮ型不純物をイオン注入し、低濃度拡散層１
１を形成する。
シリコン基板１上に、熱酸化膜２を形成し、さらに、ポ
リシリコン膜３、シリコン酸化膜４を生成した後、これ
をパターンニングしてマスクパターンを形成し、これを
マスクとしてしてゲート電極部７を形成する。そして、
この状態でＮ型不純物をイオン注入し、低濃度拡散層１
１を形成する。
【０００４】次に、ゲート電極部７を含む全面にシリコ
ン酸化膜８を形成し（図５（ｂ））、ゲート電極部７の
左右にシリコン酸化膜の側壁８ａを残すように異方性エ
ッチングによりエッチングを行う（図５（ｃ））。そし
て、再度、Ｎ型不純物をイオン注入して、高濃度拡散層
１２を形成する（図５（ｄ））。
ン酸化膜８を形成し（図５（ｂ））、ゲート電極部７の
左右にシリコン酸化膜の側壁８ａを残すように異方性エ
ッチングによりエッチングを行う（図５（ｃ））。そし
て、再度、Ｎ型不純物をイオン注入して、高濃度拡散層
１２を形成する（図５（ｄ））。
【０００５】以上の工程により、シリコン基板１のゲー
ト電極部７の下部に対応する領域の左右に、低濃度拡散
層１１を介して高濃度拡散層１２が形成され、この状態
で層間絶縁膜を形成することによって、ＬＤＤ構造のＭ
ＯＳトランジスタが形成されるようになっている。
ト電極部７の下部に対応する領域の左右に、低濃度拡散
層１１を介して高濃度拡散層１２が形成され、この状態
で層間絶縁膜を形成することによって、ＬＤＤ構造のＭ
ＯＳトランジスタが形成されるようになっている。
【０００６】
【発明が解決しようとする課題】上記従来のＬＤＤ構造
の半導体装置の製造方法では、低濃度拡散層１１を形成
した後、新たにシリコン酸化膜８を形成し、これをエッ
チングしてゲート電極部７の左右にシリコン酸化膜の側
壁８ａを形成し、その後、イオン注入により高濃度拡散
層１２を形成するようにしている。
の半導体装置の製造方法では、低濃度拡散層１１を形成
した後、新たにシリコン酸化膜８を形成し、これをエッ
チングしてゲート電極部７の左右にシリコン酸化膜の側
壁８ａを形成し、その後、イオン注入により高濃度拡散
層１２を形成するようにしている。
【０００７】しかしながら、一旦イオン注入によって低
濃度拡散層１１を形成した後、シリコン酸化膜８を生成
して側壁８ａを形成し、再度イオン注入を行って高濃度
拡散層１２を生成する方法では効率が悪く、より効率の
よい製造方法が望まれていた。
濃度拡散層１１を形成した後、シリコン酸化膜８を生成
して側壁８ａを形成し、再度イオン注入を行って高濃度
拡散層１２を生成する方法では効率が悪く、より効率の
よい製造方法が望まれていた。
【０００８】そこで、この発明は、上記従来の問題に着
目してなされたものであり、ＬＤＤ構造を形成するため
の製造工程の短縮化を図ることの可能な半導体装置の製
造方法を提供することを目的としている。
目してなされたものであり、ＬＤＤ構造を形成するため
の製造工程の短縮化を図ることの可能な半導体装置の製
造方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に係る半導体装置の製造方法は、
ＬＤＤ構造の半導体装置の製造方法であって、ゲート電
極形成用の膜を形成した後に、その上面であって前記ゲ
ート電極が形成されるべき領域と前記ＬＤＤ構造の低濃
度拡散層が形成されるべき領域とに重なる部分にマスク
を形成し、当該マスクを利用してエッチングを行い前記
マスクよりも幅の狭いゲート電極を形成した後、前記マ
スクを残したままイオン注入を行うようにしたことを特
徴としている。
に、本発明の請求項１に係る半導体装置の製造方法は、
ＬＤＤ構造の半導体装置の製造方法であって、ゲート電
極形成用の膜を形成した後に、その上面であって前記ゲ
ート電極が形成されるべき領域と前記ＬＤＤ構造の低濃
度拡散層が形成されるべき領域とに重なる部分にマスク
を形成し、当該マスクを利用してエッチングを行い前記
マスクよりも幅の狭いゲート電極を形成した後、前記マ
スクを残したままイオン注入を行うようにしたことを特
徴としている。
【００１０】また、請求項２に係る半導体装置の製造方
法は、前記エッチングはプラズマエッチングであって、
エッチングガスとしてＳＦ6 とＣＨＣｌ2 ＣＦ3 との混
合ガスを用いることを特徴としている。
法は、前記エッチングはプラズマエッチングであって、
エッチングガスとしてＳＦ6 とＣＨＣｌ2 ＣＦ3 との混
合ガスを用いることを特徴としている。
【００１１】これら請求項１及び請求項２に係る発明に
よれば、ゲート電極を形成するためのゲート電極形成用
膜の上面の、ゲート電極が形成されるべき領域とＬＤＤ
構造の低濃度拡散層が形成されるべき領域とに重なる部
分にマスクが形成される。そして、このマスクを利用し
てエッチングが行われ、例えば、ＳＦ6 とＣＨＣｌ2Ｃ
Ｆ3 とを混合したエッチングガスを用いてプラズマエッ
チングを行うことにより、マスクよりも幅の狭いゲート
電極が形成される。そして、このマスクを残したままイ
オン注入が行われる。
よれば、ゲート電極を形成するためのゲート電極形成用
膜の上面の、ゲート電極が形成されるべき領域とＬＤＤ
構造の低濃度拡散層が形成されるべき領域とに重なる部
分にマスクが形成される。そして、このマスクを利用し
てエッチングが行われ、例えば、ＳＦ6 とＣＨＣｌ2Ｃ
Ｆ3 とを混合したエッチングガスを用いてプラズマエッ
チングを行うことにより、マスクよりも幅の狭いゲート
電極が形成される。そして、このマスクを残したままイ
オン注入が行われる。
【００１２】つまり、ゲート電極の上にこれよりも幅の
広いマスクが載置され、ゲート電極にマスクからなるひ
さしが形成された状態でイオン注入が行われることにな
るから、ひさしの下部に相当する領域はひさしの下部に
相当しない領域に比較して低濃度となる。これはすなわ
ち、ゲート電極が形成される領域と高濃度拡散層との間
に低濃度拡散層が形成されたことと同等とみなすことが
できるから、二度に渡ってイオン注入を行うことなく低
濃度拡散層と高濃度拡散層とを形成することができるこ
とになって、その分、製造工程の短縮が図られることに
なる。
広いマスクが載置され、ゲート電極にマスクからなるひ
さしが形成された状態でイオン注入が行われることにな
るから、ひさしの下部に相当する領域はひさしの下部に
相当しない領域に比較して低濃度となる。これはすなわ
ち、ゲート電極が形成される領域と高濃度拡散層との間
に低濃度拡散層が形成されたことと同等とみなすことが
できるから、二度に渡ってイオン注入を行うことなく低
濃度拡散層と高濃度拡散層とを形成することができるこ
とになって、その分、製造工程の短縮が図られることに
なる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。まず、図１（ａ）に示すように、シリコン基板１
上に、膜厚２００〔Å〕程度の熱酸化膜２を形成し、さ
らに、この上に、膜厚２５００〔Å〕程度のゲート電極
形成用の膜としてのポリシリコン膜３を生成する。
する。まず、図１（ａ）に示すように、シリコン基板１
上に、膜厚２００〔Å〕程度の熱酸化膜２を形成し、さ
らに、この上に、膜厚２５００〔Å〕程度のゲート電極
形成用の膜としてのポリシリコン膜３を生成する。
【００１４】次に、ポリシリコン膜３の上に、低圧ＣＶ
Ｄ法によって、膜厚１０００〔Å〕程度のシリコン酸化
膜４を生成する（図１（ｂ））。次に、シリコン酸化膜
４の上にレジストを塗布して、ゲート電極を形成すべき
領域とＬＤＤ構造の低濃度拡散層を形成すべき領域とに
重なる部分に、レジスト５を形成し（図１（ｃ））、こ
れをマスクにしてシリコン酸化膜４をエッチングする。
これは、例えばＥＣＲプラズマエッチングにより、ＣＨ
Ｆ3 とＣＦ4 とＡｒとが、ＣＨＦ3 ／ＣＦ4 ／Ａｒ＝５
５／４５／１０００〔ｓｃｃｍ〕の割合で混合されたエ
ッチングガス中で、処理圧力１．７〔Ｔｏｒｒ〕，ＲＦ
電力７００〔Ｗ〕の条件下で行う。
Ｄ法によって、膜厚１０００〔Å〕程度のシリコン酸化
膜４を生成する（図１（ｂ））。次に、シリコン酸化膜
４の上にレジストを塗布して、ゲート電極を形成すべき
領域とＬＤＤ構造の低濃度拡散層を形成すべき領域とに
重なる部分に、レジスト５を形成し（図１（ｃ））、こ
れをマスクにしてシリコン酸化膜４をエッチングする。
これは、例えばＥＣＲプラズマエッチングにより、ＣＨ
Ｆ3 とＣＦ4 とＡｒとが、ＣＨＦ3 ／ＣＦ4 ／Ａｒ＝５
５／４５／１０００〔ｓｃｃｍ〕の割合で混合されたエ
ッチングガス中で、処理圧力１．７〔Ｔｏｒｒ〕，ＲＦ
電力７００〔Ｗ〕の条件下で行う。
【００１５】これにより、ポリシリコン膜３上の、ゲー
ト電極と低濃度拡散層とを形成すべき領域に重なる部分
にマスク４ａが形成される（図１（ｄ））。次に、酸素
をエッチングガスとしてプラズマエッチングによりレジ
スト５を剥離した後（図２（ａ））、マスク４ａを利用
してポリシリコン膜３を等方性エッチングしゲート電極
部７を形成する。この等方性エッチングは、例えばＥＣ
Ｒプラズマエッチングにより、ＳＦ6 とＣＨＣｌ2 ＣＦ
3 とが、ＳＦ6 ／ＣＨＣｌ2ＣＦ3 ＝２４／１６〔ｓｃ
ｃｍ〕の割合で混合されたエッチングガス中で、処理圧
力０．１５〔Ｔｏｒｒ〕，ＲＦ電力１００〔Ｗ〕の条件
下で行う。なお、エッチングガスの混合割合の許容誤差
は±１〔ｓｃｃｍ〕程度であって、処理圧力は０．１５
〔Ｔｏｒｒ〕，ＲＦ電力は１００〔Ｗ〕が好ましい。
ト電極と低濃度拡散層とを形成すべき領域に重なる部分
にマスク４ａが形成される（図１（ｄ））。次に、酸素
をエッチングガスとしてプラズマエッチングによりレジ
スト５を剥離した後（図２（ａ））、マスク４ａを利用
してポリシリコン膜３を等方性エッチングしゲート電極
部７を形成する。この等方性エッチングは、例えばＥＣ
Ｒプラズマエッチングにより、ＳＦ6 とＣＨＣｌ2 ＣＦ
3 とが、ＳＦ6 ／ＣＨＣｌ2ＣＦ3 ＝２４／１６〔ｓｃ
ｃｍ〕の割合で混合されたエッチングガス中で、処理圧
力０．１５〔Ｔｏｒｒ〕，ＲＦ電力１００〔Ｗ〕の条件
下で行う。なお、エッチングガスの混合割合の許容誤差
は±１〔ｓｃｃｍ〕程度であって、処理圧力は０．１５
〔Ｔｏｒｒ〕，ＲＦ電力は１００〔Ｗ〕が好ましい。
【００１６】これにより、高濃度拡散層１２が形成され
るべき領域上のポリシリコン膜３が除去されると共に、
低濃度拡散層１１が形成されるべき領域上のポリシリコ
ン膜３が除去されて、マスク４ａの下部にマスク４ａよ
りも幅の狭いゲート電極部７が形成される。つまり、図
２（ｂ）に示すように、ゲート電極部７の上にこれより
も幅の広いマスク４ａが載置された形状のマスク９が形
成される。このマスク４ａの幅とゲート電極部７とのず
れ分、つまり図２（ｂ）におけるひさし部４ｂの幅は、
３０００〔Å〕程度に形成する。
るべき領域上のポリシリコン膜３が除去されると共に、
低濃度拡散層１１が形成されるべき領域上のポリシリコ
ン膜３が除去されて、マスク４ａの下部にマスク４ａよ
りも幅の狭いゲート電極部７が形成される。つまり、図
２（ｂ）に示すように、ゲート電極部７の上にこれより
も幅の広いマスク４ａが載置された形状のマスク９が形
成される。このマスク４ａの幅とゲート電極部７とのず
れ分、つまり図２（ｂ）におけるひさし部４ｂの幅は、
３０００〔Å〕程度に形成する。
【００１７】次に、マスク４ａを残したまま、リンＰ等
のＮ+ イオンをイオン注入する（図２（ｃ））。そし
て、ウェットエッチング等によってマスク４ａを除去す
る。ここで、図２（ｃ）の工程では、マスク４ａを残し
たまま、イオン注入を行うようにしているから、マスク
４ａのひさし部４ｂがマスクとして作用することにな
り、ひさし部４ｂの下部に相当する領域は、ひさし部４
ｂの下部に相当しない領域に比較して低濃度になる。こ
れはすなわち、ゲート電極部７と高濃度拡散層１２との
間に低濃度拡散層１１を形成したことと同等とみなすこ
とができる。
のＮ+ イオンをイオン注入する（図２（ｃ））。そし
て、ウェットエッチング等によってマスク４ａを除去す
る。ここで、図２（ｃ）の工程では、マスク４ａを残し
たまま、イオン注入を行うようにしているから、マスク
４ａのひさし部４ｂがマスクとして作用することにな
り、ひさし部４ｂの下部に相当する領域は、ひさし部４
ｂの下部に相当しない領域に比較して低濃度になる。こ
れはすなわち、ゲート電極部７と高濃度拡散層１２との
間に低濃度拡散層１１を形成したことと同等とみなすこ
とができる。
【００１８】したがって、一度のイオン注入によって、
低濃度拡散層１１及び高濃度拡散層１２を形成すること
ができることになるから、従来に比較して半導体装置全
体の製造工程をより短縮することができ、また、これに
伴ってコスト削減を図ることができる。
低濃度拡散層１１及び高濃度拡散層１２を形成すること
ができることになるから、従来に比較して半導体装置全
体の製造工程をより短縮することができ、また、これに
伴ってコスト削減を図ることができる。
【００１９】また、通常、等方性エッチングを行った場
合、低濃度拡散層１１が形成されるべき領域上のポリシ
リコン膜３は、マスク４ａの下部にサイドエッチングが
生じて低濃度拡散層１１が形成されるべき領域上に残る
ことになるが、前記図２（ｂ）の工程で、ＳＦ6 とＣＨ
Ｃｌ2 ＣＦ3 とが、ＳＦ6 ／ＣＨＣｌ2 ＣＦ3 ＝２４／
１６〔ｓｃｃｍ〕の割合で混合されたエッチングガス中
で、処理圧力０．１５〔Ｔｏｒｒ〕，ＲＦ電力１００
〔Ｗ〕の条件下でＥＣＲプラズマエッチングを行うこと
により、低濃度拡散層１１が形成されるべき領域上のポ
リシリコン膜３が除去されて、マスク４ａよりも幅の狭
いゲート電極部７を形成することができる。
合、低濃度拡散層１１が形成されるべき領域上のポリシ
リコン膜３は、マスク４ａの下部にサイドエッチングが
生じて低濃度拡散層１１が形成されるべき領域上に残る
ことになるが、前記図２（ｂ）の工程で、ＳＦ6 とＣＨ
Ｃｌ2 ＣＦ3 とが、ＳＦ6 ／ＣＨＣｌ2 ＣＦ3 ＝２４／
１６〔ｓｃｃｍ〕の割合で混合されたエッチングガス中
で、処理圧力０．１５〔Ｔｏｒｒ〕，ＲＦ電力１００
〔Ｗ〕の条件下でＥＣＲプラズマエッチングを行うこと
により、低濃度拡散層１１が形成されるべき領域上のポ
リシリコン膜３が除去されて、マスク４ａよりも幅の狭
いゲート電極部７を形成することができる。
【００２０】上記実施の形態にしたがってシリコン基板
１上に熱酸化膜２及びポリシリコン膜３をこの順に積層
した後マスク４ａを形成し、図２（ｂ）の工程にしたが
って等方性エッチングを行ったところ、図３に示すよう
に、マスク４ａよりも幅の狭いゲート電極部７が生成さ
れることを確認することができた。なお、図３はゲート
電極部７の形状を確認するために行ったものであるの
で、熱酸化膜２或いはマスク４ａの膜厚等、各部の寸法
は上記実施の形態における寸法とは異なる。また、図３
は、等方性エッチングを行った後のマスク４ａ及びゲー
ト電極部７からなるマスク９を撮影した写真をスキャナ
で読み込んだ画像であり、図４は図３の要部を線図で示
したものである。
１上に熱酸化膜２及びポリシリコン膜３をこの順に積層
した後マスク４ａを形成し、図２（ｂ）の工程にしたが
って等方性エッチングを行ったところ、図３に示すよう
に、マスク４ａよりも幅の狭いゲート電極部７が生成さ
れることを確認することができた。なお、図３はゲート
電極部７の形状を確認するために行ったものであるの
で、熱酸化膜２或いはマスク４ａの膜厚等、各部の寸法
は上記実施の形態における寸法とは異なる。また、図３
は、等方性エッチングを行った後のマスク４ａ及びゲー
ト電極部７からなるマスク９を撮影した写真をスキャナ
で読み込んだ画像であり、図４は図３の要部を線図で示
したものである。
【００２１】
【発明の効果】以上説明したように、本発明の請求項１
に係る半導体装置の製造方法によれば、ゲート電極形成
用膜の上の、ゲート電極が形成されるべき領域と低濃度
拡散層が形成されるべき領域とに重なる部分にマスクを
形成し、このマスクを利用してエッチングを行いマスク
よりも幅の狭いゲート電極を形成した後、マスクを残し
たままイオン注入を行うようにしたから、マスクとゲー
ト電極とのずれ部の下部に相当する領域は、マスクの下
部に相当しない領域に比較して低濃度となるため、一度
のイオン注入工程によって、低濃度拡散層と高濃度拡散
層とを形成することができ、その分、製造工程を短縮す
ることができる。
に係る半導体装置の製造方法によれば、ゲート電極形成
用膜の上の、ゲート電極が形成されるべき領域と低濃度
拡散層が形成されるべき領域とに重なる部分にマスクを
形成し、このマスクを利用してエッチングを行いマスク
よりも幅の狭いゲート電極を形成した後、マスクを残し
たままイオン注入を行うようにしたから、マスクとゲー
ト電極とのずれ部の下部に相当する領域は、マスクの下
部に相当しない領域に比較して低濃度となるため、一度
のイオン注入工程によって、低濃度拡散層と高濃度拡散
層とを形成することができ、その分、製造工程を短縮す
ることができる。
【００２２】また、本発明の請求項２に係る半導体装置
の製造方法によれば、ＳＦ6 とＣＨＣｌ2 ＣＦ3 との混
合ガスをエッチングガスとして用い、プラズマエッチン
グを行うようにしたから、マスクよりも幅の狭いゲート
電極を容易確実に形成することができる。
の製造方法によれば、ＳＦ6 とＣＨＣｌ2 ＣＦ3 との混
合ガスをエッチングガスとして用い、プラズマエッチン
グを行うようにしたから、マスクよりも幅の狭いゲート
電極を容易確実に形成することができる。
【図１】本発明によるＬＤＤ構造の半導体装置の製造工
程の一部を示す断面図である。
程の一部を示す断面図である。
【図２】図１の製造工程の続きを示す断面図である。
【図３】図２（ｂ）の工程で等方性エッチングを行った
後のマスクの形状を撮影した写真をスキャナで読み込ん
だ画像を示す説明図である。
後のマスクの形状を撮影した写真をスキャナで読み込ん
だ画像を示す説明図である。
【図４】図３の要部を線図で示したものである。
【図５】従来のＬＤＤ構造の半導体装置の製造工程の一
部を示す断面図である。
部を示す断面図である。
１ シリコン基板 １１ 低濃度拡散層 １２ 高濃度拡散層 ２ 熱酸化膜 ３ ポリシリコン膜 ４ シリコン酸化膜 ４ａ マスク ５ レジスト ７ ゲート電極部 ９ マスク
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F004 BA14 DA00 DA01 DA16 DA18 DA23 DA26 DB02 DB03 DB26 EA06 EB02 5F040 DA00 DC01 EC07 EF02 FB01 FC16 FC23
Claims (2)
- 【請求項１】 ＬＤＤ構造の半導体装置の製造方法であ
って、 ゲート電極形成用の膜を形成した後に、その上面であっ
て前記ゲート電極が形成されるべき領域と前記ＬＤＤ構
造の低濃度拡散層が形成されるべき領域とに重なる部分
にマスクを形成し、当該マスクを利用してエッチングを
行い前記マスクよりも幅の狭いゲート電極を形成した
後、前記マスクを残したままイオン注入を行うようにし
たことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記エッチングはプラズマエッチングで
あって、エッチングガスとしてＳＦ6 とＣＨＣｌ2 ＣＦ
3 との混合ガスを用いることを特徴とする請求項１記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10230901A JP2000058827A (ja) | 1998-08-17 | 1998-08-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10230901A JP2000058827A (ja) | 1998-08-17 | 1998-08-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000058827A true JP2000058827A (ja) | 2000-02-25 |
Family
ID=16915083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10230901A Withdrawn JP2000058827A (ja) | 1998-08-17 | 1998-08-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000058827A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040014112A (ko) * | 2002-08-09 | 2004-02-14 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 집적회로장치의 제조방법 |
| KR100706780B1 (ko) | 2004-06-25 | 2007-04-11 | 주식회사 하이닉스반도체 | 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법 |
| JP2007294836A (ja) * | 2006-03-27 | 2007-11-08 | Yamaha Corp | 絶縁ゲート型電界効果トランジスタの製法 |
| KR100831975B1 (ko) | 2006-11-02 | 2008-05-26 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
-
1998
- 1998-08-17 JP JP10230901A patent/JP2000058827A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040014112A (ko) * | 2002-08-09 | 2004-02-14 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 집적회로장치의 제조방법 |
| KR100706780B1 (ko) | 2004-06-25 | 2007-04-11 | 주식회사 하이닉스반도체 | 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법 |
| US7563721B2 (en) | 2004-06-25 | 2009-07-21 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device capable of decreasing critical dimension in peripheral region |
| US7803710B2 (en) | 2004-06-25 | 2010-09-28 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device capable of decreasing critical dimension in peripheral region |
| JP2007294836A (ja) * | 2006-03-27 | 2007-11-08 | Yamaha Corp | 絶縁ゲート型電界効果トランジスタの製法 |
| JP4725451B2 (ja) * | 2006-03-27 | 2011-07-13 | ヤマハ株式会社 | 絶縁ゲート型電界効果トランジスタの製法 |
| KR100831975B1 (ko) | 2006-11-02 | 2008-05-26 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
| US7851364B2 (en) | 2006-11-02 | 2010-12-14 | Hynix Semiconductor Inc. | Method for forming pattern in semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100395878B1 (ko) | 스페이서 형성 방법 | |
| JPH1050986A (ja) | 半導体装置のｍｏｓトランジスター及びその製造方法 | |
| JP2759872B2 (ja) | 半導体素子のトランジスタ製造方法 | |
| JPH0661487A (ja) | 半導体装置及びその製造方法 | |
| KR100308515B1 (ko) | 반도체장치의제조방법 | |
| JP3041369B2 (ja) | セルフアライン珪化物の製造方法 | |
| JP2000058827A (ja) | 半導体装置の製造方法 | |
| JP2000236090A (ja) | 半導体装置の製造方法 | |
| US6107173A (en) | Method of manufacturing semiconductor device | |
| JP2002164537A (ja) | 半導体装置及びその製造方法 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| JPH07230968A (ja) | 半導体装置の製造方法 | |
| JPH07283300A (ja) | 半導体装置及びその製造方法 | |
| JPH053209A (ja) | 半導体装置およびその製造方法 | |
| JPH11274492A (ja) | 半導体装置及びその製造方法 | |
| JP3415360B2 (ja) | 半導体装置の製造方法 | |
| KR100223825B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| JPH07135308A (ja) | 半導体装置の製造方法 | |
| JPH0594998A (ja) | 半導体装置の製造方法 | |
| JPH1154635A (ja) | フラッシュメモリの製造方法 | |
| JPH11111691A (ja) | 半導体装置の製造方法 | |
| JPH0917999A (ja) | 半導体装置の製造方法 | |
| JPH0370140A (ja) | 半導体装置の製造方法 | |
| JPH11195705A (ja) | 接続孔の形成方法 | |
| JPH07307307A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051101 |