JP4725451B2 - 絶縁ゲート型電界効果トランジスタの製法 - Google Patents

絶縁ゲート型電界効果トランジスタの製法 Download PDF

Info

Publication number
JP4725451B2
JP4725451B2 JP2006213208A JP2006213208A JP4725451B2 JP 4725451 B2 JP4725451 B2 JP 4725451B2 JP 2006213208 A JP2006213208 A JP 2006213208A JP 2006213208 A JP2006213208 A JP 2006213208A JP 4725451 B2 JP4725451 B2 JP 4725451B2
Authority
JP
Japan
Prior art keywords
layer
hard mask
mask
forming
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006213208A
Other languages
English (en)
Other versions
JP2007294836A (ja
Inventor
秀誠 高見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2006213208A priority Critical patent/JP4725451B2/ja
Priority to US11/690,929 priority patent/US7659173B2/en
Publication of JP2007294836A publication Critical patent/JP2007294836A/ja
Application granted granted Critical
Publication of JP4725451B2 publication Critical patent/JP4725451B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H10D30/0229—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET forming drain regions and lightly-doped drain [LDD] simultaneously, e.g. using implantation through a T-shaped mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

この発明は、エクステンションドレイン（Extention Drain）構造等の絶縁ゲート型電界効果トランジスタの製法に関するものである。
一般に、絶縁ゲート型電界効果トランジスタとしては、いわゆるＬＤＤ（Lightly Doped Drain）構造のものが周知である。エクステンションドレイン構造は、基本的にはＬＤＤ構造と同じであるが、ＬＤＤ領域より不純物濃度を高くして寄生抵抗による性能劣化を回避した（ソース，ドレイン領域より低エネルギーでイオン注入を行なうことにより短チャンネル効果を抑制した）ものである。ちなみに、ＬＤＤ領域のドーズ量は、５×１０１３ｃｍ−２程度までであり、エクステンションドレイン領域のドーズ量は、１×１０１４〜１×１０１５ｃｍ−２程度であり、ソース，ドレイン領域のドーズ量は、１×１０１５ｃｍ−２程度以上である。ゲート電極（配線）幅０．２５μｍ前後の世代からエクステンションドレイン構造に変わったのは、ＬＤＤ部の寄生抵抗による性能劣化が見過ごせなくなったためであると一般的にいわれている。
従来、ＬＤＤ構造の絶縁ゲート型電界効果トランジスタの製法としては、図１７〜１９に示すものが知られている（例えば、特許文献１参照）。
図１７の工程では、Ｐ型半導体基板１の一方の主表面に素子孔２ａを有するフィールド絶縁膜２を形成した後、素子孔２ａ内の半導体表面にシリコンオキサイド等のゲート絶縁膜３を形成する。絶縁膜３の上にポリシリコン層を堆積形成した後、レジスト層５をマスクとするエッチング処理をポリシリコン層に施すことによりポリシリコン層の残存部からなるゲート電極層４を形成する。このとき、ゲート絶縁膜３は、ゲート電極層４の直下の部分が残存するが、それ以外の部分はエッチング除去される。
次に、レジスト層５、ゲート電極層４及びゲート絶縁膜３の積層とフィールド絶縁膜２とをマスクとするリンイオン注入処理により電極層４の一方側及び他方側のＰ型部分にそれぞれＮ＋型ソース領域６及びＮ＋型ドレイン領域７を形成する。
図１８の工程では、ゲート電極層４をレジスト層５で覆った状態で電極層４に等方性エッチング処理を施して電極層４の端縁をサイドエッチングによりレジスト層５の端縁から距離Δｄ＝０．１５μｍ程度後退させる。この結果、電極層４の幅（ゲート幅）は、一例として０．８μｍから０．５μｍに低減される。
図１９の工程では、レジスト層５を除去した後、ゲート電極層４及びゲート絶縁膜３の積層とフィールド絶縁膜２とをマスクとするリンイオン注入処理により電極層４のソース側及びドレイン側のＰ型部分にそれぞれＮ−型ソース領域８及びＮ−型ドレイン領域９を形成する。ドレイン領域９は、通常、ＬＤＤ領域と称されるものである。
特開平６−２７５６３５号公報
上記した従来技術によると、製造歩留りが低いという問題点がある。すなわち、レジスト層５は、図１７及び図１８のエッチング工程で合計２回もエッチングにさらされるので、ゲート電極層４のサイドエッチ量の制御が容易でなく、サイドエッチ量のばらつきが大きい。このため、ゲート幅のばらつきも大きい。また、図１７のイオン注入工程では、素子孔２ａ内に露呈された半導体部分に対してイオン注入を行なうので、いわゆるチャンネリング現象により注入イオンの到達深さのばらつきが大きい。このため、Ｎ＋型領域６，７の深さのばらつきも大きい。
その上、図１７のソース，ドレイン領域形成工程と、図１９のＬＤＤ形成工程とで合計２回のイオン注入処理が必要であり、工程数が多いこと、図１９のＬＤＤ形成工程では低エネルギーイオン注入装置が必要になることなどの問題点もある。
この発明の目的は、少ない工程数で歩留り良くエクステンションドレイン構造又はＬＤＤ構造を得ることができる新規な絶縁ゲート型電界効果トランジスタの製法を提供することにある。
この発明に係る絶縁ゲート型電界効果トランジスタの製法は、
一方の主表面側の少なくとも一部が第１導電型である半導体基板を用意する工程と、
前記半導体基板の一方の主表面に前記一部に対応した素子配置部を画定するように素子分離部を形成する工程と、
前記素子配置部内の半導体表面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に導電材層を介してハードマスク材層を形成する工程と、
前記ハードマスク材層の上に所望のゲート電極パターンに従ってレジスト層をホトリソグラフィ処理により形成する工程と、
前記レジスト層をマスクとするエッチング処理を前記ハードマスク材層に施すことにより前記ゲート電極パターンに従って残存する前記ハードマスク材層の残存部からなるハードマスクを形成する工程と、
前記レジスト層をマスクとする異方性エッチング処理を前記導電材層に施すことにより前記導電材層の一部を前記ゲート電極パターンに従って残存させる工程と、
前記レジスト層を除去した後、前記ハードマスクを用いる等方性エッチング処理により前記導電材層の残存部の幅を前記ハードマスクより幅が狭くなるように減少させることにより該幅の減少した残存部からなるゲート電極層を形成する工程と、
前記ゲート絶縁膜、前記ゲート電極層及び前記ハードマスクの積層と前記素子分離部とをマスクとする１度の不純物イオン注入処理により前記ゲート電極層の一方側及び他方側の第１導電型部分に前記第１導電型とは反対の第２導電型を有するソース領域及びドレイン領域をそれぞれ形成する工程であって、前記ソース領域及び前記ドレイン領域のいずれの領域においても前記ハードマスクにて前記ゲート電極層に重ならないマスク部分の下方に位置する部分では該マスク部分を介して不純物イオンを注入することにより該マスク部分の下方に位置しない部分に比べてイオン注入深さを浅くして、エクステンションドレイン構造またはＬＤＤ構造を形成する工程と、
を含み、
前記ハードマスクを形成する工程では、前記エッチング処理として等方性エッチング処理を用いて前記ハードマスクを前記レジスト層より幅が狭くなるように形成する
ものである。
この発明の製法によれば、レジスト層をマスクとするエッチング処理によりハードマスク材層をパターニングしてハードマスクを形成した後、レジスト層をマスクとする異方性エッチング処理により導電材層をパターニングして導電材層の一部をゲート電極パターンに従って残存させる。そして、レジスト層を除去してから、ハードマスクを用いる等方性エッチング処理により導電材層の残存部の幅を減少させてゲート電極層を形成するようにしたので、等方性エッチング処理は、ハードマスクを用いて精確に行なうことができ、幅の狭いゲート電極層を精度良く形成することができる。
また、ゲート絶縁膜、ゲート電極層及びハードマスクの積層と素子分離部とをマスクとする不純物イオン注入処理によりソース領域及びドレイン領域を形成する際には、ソース領域及びドレイン領域のいずれの領域においてもハードマスクにてゲート電極層に重ならないマスク部分の下方に位置する部分では該マスク部分を介して不純物イオンを注入することにより該マスク部分の下方に位置しない部分に比べてイオン注入深さを浅くするようにしたので、ソース領域及びドレイン領域の形成と、エクステンションドレイン構造又はＬＤＤ構造の形成とを１回の不純物イオン注入処理により達成することができ、工程の短縮が可能になる。
また、前記ハードマスクを形成する工程では前記エッチング処理として等方性エッチング処理を用いて前記ハードマスクを前記レジスト層より幅が狭くなるように形成したので、レジスト層より幅の狭いハードマスクが簡単に得られ、ゲート電極層の幅を一層狭くしてトランジスタの微細化を図るのに有効である。
この発明によれば、幅の狭いゲート電極層を精度良く形成できるので、トランジスタの微細化が可能になると共に製造歩留りが向上する効果が得られる。また、１回のイオン注入処理によりエクステンションドレイン部又はＬＤＤ部を有するドレイン領域を形成できるので、工程の短縮によりコスト低減を達成できること、低エネルギーイオン注入装置を必要としないことなどの効果も得られる。
図１〜９は、この発明の一実施形態に係るＮチャンネル絶縁ゲート型電界効果トランジスタの製法を示すもので、各々の図に対応する工程（１）〜（９）を順次に説明する。
（１）例えばシリコンからなる半導体基板１０は、全体としてＰ型を有するか又はＰ型ウエル領域を有するもので、一方の主表面には周知の選択酸化法によりシリコンオキサイドからなるフィールド絶縁膜１２を形成する。フィールド絶縁膜１２は、基板１０のＰ型部分に対応する素子配置部としての素子孔１２ａを画定する。フィールド絶縁膜１２は、基板１０の表面に形成した溝にＣＶＤ（ケミカル・ベーパー・デポジション）法によりシリコンオキサイド等の絶縁材を充填して形成してもよい。また、この実施形態では、素子分離部としてフィールド絶縁膜を用いているが、例えば周知のシャロウ・トレンチ・アイソレーション（ＳＴＩ）法による素子分離部を設けてもよいし、あるいはＳＯＩ基板（絶縁板上にシリコン層を堆積した基板）を用い、予め基板表面のシリコン層の一部を酸化することにより素子分離部を設けてもよい。
フィールド絶縁膜１２の素子孔１２ａ内のＰ型半導体の表面には、熱酸化処理によりシリコンオキサイドからなるゲート絶縁膜１４を形成する。フィールド絶縁膜１２の上には、ゲート絶縁膜１４を覆ってポリシリコン層１６をＣＶＤ法により堆積形成する。ポリシリコン層１６には、堆積中又は堆積後に導電型決定不純物をドープする。これは、ポリシリコン層１６を電極又は配線として使用可能な程度に低抵抗化するためである。ポリシリコン層１６の厚さは、２０００〜６０００Å（好ましくは２５００〜４５００Å（より好ましくは３５００Å））とすることができる。
（２）ポリシリコン層１６の表面には、一例として熱酸化処理によりシリコンオキサイド層１８を形成する。シリコンオキサイド層１８の厚さは、１００〜５００Å 程度とすることができる。
（３）シリコンオキサイド層１８の上には、所望のゲート電極パターンに従ってレジスト層２０をホトリソグラフィ処理により形成する。そして、レジスト層２０をマスクとする等方性エッチング処理をシリコンオキサイド層１８に施すことによりシリコンオキサイド層１８の一部１８Ａをゲート電極パターンに従って残存させる。残存するシリコンオキサイド層１８Ａの端縁をレジスト層２０の端縁より距離ΔＤ＝０．０１５〜０．０７５μｍ程度後退させることによりシリコンオキサイド層１８Ａの幅をレジスト層２０の幅より狭くする。シリコンオキサイド層１８Ａは、図６のエッチング処理において、ハードマスクとして用いられるもので、以下では「ハードマスク」と称する。
（４）レジスト層２０をマスクとする異方性ドライエッチング処理をポリシリコン層１６に施すことによりポリシリコン層１６の一部１６Ａをゲート電極パターンに従って残存させる。このときのエッチングによりフィールド絶縁膜１２及びゲート絶縁膜１４がいずれもわずかに薄くなる。
（５）アッシング処理等によりレジスト層２０を除去する。この結果、ポリシリコン層１６Ａの上には、ハードマスク１８Ａが残される。
（６）ハードマスク１８Ａを用いる等方性エッチング処理をポリシリコン層１６Ａに施すことによりポリシリコン層１６Ａの両側部をエッチングする。すなわち、サイドエッチングによりポリシリコン層１６Ａの端縁をシリコンオキサイド層１８Ａの端縁から距離ΔＬ＝０．０５〜０．１５μｍ程度後退させてポリシリコン層１６Ａの幅をハードマスク１８Ａの幅より減少させることによりポリシリコン層１６Ａの残存部からなるゲート電極層１６ａを形成する。
（７）ゲート絶縁膜１４、ゲート電極層１６ａ及びハードマスク１８Ａの積層とフィールド絶縁膜１２とをマスクとする不純物イオン注入処理によりＮ＋型のソース領域２２及びドレイン領域２４とＮ−型のソース領域２６及びドレイン領域２８とを同時的に形成する。この場合、ソース領域２２及びドレイン領域２４のいずれの領域においても、ハードマスク１８Ａにてゲート電極層１６ａに重ならないマスク部分の下方に位置する部分では、該マスク部分及びゲート絶縁膜１４を介して不純物イオンを注入して該マスク部分の下方に位置しない部分に比べてイオン注入深さを浅くすることによりＮ−型のソース領域２６及びドレイン領域２８をそれぞれＮ＋型のソース領域２２及びドレイン領域２４より浅く且つ低不純物濃度となるように形成する。このときの不純物イオンの注入は、一例としてリンを加速エネルギー３５ｋｅＶ、ドーズ量４×１０１５ｃｍ−２の条件で行なうことができる。
図７の工程において、イオン注入は、ゲート絶縁膜１４を介して行なわれるので、チャンネリング現象が抑制され、ソース，ドレイン深さのばらつきが低減される。また、Ｎ−型のソース，ドレイン領域２６，２８は、Ｎ＋型のソース，ドレイン領域２２，２４の形成工程を流用して形成されるので、低エネルギーイオン注入装置を用いなくても済む。
（８）等方性エッチング処理によりゲート絶縁膜１４の露呈部とハードマスク１８Ａとを除去する。この結果、ゲート電極層１６ａの上面が露呈されると共に、ソース領域２２，２６及びドレイン領域２４，２８がいずれも露呈される。
（９）ＣＶＤ法又は塗布法あるいは両者の組合せによりシリコンオキサイド等の層間絶縁膜３０を基板上面に形成した後、ソース領域２２及びドレイン領域２４にそれぞれ対応する接続孔３０ｓ及び３０ｄを絶縁膜３０にホトリソグラフィ及びドライエッチング処理により形成する。そして、基板上面にＡｌ又はＡｌ合金等の配線材層を被着してパターニングすることによりソース配線層３２及びドレイン配線層３４を形成する。配線層３２，３４は、それぞれ接続孔３０ｓ，３０ｄを介してソース，ドレイン領域２２，２４に接続される。
上記した実施形態によれば、図３の等方性エッチング工程でハードマスク１８Ａをサイドエッチングすると共に、図６の等方性エッチング工程でポリシリコン層１６Ａをサイドエッチングするようにしたので、幅の狭いゲート電極層１６ａを精度良く形成することができ、トランジスタの微細化が可能になると共に製造歩留りが向上する。また、図７のイオン注入工程では、Ｎ＋型の深いソース，ドレイン領域２２，２４とＮ−型の浅いソース，ドレイン領域２６，２８とを同時的に形成するので、工程の短縮によりコスト低減が可能となる。
図１０〜１６は、この発明の他の実施形態に係るＮチャンネル絶縁ゲート型電界効果トランジスタの製法を示すもので、図１〜７と同様の部分には同様の符号を付して詳細な説明を省略する。
図１０の工程において、半導体基板１０の表面を覆うフィールド絶縁膜１２の上には、ゲート絶縁膜１４を覆ってポリシリコン層１６をＣＶＤ法により堆積形成する。ポリシリコン層１６の厚さは、５００〜５０００Å（好ましくは８００〜２５００Å（より好ましくは１５００Å））とすることができる。
図１１の工程では、ポリシリコン層の１６の上にタングステンシリサイド（以下、「ＷＳｉ」と表記する）層１９をスパッタ法等により被着する。ＷＳｉ層１９の厚さは、５００〜５０００Å（好ましくは１０００〜３０００Å（より好ましくは２０００Å））とすることができる。
図１２の工程では、ＷＳｉ層１９の上に所望のゲート電極パターンに従ってレジスト層２０をホトリソグラフィ処理により形成する。
図１３の工程では、レジスト層２０をマスクとする異方性ドライエッチング処理をＷＳｉ層１９及びポリシリコン層１６に施すことによりＷＳｉ層１９の一部１９Ａ及びポリシリコン層１６の一部１６Ａをゲート電極パターンに従って残存させる。このときのエッチングによりフィールド絶縁膜１２及びゲート絶縁膜１４がいずれもわずかに薄くなる。
図１４の工程では、アッシング処理等によりレジスト層２０を除去する。この結果、ＷＳｉ層１９Ａの上面が露呈される。ＷＳｉ層１９Ａは、図１５のエッチング処理において、ハードマスクとして用いられるもので、以下では「ハードマスク」と称する。
図１５の工程では、ハードマスク１９Ａを用いる等方性エッチング処理によりポリシリコン層１６Ａの両側部をエッチングすることによりポリシリコン層１６Ａの端縁をＷＳｉ層１９Ａの端縁から所定量ΔＬだけ後退させる。すなわち、ポリシリコン層１６Ａの幅をＷＳｉ層１９Ａの幅より減少させてポリシリコン層１６Ａの残存部からなるゲート電極層１６ａを得る。
図１６の工程では、ゲート絶縁膜１４、ゲート電極層１６ａ及びハードマスク１９Ａの積層とフィールド絶縁膜１２とをマスクとする不純物イオン注入処理によりＮ＋型のソース領域２２及びドレイン領域２４とＮ−型のソース領域２６及びドレイン領域２８とを同時的に形成する。この場合、ソース領域２２及びドレイン領域２４のいずれの領域においても、ハードマスク１９Ａにてゲート電極層１６ａに重ならないマスク部分の下方に位置する部分では、該マスク部分及びゲート絶縁膜１４を介して不純物イオンを注入して該マスク部分の下方に位置しない部分に比べてイオン注入深さを浅くすることによりＮ−型のソース領域２６及びドレイン領域２８をそれぞれＮ＋型のソース領域２２及びドレイン領域２４より浅く且つ低不純物濃度となるように形成する。このときの不純物イオンの注入は、一例としてリンを加速エネルギー１００ｋｅＶ，ドーズ量３×１０１５ｃｍ−２の条件で行なうことができる。
図１６の工程において、イオン注入は、ゲート絶縁膜１４を介して行なわれるので、チャンネリング現象が抑制され、ソース，ドレイン深さのばらつきが低減される。また、Ｎ−型のソース，ドレイン領域２６，２８は、Ｎ＋型のソース，ドレイン領域２２、２４の形成工程を流用して形成されるので、低エネルギーイオン注入装置を用いなくて済む。
図１６の工程の後は、図８に関して前述したようにゲート絶縁膜１４の露呈部を除去してソース領域２２，２６及びドレイン領域２４、２８をいずれも露呈させる。そして、図９に関して前述したように層間絶縁膜形成処理及びソース，ドレイン配線形成処理を順次に行なう。この場合、ハードマスク（ＷＳｉ層）１９Ａは、ゲート電極層（ポリシリコン層）１６ａ上に残され、いわゆるポリサイドゲートを構成する。
図１０〜１６に関して上記した実施形態によれば、図１５の等方性エッチング工程でポリシリコン層１６Ａをサイドエッチングするようにしたので、幅の狭いゲート電極層１６ａを精度良く形成することができ、トランジスタの微細化が可能になると共に製造歩留りが向上する。また、図１６のイオン注入工程では、Ｎ＋型の深いソース，ドレイン領域２２，２４とＮ−型の浅いソース，ドレイン領域２６，２８とを同時的に形成するので、工程の短縮によりコスト低減が可能となる。さらに、図１３の工程ではＷＳｉ層１９及びポリシリコン層１６を一緒にパターニングするので、図３，４の場合に比べてエッチング処理が１回少なくて済み、工程の短縮によりコスト低減が可能となる。
この発明は、上記した実施形態に限定されるものではなく、種々の改変形態で実施可能なものである。例えば、次のような変更が可能である。
（ａ）ハードマスク材としては、熱酸化法によるシリコンオキサイドやタングステンシリサイドに限らず、ＣＶＤ法によるシリコンオキサイドを用いてもよく、あるいはシリコン窒化物、シリコン酸化窒化物、アルミナ、ＴｉＯｘ、ＴｉＮ、Ｍｏ，Ｗ，Ｔｉ等の高融点金属、モリブデンシリサイド、チタンシリサイド等の材料を用いてもよい。
（ｂ）ゲート電極材料としては、ポリシリコンに限らず、Ｍｏ，Ｗ，Ｔｉ等の高融点金属及びこれらの金属シリサイドを含む材料群中から選択した１つの材料を用いてもよく、あるいは該１つの材料をポリシリコンに重ねた積層を用いてもよい。
（ｃ）絶縁ゲート型電界効果トランジスタとしては、Ｎチャンネル形式のものを例示したが、導電型を反転することでＰチャンネル形式のものも製作可能である。
（ｄ）図８の工程でハードマスク１８Ａを除去する例を示したが、ハードマスク１８Ａは、残しておいて層間絶縁膜３０の一部として用いてもよい。また、ハードマスク１８Ａを導電材で形成したときは、ハードマスク１８Ａを残しておいてゲート電極の一部として用いてもよい。さらに、ハードマスク１９Ａは、絶縁材で形成してもよく、この場合には、図１６の工程の後ハードマスク１９Ａを除去してもよく、あるいは残しておいてもよい。
（ｅ）浅いソース，ドレイン領域２６，２８をＮ−型としたが、エクステンションドレイン構造をとれる範囲でＮ＋型としてもよく、任意に設定できる。
この発明の一実施形態に係る絶縁ゲート型電界効果トランジスタの製法におけるポリシリコン堆積工程を示す基板断面図である。 図１の工程に続くポリシリコン酸化工程を示す基板断面図である。 図２の工程に続くレジスト層形成工程及び等方性エッチング工程を示す基板断面図である。 図３の工程に続くドライエッチング工程を示す基板断面図である。 図４の工程に続くレジスト除去工程を示す基板断面図である。 図５の工程に続く等方性エッチング工程を示す基板断面図である。 図６の工程に続くイオン注入工程を示す基板断面図である。 図７の工程に続く等方性エッチング工程を示す基板断面図である。 図８の工程に続く層間絶縁膜形成工程及び配線形成工程を示す基板断面図である。 この発明の他の実施形態に係る絶縁ゲート型電界効果トランジスタの製法におけるポリシリコン堆積工程を示す基板断面図である。 図１０の工程に続くＷＳｉ堆積工程を示す基板断面図である。 図１１の工程に続くレジスト層形成工程を示す基板断面図である。 図１２の工程に続くドライエッチング工程を示す基板断面図である。 図１３の工程に続くレジスト除去工程を示す基板断面図である。 図１４の工程に続く等方性エッチング工程を示す基板断面図である。 図１５の工程に続くイオン注入工程を示す基板断面図である。 従来のＬＤＤ構造の絶縁ゲート型電界効果トランジスタの製法における第１のイオン注入工程を示す基板断面図である。 図１７の工程に続く等方性エッチング工程を示す基板断面図である。 図１８の工程に続くレジスト除去工程及び第２のイオン注入工程を示す基板断面図である。
符号の説明
１０：半導体基板、１２：フィールド絶縁膜、１４：ゲート絶縁膜、１６：ポリシリコン層、１６ａ：ゲート電極層、１８：シリコンオキサイド層、１９：ＷＳｉ層、２０：レジスト層、２２，２４：Ｎ＋型ソース，ドレイン領域、２６，２８：Ｎー型ソース，ドレイン領域、３０：層間絶縁膜、３２，３４：ソース，ドレイン配線層。

Claims (1)

  1. 一方の主表面側の少なくとも一部が第１導電型である半導体基板を用意する工程と、
    前記半導体基板の一方の主表面に前記一部に対応した素子配置部を画定するように素子分離部を形成する工程と、
    前記素子配置部内の半導体表面にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の上に導電材層を介してハードマスク材層を形成する工程と、
    前記ハードマスク材層の上に所望のゲート電極パターンに従ってレジスト層をホトリソグラフィ処理により形成する工程と、
    前記レジスト層をマスクとするエッチング処理を前記ハードマスク材層に施すことにより前記ゲート電極パターンに従って残存する前記ハードマスク材層の残存部からなるハードマスクを形成する工程と、
    前記レジスト層をマスクとする異方性エッチング処理を前記導電材層に施すことにより前記導電材層の一部を前記ゲート電極パターンに従って残存させる工程と、
    前記レジスト層を除去した後、前記ハードマスクを用いる等方性エッチング処理により前記導電材層の残存部の幅を前記ハードマスクより幅が狭くなるように減少させることにより該幅の減少した残存部からなるゲート電極層を形成する工程と、
    前記ゲート絶縁膜、前記ゲート電極層及び前記ハードマスクの積層と前記素子分離部とをマスクとする１度の不純物イオン注入処理により前記ゲート電極層の一方側及び他方側の第１導電型部分に前記第１導電型とは反対の第２導電型を有するソース領域及びドレイン領域をそれぞれ形成する工程であって、前記ソース領域及び前記ドレイン領域のいずれの領域においても前記ハードマスクにて前記ゲート電極層に重ならないマスク部分の下方に位置する部分では該マスク部分を介して不純物イオンを注入することにより該マスク部分の下方に位置しない部分に比べてイオン注入深さを浅くして、エクステンションドレイン構造またはＬＤＤ構造を形成する工程と、
    を含み、
    前記ハードマスクを形成する工程では、前記エッチング処理として等方性エッチング処理を用いて前記ハードマスクを前記レジスト層より幅が狭くなるように形成する
    絶縁ゲート型電界効果トランジスタの製法。
JP2006213208A 2006-03-27 2006-08-04 絶縁ゲート型電界効果トランジスタの製法 Expired - Fee Related JP4725451B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006213208A JP4725451B2 (ja) 2006-03-27 2006-08-04 絶縁ゲート型電界効果トランジスタの製法
US11/690,929 US7659173B2 (en) 2006-03-27 2007-03-26 Method for manufacturing insulated-gate type field effect transistor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006084493 2006-03-27
JP2006084493 2006-03-27
JP2006213208A JP4725451B2 (ja) 2006-03-27 2006-08-04 絶縁ゲート型電界効果トランジスタの製法

Publications (2)

Publication Number Publication Date
JP2007294836A JP2007294836A (ja) 2007-11-08
JP4725451B2 true JP4725451B2 (ja) 2011-07-13

Family

ID=38534010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006213208A Expired - Fee Related JP4725451B2 (ja) 2006-03-27 2006-08-04 絶縁ゲート型電界効果トランジスタの製法

Country Status (2)

Country Link
US (1) US7659173B2 (ja)
JP (1) JP4725451B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021824B (zh) * 2011-09-22 2015-06-03 上海华虹宏力半导体制造有限公司 在cmos源漏掺杂时进行多晶硅栅注入的方法
US11469106B2 (en) 2016-11-07 2022-10-11 Tokyo Electron Limited Hard mask and hard mask forming method
JP7402715B2 (ja) 2020-03-06 2023-12-21 東京エレクトロン株式会社 ウエハを処理する方法
JPWO2023234214A1 (ja) 2022-06-01 2023-12-07
WO2023233673A1 (ja) 2022-06-01 2023-12-07 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6292474A (ja) * 1985-10-18 1987-04-27 Sanyo Electric Co Ltd 半導体装置の製造方法
JPS62285468A (ja) * 1986-06-04 1987-12-11 Oki Electric Ind Co Ltd Ｌｄｄ電界効果トランジスタの製造方法
US4682404A (en) * 1986-10-23 1987-07-28 Ncr Corporation MOSFET process using implantation through silicon
JPH03297147A (ja) * 1990-04-16 1991-12-27 Fujitsu Ltd 半導体装置の製造方法
JPH05136402A (ja) * 1991-11-15 1993-06-01 Hitachi Ltd 半導体装置の製造方法
JPH05267330A (ja) * 1992-03-18 1993-10-15 Nec Yamagata Ltd Ｍｏｓ型半導体装置の製造方法
JPH06275635A (ja) 1993-03-23 1994-09-30 Nippon Steel Corp 半導体装置の製造方法
KR970004484B1 (ko) * 1993-12-16 1997-03-28 금성일렉트론 주식회사 반도체 소자의 ldd mosfet 제조방법
JP3862035B2 (ja) * 1996-07-17 2006-12-27 ソニー株式会社 半導体装置およびその製造方法
US5710054A (en) * 1996-08-26 1998-01-20 Advanced Micro Devices, Inc. Method of forming a shallow junction by diffusion from a silicon-based spacer
JP2000058827A (ja) * 1998-08-17 2000-02-25 Asahi Kasei Microsystems Kk 半導体装置の製造方法
JP2003224264A (ja) * 2002-01-29 2003-08-08 Sony Corp 半導体装置及びその製造方法
US6723609B2 (en) * 2002-02-04 2004-04-20 United Microelectronics Corp. Method of preventing leakage current of a metal-oxide semiconductor transistor

Also Published As

Publication number Publication date
US7659173B2 (en) 2010-02-09
US20070224764A1 (en) 2007-09-27
JP2007294836A (ja) 2007-11-08

Similar Documents

Publication Publication Date Title
JP5723546B2 (ja) 寄生容量が低減されたｓｏｉボディ・コンタクト型ｆｅｔのための方法
JP2002329794A (ja) デュアルメタルゲートｃｍｏｓデバイスおよびその製造方法
JP2002289700A (ja) 半導体素子のデュアルゲート製造方法
JP2006196493A (ja) 半導体装置およびその製造方法
JP2008227522A (ja) 半導体装置およびその製造方法
JP4181537B2 (ja) 半導体装置およびその製造方法
JP4725451B2 (ja) 絶縁ゲート型電界効果トランジスタの製法
CN100533692C (zh) 绝缘栅型场效应晶体管的制造方法
CN101378063A (zh) 半导体器件及其制造方法
US20060134874A1 (en) Manufacture method of MOS semiconductor device having extension and pocket
KR100464229B1 (ko) 반도체장치의 제조방법
JP2010098157A (ja) 半導体装置の製造方法
JP2002057330A (ja) 絶縁ゲート型半導体装置及びその製造方法
JP4951978B2 (ja) 半導体装置及びその製造方法
JP2002050702A (ja) 半導体装置
JP2006086467A (ja) 半導体装置及びその製造方法
JP2004327701A (ja) 不揮発性半導体記憶装置の製造方法
KR100533394B1 (ko) 트랜지스터 제조 방법
JP4791722B2 (ja) 半導体装置の製造方法
US7416968B2 (en) Methods of forming field effect transistors having metal silicide gate electrodes
US6617216B1 (en) Quasi-damascene gate, self-aligned source/drain methods for fabricating devices
KR20050028514A (ko) 모스 트랜지스터의 게이트를 갖는 반도체 소자 및 그형성방법
JPH08264771A (ja) 半導体装置及びその製造方法
JP5096055B2 (ja) Ｃｍｏｓ型半導体集積回路の製造方法
JP2006216857A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees