CN116417344A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN116417344A CN116417344A CN202111679263.6A CN202111679263A CN116417344A CN 116417344 A CN116417344 A CN 116417344A CN 202111679263 A CN202111679263 A CN 202111679263A CN 116417344 A CN116417344 A CN 116417344A
- Authority
- CN
- China
- Prior art keywords
- layer
- dummy gate
- material layer
- forming
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 163
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 239000010410 layer Substances 0.000 claims abstract description 451
- 239000003989 dielectric material Substances 0.000 claims abstract description 154
- 230000008569 process Effects 0.000 claims abstract description 104
- 238000005530 etching Methods 0.000 claims abstract description 52
- 230000007704 transition Effects 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000011241 protective layer Substances 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims description 128
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 72
- 229910052710 silicon Inorganic materials 0.000 claims description 72
- 239000010703 silicon Substances 0.000 claims description 72
- 230000001681 protective effect Effects 0.000 claims description 36
- 238000002955 isolation Methods 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 32
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 29
- 238000000227 grinding Methods 0.000 claims description 29
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 29
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 239000012530 fluid Substances 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000007517 polishing process Methods 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000009286 beneficial effect Effects 0.000 description 8
- 239000003575 carbonaceous material Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 230000002349 favourable effect Effects 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种半导体结构的形成方法，包括：在所述衬底表面形成第一介质材料层，所述第一介质材料层位于所述第一伪栅极结构和所述第二伪栅极结构侧壁；在所述第一介质材料层上形成第二介质材料层，所述第一区上的第二介质材料层厚度小于所述第二区上的第二介质材料层厚度；平坦化所述第一介质材料层和所述第二介质材料层，直到暴露出所述第一伪栅极和所述第二伪栅极，以所述第一介质材料层形成第一过渡介质层；回刻所述第一过渡介质层，形成第一初始介质层，且所述第一区上的第一初始介质层的厚度低于所述第二区上的第一初始介质层的厚度；在所述第一初始介质层表面形成保护层，提高了栅极形成工艺的控制窗口。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着集成电路制造技术的不断发展，为了达到更快的运算速度、更大的数据存储量以及更多的功能，集成电路芯片朝向更高的器件密度、更高的集成度方向发展。随着器件的特征尺寸不断缩小到纳米级，多晶硅栅工艺不能满足现有技术的要求，半导体业界利用金属栅(Metal Gate，MG)取代多晶硅栅电极以解决阈值电压漂移、多晶硅栅耗尽效应、过高的栅电阻和费米能级的钉扎等现象。
随着器件的特征尺寸的进一步降低，需要降低金属栅高度以获得较低的有效电容。然而，在金属替代栅极工艺中，由于受晶圆均匀性、刻蚀过程中的负载效应等的影响，很难做到对低高度金属栅极的精细控制。
因此，现有的金属栅形成工艺有待进一步改进。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，以提高形成的半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区和第二区；在所述第一区上形成第一伪栅极结构，在所述第二区上形成第二伪栅极结构，所述第一伪栅极结构包括第一伪栅极，所述第二伪栅极结构包括第二伪栅极；在所述衬底表面形成第一介质材料层，所述第一介质材料层位于所述第一伪栅极结构和所述第二伪栅极结构侧壁；在所述第一介质材料层上形成第二介质材料层，所述第一区上的第二介质材料层厚度小于所述第二区上的第二介质材料层厚度；平坦化所述第一介质材料层和所述第二介质材料层，直到暴露出所述第一伪栅极和所述第二伪栅极，以所述第一介质材料层形成第一过渡介质层；回刻所述第一过渡介质层，形成第一初始介质层，且所述第一区上的第一初始介质层的厚度低于所述第二区上的第一初始介质层的厚度；在所述第一初始介质层表面形成保护层，所述保护层位于所述第一伪栅极和所述第二伪栅极侧壁，且暴露出所述第一伪栅极和所述第二伪栅极；形成第一栅极以替代所述第一伪栅极，形成第二栅极以替代所述第二伪栅极。
可选的，平坦化所述第一介质材料层和所述第二介质材料层的方法包括：采用第一机械化学研磨工艺平坦化所述第二介质材料层，直到暴露出所述第一介质材料层，所述第一机械化学研磨工艺对所述第二介质材料层的研磨速率大于对所述第一介质材料层的研磨速率；在所述第一机械化学研磨工艺后，采用第二机械化学研磨工艺平坦化所述第一介质材料层，直到暴露出所述第一伪栅极和所述第二伪栅极。
可选的，所述第一介质材料层的材料包括氧化硅；所述第一介质材料层的形成工艺包括流体化学气相沉积工艺；所述第二介质材料层的材料包括氧化硅；所述第二介质材料层的形成工艺包括等离子体增强化学气相沉积工艺。
可选的，回刻所述第一过渡介质层的工艺包括干法刻蚀工艺；所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括四氟化碳、氟化氢、氮气、氩气、三氟甲烷中一种或多种气体的组合，刻蚀气体流量范围为5sccm至1000sccm，刻蚀功率范围为50瓦至1000瓦。
可选的，所述第一伪栅极结构还包括第一伪栅介质层，所述第一伪栅介质层位于所述第一伪栅极和所述衬底之间；所述第二伪栅极结构还包括第二伪栅介质层，所述第二伪栅介质层位于所述第二伪栅极和所述衬底之间；所述保护层的材料与所述第一伪栅介质层和所述第二伪栅介质层的材料不同。
可选的，所述第一栅极，和所述第二栅极的方法包括：去除所述第一伪栅极、第二伪栅极、第一伪栅介质层和第二伪栅介质层，在所述第一初始介质层和所述保护层内形成栅沟槽；在所述栅沟槽内和所述保护层表面形成栅极材料层；平坦化所述栅极材料层直到暴露出所述第一区上的所述第一初始介质层表面，以所述第一区上的栅极材料层形成所述第一栅极，以所述第二区上的栅极材料层形成所述第二栅极，且以所述第一初始介质层形成第一介质层。
可选的，平坦化所述栅极材料层的方法包括：采用第三机械化学研磨工艺平坦化所述栅极材料层，直到暴露出所述保护层表面，形成初始栅极；刻蚀所述保护层，直到暴露出所述初始第一介质层表面；采用第四机械化学研磨工艺平坦化所述初始栅极。
可选的，所述第一区包括隔离区，所述方法还包括：在形成所述第一过渡介质层后，且在回刻所述第一过渡介质层前，去除所述隔离区上的第一伪栅极，在所述第一过渡介质层和所述第一伪栅极内形成隔离开口；在所述隔离开口内形成隔离结构。
可选的，所述隔离开口的形成方法还包括：在所述第一过渡介质层、所述第一伪栅极和所述第二伪栅极顶部表面形成第一硬掩膜层，所述第一硬掩膜层暴露出所述隔离区上的所述第一伪栅极；以所述第一硬掩膜层为掩膜，刻蚀所述第一伪栅极。
可选的，所述第一硬掩膜层的形成方法包括：在所述第一过渡介质层、所述第一伪栅极和所述第二伪栅极顶部表面形成硬掩膜材料层；图形化所述硬掩膜材料层，形成所述第一硬掩膜层。
可选的，所述第一硬掩膜层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
可选的，所述隔离结构的形成方法包括：在所述隔离开口内和所述第一硬掩膜层表面形成绝缘材料层；平坦化所述绝缘材料层和所述第一硬掩膜层，直到暴露出所述第一伪栅极和所述第二伪栅极表面。
可选的，所述保护层的形成方法包括：在所述第一初始介质层表面形成保护材料层，所述保护材料层还位于所述第一伪栅极和所述第二伪栅极顶部表面；平坦化所述保护材料层，直到暴露出所述第一伪栅极和所述第二伪栅极顶部表面。
可选的，所述保护材料层的形成工艺包括原子层沉积工艺。
可选的，平坦化所述保护材料层的方法还包括：在所述保护材料层表面形成第三介质材料层，所述第三介质材料层的材料与所述保护材料层的材料不同；采用第五机械化学研磨工艺平坦化所述第三介质材料层，直到暴露出所述保护材料层表面；所述第五机械化学研磨工艺后，回刻所述保护材料层，直到暴露出所述第一伪栅极和所述第二伪栅极顶部表面。
可选的，所述第三介质材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
可选的，所述第一介质材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种；所述第二介质材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
可选的，在形成所述第一介质材料层前，还在所述衬底、所述第一伪栅极结构和所述第二伪栅极结构表面形成刻蚀停止层。
可选的，所述保护层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
可选的，所述第一区上的第一初始介质层具有第一厚度值，所述第二区上的第一初始介质层具有第二厚度值，所述第一厚度值低于所述第二厚度值的范围为5纳米至15纳米。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，一方面，在所述衬底表面形成第一介质材料层和位于所述第一介质材料层表面的第二介质材料层，由于所述第一区的器件密度较高，所述第一区上的第一介质材料层厚度大于所述第二区上的第二介质材料层厚度，所述第一区上的第二介质材料层厚度小于所述第二区上的第二介质材料层厚度，可使所述第二介质材料层表面较为平整，减少因膜层厚度不同给后续的平坦化造成的表面不均匀；另一方面，通过平坦化所述第一介质材料层和所述第二介质材料层，暴露出所述第一伪栅极和所述第二伪栅极，进而通过控制伪栅极高度来控制栅极高度的方法，避免了通过侧墙控制栅极高度工艺中，因不同区域器件密度差异带来的侧墙高度的刻蚀差异。另外，在所述第一初始介质层表面形成保护层，所述保护层在替代所述第一伪栅极形成第一栅极，替代所述第二伪栅极形成第二栅极的机械化学研磨过程中，起到保护第一初始介质层的作用；再者，所述第一区上的第一初始介质层的厚度低于所述第二区上的第一初始介质层的厚度，可以减少后续在栅极材料层平坦化过程中，因第二区器件密度低而造成第二区过刻蚀问题的产生，进一步提高了栅极形成工艺的控制窗口。
进一步，在采用第一机械化学研磨工艺和第二机械化学研磨工艺平坦化，以使所述第一伪栅极和所述第二伪栅极暴露的过程中，通过调整研磨工艺增加表面平整度，具体地，由于所述第一区器件密度大于所述第二区器件密度，所述第一机械化学研磨工艺后，所述第二区上的第一介质材料层表面有第二介质材料层残留，所述第二机械化学研磨工艺中选用对第一介质材料层和第二介质材料层研磨刻蚀比相近的工艺，可获得具有较为平整表面的第一过渡介质层，利于精确控制所形成的栅极高度。
进一步，所述第一介质材料层的材料包括氧化硅；所述第一介质材料层的形成工艺包括流体化学气相沉积工艺；所述第二介质材料层的材料包括氧化硅；所述第二介质材料层的形成工艺包括等离子体增强化学气相沉积工艺。所述流体化学气相沉积工艺利于所述第一介质材料层在相邻的所述第一栅极结构、相邻的所述第二栅极结构之间的填充，降低空隙缺陷等异常的产生。所述等离子体增强化学气相沉积工艺利于形成较为平整的所述第二介质材料层表面，以提高后续平坦化处理后衬底表面的平整度所述等离子体增强化学气相沉积工艺利于形成表面平整的第二介质材料层，利于后续的平坦化过程对表面平整度的控制，进而提高栅极高度控制的工艺窗口。
进一步，所述第一伪栅极结构还包括第一伪栅介质层，所述第二伪栅极结构还包括第二伪栅介质层，在去除第一伪栅介质层和第二伪栅介质层的刻蚀过程中，所述保护层起到保护第一初始介质层的作用，减少第一初始介质层的过刻情况，提高器件表面的平整度。
附图说明
图1至图7是一种半导体结构的形成方法各步骤的结构示意图；
图8至图28是本发明实施例中的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
如背景技术所述，采用现有的金属栅形成工艺有待进一步提高。现结合一种半导体结构的形成方法进行说明分析。
图1至图7是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供衬底100，所述衬底100包括第一区I和第二区II；在所述衬底100上形成第一伪栅极结构和第二伪栅极结构，所述第一伪栅极结构位于所述第一区I上，所述第二伪栅极结构位于所述第二区II上，所述第一伪栅极结构包括第一初始伪栅极101、位于所述第一初始伪栅极101上的第一硬掩膜层，以及位于所述第一初始伪栅极101和所述第一硬掩膜层侧壁的第一初始侧墙102，所述第一硬掩膜层包括第一氮化硅层103和位于所述第一氮化硅层103上的第一氧化硅层104，所述第二伪栅极结构包括第二初始伪栅极201、位于所述第二初始伪栅极201上的第二硬掩膜层，以及位于所述第二初始伪栅极201和所述第二硬掩膜层侧壁的第二初始侧墙202，所述第二硬掩膜层包括第二氧化硅层203和位于所述第二氮化硅层203上的第二氧化硅层204，且相邻所述第一伪栅极结构之间的距离小于相邻所述第二伪栅极结构之间的距离；在所述衬底、所述第一伪栅极结构和所述第二伪栅极结构表面形成刻蚀停止层105；在所述刻蚀停止层105表面形成旋涂碳材料层106。
请参考图2，在所述旋涂碳材料层106表面形成图形化层(图中未示出)，所述图形化层表面暴露出所述第一伪栅极结构和第二伪栅极结构顶部表面的刻蚀停止层105；刻蚀所述刻蚀停止层105、所述第一初始侧墙102和所述第二初始侧墙202，以所述第一初始侧墙102形成第一过渡侧墙107，以所述第二初始侧墙202形成第二侧墙207；形成所述第一过渡侧墙107和所述第二侧墙207后，去除所述旋涂碳材料层106。
请参考图3，去除所述旋涂碳材料层106后，在所述衬底100表面形成介质材料层108，所述介质材料层108暴露出所述第一氮化硅层103和所述第二氮化硅层203。
请参考图4，形成所述介质材料层108后，采用选择性刻蚀工艺去除所述第一氮化硅层103和所述第二氮化硅层203，所述第一过渡侧墙107被刻蚀形成第一中间侧墙109。
请参考图5，回刻所述第一中间侧墙109、所述第一初始伪栅极101、所述第二初始伪栅极201，以所述第一中间侧墙109形成第一侧墙110，以所述第一初始伪栅极101形成第一伪栅极111，以所述第二初始伪栅极201形成第二伪栅极211。
请参考图6，去除所述第一伪栅极111和所述第二伪栅极211，在所述介质材料层108内形成栅凹槽(图中未示出)；在所述栅凹槽和所述介质材料层108表面形成栅极材料层112。
请参考图7，平坦化所述栅极材料层112和所述介质材料层108直到暴露出所述第一侧墙110和所述第二侧墙207，以所述介质材料层108形成介质层113，以所述第一区I上的所述栅极材料层112形成第一栅极114，以所述第二区II上的所述栅极材料层112形成第二栅极214。
上述方法用于金属栅替代工艺中，通过控制所述第一侧墙110和所述第二侧墙207的高度来控制第一栅极114和第二栅极214的高度。所述第一区I用于形成短沟道器件区，所述第二区II用于形成长沟道器件区。在以所述旋涂碳材料层106作为保护层，刻蚀所述第一初始侧墙102和所述第二初始侧墙202的过程中，由于所述第一区I和所述第二区II图形密度的不同，所述第二区II上的旋涂碳材料层106的厚度比所述第一区I上的旋涂碳材料层106的厚度低，且刻蚀过程中所述第二区II上的旋涂碳材料层106更容易消耗，从而使所述第二区II上形成的第二侧墙207低于所述第一区I上形成的第一过渡侧墙107，所述第二侧墙207和所述第一过渡侧墙107高度的差异不利于控制金属栅的高度精确控制，减低了器件表面的平整度。
为了解决上述问题，本发明提供一种半导体结构的形成方法，一方面，在所述衬底表面形成第一介质材料层和位于所述第一介质材料层表面的第二介质材料层，所述第一区上的第一介质材料层厚度大于所述第二区上的第二介质材料层厚度，所述第一区上的第二介质材料层厚度小于所述第二区上的第二介质材料层厚度，以使所述第二介质材料层表面较为平整，减少因膜层厚度不同给后续的平坦化造成的表面不均匀；另一方面，通过平坦化所述第一介质材料层和所述第二介质材料层，暴露出所述第一伪栅极和所述第二伪栅极，进而通过控制伪栅极高度来控制栅极高度的方法，避免了通过侧墙控制栅极高度工艺中，因不同区域器件密度差异带来的侧墙高度的刻蚀差异。另外，在所述第一初始介质层表面形成保护层，所述保护层在替代所述第一伪栅极形成第一栅极，替代所述第二伪栅极形成第二栅极的机械化学研磨过程中，起到保护第一初始介质层的作用；再者，所述第一区上的第一初始介质层的厚度低于所述第二区上的第一初始介质层的厚度，可以减少后续在栅极材料层平坦化过程中，因第二区器件密度低而造成第二区过刻蚀问题的产生，进一步提高了栅极形成工艺的控制窗口。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图8至图28是本发明实施例中的半导体结构的形成方法各步骤的结构示意图。
请参考图8和图9，图9为图8的俯视结构示意图，图8是图9中沿EE1方向的剖面结构示意图，提供衬底301，所述衬底301包括第一区I和第二区II。
所述衬底301可以是单晶硅，多晶硅或非晶硅，也可以是锗、锗化硅、砷化镓等半导体材料，还可以为绝缘体上半导体结构。
所述衬底301可以是平面结构，也可以为非平面结构，如所述衬底内形成有鳍部等。本实施例中，所述衬底301为单晶硅，且为平面结构。
所述第一区I用于形成短沟道器件；所述第二区II用于形成长沟道器件。本实施例中，所述第一区I还包括隔离区A。
请继续参考图8，在所述第一区I上形成第一伪栅极结构，在所述第二区II上形成第二伪栅极结构，所述第一伪栅极结构包括第一伪栅极302，所述第二伪栅极结构包括第二伪栅极402。
本实施例中，所述第一区I用于形成短沟道器件，所述第二区II用于形成长沟道器件，故相邻第一伪栅极结构之间的距离小于相邻第二伪栅极结构之间的距离。
所述第一伪栅极302的材料包括硅；所述第二伪栅极402的材料包括硅。本实施例中，所述第一伪栅极302的材料为硅，所述第二伪栅极402的材料为硅。其他实施例中，所述第一伪栅极302的材料可以为多晶硅、无定型碳等；所述第二伪栅极402的材料可以为多晶硅、无定型碳等。
本实施例中，所述第一伪栅极结构还包括第一伪栅介质层303，所述第一伪栅介质层303位于所述第一伪栅极302和所述衬底301之间；所述第二伪栅极结构还包括第二伪栅介质层403，所述第二伪栅介质层403位于所述第二伪栅极402和所述衬底301之间。
本实施例中，所述第一伪栅极结构还包括位于所述第一伪栅极302上的第二硬掩膜层304；所述第二伪栅极结构还包括位于所述第二伪栅极402上的第三硬掩膜层404。
本实施例中，所述第一伪栅极结构还包括位于所述第一伪栅极302、所述第二硬掩膜层304和所述第一伪栅介质层303侧壁的第一侧墙306；所述第二伪栅极结构还包括位于所述第二伪栅极402、所述第三硬掩膜层404和所述第二伪栅介质层403侧壁的第二侧墙406。
后续，在所述衬底301表面形成第一介质材料层。
本实施例中，在形成所述第一介质材料层前，还在所述衬底301、所述第一伪栅极结构和所述第二伪栅极结构表面形成刻蚀停止层305。其他实施例中，可以不形成所述刻蚀停止层305。
需要说明的是，图9中省略了所述刻蚀停止层305。
请参考图10，图10的视图方向同图8，在所述衬底301表面形成第一介质材料层307，所述第一介质材料层307位于所述第一伪栅极结构和所述第二伪栅极结构侧壁，所述第一区I上的第一介质材料层307厚度大于所述第二区II上的第一介质材料层307厚度；在所述第一介质材料层307上形成第二介质材料层308，所述第一区I上的第二介质材料层308厚度小于所述第二区II上的第二介质材料层308厚度。
具体地，所述第一介质材料层307表面高于或齐平于所述第二伪栅极结构顶部表面。本实施例中，所述第一介质材料层307表面高于所述第二伪栅极结构顶部表面。
由于所述第一区I的器件密度较高，所述第一区I上的第一介质材料层307厚度大于所述第二区II上的第二介质材料层308厚度。在所述第一介质材料层307上形成第二介质材料层308，所述第一区I上的第二介质材料层308厚度小于所述第二区II上的第二介质材料层308厚度，可使所述第二介质材料层308表面较为平整，减少因膜层厚度不同给后续的平坦化造成的表面不均匀。
所述第一介质材料层307的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种；所述第二介质材料层308的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
本实施例中，所述第一介质材料层307的材料包括氧化硅；所述第一介质材料层307的形成工艺包括流体化学气相沉积工艺；所述第二介质材料层308的材料包括氧化硅；所述第二介质材料层308的形成工艺包括等离子体增强化学气相沉积工艺。
所述流体化学气相沉积工艺有利于在相邻的所述第一栅极结构、相邻的所述第二栅极结构之间的填充，降低空隙缺陷等异常的产生。由于所述第一区I的器件密度高于所述第二区II的器件密度，在流体化学气相沉积工艺下，所述第一区I上的第一介质材料层307厚度大于所述第二区II上的第一介质材料层307厚度。所述等离子体增强化学气相沉积工艺利于形成较为平整的所述第二介质材料层308表面，以提高后续平坦化处理后器件表面的平整度。
后续，平坦化所述第一介质材料层307和所述第二介质材料层308，直到暴露出所述第一伪栅极和所述第二伪栅极，以所述第一介质材料层307形成第一过渡介质层。
平坦化所述第一介质材料层307和所述第二介质材料层308的方法，请参考图11至图12。
请参考图11，图11的视图方向同图8，采用第一机械化学研磨工艺平坦化所述第二介质材料层308，直到暴露出所述第一介质材料层307，所述第一机械化学研磨工艺对所述第二介质材料层308的研磨速率大于对所述第一介质材料层307的研磨速率。
本实施例中，所述第一介质材料层307作为第一机械化学研磨工艺平坦化的停止层。其他实施例中，可以以所述刻蚀停止层305作为第一机械化学研磨工艺平坦化的停止层。
请参考图12，图12的视图方向同图8，在所述第一机械化学研磨工艺后，采用第二机械化学研磨工艺平坦化所述第一介质材料层307，直到暴露出所述第一伪栅极302和所述第二伪栅极402。
在采用第一机械化学研磨工艺和第二机械化学研磨工艺平坦化，以使所述第一伪栅极302和所述第二伪栅极402暴露的过程中，通过调整研磨工艺增加表面平整度，具体地，由于所述第一区I器件密度大于所述第二区II器件密度，所述第一机械化学研磨工艺后，所述第二区II上的第一介质材料层307表面有第二介质材料层308残留(如图11所示)，所述第二机械化学研磨工艺中选用对第一介质材料层307和第二介质材料层308研磨刻蚀比相近的工艺，可获得具有较为平整表面的第一过渡介质层309，利于精确控制所形成的栅极高度。
通过平坦化所述第一介质材料层307和所述第二介质材料层308，暴露出所述第一伪栅极302和所述第二伪栅极402，进而通过控制伪栅极高度来控制栅极高度的方法，避免了通过侧墙控制栅极高度工艺中，因不同区域器件密度差异带来的侧墙高度的刻蚀差异。
本实施例中，在形成所述第一过渡介质层309后，且在回刻所述第一过渡介质层309前，形成位于所述隔离区A的隔离结构，所述方法请参考图13至图17。
请参考图13和图14，图13是图14中沿EE1的剖面结构示意图，图14是图13的俯视结构示意图，在形成所述第一过渡介质层309后，且在回刻所述第一过渡介质层309前，去除所述隔离区A上的第一伪栅极302，在所述第一过渡介质层309和所述第一伪栅极302内形成隔离开口311。
所述隔离开口311的形成方法还包括：在所述第一过渡介质层309、所述第一伪栅极302和所述第二伪栅极402顶部表面形成第一硬掩膜层310，所述第一硬掩膜层310暴露出所述隔离区A上的所述第一伪栅极302；以所述第一硬掩膜层310为掩膜，刻蚀所述第一伪栅极302。
本实施例中，还去除所述隔离区A上的所述第一伪栅介质层303，且使所述第一过渡介质层309、所述刻蚀停止层305和所述第一侧墙306被部分刻蚀去除，形成所述隔离开口311。
所述第一硬掩膜层310的形成方法包括：在所述第一过渡介质层309、所述第一伪栅极302和所述第二伪栅极402顶部表面形成硬掩膜材料层(图中未示出)；图形化所述硬掩膜材料层，形成所述第一硬掩膜层310。
本实施例中，所述第一硬掩膜层310为三层结构。所述硬掩膜材料层为三层膜层，具体地，所述硬掩膜材料层为氧化硅材料层、位于所述氧化硅材料层上的氮化硅材料层以及位于所述氮化硅材料层上的氧化硅材料层。所述硬掩膜材料层的形成工艺为等离子体增强化学气相沉积工艺。
所述第一硬掩膜层310用于作为掩膜，形成所述第一伪栅极302内的隔离开口311。所述第一硬掩膜层310的材料可以包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
后续，在所述隔离开口311内形成隔离结构。所述隔离结构的形成方法请参考图15至图17。
请参考图15，图15的视图方向同图8，在所述隔离开口311内和所述第一硬掩膜层310表面形成绝缘材料层312。
所述绝缘材料层312的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种中的一者或多者。本实施例中，所述绝缘材料层312的材料为氮化硅。
请参考图16和图17，图16是图17中沿EE1方法的剖面结构示意图，图17是图16的俯视结构示意图，平坦化所述绝缘材料层312和所述第一硬掩膜层310，直到暴露出所述第一伪栅极302和所述第二伪栅极402表面。
所述隔离结构314用于将一条所述第一伪栅极302由切断成电绝缘的两条伪栅极。
请参考图18，图18的视图方向同图8，回刻所述第一过渡介质层309，形成第一初始介质层315，且所述第一区I上的第一初始介质层315的厚度m低于所述第二区II上的第一初始介质层315的厚度n。
所述第一区I上的第一初始介质层315厚度m低于所述第二区II上的第一初始介质层315的厚度n，可以减少后续在栅极材料层平坦化过程中，因第二区II器件密度低而造成第二区II过刻蚀问题的产生，进一步提高了栅极形成工艺的控制窗口。
所述第一区I上的第一初始介质层315具有第一厚度值，所述第二区II上的第一初始介质层315具有第二厚度值，所述第一厚度值低于所述第二厚度值的范围为5纳米至15纳米。所述厚度指沿所述衬底301表面法向的尺寸。
回刻所述第一过渡介质层309的工艺包括干法刻蚀工艺；所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括四氟化碳、氟化氢、氮气、氩气、三氟甲烷中一种或多种气体的组合，刻蚀气体流量范围为5sccm至1000sccm，刻蚀功率范围为50瓦至1000瓦。
后续，在所述第一初始介质层315表面形成保护层，所述保护层位于所述第一伪栅极302和所述第二伪栅极402侧壁，且暴露出所述第一伪栅极302和所述第二伪栅极402。所述保护层的形成方法请参考图19至图21。
请参考图19，图19的视图方向同图8，在所述第一初始介质层315表面形成保护材料层316，所述保护材料层316还位于所述第一伪栅极302和所述第二伪栅极402顶部表面。
所述保护材料层316的形成工艺包括原子层沉积工艺。本实施例中，所述保护材料层316的形成工艺为原子层沉积工艺。所述原子层沉积工艺有利于提高所述保护材料层316的质量，减少缺陷的产生。
所述保护材料层316的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述保护材料层316的材料为氮化硅。
所述保护材料层316的材料与所述第一伪栅介质层303和所述第二伪栅介质层403的材料不同。
后续，平坦化所述保护材料层316，直到暴露出所述第一伪栅极302和所述第二伪栅极402顶部表面。平坦化所述保护材料层316的方法，请参考图19至图21。
请继续参考图19，在所述保护材料层316表面形成第三介质材料层317，所述第三介质材料层317的材料与所述保护材料层316的材料不同。
所述第三介质材料层317的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述第三介质材料层317的材料为氧化硅。
本实施例中，所述第三介质材料层317的形成工艺为等离子体增强化学气相沉积工艺。所述等离子体增强化学气相沉积工艺有利于提高所形成膜的表面平整度。
请参考图20，图20的视图方向同图8，采用第五机械化学研磨工艺平坦化所述第三介质材料317，直到暴露出所述保护材料层316表面。
由于所述保护材料层316表面不平整，在所述第五机械化学研磨工艺后，所述保护材料层316表面尚有部分所述第三介质材料层316残留。
请参考图21，图21的视图方向同图8，所述第五机械化学研磨工艺后，回刻所述保护材料层316，直到暴露出所述第一伪栅极302和所述第二伪栅极402顶部表面。
回刻所述保护材料层316的工艺包括无选择性干法刻蚀工艺，所述无选择性干法刻蚀工艺对所述保护材料层316和所述第三介质材料317的刻蚀速率相近，可获得具有较为平整表面的保护层318，以利于后续精确控制栅极高度。
所述保护层318的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述保护层318的材料为氮化硅。
所述保护层318的材料与所述第一伪栅介质层303和所述第二伪栅介质层403的材料不同。
后续，形成所述保护层318后，形成第一栅极以替代所述第一伪栅极302，形成第二栅极以替代所述第二伪栅极402。
所述第一栅极和所述第二栅极的方法，请参考图22至图28。
请参考图22，图22为图23中沿EE1方向的剖面结构示意图，图23为图22的俯视结构示意图，去除所述第一伪栅极302、第二伪栅极402、第一伪栅介质层303和第二伪栅介质层403，在所述第一初始介质层315和所述保护层318内形成栅沟槽319。
在去除第一伪栅介质层303和第二伪栅介质层403的刻蚀过程中，所述保护层318起到保护第一初始介质层315的作用，减少第一初始介质层315的过刻情况，提高器件表面的平整度。
请参考图24，图24的视图方向同图8，在所述栅沟槽319内和所述保护层318表面形成栅极材料层320。
所述栅极材料层320的材料包括金属。
本实施例中，在形成所述栅极材料层320前，还在所述栅沟槽319底部形成栅介质层407。
后续，平坦化所述栅极材料层320直到暴露出所述第一区I上的所述第一初始介质层315表面，以所述第一区I上的栅极材料层320形成所述第一栅极，以所述第二区II上的栅极材料层320形成所述第二栅极，且以所述第一初始介质层315形成第一介质层。平坦化所述栅极材料层320的方法，请参考图25至图28。
请参考图25，图25的视图方向同图8，采用第三机械化学研磨工艺平坦化所述栅极材料层320，直到暴露出所述保护层318表面，形成初始栅极321。
在所述第三机械化学研磨工艺中，所述保护层318起到保护第一初始介质层315的作用，以提高工艺窗口。
请参考图26，图26的视图方向同图8，刻蚀所述保护层318，直到暴露出所述初始第一介质层315表面。
刻蚀所述保护层318包括干法刻蚀工艺和湿法刻蚀工艺中的一者或两者的结合。本实施例中，刻蚀所述保护层318的工艺为干法刻蚀工艺。
本实施例中，在所述第三机械化学研磨工艺后，且在所述第四机械化学研磨工艺前，刻蚀所述保护层318以去除所述保护层318的目的在于：在于减少在所述第四机械化学研磨工艺中，所述保护层318对研磨的影响。
请参考图27，图27的视图方向同图8，采用第四机械化学研磨工艺平坦化所述初始栅极321。
以所述第一区I上的栅极材料层320形成所述第一栅极322，以所述第二区II上的栅极材料层320形成所述第二栅极422，且以所述第一初始介质层315形成第一介质层323。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区和第二区；
在所述第一区上形成第一伪栅极结构，在所述第二区上形成第二伪栅极结构，所述第一伪栅极结构包括第一伪栅极，所述第二伪栅极结构包括第二伪栅极；
在所述衬底表面形成第一介质材料层，所述第一介质材料层位于所述第一伪栅极结构和所述第二伪栅极结构侧壁；
在所述第一介质材料层上形成第二介质材料层，所述第一区上的第二介质材料层厚度小于所述第二区上的第二介质材料层厚度；
平坦化所述第一介质材料层和所述第二介质材料层，直到暴露出所述第一伪栅极和所述第二伪栅极，以所述第一介质材料层形成第一过渡介质层；回刻所述第一过渡介质层，形成第一初始介质层，且所述第一区上的第一初始介质层的厚度低于所述第二区上的第一初始介质层的厚度；
在所述第一初始介质层表面形成保护层，所述保护层位于所述第一伪栅极和所述第二伪栅极侧壁，且暴露出所述第一伪栅极和所述第二伪栅极；
形成第一栅极以替代所述第一伪栅极，形成第二栅极以替代所述第二伪栅极。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，平坦化所述第一介质材料层和所述第二介质材料层的方法包括：采用第一机械化学研磨工艺平坦化所述第二介质材料层，直到暴露出所述第一介质材料层，所述第一机械化学研磨工艺对所述第二介质材料层的研磨速率大于对所述第一介质材料层的研磨速率；在所述第一机械化学研磨工艺后，采用第二机械化学研磨工艺平坦化所述第一介质材料层，直到暴露出所述第一伪栅极和所述第二伪栅极。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一介质材料层的材料包括氧化硅；所述第一介质材料层的形成工艺包括流体化学气相沉积工艺；所述第二介质材料层的材料包括氧化硅；所述第二介质材料层的形成工艺包括等离子体增强化学气相沉积工艺。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，回刻所述第一过渡介质层的工艺包括干法刻蚀工艺；所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括四氟化碳、氟化氢、氮气、氩气、三氟甲烷中一种或多种气体的组合，刻蚀气体流量范围为5sccm至1000sccm，刻蚀功率范围为50瓦至1000瓦。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一伪栅极结构还包括第一伪栅介质层，所述第一伪栅介质层位于所述第一伪栅极和所述衬底之间；所述第二伪栅极结构还包括第二伪栅介质层，所述第二伪栅介质层位于所述第二伪栅极和所述衬底之间；所述保护层的材料与所述第一伪栅介质层和所述第二伪栅介质层的材料不同。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一栅极，和所述第二栅极的方法包括：去除所述第一伪栅极、第二伪栅极、第一伪栅介质层和第二伪栅介质层，在所述第一初始介质层和所述保护层内形成栅沟槽；在所述栅沟槽内和所述保护层表面形成栅极材料层；平坦化所述栅极材料层直到暴露出所述第一区上的所述第一初始介质层表面，以所述第一区上的栅极材料层形成所述第一栅极，以所述第二区上的栅极材料层形成所述第二栅极，且以所述第一初始介质层形成第一介质层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，平坦化所述栅极材料层的方法包括：采用第三机械化学研磨工艺平坦化所述栅极材料层，直到暴露出所述保护层表面，形成初始栅极；刻蚀所述保护层，直到暴露出所述初始第一介质层表面；采用第四机械化学研磨工艺平坦化所述初始栅极。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一区包括隔离区，所述方法还包括：在形成所述第一过渡介质层后，且在回刻所述第一过渡介质层前，去除所述隔离区上的第一伪栅极，在所述第一过渡介质层和所述第一伪栅极内形成隔离开口；在所述隔离开口内形成隔离结构。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述隔离开口的形成方法还包括：在所述第一过渡介质层、所述第一伪栅极和所述第二伪栅极顶部表面形成第一硬掩膜层，所述第一硬掩膜层暴露出所述隔离区上的所述第一伪栅极；以所述第一硬掩膜层为掩膜，刻蚀所述第一伪栅极。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第一硬掩膜层的形成方法包括：在所述第一过渡介质层、所述第一伪栅极和所述第二伪栅极顶部表面形成硬掩膜材料层；图形化所述硬掩膜材料层，形成所述第一硬掩膜层。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第一硬掩膜层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，所述隔离结构的形成方法包括：在所述隔离开口内和所述第一硬掩膜层表面形成绝缘材料层；平坦化所述绝缘材料层和所述第一硬掩膜层，直到暴露出所述第一伪栅极和所述第二伪栅极表面。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的形成方法包括：在所述第一初始介质层表面形成保护材料层，所述保护材料层还位于所述第一伪栅极和所述第二伪栅极顶部表面；平坦化所述保护材料层，直到暴露出所述第一伪栅极和所述第二伪栅极顶部表面。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述保护材料层的形成工艺包括原子层沉积工艺。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，平坦化所述保护材料层的方法还包括：在所述保护材料层表面形成第三介质材料层，所述第三介质材料层的材料与所述保护材料层的材料不同；采用第五机械化学研磨工艺平坦化所述第三介质材料层，直到暴露出所述保护材料层表面；所述第五机械化学研磨工艺后，回刻所述保护材料层，直到暴露出所述第一伪栅极和所述第二伪栅极顶部表面。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第三介质材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一介质材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种；所述第二介质材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述第一介质材料层前，还在所述衬底、所述第一伪栅极结构和所述第二伪栅极结构表面形成刻蚀停止层。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
20.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一区上的第一初始介质层具有第一厚度值，所述第二区上的第一初始介质层具有第二厚度值，所述第一厚度值低于所述第二厚度值的范围为5纳米至15纳米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111679263.6A CN116417344A (zh) | 2021-12-31 | 2021-12-31 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111679263.6A CN116417344A (zh) | 2021-12-31 | 2021-12-31 | 半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116417344A true CN116417344A (zh) | 2023-07-11 |
Family
ID=87051947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111679263.6A Pending CN116417344A (zh) | 2021-12-31 | 2021-12-31 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116417344A (zh) |
-
2021
- 2021-12-31 CN CN202111679263.6A patent/CN116417344A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7935602B2 (en) | Semiconductor processing methods | |
| CN104008994B (zh) | 半导体装置的制造方法 | |
| KR100546378B1 (ko) | 리세스 채널을 가지는 트랜지스터 제조 방법 | |
| US6063657A (en) | Method of forming a buried strap in a DRAM | |
| CN109950311B (zh) | 半导体结构及其形成方法 | |
| KR100632653B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| CN109103102B (zh) | 半导体结构及其形成方法 | |
| CN108573862B (zh) | 半导体结构及其形成方法 | |
| CN116417344A (zh) | 半导体结构的形成方法 | |
| KR100780629B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조 방법 | |
| CN116417405A (zh) | 半导体结构的形成方法 | |
| CN113497144A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN107978525B (zh) | 半导体结构及其形成方法 | |
| CN112018034A (zh) | 半导体结构及其形成方法 | |
| CN114446788A (zh) | 半导体结构的形成方法 | |
| CN117529095B (zh) | 半导体结构的制造方法 | |
| CN113113309B (zh) | 半导体结构的形成方法 | |
| CN113903807B (zh) | 半导体结构及其形成方法 | |
| CN116417342A (zh) | 半导体结构的形成方法 | |
| CN113130312B (zh) | 半导体结构的形成方法 | |
| CN114496791A (zh) | 半导体结构的形成方法 | |
| CN113497034A (zh) | 半导体结构及其形成方法 | |
| CN112151374A (zh) | 半导体器件及其形成方法 | |
| CN118116869A (zh) | 半导体结构的形成方法 | |
| CN114497212A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |