CN116417405A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN116417405A
CN116417405A CN202111676001.4A CN202111676001A CN116417405A CN 116417405 A CN116417405 A CN 116417405A CN 202111676001 A CN202111676001 A CN 202111676001A CN 116417405 A CN116417405 A CN 116417405A
Authority
CN
China
Prior art keywords
layer
material layer
forming
dummy gate
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111676001.4A
Other languages
English (en)
Inventor
王文泰
肖杏宇
姜长城
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202111676001.4A priority Critical patent/CN116417405A/zh
Publication of CN116417405A publication Critical patent/CN116417405A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体结构的形成方法，包括：在所述衬底表面形成第一介质材料层，所述第一介质材料层位于所述第一伪栅极结构和所述第二伪栅极结构侧壁，所述第一区上的第一介质材料层厚度大于所述第二区上的第二介质材料层厚度；在所述第一介质材料层上形成第二介质材料层，所述第一区上的第二介质材料层厚度小于所述第二区上的第二介质材料层厚度；平坦化所述第一介质材料层和所述第二介质材料层，直到暴露出所述第一伪栅极和所述第二伪栅极，以所述第一介质材料层形成第一过渡介质层；回刻所述第一过渡介质层，形成第一初始介质层；在所述第一初始介质层表面形成保护层。所述方法提高了栅极形成工艺的控制窗口。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着集成电路制造技术的不断发展，为了达到更快的运算速度、更大的数据存储量以及更多的功能，集成电路芯片朝向更高的器件密度、更高的集成度方向发展。随着器件的特征尺寸不断缩小到纳米级，多晶硅栅工艺不能满足现有技术的要求，半导体业界利用金属栅(Metal Gate，MG)取代多晶硅栅电极以解决阈值电压漂移、多晶硅栅耗尽效应、过高的栅电阻和费米能级的钉扎等现象。
随着器件的特征尺寸的进一步降低，需要降低金属栅高度以获得较低的有效电容。然而，在金属替代栅极工艺中，由于受晶圆均匀性、刻蚀过程中的负载效应等的影响，很难做到对低高度金属栅极的精细控制。
因此，现有的金属栅形成工艺有待进一步改进。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，以提高形成的半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区和第二区；在所述第一区上形成第一伪栅极结构，在所述第二区上形成第二伪栅极结构，所述第一伪栅极结构包括第一伪栅极，所述第二伪栅极结构包括第二伪栅极，相邻第一伪栅极结构之间的距离小于相邻第二伪栅极结构之间的距离；在所述衬底表面形成第一介质材料层，所述第一介质材料层位于所述第一伪栅极结构和所述第二伪栅极结构侧壁，所述第一介质材料层表面高于或齐平于所述第二伪栅极结构顶部表面，且所述第一区上的第一介质材料层厚度大于所述第二区上的第二介质材料层厚度；在所述第一介质材料层上形成第二介质材料层，所述第一区上的第二介质材料层厚度小于所述第二区上的第二介质材料层厚度；平坦化所述第一介质材料层和所述第二介质材料层，直到暴露出所述第一伪栅极和所述第二伪栅极，以所述第一介质材料层形成第一过渡介质层；回刻所述第一过渡介质层，形成第一初始介质层；在所述第一初始介质层表面形成保护层，所述保护层位于所述第一伪栅极和所述第二伪栅极侧壁，且暴露出所述第一伪栅极和所述第二伪栅极；形成所述保护层后，形成第一栅极以替代所述第一伪栅极，形成第二栅极以替代所述第二伪栅极。
可选的，平坦化所述第一介质材料层和所述第二介质材料层的方法包括：采用第一机械化学研磨工艺平坦化所述第二介质材料层，直到暴露出所述第一介质材料层，所述第一机械化学研磨工艺对所述第二介质材料层的研磨速率大于对所述第一介质材料层的研磨速率；在所述第一机械化学研磨工艺后，采用第二机械化学研磨工艺平坦化所述第一介质材料层，直到暴露出所述第一伪栅极和所述第二伪栅极。
可选的，所述第一介质材料层的材料包括氧化硅；所述第一介质材料层的形成工艺包括流体化学气相沉积工艺；所述第二介质材料层的材料包括氧化硅；所述第二介质材料层的形成工艺包括等离子体增强化学气相沉积工艺。
可选的，所述第一伪栅极结构还包括第一伪栅介质层，所述第一伪栅介质层位于所述第一伪栅极和所述衬底之间；所述第二伪栅极结构还包括第二伪栅介质层，所述第二伪栅介质层位于所述第二伪栅极和所述衬底之间；所述保护层的材料与所述第一伪栅介质层和所述第二伪栅介质层的材料不同。
可选的，所述第一栅极和所述第二栅极的方法包括：去除所述第一伪栅极、所述第二伪栅极、所述第一伪栅介质层和所述第二伪栅介质层，在所述第一初始介质层和所述保护层内形成栅沟槽；在所述栅沟槽内和所述保护层表面形成栅极材料层；平坦化所述栅极材料层直到暴露出所述第一区上的所述第一初始介质层表面，以所述第一区上的栅极材料层形成所述第一栅极，以所述第二区上的栅极材料层形成所述第二栅极，且以所述第一初始介质层形成第一介质层。
可选的，所述第一区包括第一隔离区，形成所述第一栅极和所述第二栅极后，在所述第一隔离区上的所述第一介质层和所述第一栅极内形成第一隔离结构；所述第一隔离结构的形成方法包括：在所述第一介质层、所述第一栅极和所述第二栅极表面形成第一硬掩膜层，所述第一硬掩膜层暴露出所述第一隔离区上的第一栅极；以所述第一硬掩膜层为掩膜，去除所述第一隔离区上的第一栅极，在所述第一介质层和所述第一栅极内形成第一隔离开口；在所述第一隔离开口内形成第一隔离结构。
可选的，所述衬底内具有鳍部，所述第一栅极横跨所述第一区上的所述鳍部，且位于部分鳍部侧壁和顶部表面。
可选的，所述第一区还包括第二隔离区，所述方法还包括：在形成所述第一隔离结构后，图形化所述第一硬掩膜层，形成第二硬掩膜层，所述第二硬掩膜层暴露出所述第二隔离区上的鳍部；以所述第二硬掩膜层为掩膜，刻蚀所述鳍部，在所述鳍部内形成第二隔离开口；在所述第二隔离开口内形成第二隔离结构。
可选的，平坦化所述栅极材料层的方法包括：采用第三机械化学研磨工艺平坦化所述栅极材料层，直到暴露出所述保护层表面，形成初始栅极；在第三机械化学研磨工艺后，采用第四机械化学研磨工艺平坦化所述初始栅极。
可选的，在第三机械化学研磨工艺后，且在所述第四机械化学研磨工艺前，还包括：去除所述保护层。
可选的，所述保护层的形成方法包括：在所述第一初始介质层、所述第一伪栅极和所述第二伪栅极顶部表面形成保护材料层；平坦化所述保护材料层，直到暴露出所述第一伪栅极和所述第二伪栅极表面。
可选的，所述保护材料层的形成工艺包括原子层沉积工艺。
可选的，所述保护材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
可选的，平坦化所述保护材料层的方法包括：在所述保护材料层表面形成第三介质材料层，所述第三介质材料层的材料与所述保护材料层的材料不同；采用第五机械化学研磨工艺平坦化所述第三介质材料层，直到暴露出所述保护材料层表面；所述第五机械化学研磨工艺后，回刻所述保护材料层，直到暴露出所述第一伪栅极和所述第二伪栅极顶部表面。
可选的，所述第一区还包括隔离区，在形成所述保护材料层后，且在形成所述保护层前，还在所述隔离区上的所述第一初始介质层和所述第一伪栅极内形成隔离结构，所述隔离结构的形成方法包括：图形化所述保护材料层，以所述保护材料层形成第三硬掩膜层，所述第三硬掩膜层暴露出所述隔离区上的第一伪栅极；以所述第三硬掩膜层为掩膜刻蚀所述第一伪栅极，在所述第一初始介质层和所述第一伪栅极内形成隔离开口；在所述隔离开口内形成隔离结构。
可选的，所述隔离结构的形成方法包括：在平坦化所述保护材料层前，在所述隔离开口内和所述第三硬掩膜层表面形成绝缘材料层；在平坦化所述保护材料层工艺后，以所述绝缘材料层形成隔离结构。
可选的，所述绝缘材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
可选的，所述第一介质材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种；所述第二介质材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
可选的，在形成所述第一介质材料层前，还在所述衬底、所述第一伪栅极结构和所述第二伪栅极结构表面形成刻蚀停止层。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，一方面，在所述衬底表面形成第一介质材料层和位于所述第一介质材料层表面的第二介质材料层，所述第一区上的第一介质材料层厚度大于所述第二区上的第二介质材料层厚度，所述第一区上的第二介质材料层厚度小于所述第二区上的第二介质材料层厚度，以使所述第二介质材料层表面较为平整，减少因膜层厚度不同给后续的平坦化造成的表面不均匀；另一方面，通过平坦化所述第一介质材料层和所述第二介质材料层，暴露出所述第一伪栅极和所述第二伪栅极，进而通过控制伪栅极高度来控制栅极高度的方法，避免了通过侧墙控制栅极高度工艺中，因不同区域器件密度差异带来的侧墙高度的刻蚀差异。另外，在所述第一初始介质层表面形成保护层，所述保护层在替代所述第一伪栅极形成第一栅极，替代所述第二伪栅极形成第二栅极的机械化学研磨过程中，起到保护第一初始介质层的作用，进一步提高了栅极形成工艺的控制窗口。
进一步，在采用第一机械化学研磨工艺和第二机械化学研磨工艺平坦化以使所述第一伪栅极和所述第二伪栅极暴露的过程中，可通过调整研磨工艺增加表面平整度，具体地，由于所述第一区器件密度大于所述第二区器件密度，所述第一机械化学研磨工艺后，所述第二区上的第一介质材料层表面有第二介质材料层残留，所述第二机械化学研磨工艺中选用第一介质材料层和第二介质材料层研磨刻蚀比相近的工艺，可获得较为平整的表面，利于精确控制所形成的栅极高度。
进一步，所述第一介质材料层的材料包括氧化硅；所述第一介质材料层的形成工艺包括流体化学气相沉积工艺；所述第二介质材料层的材料包括氧化硅；所述第二介质材料层的形成工艺包括等离子体增强化学气相沉积工艺。所述流体化学气相沉积工艺利于介质材料层在相邻的所述第一栅极结构、相邻的所述第二栅极结构之间的填充，降低空隙缺陷等异常的产生，所述等离子体增强化学气相沉积工艺利于形成表面平整的第二介质材料层，利于后续的平坦化过程对表面平整度的控制，进而提高栅极高度控制的工艺窗口。
进一步，所述第一伪栅极结构还包括第一伪栅介质层，所述第二伪栅极结构还包括第二伪栅介质层，在去除第一伪栅介质层和第二伪栅介质层的刻蚀过程中，所述保护层起到保护第一初始介质层的作用，减少第一初始介质层的过刻，造成器件表面的不平整的情况。
进一步，以所述保护材料层形成第三硬掩膜层，且以所述第三硬掩膜层为掩膜刻蚀所述第一伪栅极，在所述第一初始介质层和所述第一伪栅极内形成隔离开口，在所述隔离开口内形成隔离结构，所述保护材料层被用于形成保护层和形成隔离开口时的第三硬掩膜层，可以节约材料，降低生产成本。
进一步，图形化所述第一硬掩膜层，形成第二硬掩膜层，以所述第二硬掩膜层为掩膜，刻蚀所述第二隔离区上的鳍部和第一栅极，在所述鳍部内形成第二隔离开口，在所述第二隔离开口内形成第二隔离结构。所述第一硬掩膜层用于作为在第一栅极形成第一隔离开口时的掩膜，还用于形成第二硬掩膜层以切断鳍部，形成所述第二隔离开口，节省了掩膜材料，有助于降低生产成本。
附图说明
图1至图7是一种现有半导体结构的形成方法各步骤的结构示意图；
图8至图25是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图；
图26至图35是本发明另一实施例中的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
如背景技术所述，采用现有的金属栅形成工艺有待进一步提高。现结合一种半导体结构的形成方法进行说明分析。
图1至图7是一种现有半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供衬底100，所述衬底100包括第一区I和第二区II；在所述衬底100上形成第一伪栅极结构和第二伪栅极结构，所述第一伪栅极结构位于所述第一区I上，所述第二伪栅极结构位于所述第二区II上，所述第一伪栅极结构包括第一初始伪栅极101、位于所述第一初始伪栅极101上的第一硬掩膜层，以及位于所述第一初始伪栅极101和所述第一硬掩膜层侧壁的第一初始侧墙102，所述第一硬掩膜层包括第一氮化硅层103和位于所述第一氮化硅层103上的第一氧化硅层104，所述第二伪栅极结构包括第二初始伪栅极201、位于所述第二初始伪栅极201上的第二硬掩膜层，以及位于所述第二初始伪栅极201和所述第二硬掩膜层侧壁的第二初始侧墙202，所述第二硬掩膜层包括第二氧化硅层203和位于所述第二氮化硅层203上的第二氧化硅层204，且相邻所述第一伪栅极结构之间的距离小于相邻所述第二伪栅极结构之间的距离；在所述衬底、所述第一伪栅极结构和所述第二伪栅极结构表面形成刻蚀停止层105；在所述刻蚀停止层105表面形成旋涂碳材料层106。
请参考图2，在所述旋涂碳材料层106表面形成图形化层(图中未示出)，所述图形化层表面暴露出所述第一伪栅极结构和第二伪栅极结构顶部表面的刻蚀停止层105；刻蚀所述刻蚀停止层105、所述第一初始侧墙102和所述第二初始侧墙202，以所述第一初始侧墙102形成第一过渡侧墙107，以所述第二初始侧墙202形成第二侧墙207；形成所述第一过渡侧墙107和所述第二侧墙207后，去除所述旋涂碳材料层106。
请参考图3，去除所述旋涂碳材料层106后，在所述衬底100表面形成介质材料层108，所述介质材料层108暴露出所述第一氮化硅层103和所述第二氮化硅层203。
请参考图4，形成所述介质材料层108后，采用选择性刻蚀工艺去除所述第一氮化硅层103和所述第二氮化硅层203，所述第一过渡侧墙107被刻蚀形成第一中间侧墙109。
请参考图5，回刻所述第一中间侧墙109、所述第一初始伪栅极101、所述第二初始伪栅极201，以所述第一中间侧墙109形成第一侧墙110，以所述第一初始伪栅极101形成第一伪栅极111，以所述第二初始伪栅极201形成第二伪栅极211。
请参考图6，去除所述第一伪栅极111和所述第二伪栅极211，在所述介质材料层108内形成栅凹槽(图中未示出)；在所述栅凹槽和所述介质材料层108表面形成栅极材料层112。
请参考图7，平坦化所述栅极材料层112和所述介质材料层108直到暴露出所述第一侧墙110和所述第二侧墙207，以所述介质材料层108形成介质层113，以所述第一区I上的所述栅极材料层112形成第一栅极114，以所述第二区II上的所述栅极材料层112形成第二栅极214。
上述方法用于金属栅替代工艺中，通过控制所述第一侧墙110和所述第二侧墙207的高度来控制第一栅极114和第二栅极214的高度。所述第一区I用于形成短沟道器件区，所述第二区II用于形成长沟道器件区。在以所述旋涂碳材料层106作为保护层，刻蚀所述第一初始侧墙102和所述第二初始侧墙202的过程中，由于所述第一区I和所述第二区II图形密度的不同，所述第二区II上的旋涂碳材料层106的厚度比所述第一区I上的旋涂碳材料层106的厚度低，且刻蚀过程中所述第二区II上的旋涂碳材料层106更容易消耗，从而使所述第二区II上形成的第二侧墙207低于所述第一区I上形成的第一过渡侧墙107，所述第二侧墙207和所述第一过渡侧墙107高度的差异不利于控制金属栅的高度精确控制，减低了器件表面的平整度。
为了解决上述问题，本发明提供一种半导体结构的形成方法，一方面，在所述衬底表面形成第一介质材料层和位于所述第一介质材料层表面的第二介质材料层，所述第一区上的第一介质材料层厚度大于所述第二区上的第二介质材料层厚度，所述第一区上的第二介质材料层厚度小于所述第二区上的第二介质材料层厚度，以使所述第二介质材料层表面较为平整，减少因膜层厚度不同给后续的平坦化造成的表面不均匀；另一方面，通过平坦化所述第一介质材料层和所述第二介质材料层，暴露出所述第一伪栅极和所述第二伪栅极，进而通过控制伪栅极高度来控制栅极高度的方法，避免了通过侧墙控制栅极高度工艺中，因不同区域器件密度差异带来的侧墙高度的刻蚀差异。另外，在所述第一初始介质层表面形成保护层，所述保护层在替代所述第一伪栅极形成第一栅极，替代所述第二伪栅极形成第二栅极的机械化学研磨过程中，起到保护第一初始介质层的作用，进一步提高了栅极形成工艺的控制窗口。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图8至图25是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
请参考图8和图9，图9为图8的俯视结构示意图，图8是图9中沿EE1方向的剖面结构示意图，提供衬底301，所述衬底301包括第一区I和第二区II。
所述衬底301可以是单晶硅，多晶硅或非晶硅，也可以是锗、锗化硅、砷化镓等半导体材料，还可以为绝缘体上半导体结构。
所述衬底301可以是平面结构，也可以为非平面结构，如所述衬底内形成有鳍部等。本实施例中，所述衬底301为单晶硅，且为平面结构。
所述第一区I用于形成短沟道器件；所述第二区II用于形成长沟道器件。本实施例中，所述第一区I还包括隔离区A。
请继续参考图8和图9，在所述第一区I上形成第一伪栅极结构，在所述第二区II上形成第二伪栅极结构，所述第一伪栅极结构包括第一伪栅极302，所述第二伪栅极结构包括第二伪栅极402，相邻第一伪栅极结构之间的距离小于相邻第二伪栅极结构之间的距离。
所述第一伪栅极302的材料包括硅；所述第二伪栅极402的材料包括硅。本实施例中，所述第一伪栅极302的材料为硅，所述第二伪栅极402的材料为硅。其他实施例中，所述第一伪栅极302的材料可以为多晶硅、无定型碳等；所述第二伪栅极402的材料可以为多晶硅、无定型碳等。
本实施例中，所述第一伪栅极结构还包括第一伪栅介质层303，所述第一伪栅介质层303位于所述第一伪栅极302和所述衬底301之间；所述第二伪栅极结构还包括第二伪栅介质层403，所述第二伪栅介质层403位于所述第二伪栅极402和所述衬底301之间。
本实施例中，所述第一伪栅极结构还包括位于所述第一伪栅极302上的第二硬掩膜层304；所述第二伪栅极结构还包括位于所述第二伪栅极402上的第三硬掩膜层404。
本实施例中，所述第一伪栅极结构还包括位于所述第一伪栅极302、所述第二硬掩膜层304和所述第一伪栅介质层303侧壁的第一侧墙306；所述第二伪栅极结构还包括位于所述第二伪栅极402、所述第三硬掩膜层404和所述第二伪栅介质层403侧壁的第二侧墙406。
后续，在所述衬底301表面形成第一介质材料层。
本实施例中，在形成所述第一介质材料层前，还在所述衬底301、所述第一伪栅极结构和所述第二伪栅极结构表面形成刻蚀停止层305。其他实施例中，可以不形成所述刻蚀停止层305。
需要说明的是，图9中省略了所述刻蚀停止层305。
请参考图10，图10的视图方向同图8，在所述衬底301表面形成第一介质材料层307，所述第一介质材料层307位于所述第一伪栅极结构和所述第二伪栅极结构侧壁，所述第一介质材料层307表面高于或齐平于所述第二伪栅极结构顶部表面，且所述第一区I上的第一介质材料层307厚度大于所述第二区II上的第一介质材料层307厚度；在所述第一介质材料层307上形成第二介质材料层308，所述第一区I上的第二介质材料层308厚度小于所述第二区II上的第二介质材料层308厚度。
所述第一区I上的第一介质材料层307厚度大于所述第二区II上的第二介质材料层308厚度，所述第一区I上的第二介质材料层308厚度小于所述第二区II上的第二介质材料层308厚度，以使所述第二介质材料层308表面较为平整，减少因膜层厚度不同给后续的平坦化造成的表面不均匀。
所述第一介质材料层307的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种；所述第二介质材料层308的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
本实施例中，所述第一介质材料层307的材料包括氧化硅；所述第一介质材料层307的形成工艺包括流体化学气相沉积工艺；所述第二介质材料层308的材料包括氧化硅；所述第二介质材料层308的形成工艺包括等离子体增强化学气相沉积工艺。
所述流体化学气相沉积工艺有利于在相邻的所述第一栅极结构、相邻的所述第二栅极结构之间的填充，降低空隙缺陷等异常的产生。由于所述第一区I的器件密度高于所述第二区II的器件密度，在流体化学气相沉积工艺下，所述第一区I上的第一介质材料层307厚度大于所述第二区II上的第一介质材料层307厚度。所述等离子体增强化学气相沉积工艺利于形成较为平整的所述第二介质材料层308表面，利于后续平坦化过程对表面平整度的控制，进而提高栅极高度控制的工艺窗口。
后续，平坦化所述第一介质材料层307和所述第二介质材料层308，直到暴露出所述第一伪栅极302和所述第二伪栅极402，以所述第一介质材料层307形成第一过渡介质层。
平坦化所述第一介质材料层307和所述第二介质材料层308的方法，请参考图11。
请参考图11，图11的视图方向同图8，采用第一机械化学研磨工艺平坦化所述第二介质材料层308，直到暴露出所述第一介质材料层307，所述第一机械化学研磨工艺对所述第二介质材料层308的研磨速率大于对所述第一介质材料层307的研磨速率；在所述第一机械化学研磨工艺后，采用第二机械化学研磨工艺平坦化所述第一介质材料层307，直到暴露出所述第一伪栅极302和所述第二伪栅极402。
本实施例中，所述第一介质材料层307作为第一机械化学研磨工艺平坦化的停止层。其他实施例中，可以以所述刻蚀停止层305作为第一机械化学研磨工艺平坦化的停止层。
在采用第一机械化学研磨工艺和第二机械化学研磨工艺平坦化，以使所述第一伪栅极302和所述第二伪栅极402暴露的过程中，通过调整研磨工艺增加表面平整度，具体地，由于所述第一区I器件密度大于所述第二区II器件密度，所述第一机械化学研磨工艺后，所述第二区II上的第一介质材料层307表面有第二介质材料层308残留，所述第二机械化学研磨工艺中选用对第一介质材料层307和第二介质材料层308研磨刻蚀比相近的工艺，可获得具有较为平整表面的第一过渡介质层309，利于精确控制所形成的栅极高度。
本实施例中，所述第二区II上的第一过渡介质层309的厚度与所述第一区I上的第一过渡介质层309的厚度差值小于50埃，具有较好的平整度。
通过平坦化所述第一介质材料层307和所述第二介质材料层308，暴露出所述第一伪栅极302和所述第二伪栅极402，进而通过控制伪栅极高度来控制栅极高度的方法，避免了通过侧墙控制栅极高度工艺中，因不同区域器件密度差异带来的侧墙高度的刻蚀差异。
请参考图12，回刻所述第一过渡介质层309，形成第一初始介质层310。
回刻所述第一过渡介质层309的工艺包括干法刻蚀工艺。
后续，在所述第一初始介质层310表面形成保护层，所述保护层位于所述第一伪栅极302和所述第二伪栅极402侧壁，且暴露出所述第一伪栅极302和所述第二伪栅极402。所述保护层的形成方法，请参考图13至图18。
请参考图13，在所述第一初始介质层310、所述第一伪栅极302和所述第二伪栅极402顶部表面形成保护材料层311。
本实施例中，所述保护材料层311的形成工艺为原子层沉积工艺。所述原子层沉积工艺有利于提高所述保护材料层311的质量，减少缺陷的产生。
所述保护材料层311的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述保护材料层311的材料为氮化硅。
所述保护材料层311的材料与所述第一伪栅介质层303和所述第二伪栅介质层403的材料不同。所述保护材料层311用于形成保护层。
后续，平坦化所述保护材料层311，直到暴露出所述第一伪栅极302和所述第二伪栅极402表面。
本实施例中，在形成所述保护材料层311后，且在形成所述保护层前，还在所述隔离区A上的所述第一初始介质层310和所述第一伪栅极302内形成隔离结构，所述隔离结构的形成方法，请参考图14至图18。
请参考图14和图15，图14为图15中沿EE1方向的剖面结构示意图，图15是图14的俯视结构示意图，图形化所述保护材料层311，以所述保护材料层311形成第三硬掩膜层(图中未示出)，所述第三硬掩膜层暴露出所述隔离区A上的第一伪栅极302；以所述第三硬掩膜层312为掩膜刻蚀所述第一伪栅极302，在所述第一初始介质层310和所述第一伪栅极302内形成隔离开口313。
所述保护材料层311用于形成保护层，所述保护材料层311还用于形成所述第三硬掩膜层，用于形成所述隔离开口313，不需要增加额外的掩膜材料，可以节约材料，降低生产成本。
后续，在所述隔离开口313内形成隔离结构。所述隔离结构的形成方法请参考图16至图18。
请参考图16，在平坦化所述保护材料层311前，在所述隔离开口313内和所述第三硬掩膜层312表面形成绝缘材料层407。
所述绝缘材料层407的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
后续，平坦化所述保护材料层311，直到暴露出所述第一伪栅极302和所述第二伪栅极402表面。在平坦化所述保护材料层311工艺后，以所述绝缘材料层407形成所述隔离层。
本实施例中，平坦化所述保护材料层的方法，请参考图16至图19。
请继续参考图16，在所述保护材料层311表面形成第三介质材料层314，所述第三介质材料层314的材料与所述保护材料层311的材料不同。
所述第三介质材料层314的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述第三介质材料层314的材料为氧化硅。
本实施例中，所述第三介质材料层314的形成工艺为等离子体增强化学气相沉积工艺。所述第三介质材料层314的前层材料膜(即所述保护材料层311)表面的不平整，所述等离子体增强化学气相沉积工艺有利于提高所形成的所述第三介质材料层314表面的平整度。
请参考图17，采用第五机械化学研磨工艺平坦化所述第三介质材料层314，直到暴露出所述保护材料层311表面。
由于所述保护材料层311表面不平整，在所述第五机械化学研磨工艺后，所述保护材料层311表面尚有部分所述第三介质材料层314残留。
请参考图18，所述第五机械化学研磨工艺后，回刻所述保护材料层311，直到暴露出所述第一伪栅极302和所述第二伪栅极402顶部表面，以所述保护材料层311形成所述保护层315，以所述隔离材料层407形成隔离层408。
所述保护层315的材料与所述第一伪栅介质层303和所述第二伪栅介质层403的材料不同。本实施例中，所述保护层315的材料为氮化硅。
回刻所述保护材料层311的工艺包括无选择性干法刻蚀工艺，所述无选择性干法刻蚀工艺对所述保护材料层311和所述第三介质材料314的刻蚀速度相近，可获得具有较为平整表面的保护层315，以利于后续精确控制栅极高度。
后续，形成所述保护层315后，形成第一栅极以替代所述第一伪栅极302，形成第二栅极以替代所述第二伪栅极402。所述第一栅极和所述第二栅极的方法，请参考图19至图25。
请参考图19，去除所述第一伪栅极302、所述第二伪栅极402、所述第一伪栅介质层303和所述第二伪栅介质层403，在所述第一初始介质层310和所述保护层315内形成栅沟槽316。
在去除所述第一伪栅介质层303和所述第二伪栅介质层403的刻蚀过程中，所述保护层315起到保护第一初始介质层310的作用，可选择第一伪栅介质层303、第二伪栅介质层403相对所述保护层315具有较大选择比的刻蚀工艺，减少第一初始介质层310的过刻情况，提高器件表面的平整度。
请参考图20，在所述栅沟槽316内和所述保护层315表面形成栅极材料层317。
所述栅极材料层317的材料包括金属。
本实施例中，在形成所述栅极材料层317前，还在所述栅沟槽316底部形成栅介质层407。
后续，平坦化所述栅极材料层317直到暴露出所述第一区I上的所述第一初始介质层310表面，以所述第一区I上的栅极材料层317形成所述第一栅极，以所述第二区II上的栅极材料层317形成所述第二栅极，且以所述第一初始介质层310形成第一介质层。平坦化所述栅极材料层的方法请参考图21至图25。
请参考图21和图22，图21为图22中沿EE1方向的剖面结构示意图，图22是图21的俯视结构示意图，采用第三机械化学研磨工艺平坦化所述栅极材料层317，直到暴露出所述保护层315表面，形成初始栅极318。
在所述第三机械化学研磨工艺中，所述保护层315起到保护第一初始介质层310的作用，以提高工艺窗口。
后续，在第三机械化学研磨工艺后，采用第四机械化学研磨工艺平坦化所述初始栅极318。本实施例中，在第三机械化学研磨工艺后，且在所述第四机械化学研磨工艺前，还请参考图23。
请参考图23，图23视图方向同图8，去除所述保护层315。
去除所述保护层315的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或两者的结合。本实施例中，去除所述保护层315的工艺为干法刻蚀工艺。
去除所述保护层315的目的在于：在于减少后续的第四机械化学研磨工艺中，所述保护层315对研磨的影响。
请参考图24和图25，图24为图25中沿EE1方向的剖面结构示意图，图25是图24的俯视结构示意图，在第三机械化学研磨工艺后，采用第四机械化学研磨工艺平坦化所述初始栅极318。
以所述第一区I上的栅极材料层317形成所述第一栅极321，以所述第二区II上的栅极材料层317形成所述第二栅极421，且以所述第一初始介质层310形成第一介质层322。
图26至图35是本发明另一实施例中的半导体结构的形成方法各步骤的结构示意图。
请参考图26和图27，图27为图26的俯视结构示意图，图26是图27中沿DD1方向的剖面结构示意图，提供衬底501，所述衬底501包括第一区I和第二区II；在所述第一区I上形成第一伪栅极结构，在所述第二区II上形成第二伪栅极结构，所述第一伪栅极结构包括第一伪栅极502，所述第二伪栅极结构包括第二伪栅极602，相邻第一伪栅极结构之间的距离小于相邻第二伪栅极结构之间的距离。
本实施例中，所述第一伪栅极结构还包括第一伪栅介质层503，所述第一伪栅介质层503位于所述第一伪栅极502和所述衬底501之间；所述第二伪栅极结构还包括第二伪栅介质层603，所述第二伪栅介质层603位于所述第二伪栅极602和所述衬底501之间。
本实施例中，所述衬底501内具有鳍部(图中未示出)。所述第一伪栅极结构横跨所述第一区I上的所述鳍部，且位于部分鳍部侧壁和顶部表面。
本实施例中，所述第一区I包括第一隔离区M和第二隔离区(图中未示出)。所述第一隔离区M用于定义栅切断的位置，所述第二隔离区用于定义鳍切断的位置。
后续，在所述衬底501表面形成第一介质材料层。
本实施例中，在形成所述第一介质材料层前，还在所述衬底501、所述第一伪栅极结构和所述第二伪栅极结构表面形成刻蚀停止层505。其他实施例中，可以不形成所述刻蚀停止层505。
在此需要说明的是，图27中省略了所述刻蚀停止层505，且所述第一伪栅极结构仅示出了所述第一伪栅极502，所述第二伪栅极结构仅示出了所述第二伪栅极602。在后续的参考图中，图28至图35的视图方向均同图26。
请参考图28，在所述衬底501表面形成第一介质材料层507，所述第一介质材料层507位于所述第一伪栅极结构和所述第二伪栅极结构侧壁，所述第一介质材料层507表面高于或齐平于所述第二伪栅极结构顶部表面，且所述第一区I上的第一介质材料层507厚度大于所述第二区II上的第一介质材料层507厚度；在所述第一介质材料层507上形成第二介质材料层508，所述第一区I上的第二介质材料层508厚度小于所述第二区II上的第二介质材料层508厚度。
请参考图29，平坦化所述第一介质材料层507和所述第二介质材料层508，直到暴露出所述第一伪栅极502和所述第二伪栅极602，以所述第一介质材料层507形成第一过渡介质层509。
所述平坦化的方法，同上一实施例，在此不再赘述。
请参考图30，回刻所述第一过渡介质层509，形成第一初始介质层510。
回刻所述第一过渡介质层的方法，同上一实施例，在此不再赘述。
后续，在所述第一初始介质层510表面形成保护层，所述保护层位于所述第一伪栅极502和所述第二伪栅极602侧壁，且暴露出所述第一伪栅极502和所述第二伪栅极602。所述保护层的形成方法，请参考图31至图33。
请参考图31，在所述第一初始介质层510、所述第一伪栅极502和所述第二伪栅极602顶部表面形成保护材料层511。
请参考图32，平坦化所述保护材料层511，直到暴露出所述第一伪栅极502和所述第二伪栅极602表面，形成所述保护层513。
平坦化所述保护材料层511的方法包括：在所述保护材料层511表面形成第三介质材料层(图中未示出)，所述第三介质材料层的材料与所述保护材料层511的材料不同；采用第五机械化学研磨工艺平坦化所述第三介质材料层，直到暴露出所述保护材料层511表面；所述第五机械化学研磨工艺后，回刻所述保护材料层511，直到暴露出所述第一伪栅极502和所述第二伪栅极602顶部表面。
请参考图33，形成所述保护层513后，形成第一栅极514以替代所述第一伪栅极502，形成第二栅极515以替代所述第二伪栅极602。
所述第一栅极514和所述第二栅极515的方法包括：去除所述第一伪栅极502、所述第二伪栅极602、所述第一伪栅介质层503和所述第二伪栅介质层603，在所述第一初始介质层510和所述保护层513内形成栅沟槽(图中未示出)；在所述栅沟槽内和所述保护层513表面形成栅极材料层(图中未示出)；平坦化所述栅极材料层直到暴露出所述第一区I上的所述第一初始介质层510表面，以所述第一区I上的栅极材料层形成所述第一栅极514，以所述第二区II上的栅极材料层形成所述第二栅极515，且以所述第一初始介质层510形成第一介质层516。所述第一栅极514和所述第二栅极515的形成方法，请参考上一实施例的描述，在此不再赘述。
本实施例中，形成所述第一栅极514和所述第二栅极515后，在所述第一隔离区M上的所述第一介质层516和所述第一栅极514内形成第一隔离结构。所述第一隔离结构的形成方法，请参考图34至图35。
请参考图34，在所述第一介质层516、所述第一栅极514和所述第二栅极515表面形成第一硬掩膜层517，所述第一硬掩膜层517暴露出所述第一隔离区M上的第一栅极514；以所述第一硬掩膜层517为掩膜，去除所述第一隔离区M上的第一栅极514，在所述第一介质层516和所述第一栅极514内形成第一隔离开口518。
第一硬掩膜层517的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
第一硬掩膜层517的形成方法包括：在所述第一介质层516、所述第一栅极514和所述第二栅极515表面形成第一硬掩膜材料层(图中未示出)；图形化所述第一硬掩膜材料层，形成所述第一硬掩膜层517。
本实施例中，所述第一硬掩膜层517为两层结构，包括氧化材料层和位于所述氧化材料层上的氮化硅材料层。
请参考图35，在所述第一隔离开口518内形成第一隔离结构519。
本实施例中，在形成所述第一隔离结构519后，还图形化所述第一硬掩膜层517，形成第二硬掩膜层(图中未示出)，所述第二硬掩膜层暴露出所述第二隔离区上的鳍部；以所述第二硬掩膜层为掩膜，刻蚀所述鳍部，在所述鳍部内形成第二隔离开口(图中未示出)；在所述第二隔离开口内形成第二隔离结构(图中未示出)。
本实施例中，所述第一硬掩膜层517用于作为在第一栅极514内形成第一隔离开口518时的掩膜，还用于形成第二硬掩膜层以切断鳍部，形成所述第二隔离开口，节省了掩膜材料，有助于降低生产成本。
所述第一隔离结构519和所述第二隔离结构均以第一硬掩膜材料层形成用于形成隔离开口的掩膜，两者形成的先后顺序不做限制。在本实施例中，先形成所述第一隔离结构519，后形成所述第二隔离结构。在另一实施例中，也可以先形成所述第二隔离结构，后形成所述第一隔离结构。所述方法还包括：在形成所述第一隔离结构前，在所述第一介质层、所述第一栅极和所述第二栅极表面形成第二硬掩膜层，所述第二硬掩膜层暴露出所述第二隔离区上的鳍部；以所述第二硬掩膜层为掩膜，刻蚀所述鳍部，在所述鳍部内形成第二隔离开口；在所述第二隔离开口内形成第二隔离结构；形成所述第二隔离结构后，图形化所述第二硬掩膜层，形成所述第一硬掩膜层。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区和第二区；
在所述第一区上形成第一伪栅极结构，在所述第二区上形成第二伪栅极结构，所述第一伪栅极结构包括第一伪栅极，所述第二伪栅极结构包括第二伪栅极，相邻第一伪栅极结构之间的距离小于相邻第二伪栅极结构之间的距离；
在所述衬底表面形成第一介质材料层，所述第一介质材料层位于所述第一伪栅极结构和所述第二伪栅极结构侧壁，所述第一介质材料层表面高于或齐平于所述第二伪栅极结构顶部表面，且所述第一区上的第一介质材料层厚度大于所述第二区上的第二介质材料层厚度；
在所述第一介质材料层上形成第二介质材料层，所述第一区上的第二介质材料层厚度小于所述第二区上的第二介质材料层厚度；
平坦化所述第一介质材料层和所述第二介质材料层，直到暴露出所述第一伪栅极和所述第二伪栅极，以所述第一介质材料层形成第一过渡介质层；
回刻所述第一过渡介质层，形成第一初始介质层；
在所述第一初始介质层表面形成保护层，所述保护层位于所述第一伪栅极和所述第二伪栅极侧壁，且暴露出所述第一伪栅极和所述第二伪栅极；
形成所述保护层后，形成第一栅极以替代所述第一伪栅极，形成第二栅极以替代所述第二伪栅极。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，平坦化所述第一介质材料层和所述第二介质材料层的方法包括：采用第一机械化学研磨工艺平坦化所述第二介质材料层，直到暴露出所述第一介质材料层，所述第一机械化学研磨工艺对所述第二介质材料层的研磨速率大于对所述第一介质材料层的研磨速率；在所述第一机械化学研磨工艺后，采用第二机械化学研磨工艺平坦化所述第一介质材料层，直到暴露出所述第一伪栅极和所述第二伪栅极。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一介质材料层的材料包括氧化硅；所述第一介质材料层的形成工艺包括流体化学气相沉积工艺；所述第二介质材料层的材料包括氧化硅；所述第二介质材料层的形成工艺包括等离子体增强化学气相沉积工艺。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一伪栅极结构还包括第一伪栅介质层，所述第一伪栅介质层位于所述第一伪栅极和所述衬底之间；所述第二伪栅极结构还包括第二伪栅介质层，所述第二伪栅介质层位于所述第二伪栅极和所述衬底之间；所述保护层的材料与所述第一伪栅介质层和所述第二伪栅介质层的材料不同。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一栅极和所述第二栅极的方法包括：去除所述第一伪栅极、所述第二伪栅极、所述第一伪栅介质层和所述第二伪栅介质层，在所述第一初始介质层和所述保护层内形成栅沟槽；在所述栅沟槽内和所述保护层表面形成栅极材料层；平坦化所述栅极材料层直到暴露出所述第一区上的所述第一初始介质层表面，以所述第一区上的栅极材料层形成所述第一栅极，以所述第二区上的栅极材料层形成所述第二栅极，且以所述第一初始介质层形成第一介质层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一区包括第一隔离区，形成所述第一栅极和所述第二栅极后，在所述第一隔离区上的所述第一介质层和所述第一栅极内形成第一隔离结构；所述第一隔离结构的形成方法包括：在所述第一介质层、所述第一栅极和所述第二栅极表面形成第一硬掩膜层，所述第一硬掩膜层暴露出所述第一隔离区上的第一栅极；以所述第一硬掩膜层为掩膜，去除所述第一隔离区上的第一栅极，在所述第一介质层和所述第一栅极内形成第一隔离开口；在所述第一隔离开口内形成第一隔离结构。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述衬底内具有鳍部，所述第一栅极横跨所述第一区上的所述鳍部，且位于部分鳍部侧壁和顶部表面。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第一区还包括第二隔离区，所述方法还包括：在形成所述第一隔离结构后，图形化所述第一硬掩膜层，形成第二硬掩膜层，所述第二硬掩膜层暴露出所述第二隔离区上的鳍部；以所述第二硬掩膜层为掩膜，刻蚀所述鳍部，在所述鳍部内形成第二隔离开口；在所述第二隔离开口内形成第二隔离结构。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第一区还包括第二隔离区，所述方法还包括：在形成所述第一隔离结构前，在所述第一介质层、所述第一栅极和所述第二栅极表面形成第二硬掩膜层，所述第二硬掩膜层暴露出所述第二隔离区上的鳍部；以所述第二硬掩膜层为掩膜，刻蚀所述鳍部，在所述鳍部内形成第二隔离开口；在所述第二隔离开口内形成第二隔离结构；形成所述第二隔离结构后，图形化所述第二硬掩膜层，形成所述第一硬掩膜层。
10.如权利要求5所述的半导体结构的形成方法，其特征在于，平坦化所述栅极材料层的方法包括：采用第三机械化学研磨工艺平坦化所述栅极材料层，直到暴露出所述保护层表面，形成初始栅极；在第三机械化学研磨工艺后，采用第四机械化学研磨工艺平坦化所述初始栅极。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，在第三机械化学研磨工艺后，且在所述第四机械化学研磨工艺前，还包括：去除所述保护层。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的形成方法包括：在所述第一初始介质层、所述第一伪栅极和所述第二伪栅极顶部表面形成保护材料层；平坦化所述保护材料层，直到暴露出所述第一伪栅极和所述第二伪栅极表面。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述保护材料层的形成工艺包括原子层沉积工艺。
14.如权利要求12所述的半导体结构的形成方法，其特征在于，所述保护材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
15.如权利要求12所述的半导体结构的形成方法，其特征在于，平坦化所述保护材料层的方法包括：在所述保护材料层表面形成第三介质材料层，所述第三介质材料层的材料与所述保护材料层的材料不同；采用第五机械化学研磨工艺平坦化所述第三介质材料层，直到暴露出所述保护材料层表面；所述第五机械化学研磨工艺后，回刻所述保护材料层，直到暴露出所述第一伪栅极和所述第二伪栅极顶部表面。
16.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第一区还包括隔离区，在形成所述保护材料层后，且在形成所述保护层前，还在所述隔离区上的所述第一初始介质层和所述第一伪栅极内形成隔离结构，所述隔离结构的形成方法包括：图形化所述保护材料层，以所述保护材料层形成第三硬掩膜层，所述第三硬掩膜层暴露出所述隔离区上的第一伪栅极；以所述第三硬掩膜层为掩膜刻蚀所述第一伪栅极，在所述第一初始介质层和所述第一伪栅极内形成隔离开口；在所述隔离开口内形成隔离结构。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述隔离结构的形成方法包括：在平坦化所述保护材料层前，在所述隔离开口内和所述第三硬掩膜层表面形成绝缘材料层；在平坦化所述保护材料层工艺后，以所述绝缘材料层形成隔离结构。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述绝缘材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一介质材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种；所述第二介质材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
20.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述第一介质材料层前，还在所述衬底、所述第一伪栅极结构和所述第二伪栅极结构表面形成刻蚀停止层。
CN202111676001.4A 2021-12-31 2021-12-31 半导体结构的形成方法 Pending CN116417405A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111676001.4A CN116417405A (zh) 2021-12-31 2021-12-31 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111676001.4A CN116417405A (zh) 2021-12-31 2021-12-31 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN116417405A true CN116417405A (zh) 2023-07-11

Family

ID=87055211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111676001.4A Pending CN116417405A (zh) 2021-12-31 2021-12-31 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN116417405A (zh)

Similar Documents

Publication Publication Date Title
US7935602B2 (en) Semiconductor processing methods
KR100546378B1 (ko) 리세스 채널을 가지는 트랜지스터 제조 방법
US6063657A (en) Method of forming a buried strap in a DRAM
KR20050020104A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN116508133A (zh) 半导体结构及其形成方法
KR100487657B1 (ko) 리세스된 게이트를 갖는 모스 트렌지스터 및 그의 제조방법
KR100632653B1 (ko) 반도체 소자의 비트라인 형성방법
CN116325080A (zh) 半导体结构及半导体结构的形成方法
CN116417405A (zh) 半导体结构的形成方法
CN115116934A (zh) 一种浅沟槽隔离结构的形成方法及浅沟槽隔离结构
CN112018034B (zh) 半导体结构及其形成方法
CN116417344A (zh) 半导体结构的形成方法
CN113497144A (zh) 半导体结构及半导体结构的形成方法
CN114446788A (zh) 半导体结构的形成方法
CN116417342A (zh) 半导体结构的形成方法
CN117529095B (zh) 半导体结构的制造方法
CN113903807B (zh) 半导体结构及其形成方法
CN112951912B (zh) 半导体结构及其形成方法
CN111696864B (zh) 半导体器件及其形成方法
CN113497034A (zh) 半导体结构及其形成方法
CN114496791A (zh) 半导体结构的形成方法
CN114497211A (zh) 半导体结构及其形成方法
CN114121627A (zh) 半导体结构及半导体结构的形成方法
CN114497212A (zh) 半导体结构及其形成方法
CN105336676A (zh) 接触插塞的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination