CN108026664B - 碳化硅基板 - Google Patents

碳化硅基板 Download PDF

Info

Publication number
CN108026664B
CN108026664B CN201680056320.6A CN201680056320A CN108026664B CN 108026664 B CN108026664 B CN 108026664B CN 201680056320 A CN201680056320 A CN 201680056320A CN 108026664 B CN108026664 B CN 108026664B
Authority
CN
China
Prior art keywords
silicon carbide
carbide substrate
minority carrier
carrier lifetime
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680056320.6A
Other languages
English (en)
Other versions
CN108026664A (zh
Inventor
梶直树
上田俊策
堀勉
原田真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN108026664A publication Critical patent/CN108026664A/zh
Application granted granted Critical
Publication of CN108026664B publication Critical patent/CN108026664B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608Silicon carbide
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Abstract

本发明涉及一种碳化硅基板,其多数载流子密度为1×1017cm‑3以上,使得在除了自主表面的外周起算的距离为5mm以内的区域之外的区域中,通过μ‑PCD分析得到的少数载流子寿命的标准偏差为0.7ns以下。

Description

碳化硅基板
技术领域
本发明涉及一种碳化硅基板。
本申请要求基于2015年10月27日提交的日本申请2015-210672号的优先权,并通过引用的方式将其全部内容并入本文中。
背景技术
已经开发了进行热等静压的技术以减少在碳化硅基板制造中的缺陷和变形(例如参见专利文献1)。据认为如果能够减少碳化硅基板中的缺陷和变形,则会提高半导体装置的制造中的成品率。专利文献1还公开了,通过μ-PCD(微波光导率衰减)测量的在径向方向上的载流子寿命的差异的减小能够表明在碳化硅基板的变形方面的改善。
现有技术文献
[专利文献]
[专利文献1]日本特开2009-256159号公报
发明内容
本文中公开的实施方案的碳化硅基板为其多数载流子密度为1×1017cm-3以上的碳化硅基板。在除了自主表面的外周起算的距离为5mm以内的区域之外的区域中,通过μ-PCD分析得到的少数载流子寿命的标准偏差为0.7ns以下。
附图说明
图1是显示基板的结构的示意性剖视图。
图2是用于说明通过μ-PCD进行分析的方法的示意性平面图。
图3是显示制造碳化硅基板的示意性方法的流程图。
图4是用于说明制造碳化硅基板的方法的示意性剖视图。
图5是用于说明制造碳化硅基板的方法的示意性剖视图。
具体实施方式
在使用比硅基板更昂贵的碳化硅基板制造半导体装置时,成品率的提高是至关重要的。因此,本发明的目的之一是提供在制造半导体装置时能够提高成品率的碳化硅基板。
[实施方案的说明]
首先列出并说明本申请中公开的技术的实施方案。本申请的碳化硅基板是其多数载流子密度为1×1017cm-3以上的碳化硅基板。在这样的碳化硅基板中,在除了自主表面的外周起算的距离为5mm以内的区域之外的区域中,通过μ-PCD分析得到的少数载流子寿命的标准偏差为0.7ns以下。
本发明人已经对在使用多数载流子密度为1×1017cm-3以上的碳化硅基板制造半导体装置时提高成品率的措施进行了研究,所述碳化硅基板可用于制造诸如SBD(肖特基(Schottky)势垒二极管)和MOSFET(金属氧化物半导体场效应晶体管)的半导体装置。结果发现,减小通过μ-PCD分析得到的基板主表面中的少数载流子寿命的标准偏差能够减小半导体装置的导通电阻的变动。更具体地,通过在除了自主表面的外周起算的距离为5mm以内的区域之外的区域中将少数载流子寿命的标准偏差保持在0.7ns以下,可有效地减小半导体装置的导通电阻的变动。
在本申请的碳化硅基板中,在除了自主表面的外周起算的距离为5mm以内的区域之外的区域中,通过μ-PCD分析得到的少数载流子寿命的标准偏差为0.7ns以下。这样的配置能够有效地减小通过使用所述碳化硅基板制造的半导体装置的导通电阻的变动。结果,本申请的碳化硅基板能够提高制造半导体装置的成品率。
在上述碳化硅基板中,标准偏差可以为0.4ns以下。这样的配置可以进一步提高制造半导体装置的成品率。
上述碳化硅基板的直径可以为100mm以上。基板直径的增加可提高半导体装置的制造效率。
上述碳化硅基板的直径可以为150mm以上。基板直径的增加可提高半导体装置的制造效率。
在上述碳化硅基板中,少数载流子寿命的平均值可以为1μs以下。减少少数载流子寿命的平均值能够降低在半导体装置中形成的体二极管(其为在源极与漏极之间的嵌入式二极管并且也称作寄生二极管)的正向劣化。
在上述碳化硅基板中,少数载流子寿命的平均值可以为100ns以下。减少少数载流子寿命的平均值能够降低在半导体装置中形成的体二极管的正向劣化。
在上述碳化硅基板中,少数载流子寿命的平均值可以为50ns以下。减少少数载流子寿命的平均值能够降低在半导体装置中形成的体二极管的正向劣化。
上述碳化硅基板可以为不含碳夹杂物的碳化硅基板。通过避免碳夹杂物能够改善晶体的品质,所述碳夹杂物为在单晶中混入的微米级的碳块。
[实施方案的详情]
接下来,将参考附图对本申请中公开的技术的碳化硅基板的实施方案的实例进行说明。在以下附图中,相同或相应的要素由相同的符号表示,并且将省略其重复说明。
参考图1,本实施方案的碳化硅基板9包括主表面91。碳化硅基板9例如由具有4H晶体结构的单晶碳化硅构成。主表面91相对于构成碳化硅基板9的碳化硅的{0001}面的偏角例如为4°以下。即,主表面91与{0001}面之间的角为4°以下。
参考图1和图2,碳化硅基板9具有圆盘形状。碳化硅基板9的直径例如为100mm以上,并且可以优选为150mm以上。具有更大直径的碳化硅基板9使得能够有效地制造利用碳化硅基板9的半导体装置(SBD、MOSFET等)。碳化硅基板9的厚度可以为300μm以上。碳化硅基板9的厚度可以为600μm以下。
碳化硅基板9含有N(氮)作为生成作为多数载流子的n型载流子(电子)的n型杂质。由于存在作为n型杂质的N的事实,所以碳化硅基板9的多数载流子密度变为1×1017cm-3以上。1×1017cm-3以上的多数载流子密度能够确保碳化硅基板9适于制造SBD、MOSFET等。
参考图2,在除了自主表面91的外周起算的距离为5mm以内的外周区域92之外的区域(即包括中心点的中心区域93)中,通过μ-PCD分析得到的少数载流子寿命的标准偏差为0.7ns以下。例如可以如下实施μ-PCD分析。
参考图2,在中心区域93内以恒定间隔d排列的测量点99处测量少数载流子寿命。间隔d可以例如为2mm。在测量点99的位置处聚焦在碳化硅基板9上的激光点的直径可以例如为2mm。激光的波长例如可以为约349nm。少数载流子寿命等于与通过用激光照射碳化硅基板9而激发并生成的少数载流子对应的信号的强度降至其峰值的1/e所花费的时间。在此,e为纳皮尔(Napier)常数。对在测量点99处测得的少数载流子寿命进行统计处理以计算标准偏差。在本实施方案的碳化硅基板9的情况下,以这种方式计算出的少数载流子寿命的标准偏差为0.7ns以下。此外,在本实施方案的碳化硅基板9的情况下,以这种方式计算出的少数载流子寿命的平均值例如为1μs以下。
少数载流子寿命的平均值可以更优选为100ns以下,且更优选为50ns以下。少数载流子寿命的平均值的减少降低在半导体装置中形成的体二极管的正向劣化。
在碳化硅基板9的情况下,通过μ-PCD分析得到的在中心区域93中的少数载流子寿命的标准偏差为0.7ns以下。这样的配置能够有效地减小通过使用碳化硅基板9制造的半导体装置的导通电阻的变动。因此,碳化硅基板9可以提高制造半导体装置的成品率。
碳化硅基板9中的标准偏差优选为0.4ns以下。这样的配置可以进一步提高制造半导体装置的成品率。
接下来,将参考图3~图5对制造本实施方案的碳化硅基板9的方法的实例进行说明。制造本实施方案的碳化硅基板9的方法利用图4中所示的单晶制造设备100来制造单晶碳化硅。参考图4,单晶制造设备100包括:坩埚1;绝热构件21、22和23;辐射温度计71和72;以及感应加热线圈74。
坩埚1由能够通过感应加热来加热的诸如石墨的材料制成。坩埚1包括:圆筒状的圆周壁11;底壁12,所述底壁12连接到圆周壁11并且封闭圆周壁11的一个开口;以及盖部13,所述盖部13连接到圆周壁11、封闭圆周壁11的另一个开口并且具有用于保持晶种51的保持部14。在本实施方案中,圆周壁11为中空圆筒形状。底壁12具有圆盘形状。圆周壁11和底壁12形成为一体结构。
盖部13可从圆周壁11上拆下。形成在盖部13的外周上的盖部接触面13A和形成在圆周壁11的内周边上的圆周壁接触面11A彼此接触,使得盖部13固定至圆周壁11上。例如,盖部接触面13A和圆周壁接触面11A例如可以具有螺旋状的螺纹槽。盖部13的一个主表面具有形成在其上的从该主表面的中心突出的保持部14。在盖部13被安装到圆周壁11上的状态下,以环绕中心轴α的方式布置保持部14。中心轴α与圆周壁11的中心轴一致。保持部14的端部具有用于保持晶种的保持面14A。
绝热构件21、22和23例如由模制的绝热材料制成。绝热构件21、22和23例如具有毛毡状的结构,并且由具有碳作为主要成分的纤维构成。绝热构件22具有圆盘形状。以使得绝热构件22的接触面22B与底壁12的外面12B接触的方式将坩埚1配置在绝热构件22上。绝热构件21呈中空圆筒形状。以覆盖坩埚1的圆周壁11的整个外表面11B的方式配置绝热构件21。以覆盖坩埚1的盖部13的外面13B的方式将绝热构件23配置在盖部13的外面13B上。坩埚1被绝热构件21、22和23包围。
绝热构件22中的包含中心轴α的区域具有在厚度方向上贯穿绝热构件22的贯通孔22A。辐射温度计71以通过贯通孔22A面对坩埚1的底壁12的方式配置。辐射温度计71用于测量底壁12的温度,从而测量原料粉末52的温度。绝热构件23中的包含中心轴α的区域具有在厚度方向上贯穿绝热构件23的贯通孔23A。辐射温度计72以通过贯通孔23A面对坩埚1的盖部13的方式配置。辐射温度计72用于测量盖部13的温度,从而测量晶种51的温度。
以包围被绝热构件21覆盖的坩埚1的圆周壁11的外表面11B的方式螺旋形地配置感应加热线圈74。感应加热线圈74与电源(未示出)连接。被绝热构件21、22和23覆盖的坩埚1配置在由感应加热线圈74包围的空间内。
接下来,将对制造碳化硅基板的方法的具体实例进行说明。参考图3,制造本实施方案的碳化硅基板的方法首先实施原料粉末配置步骤,将其表示为步骤S10。在该步骤S10中,如图4所示,以与坩埚1的底壁12的内面12A接触的方式配置原料粉末52。具体地,在将盖部13拆除的状态下,将原料粉末52配置在坩埚1内。在本实施方式中,作为原料粉末52,使用通过将碳粉末添加到碳化硅粉末中制备的混合粉末。
接下来,作为步骤S20,实施晶种配置步骤。在该步骤S20中,将晶种51配置在保持部14上。晶种51由具有4H晶体结构的碳化硅制成。具体地,例如将晶种51附着在从圆周壁11拆下的盖部13的保持部14上。将晶种51附着在保持部14的保持面14A上。保持面14A具有圆形形状。晶种51具有圆盘形状。将晶种51的圆形主表面附着到保持面14A。晶种51的生长表面51A面向底壁12的方向。在本实施方案中,保持面14A的直径比晶种51的直径大2%以上。在平面图中,晶种51被配置在由保持面14A的外周包围的区域中。即,晶种51的整个外周位于保持面14A的外周的内侧。晶种51的圆盘形状的中心可以与保持面14A的圆形形状的中心一致。
接下来,将盖部13安装到圆周壁11上。由此,晶种51位于与中心轴α交叉的区域内。通过上述步骤S10至S20,将原料粉末52和晶种51配置在坩埚1的内部。
接下来,作为步骤S30,实施升华再结晶步骤。在该步骤S30中,使原料粉末52升华并在晶种51上再结晶,由此使得在晶种51上生长单晶53。具体地,例如内部配置有原料粉末52和晶种51的坩埚1由绝热构件21、22和23覆盖。另外,如图4所示,将覆盖有绝热构件21、22和23的坩埚1配置在由感应加热线圈74包围的空间内。然后,将高频电流施加到感应加热线圈74,由此通过感应加热对坩埚1进行加热。
此时,实施感应加热,使得原料粉末52的温度变得比晶种51的温度高。结果,形成沿对应于生长方向的中心轴α的温度朝向晶种51侧更低且朝向原料粉末52侧更高的温度梯度。将坩埚1的内部设定为惰性气体气氛如氩气气氛。此外,在本实施方案中,将氮气引入坩埚1中。
在这样配置的情况下,原料粉末52升华而生成原料气体,所述原料气体为气态的碳化硅。将该原料气体供应到晶种51上。由此,如图5所示,原料气体在晶种51上再结晶,从而引起在晶种51上生长具有4H晶体结构的碳化硅的单晶53。氮被捕获在单晶53中。
在保持该状态的同时,单晶53在沿着中心轴α的方向上生长。在经过预定的加热时间时,加热结束,这表示步骤S30完成。
接下来,作为步骤S40,实施切割步骤。在该步骤S40中,将在步骤S30中在坩埚1内部生长的单晶53从坩埚1中取出,然后切割。具体地,在步骤S30中实施的加热结束后,将坩埚1从由感应加热线圈74包围的空间中取出。随后,将坩埚1的盖部13拆除。然后从盖部13上取下单晶53。对收集的单晶53进行切割,使得主表面相对于{0001}面成4°以下的角。以这种方式,获得具有主表面91(尚未平坦化)的碳化硅基板9(参见图1)。
接下来,作为步骤S50,实施表面平坦化步骤。在该步骤S50中,将在步骤S40中得到的碳化硅基板9的主表面91平坦化。具体地,对主表面91进行诸如MP(机械抛光)或CMP(化学机械抛光)的抛光。然后实施清洁等而得到如图1所示的本实施方案的碳化硅基板9。
在制造本实施方案的碳化硅基板的方法中,如前所述,使用通过将碳粉末添加到碳化硅粉末而制成的混合粉末作为步骤S10中的原料粉末52。此外,保持部14的保持面14A的直径比晶种51的直径大2%以上。这使得能够制造通过μ-PCD分析得到的在主表面91的中心区域93中的少数载流子寿命的标准偏差为0.7ns以下的碳化硅基板9。
在碳化硅基板具有短的载流子寿命的情况下,不会发生足够的电导率调制,导致不能提供具有低导通电阻的双极半导体装置。延长载流子寿命的一种方式是减少碳空位,这会造成作为缩短寿命的因素的晶体缺陷。减少碳化硅单晶53中的碳空位的有效方式是提高碳对硅的比例。因此,向碳化硅粉末中添加碳粉末以制备原料粉末52是减少碳空位的优选措施。
然而,使用碳粉末可能会由于碳粉末粉尘而导致生成缺陷的风险。具体地,在生长单晶53期间碳粉尘粒子会飞散,这可能导致在单晶53中生成诸如碳夹杂物的缺陷的风险。碳夹杂物是指在单晶中混入的微米级的碳块。碳夹杂物可能会导致堆垛层错、位错和不同的多型。
为了防止碳粉末的飞散,可以将碳粉末配置在碳化硅粉末下方以用碳化硅粉末进行覆盖。即,在图4所示的单晶制造设备100中,首先将碳粉末配置于坩埚1的底壁12的内面12A上,然后将碳化硅粉末配置在碳粉末上以覆盖所述碳粉末。在这样配置的情况下,原料粉末52被配置成碳粉末在下层并且碳化硅粉末在上层的双层结构。这样的配置使得碳粉末被碳化硅粉末覆盖,使得碳粉末不暴露于坩埚1的内部空间。在碳粉末不暴露于坩埚1的内部空间的同时使单晶53生长,使得可制造不含碳夹杂物的单晶53。即,能够制造不含碳夹杂物的碳化硅基板9。减少碳粉末飞散的另一种方式是将碳粉末的平均粒径(D50)设定为碳化硅粉末的平均粒径(D50)的两倍以上。通过使用激光干涉式粒度分布测量装置来测量平均粒径(D50)。
碳粉末对碳化硅粉末之比以重量比计例如可以为5%以下。使用大于5%的碳粉末比例仅会使碳空位被有效减少的程度略微增加,但使用这样的碳粉末会产生增加碳基缺陷的风险。
根据本公开的碳化硅基板,本申请的碳化硅基板能够提高制造半导体装置的成品率。
本文公开的所有实施方案都仅是例示性的,并且应该在任何方面都解释为非限制性的。本发明的范围不由以上提供的说明限定,而是由权利要求来限定。本发明的范围旨在包括与权利要求请求保护的范围等同的范围和含义内的任何变体。
[标号说明]
1:坩埚
11:圆周壁
11A:圆周壁接触面
11B:外表面
12:底壁
12A:内面
12B:外面
13:盖部
13A:盖部接触面
13B:外面
14:保持部
14A:保持面
21、22、23:绝热构件
22A、23A:贯通孔
22B:接触面
51:晶种
51A:生长表面
52:原料粉末
53:单晶
71、72:辐射温度计
74:感应加热线圈
9:碳化硅基板
91:主表面
92:外周区域
93:中心区域
99:测量点
100:单晶制造设备
α中心轴

Claims (15)

1.一种碳化硅基板,其多数载流子密度为1×1017cm-3以上,其中,
在除了自主表面的外周起算的距离为5mm以内的区域之外的区域中,通过μ-PCD分析得到的少数载流子寿命的标准偏差为0.7ns以下,
所述少数载流子寿命的标准偏差是通过在中心区域内以恒定间隔2mm排列的测量点处测量少数载流子寿命,并对在测量点处测得的少数载流子寿命进行统计处理以计算标准偏差而得到的,其中所述中心区域为在主表面中除了自主表面的外周起算的距离为5mm以内的外周区域之外的区域,
所述少数载流子寿命的平均值为1μs以下,且
所述多数载流子为n型载流子。
2.根据权利要求1所述的碳化硅基板,其中,
所述标准偏差为0.4ns以下。
3.根据权利要求1或2所述的碳化硅基板,其直径为100mm以上。
4.根据权利要求1或2所述的碳化硅基板,其直径为150mm以上。
5.根据权利要求1或2所述的碳化硅基板,其中,
所述少数载流子寿命的平均值为100ns以下。
6.根据权利要求3所述的碳化硅基板,其中,
所述少数载流子寿命的平均值为100ns以下。
7.根据权利要求4所述的碳化硅基板,其中,
所述少数载流子寿命的平均值为100ns以下。
8.根据权利要求1或2所述的碳化硅基板,其中,
所述少数载流子寿命的平均值为50ns以下。
9.根据权利要求3所述的碳化硅基板,其中,
所述少数载流子寿命的平均值为50ns以下。
10.根据权利要求4所述的碳化硅基板,其中,
所述少数载流子寿命的平均值为50ns以下。
11.根据权利要求1、2、6、7、9或10所述的碳化硅基板,其不包含碳夹杂物。
12.根据权利要求3所述的碳化硅基板,其不包含碳夹杂物。
13.根据权利要求4所述的碳化硅基板,其不包含碳夹杂物。
14.根据权利要求5所述的碳化硅基板,其不包含碳夹杂物。
15.根据权利要求8所述的碳化硅基板,其不包含碳夹杂物。
CN201680056320.6A 2015-10-27 2016-10-12 碳化硅基板 Active CN108026664B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015210672 2015-10-27
JP2015-210672 2015-10-27
PCT/JP2016/080277 WO2017073333A1 (ja) 2015-10-27 2016-10-12 炭化珪素基板

Publications (2)

Publication Number Publication Date
CN108026664A CN108026664A (zh) 2018-05-11
CN108026664B true CN108026664B (zh) 2020-11-13

Family

ID=58631622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680056320.6A Active CN108026664B (zh) 2015-10-27 2016-10-12 碳化硅基板

Country Status (5)

Country Link
US (1) US10361273B2 (zh)
JP (2) JP6737186B2 (zh)
CN (1) CN108026664B (zh)
DE (1) DE112016004911T5 (zh)
WO (1) WO2017073333A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023119755A1 (ja) * 2021-12-20 2023-06-29 住友電気工業株式会社 炭化珪素基板、炭化珪素半導体装置の製造方法および炭化珪素基板の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4574852B2 (ja) * 1998-07-13 2010-11-04 エスアイクリスタル アクチエンゲゼルシャフト SiC単結晶の成長方法
JP3845563B2 (ja) * 2001-09-10 2006-11-15 株式会社東芝 炭化珪素膜のcvd方法、cvd装置及びcvd装置用サセプター
US6849874B2 (en) * 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
US6974720B2 (en) * 2003-10-16 2005-12-13 Cree, Inc. Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby
US7811943B2 (en) * 2004-12-22 2010-10-12 Cree, Inc. Process for producing silicon carbide crystals having increased minority carrier lifetimes
JP4937685B2 (ja) * 2006-09-21 2012-05-23 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
JP5140347B2 (ja) * 2007-08-29 2013-02-06 株式会社日立製作所 バイポーラトランジスタ及びその製造方法
JP2009256159A (ja) 2008-04-14 2009-11-05 Incubation Alliance Inc 結晶炭化珪素基板の製造方法
JP2010095397A (ja) * 2008-10-15 2010-04-30 Nippon Steel Corp 炭化珪素単結晶及び炭化珪素単結晶ウェハ
JP4853527B2 (ja) * 2009-02-19 2012-01-11 トヨタ自動車株式会社 n型SiC単結晶の製造方法、それによって得られるn型SiC単結晶およびその用途
KR20120082873A (ko) * 2009-09-15 2012-07-24 투-식스 인코포레이티드 SiC 단결정의 승화 성장
JP2013103848A (ja) * 2011-11-11 2013-05-30 Mitsubishi Electric Corp SiC単結晶の製造方法
CN104246023B (zh) * 2012-04-20 2019-02-01 贰陆股份公司 大直径高品质的SiC单晶、方法和设备
US8860040B2 (en) * 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
DE112014005188T5 (de) * 2013-11-13 2016-07-21 Mitsubishi Electric Corporation Verfahren zum Herstellen eines Halbleiterbauteils
US9279192B2 (en) * 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
CN104805504B (zh) * 2015-05-19 2017-12-05 山东大学 一种快速生长大尺寸碳化硅单晶的方法

Also Published As

Publication number Publication date
JP6879415B2 (ja) 2021-06-02
US10361273B2 (en) 2019-07-23
JPWO2017073333A1 (ja) 2018-08-09
DE112016004911T5 (de) 2018-07-12
WO2017073333A1 (ja) 2017-05-04
JP6737186B2 (ja) 2020-08-05
US20180254324A1 (en) 2018-09-06
CN108026664A (zh) 2018-05-11
JP2020176054A (ja) 2020-10-29

Similar Documents

Publication Publication Date Title
CN108884593B (zh) 多晶SiC基板及其制造方法
TWI330206B (en) Seventy five millimeter silicon carbide wafer with low warp, bow, and ttv
US20160086799A1 (en) Method of Producing Silicon Carbide Epitaxial Substrate, Silicon Carbide Epitaxial Substrate, and Silicon Carbide Semiconductor Device
US8624266B2 (en) Silicon carbide substrate, semiconductor device, method of manufacturing silicon carbide substrate and method of manufacturing semiconductor device
JP6757955B2 (ja) n型SiC単結晶基板及びその製造方法、並びにSiCエピタキシャルウェハ
JP2012246168A (ja) 炭化珪素基板、炭化珪素ウェハ、炭化珪素ウェハの製造方法及び炭化珪素半導体素子
US20190330764A1 (en) CRUCIBLE AND SiC SINGLE CRYSTAL GROWTH APPARATUS
TWI468564B (zh) 矽單晶基材及其製造方法
JP5124402B2 (ja) 炭化珪素単結晶材の焼鈍方法
CA2793969A1 (en) Semiconductor device and method for producing same
US20170317174A1 (en) Silicon carbide substrate and method of manufacturing silicon carbide substrate
WO2016113924A1 (ja) 半導体積層体
US9799735B2 (en) Method of manufacturing silicon carbide single crystal and silicon carbide single crystal substrate
CN108026664B (zh) 碳化硅基板
JP5210732B2 (ja) 炭化珪素単結晶成長用容器構造
KR20110120335A (ko) 탄화규소 기판의 제조 방법
JP2007227655A (ja) 半導体素子の製造方法
JP6668674B2 (ja) 炭化珪素基板
JP2007112661A (ja) 炭化ケイ素単結晶の製造方法及び製造装置
JP2017108026A (ja) 炭化珪素半導体基板の製造方法、炭化珪素半導体基板、半導体装置および半導体装置の製造方法
JP2014204087A (ja) 炭化ケイ素ショットキーバリアダイオード。
KR20120038508A (ko) 탄화 규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화 규소 기판, 및 반도체 장치
JP2016063198A (ja) 貼合せSiCウェーハの製造方法及び貼合せSiCウェーハ
JP2007027630A (ja) バイポーラ型半導体装置およびその製造方法
WO2023119755A1 (ja) 炭化珪素基板、炭化珪素半導体装置の製造方法および炭化珪素基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant