WO2016113924A1 - 半導体積層体 - Google Patents

半導体積層体 Download PDF

Info

Publication number
WO2016113924A1
WO2016113924A1 PCT/JP2015/067999 JP2015067999W WO2016113924A1 WO 2016113924 A1 WO2016113924 A1 WO 2016113924A1 JP 2015067999 W JP2015067999 W JP 2015067999W WO 2016113924 A1 WO2016113924 A1 WO 2016113924A1
Authority
WO
WIPO (PCT)
Prior art keywords
main surface
silicon carbide
carbide substrate
semiconductor
stacked body
Prior art date
Application number
PCT/JP2015/067999
Other languages
English (en)
French (fr)
Inventor
健司 神原
和田　圭司
翼 本家
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to JP2015556331A priority Critical patent/JPWO2016113924A1/ja
Priority to DE112015005934.2T priority patent/DE112015005934T5/de
Priority to US15/542,821 priority patent/US20180005816A1/en
Priority to CN201580072769.7A priority patent/CN107112214A/zh
Publication of WO2016113924A1 publication Critical patent/WO2016113924A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

半導体積層体は、 第１の主面と、第１の主面と反対側の主面である第２の主面とを有する炭化珪素基板と、第１の主面上に設けられた炭化珪素からなるエピ層と、を備える。第２の主面の粗さの、平均値はＲａで０．１μｍ以上１μｍ以下であり、標準偏差は平均値の２５％以下である。

Description

半導体積層体
　本開示は半導体積層体に関する。
炭化珪素（ＳｉＣ）基板上に炭化珪素からなるエピ層を設ける技術が知られている（たとえば、特許文献１参照）。
特開２０１３－３４００７号公報
本開示の半導体積層体は、 第１の主面と、第１の主面と反対側の主面である第２の主面とを有する炭化珪素基板と、第１の主面上に設けられた炭化珪素からなるエピ層と、を備える。第２の主面の粗さの、平均値はＲａで０．１μｍ以上１μｍ以下であり、標準偏差は平均値の２５％以下である。
図１は半導体積層体の構造を示す概略断面図である。 図２は半導体積層体の製造方法の概略を示すフローチャートである。 図３は半導体積層体の製造方法を説明するための概略断面図である。 図４はホルダの構造を示す概略斜視図である。
  本発明者らの検討によれば、エピ層に高い品質が付与された場合でも、炭化珪素基板上にエピ層が設けられた半導体積層体を用いて製造される半導体装置の特性が低下したり、製造時の歩留りが低下したりする場合がある。より具体的には、半導体積層体を用いた半導体装置の製造工程において実施されるフォトリソグラフィープロセスにおける精度が低下し、得られる半導体装置の特性がばらつき、歩留りが低下する場合がある。本発明者らは、通常着目されない炭化珪素基板のエピ層とは反対側の主面（裏面）における粗さの平均値およびばらつきを所定の範囲とすることで、上記問題の発生を抑制可能であることを見出した。具体的には、裏面の粗さの、平均値をＲａで０．１μｍ以上１μｍ以下とし、かつ標準偏差を平均値の２５％以下とすることにより、上記問題の発生を抑制できる。
また、炭化珪素基板の厚み方向に電流が流れる縦型半導体装置の裏面電極の接触抵抗が上昇する場合がある。具体的には、炭化珪素基板の裏面に裏面電極を有する半導体装置を製造する際には、裏面電極と裏面をオーミック接合する工程が設けられる。オーミック接合する工程においては、レーザアニールが用いられる場合がある。裏面の粗さの、平均値をＲａで０．１μｍ以上１μｍ以下とし、かつ標準偏差を平均値の２５％以下とすることにより、レーザアニール時の熱吸収のばらつきが抑制される。したがって、裏面と電極のオーミック接合の均一性が向上する。つまり、裏面電極の接触抵抗の上昇が抑制される。
  本開示の半導体積層体においては、裏面の粗さの、平均値はＲａで０．１μｍ以上１μｍ以下であり、標準偏差は上記平均値の２５％以下である。本開示によれば、炭化珪素を材料として採用した半導体装置に優れた特性を安定して付与することが可能な半導体積層体を提供できる。
  裏面（第２の主面）の粗さの平均値および標準偏差は、たとえば以下のようにして調査できる。裏面の算術平均粗さ（Ｒａ）の測定を複数回実施し、その平均値および標準偏差を算出する。測定は、裏面の中心から径方向に直線的に実施することができる。裏面の外周から３ｍｍ以内の領域については、測定対象から除外する。１回の測定における測定距離は、たとえば４００μｍとする。最初の測定を裏面の中心から開始し、測定距離４００μｍの測定が完了すると、径方向にたとえば１０ｍｍの間隔をおいて次の測定を測定距離４００μｍにて実施する。これを測定領域が裏面の外周から３ｍｍ以内の領域に到達するまで繰り返す。そして、得られた複数の粗さ（Ｒａ）のデータから裏面全体における平均値および標準偏差を算出する。粗さの測定には、たとえばレーザ顕微鏡を使用できる。レーザ顕微鏡としては、たとえば株式会社キーエンス製ＶＫ－８７００またはＶＫ－９７００を採用できる。これらのレーザ顕微鏡を用いるにあたって、対物レンズの倍率は５倍程度が好ましい。
上記半導体積層体のｂｏｗは、第１の主面を上にしたとき０μｍを超え１０μｍ以下であってもよい。ｂｏｗ測定には、たとえばＴＲＯＰＥＬ社製ＦｌａｔＭａｓｔｅｒが用いられる。ＦｌａｔＭａｓｔｅｒにおいては、半導体積層体の外周から３ｍｍを除いた領域について測定される。より詳細には、レーザ光が測定領域全面に一括で照射され半導体積層体表面の高低差情報が干渉縞として検出される。測定装置において最小二乗平面を基準面とし、半導体積層体の中央部と基準面との差分がｂｏｗとして算出される。被測定面を下にしたときｂｏｗの値が正である場合、半導体積層体は上に凸の形状を有している。一方、ｂｏｗの値が負である場合、半導体積層体は下に凸の形状を有している。半導体積層体のｂｏｗが第１の主面を上にしたとき０μｍを超え１０μｍ以下であると、以下の点で有用である。
半導体装置の製造プロセスにおいては、半導体積層体を加熱する工程がある。例えば、フォトリソグラフィのベーク工程や、プラズマＣＶＤ、高温イオン注入などである。これらの工程において半導体積層体は、表面を上側にして加熱されたステージやサセプタ上に載置される。よって、これらの工程において半導体積層体は、その裏面側から加熱される。半導体積層体の裏面の面粗さが均一であり、ｂｏｗが０μｍを超え１０μｍ以下であると加熱による変形が抑制される。よって、半導体装置の製造工程中の半導体積層体の変形による加工ばらつきが抑制される。
  上記半導体積層体の直径は７５ｍｍ以上であってもよい。上記問題の発生は、大口径の基板において特に顕著となる。そのため、直径７５ｍｍ以上の半導体積層体に、本開示の半導体積層体は好適である。上記半導体積層体の直径は１００ｍｍ以上であってもよく、１５０ｍｍ以上であってもよく、２００ｍｍ以上であってもよい。
  上記半導体積層体において、上記基板および上記エピ層は多数キャリアを生成させる不純物を含み、その不純物の濃度が上記エピ層に比べて上記基板において高くなっていてもよい。このような半導体積層体は、縦型半導体装置の製造に適している。そして、上記問題のうち一部は、縦型半導体装置の製造において顕著に発生する。そのため、不純物の濃度がエピ層に比べて基板において高い半導体積層体に、本開示の半導体積層体は好適である。
  ［実施形態の詳細］
  次に、本開示にかかる半導体積層体の一実施の形態を、以下に図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない場合がある。
  図１を参照して、本実施の形態における半導体積層体１は、円盤状の形状を有し、炭化珪素基板１０と、炭化珪素基板１０の第１の主面１０Ａ上にエピタキシャル成長により形成され、炭化珪素からなるエピ層２０と、を備える。半導体積層体１の直径は、たとえば７５ｍｍである。半導体積層体１の直径は、１００ｍｍ以上であってもよく、１５０ｍｍ以上であってもよく、２００ｍｍ以上であってもよい。
  炭化珪素基板１０は、たとえば窒素（Ｎ）などのｎ型不純物を含むことにより、導電型がｎ型となっている。エピ層２０は、たとえば窒素（Ｎ）などのｎ型不純物を含むことにより、導電型がｎ型となっている。そして、炭化珪素基板１０のｎ型不純物の濃度は、エピ層２０のｎ型不純物の濃度に比べて高くなっている。炭化珪素基板１０における不純物濃度はたとえば５．０×１０１８ｃｍ－３以上２．０×１０１９ｃｍ－３以下である。エピ層２０の不純物濃度はたとえば１．０×１０１５ｃｍ－３以上１．０×１０１６ｃｍ－３以下である。炭化珪素基板１０とエピ層２０それぞれの不純物濃度は、たとえばウエハの厚み方向において二次イオン質量分析法（Secondary　Ion　Mass　Spectrometry：ＳＩＭＳ）により測定できる。
半導体積層体１を用いた半導体装置の製造においては、エピ層２０に、たとえばアルミニウム（Ａｌ）、硼素（Ｂ）などのｐ型不純物や、リン（Ｐ）などのｎ型不純物が導入されて不純物領域（図示せず）が形成される。エピ層２０の炭化珪素基板１０に接触する第１の主面２０Ｂとは反対側の主面である第２の主面２０Ａ上にレジスト層（図示せず）が形成され、フォトリソグラフィープロセスによりマスク層（図示せず）が作製されたうえで、イオン注入等が実施されることにより所望の形状の不純物領域が形成される。また、エピ層２０の第２の主面２０Ａ上および炭化珪素基板１０の第２の主面１０Ｂ上に、電極（図示せず）が形成される。上述のように、半導体積層体１に不純物領域や電極が形成されることにより、半導体装置が製造される。
本実施の形態の半導体積層体１においては、炭化珪素基板１０の第２の主面１０Ｂの粗さの、平均値はＲａで０．１μｍ以上１μｍ以下であり、標準偏差は平均値の２５％以下である。炭化珪素基板１０の第２の主面１０Ｂ（裏面）における粗さの平均値のみならず、ばらつきをこのような範囲とすることで、本実施の形態の半導体積層体においては、フォトリソグラフィープロセスにおける精度の低下および／または裏面電極の接触抵抗の上昇および／またはダイボンドの信頼性の低下などの問題の発生が抑制される。
  ［半導体積層体１の製造方法］
  図２を参照して、本実施の形態における半導体積層体１の製造方法においては、まず工程（Ｓ１０）として基板準備工程が実施される。工程（Ｓ１０）では、たとえば所望の濃度でｎ型不純物を含む４Ｈ－ＳｉＣからなるインゴットがスライスされることにより、円盤状の形状を有する炭化珪素基板１０が準備される。炭化珪素基板１０の直径は、たとえば１００ｍｍである。炭化珪素基板１０の厚みは、たとえば３００μｍである。
次に、炭化珪素基板１０上にエピ層２０を形成する工程が実施される。ここで、炭化珪素基板１０上にエピ層２０を形成するために用いられる結晶成長装置であるＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）装置についての説明がなされる。
図３を参照して、本実施の形態におけるＣＶＤ装置５０は、保護管５１と、断熱材５２と、発熱体５３と、誘導加熱コイル５４とを備えている。発熱体５３は、中空円筒状の形状を有する。発熱体５３は、たとえば厚み１００μｍの炭化珪素（ＳｉＣ）が被覆された炭素（グラファイト）からなる。断熱材５２は、発熱体５３の外周面に、内周面において接触する中空円筒状の形状を有している。保護管５１は、断熱材５２の外周面に、内周面において接触する中空円筒状の形状を有している。保護管５１は、たとえば石英からなっている。誘導加熱コイル５４は、電源（図示しない）に接続され、保護管５１の外周面に巻き付けられている。
発熱体５３の内周面を含む領域には、凹部５３Ａが形成されている。凹部５３Ａは、平面視で円盤状の形状を有するホルダ６０を保持することが可能となっている。凹部５３Ａは平面視で円盤状のホルダ６０を保持するために、円形にへこんだ構成を有する。凹部５３Ａの段差は、後述されるようにホルダ６０に炭化珪素基板１０を載置したときに炭化珪素基板１０の第２の主面１０Ｂが発熱体５３の表面より上方に位置するように構成される。
図４を参照して、ホルダ６０は、平板状のベース部６１と、ベース部６１の外周を取り囲むように配置される傾斜部６２とを備えている。ベース部６１の第１の主面６１Ａ側に突出するように、傾斜部６２が形成されている。傾斜部６２の厚みは、外周面６０Ａに近づくにしたがって大きくなっている。傾斜部６２は、ベース部６１の中心側に傾斜した面である傾斜面６２Ａを有している。傾斜部６２には、傾斜部６２を径方向に貫通する複数のスリット６３が形成されている。複数のスリット６３は、周方向において等間隔かつ放射状に形成されている。スリット６３を規定する底面６３Ａは、ベース部６１の第１の主面６１Ａと同一平面を構成する。
ホルダ６０は、例えば厚み２０μｍの炭化タンタル（ＴａＣ）が被覆されたグラファイトからなる。ホルダ６０の直径は、炭化珪素基板１０の直径と対応するように構成される。つまり、直径が１００ｍｍの炭化珪素基板１０を保持する場合は、ホルダ６０の直径は１０５ｍｍから１１０ｍｍ程度に構成される。直径が１５０ｍｍの炭化珪素基板１０を保持する場合は、ホルダ６０の直径は１５５ｍｍから１６０ｍｍ程度に構成される。つまり、ホルダ６０の直径は、炭化珪素基板１０の直径より大きいことが好ましい。凹部５３Ａは、ホルダ６０の直径に対応するように構成される。つまり、凹部５３Ａはホルダ６０の直径よりわずかに大きいことが好ましい。
  本実施の形態における半導体積層体１の製造方法では、工程（Ｓ１０）に続いて、工程（Ｓ２０）として基板装填工程が実施される。工程（Ｓ２０）では、まず工程（Ｓ１０）において準備された炭化珪素基板１０が、ホルダ６０上に載置される。このとき、図４を参照して、炭化珪素基板１０の外周がホルダ６０の傾斜面６２Ａに接触するように、炭化珪素基板１０がホルダ６０上に載置される。
次に、図３を参照して、炭化珪素基板１０が載置されたホルダ６０が、ＣＶＤ装置５０の発熱体５３に形成された凹部５３Ａ内に配置される。このとき、炭化珪素基板１０の外周がホルダ６０の傾斜面６２Ａに接触するように、炭化珪素基板１０がホルダ６０上に載置されることにより、炭化珪素基板１０と第１の主面６１Ａとの間には、間隔が形成される。より具体的には、炭化珪素基板１０においてエピ層２０が形成されるべき第１の主面１０Ａとは反対側の第２の主面１０Ｂ（裏面）と、ホルダ６０との間には間隔が形成される。すなわち、第２の主面１０Ｂとホルダ６０とは接触しない状態で、炭化珪素基板１０はホルダ６０により保持される。
  次に、工程（Ｓ３０）としてエピタキシャル成長工程が実施される。工程（Ｓ３０）では、炭化珪素基板１０の第１の主面１０Ａ上にエピタキシャル成長によりエピ層２０が形成される（図１参照）。具体的には、図３を参照して、工程（Ｓ２０）において炭化珪素基板１０が装填されたＣＶＤ装置５０内の温度および圧力が適切に調整されつつ、まず水素ガスが矢印αに沿ってＣＶＤ装置５０内に導入される。ＣＶＤ装置５０内の温度は、誘導加熱コイル５４に高周波電流が流されることにより調整される。誘導加熱コイル５４に高周波電流が流されることにより、発熱体５３が誘導加熱され、ＣＶＤ装置５０内の温度が上昇する。
加熱された水素ガスにより、炭化珪素基板１０の表面がエッチングされる。よって、炭化珪素基板１０の表面に付着した異物等が除去される。その結果、炭化珪素基板１０の第１の主面１０Ａがエピタキシャル成長に適した清浄な状態となる。その後、ＣＶＤ装置５０内にプロパン、シランなどの原料ガスおよびアンモニア（ＮＨ３）などのドーパントガスが導入される。導入された原料ガスおよびドーパントガスは、熱により分解される。分解された原料ガスの化学反応により、第１の主面１０Ａ上に単結晶炭化珪素からなるエピ層２０がエピタキシャル成長する。エピタキシャル成長中に、分解されたドーパントガスの一部である窒素（Ｎ）がエピ層２０に取り込まれる。その結果、炭化珪素基板１０上に窒素（Ｎ）がドープされたエピ層２０を備える半導体積層体１が作製される。
　エピタキシャル成長の詳細な条件が以下に示される。成長温度は１５００℃以上１６５０℃以下が好ましい。成長温度は、典型的には１６００℃である。成長圧力は、６０ｈＰａ以上１２０ｈＰａ以下が好ましい。成長圧力は、典型的には８０ｈＰａである。水素ガス流量は、１００ｓｌｍ以上１２０ｓｌｍ以下が好ましい。水素ガス流量は、典型的には１００ｓｌｍである。シラン流量は、４０ｓｃｃｍ以上１００ｓｃｃｍ以下が好ましい。シラン流量は、典型的には９０ｓｃｃｍである。プロパン流量は、１０ｓｃｃｍ以上４０ｓｃｃｍ以下が好ましい。プロパン流量は、典型的には３０ｓｃｃｍである。アンモニア流量は、０．１ｓｃｃｍ以上１ｓｃｃｍ以下が好ましい。アンモニア流量は、典型的には０．５ｓｃｃｍである。
  次に、工程（Ｓ４０）として半導体積層体取り出し工程が実施される。工程（Ｓ４０）では、工程（Ｓ３０）において作製された半導体積層体１がＣＶＤ装置５０内から取り出される。具体的には、工程（Ｓ３０）において作製された半導体積層体が取り出し可能な温度まで冷却された後、ＣＶＤ装置５０内から取り出される。以上の手順により、本実施の形態における半導体積層体１が製造される。
  本実施の形態における半導体積層体の製造方法では、上述のように、工程（Ｓ３０）において炭化珪素基板１０のエッチングが実施される。ここで、一般的なエピタキシャル成長工程では、炭化珪素基板１０の第２の主面１０Ｂとホルダ６０とが接触する状態でエッチングが実施される。本発明者らの検討によれば、このプロセスにおいて、第２の主面１０Ｂの粗さのばらつきが大きくなる。すなわち、第２の主面１０Ｂとホルダ６０とが接触する状態でエッチングが実施されると、炭化珪素基板１０の反りなどの影響により第２の主面１０Ｂとホルダ６０との間に不均一かつ部分的に隙間が形成される。その結果、第２の主面１０Ｂ内において不均一にエッチングが進行し、粗さのばらつきが大きくなると推定される。
  これに対し、本実施の形態における半導体積層体の製造方法では、第２の主面１０Ｂとホルダ６０とは接触しない状態で、炭化珪素基板１０がホルダ６０により保持される。さらに、ホルダ６０には複数のスリット６３が形成されている。そのため、エッチングに寄与する水素ガスが、炭化珪素基板１０とホルダ６０との隙間にスムーズに進入する。その結果、第２の主面１０Ｂの全域において均一なエッチングが進行する。そのため、第２の主面１０Ｂにおける粗さのばらつきが抑制される。よって、第２の主面１０Ｂの粗さの、平均値がＲａで０．１μｍ以上１μｍ以下、標準偏差が平均値の２５％以下である半導体積層体１が得られる。つまり、第２の主面１０Ｂの粗さを所定の範囲に収めた半導体積層体１が、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）などの研磨を実施することなく容易に製造される。
  今回開示された実施の形態はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、請求の範囲によって規定され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
  本開示の半導体積層体は、高性能な半導体装置の製造に使用される半導体積層体に適用され得る。
１  半導体積層体
１０  炭化珪素基板
１０Ａ  第１の主面
１０Ｂ  第２の主面
２０  エピ層
２０Ａ  第２の主面
２０Ｂ  第１の主面
５０  ＣＶＤ装置
５１  保護管
５２  断熱材
５３  発熱体
５３Ａ  凹部
５４  誘導加熱コイル
６０  ホルダ
６０Ａ  外周面
６１  ベース部
６１Ａ  第１の主面
６２  傾斜部
６２Ａ  傾斜面
６３  スリット
６３Ａ  底面

Claims (7)

  1.   第１の主面と、前記第１の主面と反対側の主面である第２の主面とを有する炭化珪素基板と、
      前記第１の主面上に設けられた炭化珪素からなるエピ層と、を備え、
      前記第２の主面の粗さの、平均値はＲａで０．１μｍ以上１μｍ以下であり、標準偏差は前記平均値の２５％以下である、
    半導体積層体。
  2. 前記第１の主面を上にしたときのｂｏｗが０μｍを超え１０μｍ以下である、請求項１に記載の半導体積層体。
  3.   直径が７５ｍｍ以上である、請求項１または２に記載の半導体積層体。
  4.   直径が１００ｍｍ以上である、請求項１または２に記載の半導体積層体。
  5.   直径が１５０ｍｍ以上である、請求項１または２に記載の半導体積層体。
  6.   直径が２００ｍｍ以上である、請求項１または２に記載の半導体積層体。
  7.   前記炭化珪素基板および前記炭化珪素エピ層のそれぞれは多数キャリアを生成させる不純物を含み、
      前記炭化珪素基板における前記不純物の濃度は、前記エピ層における前記不純物の濃度より高い、請求項１から６のいずれか一項に記載の半導体積層体。
PCT/JP2015/067999 2015-01-13 2015-06-23 半導体積層体 WO2016113924A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015556331A JPWO2016113924A1 (ja) 2015-01-13 2015-06-23 半導体積層体
DE112015005934.2T DE112015005934T5 (de) 2015-01-13 2015-06-23 Halbleiterlaminat
US15/542,821 US20180005816A1 (en) 2015-01-13 2015-06-23 Semiconductor laminate
CN201580072769.7A CN107112214A (zh) 2015-01-13 2015-06-23 半导体层叠体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-004423 2015-01-13
JP2015004423 2015-01-13

Publications (1)

Publication Number Publication Date
WO2016113924A1 true WO2016113924A1 (ja) 2016-07-21

Family

ID=56405483

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/067999 WO2016113924A1 (ja) 2015-01-13 2015-06-23 半導体積層体

Country Status (5)

Country Link
US (1) US20180005816A1 (ja)
JP (1) JPWO2016113924A1 (ja)
CN (1) CN107112214A (ja)
DE (1) DE112015005934T5 (ja)
WO (1) WO2016113924A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018026503A (ja) * 2016-08-12 2018-02-15 株式会社Sumco サセプタ、エピタキシャル成長装置、及びエピタキシャルウェーハの製造方法
JP2018060929A (ja) * 2016-10-06 2018-04-12 クアーズテック株式会社 サセプタ
JP2019151543A (ja) * 2018-03-02 2019-09-12 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウェハ及びその製造方法
WO2020158656A1 (ja) * 2019-02-01 2020-08-06 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7435880B2 (ja) 2023-03-09 2024-02-21 株式会社レゾナック ｎ型ＳｉＣ単結晶基板及びＳｉＣエピタキシャルウェハ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10934634B2 (en) * 2016-04-05 2021-03-02 Sicoxs Corporation Polycrystalline SiC substrate and method for manufacturing same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135611A (ja) * 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
JP2012204487A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置および半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010119792A1 (ja) * 2009-04-15 2010-10-21 住友電気工業株式会社 基板、薄膜付き基板、半導体装置、および半導体装置の製造方法
WO2012157679A1 (ja) * 2011-05-18 2012-11-22 ローム株式会社 半導体装置およびその製造方法
US8872189B2 (en) * 2011-08-05 2014-10-28 Sumitomo Electric Industries, Ltd. Substrate, semiconductor device, and method of manufacturing the same
JP2014210690A (ja) * 2013-04-22 2014-11-13 住友電気工業株式会社 炭化珪素基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135611A (ja) * 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
JP2012204487A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置および半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018026503A (ja) * 2016-08-12 2018-02-15 株式会社Sumco サセプタ、エピタキシャル成長装置、及びエピタキシャルウェーハの製造方法
JP2018060929A (ja) * 2016-10-06 2018-04-12 クアーズテック株式会社 サセプタ
JP2019151543A (ja) * 2018-03-02 2019-09-12 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウェハ及びその製造方法
JP7426642B2 (ja) 2018-03-02 2024-02-02 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウェハの製造方法
WO2020158656A1 (ja) * 2019-02-01 2020-08-06 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2020126883A (ja) * 2019-02-01 2020-08-20 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20210113383A (ko) * 2019-02-01 2021-09-15 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP7153582B2 (ja) 2019-02-01 2022-10-14 東京エレクトロン株式会社 成膜方法及び成膜装置
KR102652637B1 (ko) 2019-02-01 2024-04-01 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP7435880B2 (ja) 2023-03-09 2024-02-21 株式会社レゾナック ｎ型ＳｉＣ単結晶基板及びＳｉＣエピタキシャルウェハ

Also Published As

Publication number Publication date
JPWO2016113924A1 (ja) 2017-10-19
DE112015005934T5 (de) 2017-10-12
CN107112214A (zh) 2017-08-29
US20180005816A1 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
WO2016113924A1 (ja) 半導体積層体
US11053607B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
TWI461570B (zh) Ｃｖｄ用托盤以及使用該托盤的成膜方法
US20160189955A1 (en) Silicon carbide semiconductor substrate, method for manufacturing silicon carbide semiconductor substrate, and method for manufacturing silicon carbide semiconductor device
US10697086B2 (en) Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial substrate
CN108884593B (zh) 多晶SiC基板及其制造方法
US10050109B2 (en) Silicon carbide semiconductor substrate, method for manufacturing silicon carbide semiconductor substrate, and method for manufacturing silicon carbide semiconductor device
US9728628B2 (en) Silicon carbide semiconductor device and method for manufacturing same
US20170179236A1 (en) Method of producing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, and silicon carbide semiconductor device
US9818608B2 (en) Silicon carbide semiconductor substrate, method for manufacturing silicon carbide semiconductor substrate, and method for manufacturing silicon carbide semiconductor device where depression supression layer is formed on backside surface of base substrate opposite to main surface on which epitaxial layer is formed
JP2017109900A (ja) エピタキシャル成長装置、エピタキシャル成長方法及び半導体素子の製造方法
JPWO2017090285A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2015207695A (ja) エピタキシャルウエハの製造方法およびエピタキシャルウエハ
JP6477419B2 (ja) 炭化珪素エピタキシャル成長装置、炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
JP2015065318A (ja) 炭化珪素半導体装置の製造方法
US11795576B2 (en) Production method of silicon carbide wafer, production method of semiconductor substrate, and production method of silicon carbide semiconductor device
US11735415B2 (en) Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
US20210166941A1 (en) Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP2016149496A (ja) 半導体積層体の製造方法および半導体装置の製造方法
JP2017183729A (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP6340642B2 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP2022172550A (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP2014241380A (ja) 炭化珪素半導体装置の製造方法
JP2020009940A (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP2020009941A (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2015556331

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15877876

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15542821

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112015005934

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15877876

Country of ref document: EP

Kind code of ref document: A1