JP2019151543A - 炭化珪素エピタキシャルウェハ及びその製造方法 - Google Patents

炭化珪素エピタキシャルウェハ及びその製造方法 Download PDF

Info

Publication number
JP2019151543A
JP2019151543A JP2018238852A JP2018238852A JP2019151543A JP 2019151543 A JP2019151543 A JP 2019151543A JP 2018238852 A JP2018238852 A JP 2018238852A JP 2018238852 A JP2018238852 A JP 2018238852A JP 2019151543 A JP2019151543 A JP 2019151543A
Authority
JP
Japan
Prior art keywords
silicon carbide
epitaxial wafer
layer
substrate
carbide substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018238852A
Other languages
English (en)
Other versions
JP7426642B2 (ja
Inventor
恵子 升本
Keiko Masumoto
恵子 升本
悟志 瀬川
Satoshi Segawa
悟志 瀬川
児島 一聡
Kazusato Kojima
一聡 児島
智久 加藤
Tomohisa Kato
智久 加藤
俊之 大野
Toshiyuki Ono
俊之 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Hitachi Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Hitachi Ltd
Priority to US16/280,083 priority Critical patent/US10879359B2/en
Publication of JP2019151543A publication Critical patent/JP2019151543A/ja
Priority to JP2023170282A priority patent/JP2023165996A/ja
Application granted granted Critical
Publication of JP7426642B2 publication Critical patent/JP7426642B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】従来の炭化珪素エピタキシャルウェハよりも反り量が小さい炭化珪素エピタキシャルウェハを提供することである。【解決手段】本発明の炭化珪素エピタキシャルウェハ10は、炭化珪素基板1と、炭化珪素基板1の第1主面1Aに設けられ、100μm以上の膜厚を有する炭化珪素層2と、を備える炭化珪素エピタキシャルウェハであって、炭化珪素エピタキシャルウェハの反り量が−20μm以上、20μm以下である。【選択図】図4

Description

本発明は、炭化珪素エピタキシャルウェハ及びその製造方法に関する。
電力の変換(直流・交流変換や電圧変換)や制御を担うパワーエレクトロニクスは、省エネルギー化のためのキーテクノロジーであると期待されている。
パワーエレクトロニクスはこれまでシリコン(Si)により性能向上が図られてきたが、理論的に限界が見えてきたため、次世代材料として炭化珪素(SiC)が注目されている。
炭化珪素(SiC)はシリコン(Si)に比べて、絶縁破壊電界強度が10倍、バンドギャップが3倍等、優れた性能を有することから、炭化珪素単結晶基板を使用したパワーデバイスの高耐電圧化、低電力損失化が期待される。
パワーデバイスは、炭化珪素単結晶基板上に炭化珪素エピタキシャル層を形成した炭化珪素エピタキシャルウェハを用いて作製される。炭化珪素単結晶基板は、昇華法等で作製した炭化珪素のバルク単結晶から加工して得られ、炭化珪素エピタキシャル層は、化学的気相成長法(Chemical Vapor Deposition:CVD)によって形成される。
特許文献1には、外径が100mm以上であり、基板温度が室温であるときの反り量は−100μm以上100μm以下(好ましくは−40μm以上40μm以下)であり、基板温度が400℃であるときの反り量は−1.5mm以上1.5mm以下である炭化珪素エピタキシャルウェハが開示されている。また、エピタキシャル層の膜厚として5μm以上40μm以下程度と例示されている(段落0032参照)。図1を参照して、反り量の定義について後述する。
特許文献1には、基板温度が高温時の反り量増大の原因が形成されたダメージ層の残留歪みに起因した応力のためであるとして、反り量低減のために炭化珪素基板の裏面の一部を除去する手法が開示されている。また、このダメージ層を十分に除去できたか否かを裏面の表面粗さによって確認できるとして、表面粗さを10nm以下にすることが開示されている。
特開2015−32787号公報
SiCパワーデバイスは、耐電圧が1kV領域の中耐電圧領域、耐電圧が5kV領域の高耐電圧領域と進み、さらに電力送配電への適用を想定した耐電圧が10kV以上の超高耐電圧領域の本格的な研究が始まりつつある。超高耐電圧領域の対象デバイスは、高耐圧PINダイオード、高耐圧MOSFET、IGBTなどが現時点で知られている。
10kV以上の超高耐電圧パワーデバイス(超高耐電圧領域)では、耐電圧1kV領域のパワーデバイスに比べれば、エピタキシャル層の膜厚が1桁以上厚い、いわゆる厚膜(100μm以上)のエピタキシャル層が必要になる。
本発明者等は、このような厚膜(100μm以上)のエピタキシャル層を備えた炭化珪素エピタキシャルウェハについて、中耐電圧領域、高耐電圧領域では顕在化していなかった課題について検討した。
特許文献1に例示されているエピタキシャル層(エピタキシャル成長層、エピ層ということがある)の膜厚からして、現在、開発の中心である中耐圧SiC−MOS(エピタキシャル層の膜厚は20μm程度)での使用が想定されている。この程度の膜厚の場合の反りと、IGBT等の耐圧が10kV以上のSiCデバイスに用いる場合(この場合、エピタキシャル層の膜厚はいわゆる厚膜(100μm以上)である)の反りとは大きく異なるものと考えられるが、これまで、厚膜の炭化珪素エピタキシャルウェハについて、反りに関する報告はない。
そこで、本発明者は、厚膜の炭化珪素エピタキシャルウェハの反りについて鋭意検討を行った。
図2は、公知ではないが本願に先立って本願発明者等が検討した、炭化珪素エピタキシャルウェハのエピタキシャル成長層の膜厚と、炭化珪素エピタキシャルウェハの反り量との関係を調べた結果を示すグラフである。
炭化珪素基板は、外径3インチのものを用いた。なお、本発明は、外径が変化しても技術思想としては変わらないので、外径の大きさは3インチ以下であっても3インチ以上であっても構わない。
エピタキシャル成長層の膜厚を65μm、140μm、200μm、240μmと厚くしていくと、反り量が20μm、24μm、27μm、29μmとほぼ直線的に増加しており、反り量の変化(μm)は膜厚の増加にほぼ比例していることがわかる。
この結果から、厚膜の炭化珪素エピタキシャルウェハの反り量は、膜厚が20μm程度の場合の反り量に比べて非常に大きくなることがわかる。
厚膜の炭化珪素エピタキシャルウェハについて、反り量が大きいことに起因する問題を考えてみる。
まず、ウェハの割れが挙げられる。エピタキシャル層が厚くなると、エピタキシャルウェハにかかっている応力(ストレス)が大きくなり、そもそも割れやすい。そこで、さらに反り量も大きいとなると、高温プロセス中に温度分布がつき、さらに割れやすくなってしまう。特許文献1で示された室温時の反り量−100μm以上100μm以下(好ましくは−40μm以上40μm以下)では、厚膜の炭化珪素エピタキシャルウェハでは十分ではなく、ウェハの割れの問題は回避できない。
次に、自動搬送において、エピタキシャル層が厚くなると、より厳しい反り量管理が必要になる。
この点について、図3を用いて説明する。(a)は、膜厚が20μm程度の場合、(b)は、厚膜(100μm以上)の場合である。
仮に、反り量が同じでも、エピタキシャル層が厚くなるほど、エピタキシャルウェハの擬似的な厚さ(x)が大きくなる。エピタキシャルウェハの存在を自動搬送時にレーザー等で確認するときに、このxが大きすぎると、エピタキシャルウェハの存在を正確に確認できず(例えば、ウェハが2枚重なっているとの認識になる)、エラーを起こすリスクが高くなる。
本発明は上記問題に鑑みてなされたものであり、従来の炭化珪素エピタキシャルウェハよりも反り量が小さい炭化珪素エピタキシャルウェハ、及び、その製造方法を提供することを目的とする。
本発明の代表的なものを例示すれば以下の通りである。
(1)本発明の第1の態様に係る炭化珪素エピタキシャルウェハは、炭化珪素基板と、前記炭化珪素基板の第1主面に設けられ100μm以上の膜厚を有する炭化珪素層と、を備える炭化珪素エピタキシャルウェハであって、前記炭化珪素エピタキシャルウェハの反り量が−20μm以上、20μm以下である。
(2)上記態様において、前記炭化珪素基板の第1主面と対向する第2主面の表面粗さが20nm以上であってもよい。
(3)上記態様において、前記炭化珪素基板と炭化珪素層の合計厚さが450μm以上であってもよい。
(4)上記態様において、前記炭化珪素基板と炭化珪素層の合計厚さが600μm以上であってもよい。
(5)上記態様において、前記炭化珪素基板が4H−SiCであってもよい。
(6)上記態様において、前記炭化珪素基板の外径が75mm以上であってもよい。
(7)本発明の第2の態様に係る炭化珪素エピタキシャルウェハの製造方法は、第1主面とそれに対向する第2主面を持つ炭化珪素基板を準備して、前記炭化珪素基板の第2主面側が凸形状となるよう前記炭化珪素基板を加工する工程と、前記炭化珪素基板の前記第1主面に、炭化珪素層をエピタキシャル結晶成長する工程と、を有する。
(8)上記態様において、前記炭化珪素基板を加工する工程は、前記第2主面の表面粗さが20nm以上となるよう研磨加工及び/又は研削加工する工程を含んでもよい。
(9)上記態様において、前記エピタキシャル結晶成長する工程は、前記炭化珪素層を100μm以上エピタキシャル結晶成長する工程を含んでもよい。
本発明の炭化珪素エピタキシャルウェハによれば、従来の炭化珪素エピタキシャルウェハよりも反り量が小さい炭化珪素エピタキシャルウェハを提供できる。
炭化珪素半導体基板の反り量の定義を説明するための断面模式図であり、(a)は成長面と対向する面側が凸状に反っている場合であり、(b)は成長面側が凸状に反っている場合である。 炭化珪素エピタキシャルウェハのエピタキシャル成長層の膜厚と反り量の関係を調べた結果を示すグラフである。 エピタキシャル層の厚さによって、エピタキシャルウェハの擬似的な厚さの違いを説明するための断面模式図であり、(a)はエピタキシャル層が薄い場合、(b)はエピタキシャル層が厚い場合、である。 本発明の一実施形態にかかる炭化珪素エピタキシャルウェハを模式的に示した断面図である。 水素加熱工程前の炭化珪素エピタキシャルウェハの第2主面(裏面)の表面粗さと炭化珪素基板の反り量との関係を示すグラフである。 水素加熱工程後の炭化珪素エピタキシャルウェハの第2主面(裏面)の表面粗さと炭化珪素基板の反り量との関係を示すグラフである。 炭化珪素エピタキシャルウェハの反り量と、ウェハの外径との関係を示すグラフである。 炭化珪素エピタキシャルウェハの製造方法について説明するための工程図であり、(a)は本発明のものであり、(b)は従来のものである。図8を用いて、本発明の炭化珪素エピタキシャルウェハの製造方法について、従来の炭化珪素エピタキシャルウェハの製造方法との主な相違点について説明する。 本発明の他の実施形態にかかる炭化珪素エピタキシャルウェハを模式的に示した断面図である。
以下、本実施形態について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、本発明の特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施することが可能である。
(炭化珪素エピタキシャルウェハ)
図4は、本発明の一実施形態にかかる炭化珪素エピタキシャルウェハ10を模式的に示した断面図である。
炭化珪素エピタキシャルウェハ10は、炭化珪素基板1と、炭化珪素基板1の第1主面1Aに設けられ、100μm以上の膜厚を有する炭化珪素層2と、を備える炭化珪素エピタキシャルウェハであって、炭化珪素エピタキシャルウェハの反り量が−20μm以上、20μm以下である。
<反り量の定義>
炭化珪素エピタキシャルウェハの「反り量」とは、炭化珪素エピタキシャルウェハを平面Sに載置したときの、炭化珪素エピタキシャルウェハの主面(平面Sに対向しない側の面)において平面Sに対して最も高い位置と最も低い位置との間の高さの差である。ここで、反り量の正負は、図1(a)を参照して、炭化珪素エピタキシャルウェハの主面が下に凸の場合(炭化珪素エピタキシャルウェハの中心位置が外周位置よりも平面Sに対して低く位置する場合)をマイナスとし、図1(b)を参照して、上方に凸の場合(炭化珪素エピタキシャルウェハの中心位置が外周位置よりも平面Sに対して高く位置する場合)をプラスとする。
以下、図1を参照して、本明細書において用いる「反り量」のプラス、マイナスは、炭化珪素エピタキシャル層の成長面側に凸状に反った場合(図1(b)に相当)にプラスとし、成長面と反対側の面側に凸状に反った場合(換言すると、成長面を上として見たときに凹状に反った場合。図1(a)に相当)にマイナスとすることとする。また、プラス、マイナスのそれぞれにおいて、反り量の定義は、図1(a)、(b)で示した通りである。
なお、エピタキシャル層形成前の炭化珪素基板の場合では、エピを形成する側のエピ面とそれと対向する裏面が定義できるため、エピ面を上側、裏側を下側として同様に「反り量」が定義される。
<炭化珪素基板>
炭化珪素(SiC)は多くの結晶多形を有するが、炭化珪素基板としてはこれらの結晶多形を有するものを用いることができる。実用的なSiCデバイスを作製するために通常用いられるのは4H−SiCであり、4H−SiC基板であることが好ましい。
また、炭化珪素基板としては、昇華法等で作製した炭化珪素バルク結晶から加工した炭化珪素単結晶基板を用いることができる。
従って、炭化珪素基板としては、4H−SiC単結晶基板が好ましい。
炭化珪素基板のオフ角としてはいずれのオフ角のものも用いることもできるが、コスト削減の観点からはオフ角が小さいもの例えば、0°以上8°以下のものが好ましい。
炭化珪素基板の厚さとしては特に限定するものではないが、例えば、200μm以上700μm以下であり、好ましくは300μm以上600μm以下とすることができる。
4度オフ基板としては350μmの厚みのものを用いることが多いが、500μm厚のものも市販されている。
炭化珪素基板の第1主面と対向する第2主面の表面粗さが5nm以上であることが好ましい。さらに、第2主面の表面粗さは20nm以上であると好ましい。
第2主面の表面粗さは、炭化珪素エピタキシャル層成長前の炭化珪素基板の第2主面(裏面)側への凸形状の反りの指標になるものであり、炭化珪素エピタキシャル層成長による膜厚の増大に伴う、第1主面(成長面)側への凸形状の反りへの補償の指標になるものである。最初に必要なエピタキシャル成長層の厚さを決めれば、図2からエピ層により発生する反り量が把握できるので、補償に必要な第2主面の表面粗さを図6から選択できるようになる。
後述する、炭化珪素エピタキシャル層成長前の水素加熱工程による炭化珪素基板としての凹状の反り(第2主面側への凸状の反り)の回復を考慮すると(図5及び図6)、第2主面の表面粗さが5nm以上であれば、3インチのウェハで、水素加熱後でもウェハの反り量を、第2主面側への凸形状の反り量を10μm(―10μm)程度に維持できる。
図2によると、本発明のエピ成長前の裏面凸形状処理を行わない場合、3インチのウェハでは、エピ層の膜厚が100μmの炭化珪素エピタキシャルウェハの反り量は22μm程度になるから、炭化珪素基板の第2主面の表面粗さが5nm以上にしておけば、炭化珪素エピタキシャルウェハ仕上がり後に炭化珪素エピタキシャルウェハの反り量は−20μm以上、20μm以下となる。図6に基づくと、炭化珪素基板の第2主面の表面粗さが120nmのときに水素加熱工程後の炭化珪素基板の反り量は−42μm程度であるから、第2主面の表面粗さが120nmのときにも炭化珪素エピタキシャルウェハ仕上がり後に炭化珪素エピタキシャルウェハの反り量は−20μm以上、20μm以下となる。
また、図6に基づくと、第2主面の表面粗さが20nm程度であると水素加熱工程後の炭化珪素基板の反り量は−20μm程度であるから、炭化珪素エピタキシャルウェハ仕上がり後に炭化珪素エピタキシャルウェハの反り量はゼロに近くなる。すなわち第2主面の表面粗さは20nm以上であると、100μm以上のエピ層を持つ炭化珪素エピタキシャルウェハとしてさらに好ましい。後述するようにウェハを大型化した場合には3インチの事例よりも反り量は拡大するので、精度の高い反り量の制御に好適である。
なお、特許文献1の方法は、裏面のダメージ層を除去して裏面の表面粗さを低くするものであるから、本発明の方法とは真逆の方法である。
<炭化珪素層>
炭化珪素層としては、炭化珪素エピタキシャル層であることが好ましい。
炭化珪素層の膜厚は100μm以上であり、いわゆる厚膜と言われる厚さである。高耐圧のパワーデバイスに適した炭化珪素エピタキシャルウェハとするためである。
このエピ膜の最適な膜厚はデバイスの耐電圧の設計仕様に応じて決まり、超高耐電圧のデバイスについては150μm、200μm、250μm程度が必要となる。
上限を例示すれば、エピタキシャル成長の難しさの観点で500μm程度が挙げられる。
炭化珪素エピタキシャルウェハの反り量は、−20μm以上、20μm以下である。
本発明において、炭化珪素エピタキシャルウェハの反り量を低減する方法は、炭化珪素基板上にエピタキシャル層を成長する前に、炭化珪素基板の成長面ではない方の面(第2主面)を凸形状にしておくことがポイントである。これにより、エピタキシャル層成長後(炭化珪素エピタキシャルウェハの完成時)の、炭化珪素エピタキシャルウェハの反り量を低減するというものである。
なお、本明細書において、第1主面(エピ層成長面)側を「上側」、第1主面に対向する側の第2主面側を「下側」ということがある。また、炭化珪素エピタキシャル層と炭化珪素基板とからなるウェハ全体として、第1主面側(上側)が凸形状の場合を「ウェハ全体として凸形状」、一方、第2主面側(下側)が凸形状の場合を「ウェハ全体として凹形状」ということがある。
すなわち、炭化珪素基板上に炭化珪素エピタキシャル層を成長していくと、炭化珪素エピタキシャル層と炭化珪素基板とからなるウェハは、第1主面側が凸形状に反りが大きくなっていく。そこで、炭化珪素エピタキシャル層成長前の基板をあらかじめ第2主面側に凸形状にしておくことによって、エピタキシャル層成長後(炭化珪素エピタキシャルウェハの完成時)の、炭化珪素エピタキシャルウェハの反り量を低減する。
炭化珪素エピタキシャル層成長前の炭化珪素基板を第2主面(裏面)側に凸形状にする手段として、トワイマン効果を利用する。トワイマン効果とは、基板の両面にある応力(残留応力)に差があるとき、両面の応力のバランスを補おうとする力が働き、反りが発生する効果をいう。すなわち、炭化珪素基板の第2主面の表面粗さを大きくしておくと、トワイマン効果により、炭化珪素基板は、第2主面(裏面)側に凸形状に反る(図8(a)の(ii)参照)。
この第2主面(裏面)側に凸形状に反った炭化珪素基板の第1主面(おもて面、成長面)上に炭化珪素エピタキシャル層が成長していくと、炭化珪素エピタキシャル層と炭化珪素基板とからなるウェハは、膜厚が厚くなるに従って、ウェハ全体として凹形状の反り量は低減していく。膜厚が所定の厚さになると、反り量はゼロになり、さらに膜厚が厚くなっていくと、ウェハ全体として凸状の反りになってく。
炭化珪素エピタキシャルウェハの完成時にウェハ全体として反り量がゼロ前後になるように、炭化珪素エピタキシャル層成長前の炭化珪素基板の第2主面側への凸形状の反り量になるように、第2主面の表面粗さ増大の加工処理を行っておけば、炭化珪素エピタキシャルウェハの反り量を−20μm以上、20μm以下とすることができる。
以下、炭化珪素基板の第2主面(裏面)の表面粗さと、ウェハの反り量との関係について説明する。ところで、エピタキシャル成長に際しては、成長開始前に、炭化珪素基板表面の清浄化のために水素雰囲気中で加熱処理を行うことが一般的である。この際に炭化珪素基板の温度が上昇するため、水素雰囲気での加熱後の反り量が重要である。
そこで、水素加熱工程前後の炭化珪素エピタキシャルウェハの第2主面(裏面)の表面粗さと反り量との関係をそれぞれ、図5、図6に示す。図5は水素加熱工程前のもの、図6は水素加熱工程後のものである。横軸は、第2主面(裏面)の表面粗さであり、縦軸は、反り量である。
図5及び図6は、外径3インチ、厚さ350μm、オフ角4度の4H−SiC単結晶基板を用い、(000−1)C面側を第2主面(裏面)として加工して表面粗さを大きくして行った結果である。
図5と図6とを比較すると、水素加熱工程により、炭化珪素基板としての凹状の反り(第2主面側への凸状の反り)は回復してしまうが、第2主面の表面粗さを大きくすることにより、凹状の反りを大きくすることが可能である。
これらの結果から、炭化珪素エピタキシャルウェハの反りを20μm以下に抑えるためには、成長するエピタキシャル成長層の厚さから反りの増大値を想定し、炭化珪素基板の第2主面の表面粗さを適宜調整すればよいことがわかる。
炭化珪素エピタキシャル層は、Si面及びC面のいずれに形成することもできるが、Si面に形成するのが好ましい。
炭化珪素基板と炭化珪素層の合計厚さ(すなわち、炭化珪素エピタキシャルウェハの厚さ)は450μm以上とすることができる。
例えば、炭化珪素基板の厚さが350μmでかつ炭化珪素層の厚さが100μmの場合が相当する。
炭化珪素基板と炭化珪素層の合計厚さ(すなわち、炭化珪素エピタキシャルウェハの厚さ)は600μm以上とすることができる。
例えば、炭化珪素基板の厚さが350μmでかつ炭化珪素層の厚さが250μmの場合が相当する。
炭化珪素基板の外径は75mm以上とすることができる。
図7に、炭化珪素エピタキシャルウェハの反り量と、ウェハの外径との関係を示す。
図7は、外径3インチ(75mm)の基板に240μm厚のエピ層を形成した炭化珪素エピタキシャルウェハについて得られた反り量について、その反りの曲率半径が約24.2mであったことから、この曲率半径に基づいて、ウェハの外径100μm、150μm、200μmのときの反り量を計算した結果である。ウェハ外径が大きくなるほど実効的な反り量は拡大する。逆に、本願発明の反り補正の効果は、ウェハ外径が大型化するほど顕著となる。現在では6インチのSiC製造ラインが稼働しはじめており、大型のウェハの製造プロセスにおいて厚膜の炭化珪素エピタキシャルウェハを利用する場合には本願発明が非常に効果的である。
<炭化珪素エピタキシャルウェハの反りとドーピングとの関係>
炭化珪素エピタキシャルウェハに反りが生ずる原因は、主に形成する炭化珪素層が厚いことである。更に反りを大きくするメカニズムとしては、炭化珪素基板及び炭化珪素層へのドーピングよって生ずる格子定数の差が考えられる。
炭化珪素半導体をn型にするためにはドナーとして主に窒素(N)が使用されるが、窒素は炭化珪素の格子定数を小さくする方向に働くことが知られている。また炭化珪素半導体をp型にするためにはアクセプタとして主にホウ素(B)又はアルミニウム(Al)が使用される。ここで、ホウ素は炭化珪素の格子定数を小さくする方向に働くのに対して、アルミニウムは炭化珪素の格子定数を大きくする方向に働くことが知られている。したがって、炭化珪素基板1上に厚い炭化珪素層2を成長した場合にエピ層成長面側が凸状に反りを起こしやすくなる状況は、下記のような場合が考えられる。
(1)炭化珪素基板1に格子定数を小さくするドーパントが高濃度にドープされ、炭化珪素層2にノンドープ又は低濃度のドーピングがなされた場合。炭化珪素基板1がn型の場合には、窒素単独ドープ、又は窒素及び窒素に対して1/5以下の濃度のホウ素又はアルミニウムを添加したコドープが考えられる。また炭化珪素基板1がp型の場合にはホウ素単独ドープ、又はホウ素及びホウ素に対して1/5以下の濃度の窒素を添加したコドープが考えられる。炭化珪素基板1へのドーピング濃度は典型的には1×1018cm−3以上、更に5×1018cm−3以上、更に1×1019cm−3以上とされる。炭化珪素層2のドーピング濃度は典型的には炭化珪素基板の1/1000以下、更には1/5000以下、更には1/10000以下とされる。すなわち炭化珪素層2はノンドープ又は低濃度のドーピングのため格子定数はほとんど変化しない。したがって炭化珪素層2へのドーパントは、低濃度であるため、窒素、ホウ素、アルミニウムのいずれか一つ又はそれらの組合せであって良い。これにより、炭化珪素層2の格子定数が炭化珪素基板1よりも相対的に大きくなる。
(2)炭化珪素基板1にノンドープ又は炭化珪素層よりも低濃度のドーピングがなされ、炭化珪素層2に格子定数を大きくする高濃度のアルミニウムがドーピングされた場合。炭化珪素基板1のドーピング濃度は典型的には炭化珪素層の1/1000以下、更には1/5000以下、更には1/10000以下とされる。炭化珪素基板1はノンドープ又は低濃度のドーピングのため格子定数はほとんど変化しない。この時、炭化珪素基板1へのドーパントは、低濃度であるため窒素、ホウ素、アルミニウムのいずれか一つ又はそれらの組合せであって良い。炭化珪素層2へのアルミニウムドーピング濃度は典型的には1×1018cm−3以上、更に5×1018cm−3以上、更に1×1019cm−3以上とされる。炭化珪素層2には、アルミニウムに対して1/5以下の濃度の窒素を添加したコドープが考えられる。これにより、炭化珪素層2の格子定数が炭化珪素基板1よりも相対的に大きくなる。
(3)上記の(1)(2)をまとめると、炭化珪素層2の格子定数が炭化珪素基板1の格子定数よりも相対的に大きくなるように炭化珪素基板1及び炭化珪素層2にドナー又はアクセプタのいずれか一つ又はその両方がドーピングされ、炭化珪素基板1及び炭化珪素層2のドーピング濃度差が1000倍以上、更には5000倍以上、更には10000倍以上異なるような場合が考えられる。
厚膜の炭化珪素エピタキシャルウェハが必要になる応用は、IGBT、高耐圧MOSFET、及びPINダイオードが現時点では認識されている。IGBTでは、例えばp型基板(ホウ素ドープ又はホウ素+窒素コドープ、ドーピング濃度2×1019cm−3以上)の上にn型エピタキシャル層(窒素ドープ、ドーピング濃度2×1014cm−3以下)を形成した炭化珪素エピタキシャルウェハが使用される。高耐圧MOSFETやPINダイオードでは、例えばn型基板(窒素ドープ、ドーピング濃度5×1018cm−3以上)の上にn型エピタキシャル層(窒素ドープ、不純物濃度5×1014cm−3以下)を形成した炭化珪素エピタキシャルウェハが使用される。この時n型基板には窒素とアクセプタ(ホウ素又はアルミニウム)を両方ドープしたコドープ基板を使用しても良い。なおコドープのn型基板の場合には、窒素濃度はアクセプタよりも5倍程度多くされる。これらの応用は上記の(1)(3)の場合に該当し、本件発明が典型的に適用される。
(炭化珪素エピタキシャルウェハの製造方法)
本発明の炭化珪素エピタキシャルウェハの製造方法は、第1主面とそれに対向する第2主面を持つ炭化珪素基板を準備して、前記第1主面を上として前記炭化珪素基板の第2主面側が凸形状となるよう前記炭化珪素基板を加工する工程と、前記炭化珪素基板の前記第1主面に、炭化珪素層をエピタキシャル結晶成長する工程と、を有する。
図8を用いて、本発明の炭化珪素エピタキシャルウェハの製造方法について、従来の炭化珪素エピタキシャルウェハの製造方法との主な相違点について説明する。
図8(b)は、従来の炭化珪素エピタキシャルウェハの製造方法について説明するための断面模式図であり、 (i)基板を準備する段階と、(ii) 基板上にエピタキシャル成長を行う段階と、を有する。図8(a)に示す通り、本発明の炭化珪素エピタキシャルウェハの製造方法では、(i)基板を準備する段階と、 (iii)基板上にエピタキシャル成長を行う段階との間に、 (ii)基板を下側凸形状に加工する段階を有する。
炭化珪素基板の第2主面側が凸形状となるに加工する方法としては、第2主面(裏面)の表面粗さを大きくして、トワイマン効果を利用して、第2主面側(下側)が凸形状とする。
第2主面(裏面)の表面粗さを大きくする方法としては、公知の方法を用いることができ、例示すれば、研削、研磨などが挙げられる。研磨加工又は研削加工のいずれかを用いても良いし、研磨加工と研削加工を併用しても良い。
以下、実施例を示して本発明をさらに詳細に説明するが、本発明はこれらによって限定されるものではない。
(実施例1)
<炭化珪素基板の準備、加工>
(0001)Si面を<11−20>方向へ4度傾斜させた外径75mmの4Hの結晶構造を有する炭化珪素基板を用意した。この炭化珪素基板の(000−1)C面側の面は、表面粗さを122nmとする研削工程を行った。この研削工程では市販の研削装置を用いて、砥粒径70〜80μmの#230ダイヤモンドホイールを使用したインフィード研削を行った。この時利用した炭化珪素基板は窒素ドープのn型基板であり、窒素濃度の仕様値は、5〜8×1018cm−3であった。
<水素加熱工程>
その炭化珪素基板を化学気相成長装置の反応炉内に水素ガスを30slmの流量で導入した状態で、反応炉内の圧力を2.7kPaに保持し、高周波誘導加熱部による加熱により、前記炭化珪素基板を1590℃まで加熱した。この状態での加熱を30分間行った。
<エピタキシャル成長層形成工程>
次いで、反応炉内に対して、シランを54sccm、プロパンを21sccm、窒素を8sccmの各流量で導入し、前記炭化珪素基板の(0001)Si面上にn型キャリア濃度2×1014cm−3のエピタキシャル成長層を厚み240μmで形成した。
以上の手順により、実施例1に係る炭化珪素エピタキシャルウェハを製造した。
(比較例1)
実施例1の炭化珪素基板の(000−1)C面側の面に研削工程を行わず、表面粗さは0.1nmであること以外は同様にして、比較例1に係る炭化珪素エピタキシャルウェハを製造した。
(実施例2)
実施例1の炭化珪素基板の(000−1)C側の面に表面粗さを59nmとする研削工程を行ったこと、およびエピタキシャル成長層厚さを200μmとしたこと以外は同様にして、実施例2に係る炭化珪素エピタキシャルウェハを製造した。なお、この時の研削工程では砥粒径30〜40μmの#400ダイヤモンドホイールを使用した。
(比較例2)
また、実施例2の炭化珪素基板の(000−1)C面側の面に研削工程を行わず、表面粗さは0.1nmであること以外は同様にして、比較例2に係る炭化珪素エピタキシャルウェハを製造した。
<反り量の測定>
炭化珪素基板および炭化珪素エピタキシャルウェハの反り測定は、垂直入射干渉計を用いて、非吸着状態で評価を行った。(0001)Si面側を上にして、図1(b)に示すように凸形状のときの反りの値を+、図1(a)に示すように凹形状のときの反りの値を−と表記する。
炭化珪素基板および炭化珪素エピタキシャルウェハの反り測定の結果、下記表1に示す。
Figure 2019151543
この表1に示すように、炭化珪素基板の(000−1)C面側の面を研削し、エピタキシャル成長層形成前に、全体として凹状とすることにより、炭化珪素エピタキシャルウェハの反りを20μm以下とすることができた。
一方、炭化珪素基板の(000−1)C面側の面を研削していない場合は、炭化珪素エピタキシャルウェハの反りは20μm以上であった。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
上述の発明の実施の形態においては、最も単純になるように炭化珪素基板上に単一層の炭化珪素層を積層した炭化珪素エピタキシャルウェハを例示した。しかし、現実の応用では、図9に示すように、炭化珪素基板1と厚い炭化珪素層2Aの間に薄い炭化珪素の中間層2Bが用いられることはよく行われる。図9に示す炭化珪素エピタキシャルウェハ10’は、炭化珪素基板1と、炭化珪素基板1の第1主面1Aに設けられ、100μm以上の膜厚を有する炭化珪素層2’と、を備える炭化珪素エピタキシャルウェハであって、炭化珪素エピタキシャルウェハの反り量が−20μm以上、20μm以下であり、炭化珪素層2’は厚い炭化珪素層2A(例えば、後述する厚さ約150〜350μmのドリフト層)と、薄い炭化珪素の中間層2B(例えば、後述する厚さ約1〜10μmのコレクタ層、及び/又は、厚さ約0.5〜2μmのフィールドストップ層)とからなる。厚い炭化珪素層2Aを有することが反りの原因であるので、薄い炭化珪素の中間層2Bが用いられても本願発明の課題は共通であり、実施の形態に基づく発明が好適に適用できる。
例えば、nチャンネルIGBTでは、p型炭化珪素基板に接して、コレクタ層(p型、ドーピング濃度約1×1018〜1×1019cm−3、厚さ約1〜10μm)、フィールドストップ層(n型、ドーピング濃度約1×1017〜1×1018cm−3、厚さ約0.5〜2μm)、厚いドリフト層(n型、ドーピング濃度約2×1014cm−3、厚さ約150〜350μm)が順に形成されたエピタキシャルウェハが準備される。そして、そのドリフト層の表面に縦型MOSFET類似のゲートやエミッタが形成される。即ち、発明の実施の形態における炭化珪素層は、厚いドリフト層の他、そのドリフト層に対して十分薄い(例えば1/10以下となるような)中間層(コレクタ層やフィールドストップ層の多層膜)を含むものとして理解される。上述した「炭化珪素エピタキシャルウェハの反りとドーピングとの関係」は、炭化珪素基板上に直接又は中間層を介して設けられる最も厚い炭化珪素層のドーピング濃度と炭化珪素基板のドーピング濃度との間の関係として読み替えれば良い。中間層は薄いため、不純物のドーピング種や濃度は反りに対してほとんど影響しない。
また、PINダイオードや高耐圧MOSFETではn型炭化珪素基板上にバッファ層(n型、ドーピング濃度約1×1018cm−3、厚さ約0.5〜1μm)を介して厚いドリフト層(n型、ドーピング濃度約5×1014cm−3、厚さ約100〜300μm)が順に形成されたエピタキシャルウェハが準備される。そして、そのドリフト層の表面にダイオード構造やMOSFET構造が形成される。ここでも発明の実施の形態や実施例における炭化珪素層は、ドリフト層と中間層(バッファ層)の全体をさすものとして理解される。
以上、中間層は、上記に示したコレクタ層、フィールドストップ層、バッファ層に限定されずにデバイス構造の最適化のために用いられる単層又は複数層の炭化珪素からなる層である。
(付記1)
炭化珪素基板と、前記炭化珪素基板の第1主面に設けられ100μm以上の膜厚を有する炭化珪素層と、を備える炭化珪素エピタキシャルウェハであって、
前記炭化珪素エピタキシャルウェハの反り量が−20μm以上、20μm以下である、炭化珪素エピタキシャルウェハ。
(付記2)
前記炭化珪素層の格子定数が前記炭化珪素基板の格子定数よりも相対的に大きくなるように前記炭化珪素基板及び前記炭化珪素層にドナー又はアクセプタのいずれか一つ又はその両方がドーピングされ、前記炭化珪素基板と前記炭化珪素層との間のドーピング濃度差が1000倍以上である付記1に記載の炭化珪素エピタキシャルウェハ。
(付記3)
前記炭化珪素基板は、窒素の単独ドープ、ホウ素の単独ドープ、窒素を主体としてホウ素又はアルミニウムを窒素の1/5以下にドープ、又はホウ素を主体として窒素をホウ素の1/5以下にドープ、のいずれかによる第1不純物が添加され、
前記炭化珪素層は、ノンドープ、窒素の単独ドープ、ホウ素の単独ドープ、アルミニウムの単独ドープ、又は窒素、ホウ素、アルミニウムのうちの2つ又は3つの組合せドープ、のいずれかにによる第2不純物が添加され、
前記第1不純物の濃度は、前記第2不純物の濃度の1000倍以上である付記1又は2に記載の炭化珪素エピタキシャルウェハ。
(付記4)
前記炭化珪素層は、前記炭化珪素基板に接する中間層と前記中間層の上に形成されるドリフト層とを有し、前記中間層の厚さは前記ドリフト層の厚さの1/10以下である付記1〜3のいずれか一つに記載の炭化珪素エピタキシャルウェハ。
1 炭化珪素基板
1A 第1主面
1B 第2主面
2 炭化珪素層
10 炭化珪素エピタキシャルウェハ

Claims (9)

  1. 炭化珪素基板と、前記炭化珪素基板の第1主面に設けられ100μm以上の膜厚を有する炭化珪素層と、を備える炭化珪素エピタキシャルウェハであって、
    前記炭化珪素エピタキシャルウェハの反り量が−20μm以上、20μm以下である、炭化珪素エピタキシャルウェハ。
  2. 前記炭化珪素基板の第1主面と対向する第2主面の表面粗さが20nm以上である、請求項1に記載の炭化珪素エピタキシャルウェハ。
  3. 前記炭化珪素基板と炭化珪素層の合計厚さが450μm以上である、請求項1又は2のいずれかに記載の炭化珪素エピタキシャルウェハ。
  4. 前記炭化珪素基板と炭化珪素層の合計厚さが600μm以上である、請求項1又は2のいずれかに記載の炭化珪素エピタキシャルウェハ。
  5. 前記炭化珪素基板が4H−SiCである、請求項1〜4のいずれか一項に記載の炭化珪素エピタキシャルウェハ。
  6. 前記炭化珪素基板の外径が75mm以上である、請求項1〜5のいずれか一項に記載の炭化珪素エピタキシャルウェハ。
  7. 第1主面とそれに対向する第2主面を持つ炭化珪素基板を準備して、前記炭化珪素基板の第2主面側が凸形状となるよう前記炭化珪素基板を加工する工程と、
    前記炭化珪素基板の前記第1主面に、炭化珪素層をエピタキシャル結晶成長する工程と、を有する、炭化珪素エピタキシャルウェハの製造方法。
  8. 前記炭化珪素基板を加工する工程は、前記第2主面の表面粗さが20nm以上となるよう研磨加工及び/又は研削加工する工程を含む、請求項7に記載の炭化珪素エピタキシャルウェハの製造方法。
  9. 前記エピタキシャル結晶成長する工程は、前記炭化珪素層を100μm以上エピタキシャル結晶成長する工程を含む、請求項7又は8のいずれか一項に記載の炭化珪素エピタキシャルウェハの製造方法。
JP2018238852A 2018-03-02 2018-12-20 炭化珪素エピタキシャルウェハの製造方法 Active JP7426642B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/280,083 US10879359B2 (en) 2018-03-02 2019-02-20 Silicon carbide epitaxial wafer having a thick silicon carbide layer with small wrapage and manufacturing method thereof
JP2023170282A JP2023165996A (ja) 2018-03-02 2023-09-29 炭化珪素エピタキシャルウェハ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018038022 2018-03-02
JP2018038022 2018-03-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023170282A Division JP2023165996A (ja) 2018-03-02 2023-09-29 炭化珪素エピタキシャルウェハ

Publications (2)

Publication Number Publication Date
JP2019151543A true JP2019151543A (ja) 2019-09-12
JP7426642B2 JP7426642B2 (ja) 2024-02-02

Family

ID=67948107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018238852A Active JP7426642B2 (ja) 2018-03-02 2018-12-20 炭化珪素エピタキシャルウェハの製造方法

Country Status (1)

Country Link
JP (1) JP7426642B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021143081A (ja) * 2020-03-10 2021-09-24 住友金属鉱山株式会社 炭化ケイ素単結晶基板の製造方法
CN114561705A (zh) * 2020-11-27 2022-05-31 意法半导体股份有限公司 具有残余应力控制的SiC晶片的制造方法
DE102022132631A1 (de) 2021-12-24 2023-06-29 Denso Corporation Siliziumkarbid-wafer und verfahren zum herstellen desselben

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004020653A (ja) * 2002-06-12 2004-01-22 Fujikura Ltd 誘電体多層膜フィルタ素子およびこれを用いた光部品
WO2010119792A1 (ja) * 2009-04-15 2010-10-21 住友電気工業株式会社 基板、薄膜付き基板、半導体装置、および半導体装置の製造方法
WO2012049792A1 (ja) * 2010-10-15 2012-04-19 三菱電機株式会社 炭化珪素半導体素子の製造方法
WO2014061337A1 (ja) * 2012-10-15 2014-04-24 信越化学工業株式会社 ナノカーボン膜の作製方法及びナノカーボン膜
WO2014115253A1 (ja) * 2013-01-23 2014-07-31 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
WO2015170500A1 (ja) * 2014-05-08 2015-11-12 三菱電機株式会社 SiCエピタキシャルウエハおよび炭化珪素半導体装置の製造方法
WO2016067918A1 (ja) * 2014-10-31 2016-05-06 富士電機株式会社 炭化珪素エピタキシャル膜の成長方法
WO2016113924A1 (ja) * 2015-01-13 2016-07-21 住友電気工業株式会社 半導体積層体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015003483T5 (de) 2014-07-30 2017-04-20 Mitsubishi Electric Corporation Halbleitervorrichtung-herstellungsverfahren und halbleitervorrichtung

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004020653A (ja) * 2002-06-12 2004-01-22 Fujikura Ltd 誘電体多層膜フィルタ素子およびこれを用いた光部品
WO2010119792A1 (ja) * 2009-04-15 2010-10-21 住友電気工業株式会社 基板、薄膜付き基板、半導体装置、および半導体装置の製造方法
WO2012049792A1 (ja) * 2010-10-15 2012-04-19 三菱電機株式会社 炭化珪素半導体素子の製造方法
WO2014061337A1 (ja) * 2012-10-15 2014-04-24 信越化学工業株式会社 ナノカーボン膜の作製方法及びナノカーボン膜
WO2014115253A1 (ja) * 2013-01-23 2014-07-31 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
WO2015170500A1 (ja) * 2014-05-08 2015-11-12 三菱電機株式会社 SiCエピタキシャルウエハおよび炭化珪素半導体装置の製造方法
WO2016067918A1 (ja) * 2014-10-31 2016-05-06 富士電機株式会社 炭化珪素エピタキシャル膜の成長方法
WO2016113924A1 (ja) * 2015-01-13 2016-07-21 住友電気工業株式会社 半導体積層体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021143081A (ja) * 2020-03-10 2021-09-24 住友金属鉱山株式会社 炭化ケイ素単結晶基板の製造方法
JP7392526B2 (ja) 2020-03-10 2023-12-06 住友金属鉱山株式会社 炭化ケイ素単結晶基板の製造方法
CN114561705A (zh) * 2020-11-27 2022-05-31 意法半导体股份有限公司 具有残余应力控制的SiC晶片的制造方法
DE102022132631A1 (de) 2021-12-24 2023-06-29 Denso Corporation Siliziumkarbid-wafer und verfahren zum herstellen desselben

Also Published As

Publication number Publication date
JP7426642B2 (ja) 2024-02-02

Similar Documents

Publication Publication Date Title
TWI408262B (zh) 磊晶SiC單晶基板及磊晶SiC單晶基板之製造方法
US8436366B2 (en) Substrate composed of silicon carbide with thin film, semiconductor device, and method of manufacturing a semiconductor device
JP4987792B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
JP5285202B2 (ja) バイポーラ型半導体装置およびその製造方法
JP7426642B2 (ja) 炭化珪素エピタキシャルウェハの製造方法
US9673052B2 (en) Silicon-based substrate having first and second portions
US20170179236A1 (en) Method of producing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, and silicon carbide semiconductor device
JP6264768B2 (ja) 半導体構造物、半導体装置及び該半導体構造物の製造方法
JP2012214376A (ja) 歪み、反り、及びttvが少ない75ミリメートル炭化珪素ウェハ
US20140054609A1 (en) Large high-quality epitaxial wafers
WO2018056438A1 (ja) n型SiC単結晶基板及びその製造方法、並びにSiCエピタキシャルウェハ
WO2015114974A1 (ja) シリコンウェーハ
JP2023165996A (ja) 炭化珪素エピタキシャルウェハ
US10964785B2 (en) SiC epitaxial wafer and manufacturing method of the same
US20240093406A1 (en) SiC EPITAXIAL WAFER
JP2018041851A (ja) 窒化物半導体基板
JP7161784B2 (ja) 炭化珪素インゴット、ウエハ及びその製造方法
JP6645896B2 (ja) 炭化珪素半導体基板の製造方法
CN109957840B (zh) SiC锭及SiC锭的制造方法
JP6108609B2 (ja) 窒化物半導体基板
WO2015097852A1 (ja) 単結晶SiCエピタキシャル膜の形成方法
TWI776220B (zh) 磊晶晶圓、晶圓及其製造方法
TW202314035A (zh) 異質磊晶晶圓的製造方法
KR101905860B1 (ko) 웨이퍼 제조 방법
US9745667B2 (en) Method of fabricating wafer

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240115

R150 Certificate of patent or registration of utility model

Ref document number: 7426642

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150