CN105390545B - 包含电荷存储结构的半导体开关器件 - Google Patents

包含电荷存储结构的半导体开关器件 Download PDF

Info

Publication number
CN105390545B
CN105390545B CN201510516306.7A CN201510516306A CN105390545B CN 105390545 B CN105390545 B CN 105390545B CN 201510516306 A CN201510516306 A CN 201510516306A CN 105390545 B CN105390545 B CN 105390545B
Authority
CN
China
Prior art keywords
switch device
semiconductor switch
layer
section
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510516306.7A
Other languages
English (en)
Other versions
CN105390545A (zh
Inventor
M.戴内泽
F.希尔勒
C.耶格
J.G.拉文
A.毛德
M.勒施
W.勒斯纳
M.施蒂夫廷格
R.施特伦茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105390545A publication Critical patent/CN105390545A/zh
Application granted granted Critical
Publication of CN105390545B publication Critical patent/CN105390545B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及包含电荷存储结构的半导体开关器件。一种半导体开关器件（500）包含第一负载端子（L1），第一负载端子（L1）被电气连接到晶体管单元（TC）的源极区段（110）。源极区段（110）与基体区段（115）形成第一pn结（pn1）。第二负载端子（L2）被电气连接到漏极构造（120），漏极构造（120）与基体区段（115）形成第二pn结（pn2）。控制结构（400）直接邻接基体区段（115），控制结构（400）包含控制电极（420）和电荷存储结构（410）。控制电极（420）控制经过基体区段（115）的负载电流。电荷存储结构（410）将所述控制电极（420）与基体区段（110）绝缘并且含有控制电荷（419），控制电荷（419）被适配成在控制电极（420）与第一负载电极（L1）之间缺少电势差时诱发基体区段（115）中的反型沟道。

Description

包含电荷存储结构的半导体开关器件
背景技术
功率半导体开关器件是在栅极与源极之间没有电势差时传导负载电流的常开型器件或者在栅极与源极之间没有电势差时不传导负载电流的常关型器件。尤其出于安全原因，常关型开关器件更流行。另一方面，在一些应用（诸如共发共基放大器电路）中，常开型开关半导体器件能够减少电路的复杂性。
进一步在功率半导体开关器件的领域中，去饱和循环在将半导体开关器件从开态切换到阻断状态之前可以部分地减少电荷载流子等离子体。
目标是提供具有改进的器件特性的可去饱和（desaturable）半导体开关器件以及常开型半导体开关器件。
发明内容
用独立权利要求的主题来实现该目标。从属权利要求限定进一步的实施例。
依据实施例，半导体开关器件包含第一负载端子，该第一负载端子被电气连接到晶体管单元的源极区段。源极区段与基体区段形成第一pn结。第二负载端子被电气连接到漏极构造，该漏极构造与基体区段形成第二pn结。包含控制电极和电荷存储结构的控制结构直接地邻接基体区段。控制电极控制经过基体区段的负载电流。电荷存储结构将控制电极与基体区段绝缘，并且含有控制电荷，该控制电荷被适配于在控制电极与第一负载电极之间没有电势差时诱发基体区段中的反型沟道。
依据另一个实施例，半导体开关器件包含晶体管单元，该晶体管单元包含与基体区段形成第一pn结的源极区段。基体区段与漏极构造形成第二pn结。辅助的单元包含电荷载流子传递区段，该电荷载流子传递区段与漏极构造的去饱和部分形成第三pn结。第一控制结构包含控制电极的第一部分，并且在开态中诱发经过基体区段的反型沟道。第二控制结构直接地邻接漏极构造的去饱和部分。第二控制结构包含控制电极的第二部分和夹在控制电极的第二部分与去饱和部分之间的带电层。带电层含有控制电荷，该控制电荷被适配于在开态中诱发去饱和部分中的反型层。
在阅读下面详细的描述时并且在观看附图时，本领域技术人员将认识到附加的特征和优势。
附图说明
附图被包含以提供本发明的进一步理解，并且被结合在本说明书中以及构成本说明书的部分。附图图解本发明的实施例，并且与描述一起用于解释本发明的原理。本发明的其它实施例和预期的优势将容易被领会，因为通过参考下面的详细描述它们变得更好理解。
图1A是用于图解涉及常开型半导体开关器件的实施例的效应的半导体开关器件的部分的示意横截面视图。
图1B是用于讨论涉及常开型半导体开关器件的实施例的效应的示意IL/VGS特性。
图2A是依据与在常开型半导体开关器件的控制电介质中的固定电荷载流子相关的实施例的半导体开关器件的部分的示意横截面视图。
图2B是依据与在常开型半导体开关器件的电介质电荷捕获层中捕获的电荷相关的实施例的半导体开关器件的部分的示意横截面视图。
图2C是依据与常开型半导体开关器件的导电电荷存储层相关的实施例的半导体开关器件的部分的示意横截面视图。
图2D是依据涉及包含编程电极的常开型半导体开关器件的实施例的半导体开关器件的部分的示意横截面视图。
图3A是依据与具有平面栅极结构的常开型半导体开关器件相关的实施例的半导体开关器件的部分的示意透视图。
图3B是依据与具有沟槽栅极结构的常开型半导体开关器件相关的实施例的半导体开关器件的部分的示意透视图。
图3C是依据与基于FinFET（鳍型场效应晶体管）单元的常开型半导体开关器件相关的实施例的半导体开关器件的部分的示意透视图。
图4A是依据实施例的包含常开型半导体开关器件的电子电路的示意电路图。
图4B是依据与共发共基放大器电路相关的进一步实施例的包含常开型半导体开关器件的电子电路的示意电路图。
图5是绘制作为栅极到源极电压VGS和浮置栅极上的控制电荷的函数的漏极电流ID的用于讨论涉及常开型半导体开关器件的实施例的效应的示意图。
图6是绘制作为充电时间的函数的浮置栅极结构上的电荷的用于讨论涉及常开型半导体开关器件以及可去饱和半导体开关器件的实施例的效应的示意图。
图7A是用于图解涉及可去饱和半导体开关器件的实施例的效应的半导体开关器件的部分的示意横截面视图。
图7B是用于图解图7A的半导体开关器件的操作的模式的示意时间图。
图8A是依据与在可去饱和半导体开关器件的电介质电荷捕获层中捕获的电荷相关的实施例的半导体开关器件的部分的示意横截面视图。
图8B是依据与可去饱和半导体开关器件的导电电荷存储层相关的实施例的半导体开关器件的部分的示意横截面视图。
图8C是依据与包含编程电极的可去饱和半导体开关器件相关的实施例的半导体开关器件的部分的示意横截面视图。
图8D是依据与主沟槽外部的带电层相关的实施例的半导体开关器件的部分的示意横截面视图。
图8E是依据与从嵌入的硅纳米晶体形成的带电层相关的实施例的半导体开关器件的部分的示意横截面视图。
图8F是依据与组合的辅助/晶体管单元相关的实施例的半导体开关器件的部分的示意横截面视图。
图9A是依据与可去饱和IGBT相关的实施例的半导体开关器件的部分的示意横截面视图。
图9B是依据与可去饱和IGFET相关的实施例的半导体开关器件的部分的示意横截面视图。
图10A是依据与具有通过场电极分离的晶体管单元对和辅助单元对的布局相关的实施例的半导体开关器件的部分的示意横截面视图。
图10B是依据与具有镜面对称的辅助单元对和镜面对称的晶体管单元对的布局相关的实施例的半导体开关器件的部分的示意横截面视图。
图10C是依据与具有非对称控制结构的布局相关的实施例的半导体开关器件的部分的示意横截面视图。
图11是依据与平面控制结构相关的实施例的半导体开关器件的部分的示意横截面视图。
具体实施方式
在下面的详细描述中参考附图，附图形成本文的部分并且在附图中通过图示的方式示出了在其中可以实践本发明的特定实施例。要理解的是，在不脱离本发明的范围的情况下，可以利用其它实施例并且可以做出结构的或逻辑的改变。例如，对于一个实施例图解或描述的特征能够被用在其它实施例上或结合其它实施例来使用以又产生进一步实施例。旨在本发明包含这样的修改和变化。使用特定语言来描述示例，该示例不应当被解释为限制所附权利要求的范围。附图不是成比例的并且仅用于说明性目的。为了清楚起见，如果没有另外声明，则相同的要素已经通过不同附图中的对应的参考而被指定。
术语“具有”、“含有”、“包含”、“包括”等等是开放式的，并且术语指示所声明的结构、要素或特征的存在，但不排除附加要素或特征。冠词“一”、“一个”和“该”旨在包含复数以及单数，除非上下文另外清楚指示。
术语“电气连接”描述电气连接的元件之间的永久低欧姆连接，例如相关元件之间的直接接触或者经由金属和/或高掺杂半导体的低欧姆连接。术语“电气耦合”包含被适配于信号传输的一个或多个介入元件可以被提供在电气耦合元件（例如，可控制来暂时性提供处于第一状态的低欧姆连接和处于第二状态的高欧姆电去耦的元件）之间。
附图通过接近掺杂类型“n”或“p”指示“-”或“+”来图解相对掺杂浓度。例如，“n-”意味着小于“n”掺杂区的掺杂浓度的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更高的掺杂浓度。相同的相对掺杂浓度的掺杂区不必具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。
图1A指代半导体开关器件500，该半导体开关器件500包含有源晶体管单元TC，例如IGFET（绝缘栅极场效应晶体管），诸如MOSFET（金属氧化物半导体FET），在通常的含义中包含具有金属栅极的FET以及具有非金属栅极的FET。
半导体开关器件500基于来自以下材料的半导体基体100：单晶半导体材料，诸如硅（Si）、碳化硅（SiC）、锗（Ge）、硅锗晶体（SiGe）、氮化镓（GaN）、砷化镓（GaAs）或任何其它AIIIBV半导体。半导体基体100具有：第一表面101，可以是近似平面的或者可以被由共面表面截面横跨的平面限定；以及平行于第一表面101的平面的第二表面102。第一表面101的垂线限定垂直方向，并且与垂直方向正交的方向是水平方向。在水平平面中，半导体基体100可以具有带有在几个毫米的范围中的边沿长度的矩形形状或可以是带有几个厘米的直径的圆盘形的。
半导体基体100包含可以直接邻接第一表面101的第一导电类型的源极区段110。源极区段110与具有第二、互补导电类型的基体区段115形成第一pn结pn1。第一负载端子L1被电气连接到源极区段110和基体区段115。基体区段115与漏极构造120形成第二pn结pn2，并且将源极区段110与漏极构造120分离。漏极构造120被电气连接到第二负载端子L2。
漏极构造120包含第一导电类型的漂移区段121。漂移区段121中的掺杂剂浓度可以至少在其垂直延伸的部分中随着增加到第一表面101的距离而逐渐地或逐步地增加或减少。依据其它实施例，漂移区段121中的掺杂剂浓度可以是近似均匀的。漂移区段121中的平均掺杂剂浓度可以在5E12 cm-3与5E17 cm-3之间，例如在从5E13 cm-3到5E16 cm-3的范围中。漏极构造120可以包含两个导电类型的进一步掺杂区段，例如超级结结构、场停止层、阻挡区段、相反掺杂岛和/或重掺杂接触层，其掺杂剂浓度足够高以与直接邻接第二表面102的金属形成欧姆接触。
控制结构400直接邻接基体区段115。至少一个控制结构400包含控制电极420和电荷存储结构410。
控制电极420可以被电气耦合或连接到半导体器件500的栅极端子G。控制电极420可以包含以下各项或由以下各项组成：重掺杂多晶硅层或含金属的层，例如金属硅化物，或者含有钽、氮化钽、钛、氮化钛或钨的或由钽、氮化钽、钛、氮化钛或钨组成的层。控制电极420被电容性耦合到基体区段115，使得在基体区段115的沟道部分115x中反型沟道可以通过使施加在栅极端子G与第一负载端子L1之间的电势变化而被接通和断开。经过反型沟道，负载电流在半导体器件500的开态中在第一和第二负载端子L1、L2之间流动。控制电介质430可以将控制电极420与半导体基体100的进一步部分绝缘，使得控制电极420与半导体基体100完全绝缘。
电荷存储结构410夹在基体区段115与控制电极420之间，并且将控制电极420与基体区段115绝缘。电荷存储结构410的垂直延伸可以等于或大于对应的基体区段115的垂直延伸。电荷存储结构410含有对应于基体区段115中的多数电荷载流子类型的类型的电荷载流子。例如，对于p型基体区段115而言，在电荷存储结构410中捕获或存储的电荷载流子是空穴。电荷存储结构410中的控制电荷419的量是足够高的，使得负载电流在电压VGS未被施加在栅极与第一负载端子G、L1之间的情况下流动。
在图1B中，IL/VGS特性441示出，在恒定的漏极到源极电压VDS处作为在常关型半导体开关器件的栅极端子G与第一负载端子L1之间施加的栅极到源极电压VGS的函数的负载电流IL。常关型器件开始在VGS=Vth1处传导负载电流。
半导体开关器件500的电荷存储结构410中的正的控制电荷419对控制结构400进行偏置，使得图1A的半导体器件500甚至在VGS=0处传导负载电流IL，如由IL/VGS特性442示出的那样。低于第二阈值电压Vth2的负的VGS必须被施加到控制电极420以断开半导体开关器件500。虽然半导体开关器件500的内部配置是常关型增强晶体管的内部配置，但是半导体开关器件500表现得像常开型耗尽晶体管。
带有与源极区段与漏极构造之间的源极区段相同的导电类型的沟道部分的常规常开型半导体开关器件具有比带有将源极区段与漏极构造分离的互补掺杂基体区段的常关型器件更低的最大沟道载流子密度。相比之下，图1A和1B的半导体开关器件500提供常开型特性，该常开型特性受益于带有具有与源极区段110的导电类型相反的导电类型的基体区段115的常关型设计的更高最大沟道载流子密度。
图2A到2D涉及电荷存储结构410的细节。与源极和基体区段110、115电气连接的第一负载电极310可以被电气连接或耦合到第一负载端子L1。第一负载电极310可以是IGFET的源极电极，并且可以由以下各项组成或含有以下各项：作为（一个或多个）主要成分的铝（Al）、铜（Cu）、或铝或铜的合金，例如AlSi、AlCu或AlSiCu。依据其它实施例，第一负载电极310可以含有：作为（一个或多个）主要成分的镍(Ni)、钛(Ti)、钨(W)、钽(Ta)、钒(V)、银(Ag)、金(Au)、铂(Pt)和/或钯(Pd)。例如，第一负载电极310可以包含两个或更多个子层，例如硅化物、导电氮化物和/或金属合金。
电介质结构210可以将第一负载电极310与控制电极420绝缘。举例来说，电介质结构210可以包含来自氧化硅、氮化硅、氮氧化硅、掺杂或未掺杂的硅玻璃（例如，BSG（硼硅酸盐玻璃）、PSG（磷硅酸盐玻璃）、或BPSG（硼磷硅酸盐玻璃））的一个或多个电介质层。
接触结构315可以延伸经过电介质结构210的开口，并且可以将第一负载电极310与源极区段110和基体区段115电气连接。基体区段115可以包含用于确保接触结构315与基体区段115之间的欧姆接触的重掺杂的接触部分115a。
在图2A中，电荷存储结构410是将涉及的控制电极420与半导体基体100的周围部分分离的控制电介质430的部分。电荷控制结构410可以包含沿着控制电介质430与基体区段115之间的界面的杂质原子诸如铯（Cs）原子。铯原子可以是正的电荷的基础，该正的电荷被定位在邻接基体区段115的控制电介质430的分子层中。可以在控制电介质430的形成期间沉积杂质原子。
控制电荷的载流子面密度等于或大于通过在水平的横截面平面中将基体区段115中的净掺杂剂浓度积分获得的载流子密度。依据实施例，载流子面密度的绝对值是至少1E11 cm-2，即至少1E12 cm-2或至少1E13 cm-2。对于来自单晶硅的半导体基体100而言，载流子面密度可以在1E12 cm-2与2E12 cm-2之间，对于宽带隙半导体像SiC或GaN而言，载流子面密度可以在1E12 cm-2与2E13 cm-2之间。
正的控制电荷419在基体区段115的沟道部分115x中诱发负的电荷，使得在VGS=0处电子沟道将源极区段110与漏极构造120连接。施加足够的负的VGS补偿控制电荷419并且相应的晶体管单元TC阻断。
在图2B中，电荷存储结构410包含：电荷存储层415；第一电介质411，将电荷存储层415与基体区段115分离；以及第二电介质412，将电荷存储层415与控制电极420分离。依据实施例，电荷存储层415是基于氮化硅层的电介质捕获层。第一和第二电介质层411、412可以是氧化硅层。
控制电荷419在电荷载流子层415上被捕获。电荷载流子层415可以在编程步骤中使用电场协助隧穿（Fowler-Nordheim tunneling）或热空穴注入而被充电。
例如，可以在栅极端子G与第一负载端子L1之间施加编程电压，使得空穴可以从控制电极420或基体区段115引导隧道到电荷存储层415。依据另一个实施例，可以在第一和第二负载端子L1、L2之间施加第一编程电压，使得在垂直方向上在基体区段115和/或在漂移区段121中加速空穴，并且在基体区段115和/或漂移区段121与控制电极420之间施加的附加电场使加速的空穴偏转，使得它们到达电荷存储层415。
在图2C中，电荷存储层415是导电电荷存储层或“浮置栅极”。第一电介质411将电荷存储层415与基体区段115分离，并且第二电介质412将电荷存储层415与控制电极420绝缘。
电荷存储层415可以是或可以含有重掺杂的多晶半导体材料，并且可以通过使用电场协助隧穿或热空穴注入而被充电，如以上关于图2B描述的那样。依据另一个实施例，接线结构将电荷存储层415与编程焊盘450连接，该编程焊盘450可以被定位在完成的半导体开关结构500上或在完成的半导体开关结构500中。依据进一步实施例，接线结构将导电电荷存储层415彼此连接，并且在制造阶段期间在完成的半导体器件500外部（例如，在从其获得半导体开关器件500的半导体基体100的半导体晶片的切口区域中）暂时地将导电电荷存储层415与编程焊盘450连接。在形成晶体管单元TC之后执行的编程步骤中，电荷源可以暂时地与编程焊盘450连接，并且对导电电荷存储层415进行充电。然后，将半导体器件500与包含编程焊盘450的结构分离，并且可以在器件侧密封接线结构的中断。结果，控制电荷419在完全绝缘的导电电荷存储层415上被捕获。
依据进一步实施例，编程焊盘450不是直接可达到的，而是与进一步电极电介质绝缘。通过将电压施加到进一步电极并且经由进一步电介质使用电场协助隧穿或热载流子注入来执行编程步骤，该进一步电介质将编程焊盘450与进一步电极绝缘。编程焊盘450和连接的电荷存储层415两者能够被完全隔离。
在图2D中，电荷存储层415包含电介质电荷捕获层或导电电荷存储层。第一电介质411将电荷存储层415与基体区段115分离。第三电介质413将电荷存储层415与编程电极418分离，并且第四电介质414可以将编程电极418与控制电极420分离。编程电极418可以被电气连接到编程焊盘450，该编程焊盘450可以被定位在完成的半导体开关器件500中。依据另一个实施例，编程电极418在编程阶段期间仅被暂时地连接到编程焊盘450。一旦被编程，编程电极418可以在半导体器件500的操作期间浮置，使得施加到控制电极420的电势在基体区段115的沟道部分115x中是有效的。因为电荷存储层415甚至在编程步骤期间与周围的导电结构绝缘，所以存储的控制电荷的没有或仅可忽略的漏电发生。
在图3A到3B中，漏极构造120包含相当低的掺杂漂移区段121、直接邻接第二表面102的重掺杂接触层129以及场停止层128，该场停止层128与漂移区段121形成单极同质结。在半导体基体100基于硅（Si）的情况下，沿着第二表面102，n型接触层129中的掺杂剂浓度可以是至少1E18 cm-3，例如至少5E19 cm-3。场停止层128中的平均杂质浓度可以是漂移区段121中的平均杂质浓度的至少两倍，并且是接触层129中的最大杂质浓度的至多一半。
第二负载电极320可以沿着第二表面102直接邻接接触层129。第二负载电极320形成第二负载端子L2或者被电气连接到第二负载端子L2。第二负载电极320的材料可以选自与针对第一负载电极310描述的相同的材料。第二负载电极320可以是IGFET的漏极电极。
至于关于控制结构400、电介质结构210和第一负载电极310的进一步细节，对先前的附图的描述进行参考。
在图3A中，半导体器件500的控制结构400沿着第一表面101并且在半导体基体100的轮廓外部被形成为平面结构。基体区段115可以基于从第一表面101延伸到半导体基体100中的井。源极区段110可以是从第一表面101延伸到基体区段115的井中的井。
晶体管单元TC可以是沿着第一水平方向延伸的条。条形晶体管单元TC对可以沿着接触结构315的纵轴相对于在第一水平方向上延伸的对称平面而被对称地布置，该接触结构315电气连接晶体管单元TC两者的源极和基体区段110、115。依据其它实施例，以相对于第一水平方向的相同定向来布置条形晶体管单元TC。依据另一个实施例，可以以二维周期的图案例如正方形或六边形周期图案来布置晶体管单元TC。
在图3B中，控制结构400被形成为从第一表面101延伸到半导体基体110中的沟槽结构，使得相邻的控制结构400之间的半导体基体100的部分形成半导体台面160。控制结构400的垂直延伸可以等于或大于源极和基体区段110、115的总的垂直延伸，而基体区段115与漏极构造120之间的pn结与电荷存储结构410的掩埋边沿近似齐平。控制结构400可以包含进一步部分，例如与控制电极420和半导体基体100两者绝缘的场电极440。
基体区段115在控制电极420和电荷存储结构410的水平投影中被形成在半导体台面160中。
虽然在图3B中描绘的结构类似于在图2B中示出的单元构造TC，但是如在图2A、2C或2D中示出的单元构造TC依据实施例也能够与在图3B中示出的垂直结构组合。
在图3C的晶体管单元TC中，沿着第一水平方向布置源极区段110和漏极构造120。在半导体器件500的开态中，经过基体区段115的负载电流沿着第一水平方向沿着从相邻控制结构400之间的半导体基体100的部分形成的半导体鳍的两个侧壁流动。
图4A涉及电子电路510，该电子电路510包含虚拟耗尽晶体管TD，其基于先前附图的半导体开关器件500；以及处于共发共基放大器布置的增强晶体管TE。
在下面中，在第一导电类型为n型的情况下，针对n沟道增强晶体管TE和n沟道虚拟耗尽晶体管TD来描述电子电路510的操作的模式。等价的考虑应用于具有p沟道增强和耗尽晶体管的实施例。
为了接通电子电路510，正的电势被施加到栅极端子G。所述正的电势诱发经过增强晶体管TE的基体区段的n型反型沟道，由此将施加到源极端子S的源极电势切换到增强晶体管TE的漏极电极de。增强晶体管的漏极电极de处的电势因为流动的负载电流而仅从源极端子S处的电势辨别少许。相同的电势被施加到虚拟耗尽晶体管TD的栅极gd。当施加到栅极gd的电势等于虚拟耗尽晶体管的源极电极sd处的电势时，虚拟耗尽晶体管TD变得导电，并且将增强晶体管TE的漏极电势切换到虚拟耗尽晶体管TD的漏极电极dd以及到电子电路510的漏极端子D。两个晶体管TE和TD的串联连接变得导电，并且允许负载电流从漏极端子D流到源极端子S，从而由于两个晶体管TE和TD的欧姆电阻而引起小的电压降。
当栅极端子G处的电势下降到增强晶体管TE的阈值电压以下时，增强晶体管TE阻断并且增强晶体管TE的漏极电势采取由电路环境经过漏极端子D施加的正的电势。因为虚拟耗尽晶体管TD的栅极gd被固定到S处的源极电势，该源极电势低于增强晶体管TE的漏极电极de处的电势，所以虚拟耗尽晶体管TD的栅极电势下降到其阈值电压以下，并且虚拟耗尽晶体管TD也改变到阻断状态。施加在S与D之间的阻断电压在晶体管TD、TE两者的漏极-源极路径当中分割。
与真正耗尽晶体管相比，使用半导体器件500作为虚拟耗尽晶体管允许受益于虚拟耗尽晶体管TD中的更高的沟道导电性。电子电路510的晶体管TD、TE可以共享相同的半导体管芯或者可以从分离的半导体管芯形成。举例来说，晶体管TD、TE可以被集成在外壳中或者在PCB（印刷电路板）上。
图4B示出具有多于一个虚拟耗尽晶体管TD1、TD2、…、TDn的进一步半导体器件520的电路图，该多于一个虚拟耗尽晶体管TD1、TD2、…、TDn被布置在包含增强晶体管TE的共发共基放大器配置中。电压限制元件Z0、Z1、…、Zn可以分别被布置成与每个晶体管TE、TD1、TD2、…、TDn平行。依据在图4B中图解的实施例，电压限制元件可以是齐纳二极管或雪崩二极管。依据另一个实施例，电压限制元件可以通过晶体管结构TE、TD1、TD2、…、TDn它们本身而被至少部分实现。
当晶体管TE、TD1、…、TDn被水平地布置在半导体基体中时，虚拟耗尽晶体管TD的数目n能够被容易地适配到应用要求（例如到目标阻断能力），使得能够在没有减薄半导体基体100的昂贵的研磨和抛光工艺的情况下基于相同布局内核来制造不同阻断能力的器件。
依据另一个实施例，晶体管TE、TD1、TD2、…、TDn能够被实现为具有在共同衬底像印刷电路板或陶瓷衬底上的垂直电流流动并且被电气连接成串联连接的单个管芯。能够用串联连接的多个晶体管TD1、TD2、…、TDn容易地完成对期望的阻断电压的缩放。能够通过缩放每个晶体管TE、TD1、TD2、…、TDn的面积和/或通过在每级的共发共基放大器电路中将两个或更多个晶体管TEa、TEb、TD1a、TD1b、TD2a、TD2b、…、TDna、TDnb并联容易地完成对期望的负载电流能力的缩放。
图5示意图解关于具有100V的标称阻断电压的n-FET设计的针对浮置栅极上的不同量的控制电荷的ID/VGS特性。ID/VGS特性451指代1E12 Ascm-3的电荷密度，并且ID/VGS特性452指代1E13 Ascm-2的电荷密度。随着增加正的控制电荷，n-FET的阈值电压Vth移到更加负的值。
图6示出用于对半导体开关器件的浮置栅极充电的充电速率461、462。充电速率461指代控制电极与基体区段之间的第一充电电压，并且充电速率462指代控制电极与基体区段之间的第二、更加负的充电电压。
在更加负的充电电压处，它花大约10μs对浮置栅极充电到4E11 e /cm2的电荷密度，其中e表示元电荷e = 1.6E-19As。如能够从图6中看到的那样，能够通过施加的电压和时间来控制浮置栅极上的电荷。增加时间将导致饱和效应，而充电电压对存储在浮置栅极上的电荷具有大的影响。
图7A到7B涉及具有用于控制负载电流的晶体管单元TC以及具有在半导体器件500的开态期间用于控制电荷载流子等离子体密度的辅助单元AC的半导体开关器件。
图7A示出可以是IGBT例如RB-IGBT（反向阻断IGBT）、RC-IGBT（反向导通IGBT）或IGFET的半导体开关器件500的部分。举例来说，从单晶半导体材料例如硅（Si）、碳化硅（SiC）、锗（Ge）、硅锗晶体（SiGe）、氮化镓（GaN）或砷化镓（GaAs）来提供半导体器件500的半导体基体100。
半导体基体100具有：第一表面101，可以是近似平面的或者可以通过由共面表面截面横跨的平面而被给出；以及主要平面的第二表面102，平行于第一表面101。
在与横截面平面垂直的平面中，半导体基体100可以具有带有几个毫米的范围中的边沿长度的矩形形状。第一表面101的垂线限定垂直方向，并且与垂直方向正交的方向是水平方向。
晶体管单元TC控制第一负载端子L1与第二负载端子L2之间的负载电流。每个晶体管单元TC包含源极区段110，该源极区段110与基体区段115形成第一pn结pn1。基体区段115与包含漂移区段121的漏极构造120形成第二pn结pn2。在半导体器件500是IGFET的情况下，第二负载端子L2可以经过重掺杂接触层被电气连接到漂移区段121。在半导体器件500是IGBT的情况下，第二负载电极L2经过漏极pn结pnz与漂移区段121连接。
源极和漂移区段110、121具有第一导电类型，并且基体区段115具有第二、互补的导电类型。对于图解的实施例而言，第一导电类型是n型，并且第二导电类型是p型。以下概述的类似考虑应用到第一导电类型是p型并且第二导电类型是n型的实施例。
漂移区段121中的杂质浓度可以至少在其垂直延伸的部分中随着增加到第一表面101的距离而逐渐地或逐步地增加或减少。依据其它实施例，漂移区段121中的杂质浓度可以是近似均匀的。漂移区段121中的平均杂质浓度可以在1E12 cm-3与1E15 cm-3之间，例如在从5E12 cm-3到5E13 cm-3的范围中。
第一控制结构或栅极结构150包含控制电极420的第一部分，该控制电极420的第一部分可以被电气连接或耦合到半导体器件500的栅极端子G。第一控制结构150控制经过晶体管单元TC的负载电流。
半导体开关器件500进一步包含辅助单元AC，该辅助单元AC用于在半导体开关器件500从导通模式切换到阻断模式之前去饱和漂移区段121。每个辅助单元AC包含电荷载流子传递区段118，该电荷载流子传递区段118与漂移区段121的去饱和部分121a形成第三pn结pn3。电荷载流子传递区段118被电气连接到第一负载端子L1。
依据实施例，辅助单元AC缺少源极区段并且典型地与进一步掺杂区段不形成pn结，该进一步掺杂区段被电气连接到第一负载端子L1。依据其它实施例，辅助单元也可以包含源极区段110。基体和电荷载流子传递区段115、118可以具有相同的横向和/或垂直的延伸，并且可以具有近似相同的主要净杂质浓度。
第二控制结构400包含控制电极420的第二部分。在晶体管单元TC的开态中，施加到控制电极420的适当电势在基体区段115中诱发n型反型沟道，其中反型沟道从源极区段110延伸到漂移区段121。在辅助单元AC的关态中，施加到控制电极420的适当电势在去饱和部分121a中防止形成p型反型层，使得空穴未从漂移区段121到第一负载端子L1而被排除。
第二控制结构400包含带电层415，该带电层415分别被夹在控制电极420与去饱和部分121a之间。带电层415含有控制电荷419，该控制电荷419在控制电极420与去饱和部分121a之间诱发永久的负偏置。只要施加在栅极端子G与第一负载电极L1之间的电压VGS不超出辅助单元AC的阈值电压VthAC，控制电荷419就在漂移区段121的去饱和部分121a中诱发p型反型层121x。
带电层415可以是导电层，该导电层由重掺杂多晶层组成或包含重掺杂多晶层。依据实施例，带电层415是电介质捕获层，例如氮化硅层。第一电介质411可以将带电层415与去饱和部分121a分离。第二电介质412可以将带电层415与相应的控制结构400的控制电极420分离。第一和第二电介质411、412可以是氧化硅层，例如TEOS（四乙基原硅酸盐）层，其通过使用TEOS作为前体材料沉积氧化硅而产生。控制结构400可以进一步包含分离电介质430，该分离电介质430将控制电极420与半导体基体100的进一步部分分离。控制电极420可以从重掺杂多晶硅材料而被提供，并且可以包含含金属的层。带电层415可以夹在控制电极420与去饱和部分121a之间专有地形成，或者也可以分别与基体区段115重叠。
在带电层415上捕获的电荷量可以被选择，使得漂移区段121的去饱和部分121a中的反型层121x能够在半导体开关器件500的开态期间被接通和断开，其中晶体管单元TC是导电的并且n型反型沟道115经过基体区段115形成。
超过VthAC，VGS完全补偿负的控制电荷419，使得反型层121x未被形成。漂移区段121中的电荷载流子等离子体密度仍然不受影响。低于辅助单元AC的阈值电压VthAC，VGS不足够补偿负的控制电荷419。未补偿的负的控制电荷419诱发p型反型层121x，经过该p型反型层121x空穴耗散到第一负载端子L1。电荷载流子等离子体密度被减少。对于Vth<VGS<VthAC，半导体开关器件500是“开的”并且去饱和。对于VGS<Vth，半导体开关器件500是“关的”，其中p型反型层121x对阻断能力不具有负面影响或仅具有微小的负面影响。
辅助单元AC在不影响晶体管单元TC的操作的情况下可以从在漂移区段121中没有p型反型层121x的非反型状态改变到在漂移区段121中具有p型反型层121x的反型状态。
依据涉及n沟道IGBT或n沟道IGFET的图解的实施例，阈值电压VthAC在晶体管单元TC的阈值Vth之上。例如，VthAC可以在从10V到12V的范围中，并且Vth可以在从6V到8V的范围中。
图7B中的时间图示出，当栅极信号的电压VGS在晶体管单元TC的阈值电压Vth和辅助单元AC的阈值电压VthAC两者之上时在t0与t1之间的高的等离子体密度状态或积累状态。在t1与t2之间的去饱和时段中，VGS在辅助单元AC的阈值电压VthAC之下，但是在晶体管单元TC的阈值电压Vth之上。当辅助单元AC的控制结构180周围的p型反型层使漂移区段121去饱和时，晶体管单元TC仍然在开态中。在t2处，栅极信号VGS的电压能够从两个阈值电压Vth、VthAC之间的电压直接过渡到阈值电压Vth之下，由此将晶体管单元TC断开。去饱和时段正好在图7A的半导体开关器件500被断开之前减少漂移区段121中的电荷。去饱和大量地减少开关损耗。
辅助单元AC可以被操作为去饱和单元，该去饱和单元在施加到半导体开关器件500的栅极端子G的关断信号之前经过第一负载端子L1从漂移区段121主动地排除电荷载流子。
图8A到8E涉及包含带电层415的辅助单元AC的细节。第一负载电极310可以被电气连接或耦合到第一负载端子L1。举例来说，第一负载电极310可以是n-IGFET的源极电极或n-IGBT的发射极电极。第一负载电极310可以由以下各项组成或含有以下各项：作为（一个或多个）主要成分的铝（Al）、铜（Cu）、或铝或铜的合金，例如AlSi、AlCu或AlSiCu。依据其它实施例，第一负载电极310可以含有：作为（一个或多个）主要成分的镍(Ni)、钛(Ti)、钨(W)、钽(Ta)、钒(V)、银(Ag)、金(Au)、铂(Pt)和/或钯(Pd)。例如，第一负载电极310可以包含两个或更多个子层，例如硅化物、导电氮化物和/或金属合金。
电介质结构210可以将第一负载电极310与控制电极420绝缘，该控制电极420可以被电气耦合或连接到半导体器件500的栅极端子G。举例来说，电介质结构210可以包含来自氧化硅、氮化硅、氮氧化硅、掺杂或未掺杂的硅玻璃（例如，BSG（硼硅酸盐玻璃）、PSG（磷硅酸盐玻璃）、或BPSG（硼磷硅酸盐玻璃））的一个或多个电介质层。
接触结构315可以延伸经过电介质结构210的开口，并且可以将第一负载电极310与电荷传递区段118电气连接以及可以将第一负载电极310与电荷载流子传递区段118电气连接。电荷载流子传递区段118可以包含确保接触结构315与电荷载流子传递区段118之间的欧姆接触的重掺杂的接触部分118a。
图8A的半导体器件500进一步包含形成漏极构造120的部分的阻挡区段125。阻挡区段125可以在电荷载流子传递区段118内并且以到漂移区段121的去饱和部分121a的一定距离来形成。依据其它实施例，阻挡区段125可以在漂移区段121内以到电荷载流子传递区段118的一定距离来形成。依据图解的实施例，阻挡区段125沿着电荷载流子传递区段118与漂移区段121的去饱和部分121a之间的界面形成。阻挡区段125在半导体器件500的开态中增加对于空穴的势垒，使得更少的电荷载流子在半导体器件500的开态中从漂移区段121中的电荷载流子等离子体中泄漏。
带电层415至少沿着阻挡区段125延伸，使得至少由阻挡区段125形成的势垒在半导体器件500的去饱和模式中被旁路。带电层415可以沿着漂移区段121和/或电荷载流子传递区段118的至少部分进一步延伸。带电层415可以是基于氮化硅层的电介质捕获层。第一和第二电介质层411、412可以是氧化硅层。举例来说，控制电荷419在带电层415上被捕获，该带电层415可以在编程步骤中使用电场协助隧穿或热电子注入而被充电。
例如，可以在栅极端子G与第一负载端子L1之间施加编程电压，使得电子可以从控制电极420或半导体基体100直接遂穿到带电层415上。依据另一个实施例，可以在第一和第二负载端子L1、L2之间施加第一编程电压，使得在第一电极310与漂移区段121的去饱和部分121a之间在电荷载流子传递区段118中加速电子，并且可以将第二编程电压施加到控制电极420以使加速的电子偏转，使得它们到达带电层415。经过其电子到达带电层415的第一和第二电介质411、412中的那一个作为隧道电介质是有效的。隧道电介质可以比晶体管单元TC中的栅极电介质更薄，使得遂穿可以被控制以仅在辅助单元AC中发生。
图8B的半导体器件500包含带电层415，该带电层415基于导电电荷存储层。第一电介质411将带电层415与半导体基体100分离，并且第二电介质412将带电层415与控制电极420绝缘。
带电层415可以是或可以含有重掺杂多晶半导体材料，并且可以通过使用电场协助隧穿、热电子注入而被充电，如以上关于图8A描述的那样。
依据另一个实施例，接线结构可以将带电层415与编程焊盘450电气连接，该编程焊盘450可以在完成的半导体开关结构500的半导体本体100上形成。依据进一步实施例，接线结构可以将带电层415彼此连接，并且在制造阶段期间在完成的半导体器件500的半导体基体100外部（例如，在从其获得多个同样的半导体开关器件500的半导体基体100的半导体晶片的切口区域中）暂时地将带电层415与编程焊盘450连接。在形成晶体管单元TC之后，编程步骤将电荷源与编程焊盘450暂时地连接，直到控制电荷被施加到导电带电层415。然后，将半导体器件500与包含编程焊盘450的结构分离，并且可以在器件侧密封带电层415与编程焊盘450之间的接线结构的中断。结果，电荷在导电和完全绝缘的带电层415上被捕获。
在图8C中，带电层415包含电介质电荷捕获层或导电电荷存储层，并且第一电介质411将带电层415与半导体基体100分离。第三电介质413将带电层415与编程电极418分离，并且第四电介质414可以将编程电极418与控制电极420分离。编程电极418可以被电气连接到编程焊盘450，该编程焊盘450可以被定位在完成的半导体开关器件500中或外部，如以上描述的那样。一旦被编程，编程电极418可以在半导体器件500的操作期间浮置，使得施加到控制电极420的电势到漏极构造120的去饱和部分121a上是有效的。因为带电层415甚至在编程步骤期间与周围的导电结构绝缘，所以在半导体开关器件500的操作寿命期间存储的控制电荷419的没有或仅可忽略的量从带电层415泄漏。
至于从第一表面101延伸到半导体器件500的半导体基体100中的控制结构，第一和第二电介质411、412以及带电层415可以被实现为主沟槽结构的部分，其中以规则的图案来布置该主沟槽结构。依据另一个实施例，至少第一电介质411和带电层415可以在主沟槽结构外部形成。例如，第一电介质411和带电层415可以在次沟槽中形成，该次沟槽在一方面为包含电荷载流子传递区段118的半导体台面与另一方面为主沟槽结构之间形成。
依据图8D，第一电介质411和带电层415在半导体台面SM与主沟槽结构MT之间的次沟槽结构AT中形成。次沟槽结构AT可以在半导体台面SM与完成的主沟槽结构MT之间形成的次沟槽的基础上形成。
图8E的半导体器件500包含基于半导体纳米晶体416的带电层415，该半导体纳米晶体416从硅或锗而被提供并且被嵌入在电介质层（例如半导体氧化物诸如氧化硅层）中。可以通过将主沟槽从第一表面101引入到半导体基体100中形成基于纳米晶体416的带电层415。半导体氧化物例如氧化硅在半导体台面的暴露侧壁上形成以形成第一电介质411和用于带电层415的衬底层。然后，硅和/或锗可以被注入到半导体氧化物层的至少部分中。例如在至少1000摄氏度的温度处将注入的半导体氧化物层退火达至少10秒以在半导体氧化物的注入的部分内形成纳米晶体416。依据另一个实施例，半导体氧化物层（例如，含硅或锗的氧化物层）可以以高含量的锗和/或硅原子而被沉积。依据又进一步实施例，可以沉积非邻接的多晶硅或锗层。在形成含硅或锗的层之后，第二电介质412（例如，进一步半导体氧化物诸如氧化硅或氧化锗）可以被沉积到具有高含量的半导体材料的层上。具有高硅含量的层可以装衬完整的主沟槽。依据其它实施例，首先控制电介质421可以装衬主沟槽，并且控制电极420的第一部分在主沟槽的底部部分中形成。然后，富含硅的层被沉积，并且被形成第二电介质的进一步氧化物间隔部覆盖。
图8F涉及包含源极区段110的组合的辅助/晶体管单元，该源极区段110被电气连接到第一负载电极310并且与电荷载流子传递区段118形成pn结，该电荷载流子传递区段118作为基体区段也是有效的，在半导体器件500的开态中经过该基体区段形成反型沟道。
带电层415不与电荷载流子传递区段118重叠，并且可以沿着垂直方向与电荷载流子传递区段118间隔。漂移区段121可以直接地邻接电荷载流子传递区段118。漂移区段121中的反型层115x当经过电荷载流子传递区段118的反型沟道仍然是“开的”时可以被接通和断开。
图9A和9B涉及基于图7A的半导体开关器件500的概念的垂直半导体开关器件。第一和第二负载电极310、320布置在半导体基体100的相反侧上。第一和第二表面101、102之间的最小距离被选择以实现半导体器件500的指定的电压阻断能力。例如，第一和第二表面101、102之间的距离针对被指定用于大约1200 V的阻断电压的IGBT可以是90 μm到100 μm。与具有高的阻断能力的PT-IGBT（穿通IGBT）或IGBT相关的其它实施例可以提供具有几百μm的厚度的半导体基体100。
漏极构造120包含阻挡区段125，它们中的一些或所有夹在电荷载流子传递区段118与漂移区段121之间。阻挡区段125可以与电荷载流子传递区段118形成pn结，并且与漂移区段121形成单极同质结。阻挡区段125中的平均杂质浓度是漂移区段121中的平均杂质浓度的至少十倍。依据实施例，阻挡区段125中的平均杂质浓度可以在1E16 cm-3到1E18 cm-3的范围内，例如从1E17 cm-3到5E17 cm-3。阻挡区段125中的掺杂剂可以是磷（P）、砷（As）、硒（Se）和/或硫（S）原子/离子。
图9A的IGBT 530的漏极构造120进一步包含第二导电类型的接触层129，该第二导电类型的接触层129直接邻接第二负载电极320。第二负载电极320可以形成或者可以被电气连接到形成第二负载端子的集电极端子C。对于图9A的p型接触层129的最大杂质浓度可以是至少1E16 cm-3，例如至少5E17 cm-3。场停止层128可以与接触层129形成pn结，并且与漂移区段121形成单极同质结。场停止层128中的平均掺杂剂浓度可以是漂移区段121中的平均掺杂剂浓度的至少五倍，并且是接触层129中的平均掺杂剂浓度的至多五分之一。漏极构造120可以包含进一步杂质区段，例如浮置的相反掺杂的岛或超级结结构。
闲置单元IC将辅助单元AC对与晶体管单元TC对分离。每对的辅助单元AC在从第一表面101延伸到半导体基体100中的控制结构400的相反侧上形成。包含第一电介质411、带电层415和第二电介质412的层堆叠夹在半导体基体100的周围部分与控制电极420之间。带电层415可以是在包含底部尖端的控制结构400的所有侧上形成的一个邻接层。依据其它实施例，带电层仅沿着至少垂直侧壁形成，并且至少不在沿着控制结构400的底部的区中。由带电层415上的控制电荷在漂移区段121的去饱和部分121a中诱发的反型层121x围起经过阻断区段125延伸到漂移区段121中的第二控制结构400的部分。一个、两个、三个或更多个场电极结构170可以在被分配到辅助单元AC的每个控制结构420与被分配到晶体管单元TC的栅极结构150之间形成。场电极结构170、栅极结构150以及第二控制结构400可以具有相同的垂直延伸和/或相同的横向横截面区域。第二控制结构400、栅极结构150和场电极结构170中的每个的横截面区域可以是多边形，例如具有或不具有圆角的正方形或矩形、椭圆形、圆形或环形。依据其它实施例，控制结构400、场电极结构170和栅极结构150是条形的并且形成规则的条形图案。
在栅极结构150中包含的控制电极420的第一部分和第二控制结构400中的控制电极420的第二部分被电气耦合或连接到栅极端子G。场电介质171将场电极175与半导体基体100电气分离。场电极175可以浮置或者可以被电气连接到负载电极的一个的电势。例如，场电极175可以被电气连接到发射极端子E。
图9B的IGFET 540也是基于图7A的半导体开关器件500的概念。带电层415沿着控制结构400的侧壁形成，并且不在底部部分中以减少栅极到集电极的电容CGD。第一导电类型的接触层129作为漏极层是有效的。第一负载端子提供源极端子S，并且第二负载端子提供漏极端子D。至于进一步细节，对图9A的描述进行参考。
依据在图10A中图解的实施例，第二控制结构400和栅极结构150彼此交替，其中至少一个例如两个、三个或更多个的场电极结构170在邻近的第二控制和栅极结构400、150之间被布置。
图10B的半导体器件510基于没有场电极结构的布局。具有源极区段110的第一半导体台面160a与没有源极区段110的第二半导体台面160b交替。带电层415仅沿着第二半导体台面160b形成。第二控制结构400在中间第二半导体台面160b的相反侧处面向彼此。栅极结构150在中间第一半导体台面160a的相反侧上面向彼此。第二控制结构400和栅极结构150共享相同的主沟槽。
图10C涉及具有在主沟槽结构的相同侧上形成的所有带电层415的实施例。例如，在形成主沟槽结构和控制电介质之后，可以以与垂线倾斜的注入角度注入硅和/或锗原子，使得中间半导体台面160遮蔽注入束。源极区段110仅在避开控制结构400且面向相应栅极结构的半导体台面160的半部中形成。
图11涉及具有平面的第二控制和栅极结构400、150的实施例。电荷载流子传递区段118的横向延伸可以小于基体区段115的横向延伸，使得第二控制结构400与漂移区段121的部分重叠。
虽然在本文中已经图解和描述特定实施例，但是本领域普通技术人员将领会的是，在不脱离本发明的范围的情况下，各种交替和/或等价的实施方式可以替换示出和描述的特定实施例。本申请旨在覆盖在本文中讨论的特定实施例的任何适配或变化。因此，旨在本发明仅被权利要求及其等价物限制。

Claims (12)

1.一种半导体开关器件，包括：
晶体管单元（TC），包括与基体区段（115）形成第一pn结（pn1）的源极区段（110），所述基体区段（115）与漏极构造（120）形成第二pn结（pn2）；
辅助单元（AC），包括电荷载流子传递区段（118），所述电荷载流子传递区段（118）与所述漏极构造（120）的去饱和部分（121a）形成第三pn结（pn3）；
第一控制结构（150），包括控制电极（420）的第一部分并且被配置成在开态中诱发经过基体区段（115）的反型沟道；
第二控制结构（400），直接邻接去饱和部分（121a），所述第二控制结构（400）包括所述控制电极（420）的第二部分和带电层（415），所述带电层（415）夹在控制电极（400）的第二部分与所述去饱和部分（121a）之间并且含有控制电荷（419），所述控制电荷（419）被适配成在开态中诱发所述去饱和部分（121a）中的反型层。
2.权利要求1的所述半导体开关器件，其中
所述控制电荷（419）被适配成在开态中在施加在所述控制电极（420）与所述源极区段（110）之间的第一栅极电压处诱发所述去饱和部分（121a）中的反型层，并且被适配成在开态中在施加在所述控制电极（420）与所述源极区段（110）之间的第二栅极电压处未诱发所述去饱和部分（121a）中的反型层。
3.权利要求1和2中的任何一个的所述半导体开关器件，进一步包括：
第一负载端子（L1），被电气连接到源极区段（110）、基体区段（115）和电荷载流子传递区段（118）；以及
第二负载端子（L2），被电气连接到漏极构造（120）。
4.权利要求1和2中的任何一个的所述半导体开关器件，其中
所述源极区段（110）、基体区段（115）和电荷载流子传递区段（118）在半导体台面（160）中形成，所述半导体台面（160）从半导体基体（100）的部分形成，并且
所述第一控制结构和第二控制结构（150、400）分离所述半导体台面（160）中的邻近的半导体台面。
5.权利要求1和2中的任何一个的所述半导体开关器件，进一步包括：
第一电介质（411），夹在半导体基体（100）与带电层（415）之间；以及第二电介质（412），夹在带电层（415）与控制电极（420）之间。
6.权利要求1和2中的任何一个的所述半导体开关器件，其中
所述带电层（415）是导电层。
7.权利要求6的所述半导体开关器件，进一步包括：
接线结构，将带电层（415）与编程焊盘（450）连接。
8.权利要求1和2中的任何一个的所述半导体开关器件，其中
所述带电层（415）是电介质电荷捕获层。
9.权利要求1和2中的任何一个的所述半导体开关器件，其中
第一电介质（411）比第二电介质（412）更厚。
10.权利要求1和2中的任何一个的所述半导体开关器件，其中
漏极构造（120）包含阻挡区段（125）和漂移区段（121），阻挡区段（125）的平均净掺杂剂浓度为漂移区段（121）中的平均净掺杂剂浓度的至少五倍并且所述带电层（415）夹在控制电极（420）与阻挡区段（125）中的至少一些之间。
11.权利要求1和2中的任何一个的所述半导体开关器件，其中
所述带电层（415）是嵌入半导体纳米晶体（416）的电介质结构。
12.权利要求1和2中的任何一个的所述半导体开关器件，其中
辅助单元（AC）缺乏：掺杂区段，所述掺杂区段均被电气连接到第一负载端子（L1）并且与电荷载流子传递区段（118）形成pn结。
CN201510516306.7A 2014-08-21 2015-08-21 包含电荷存储结构的半导体开关器件 Active CN105390545B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014111981.9A DE102014111981B4 (de) 2014-08-21 2014-08-21 Halbleiterschaltvorrichtung mit Ladungsspeicherstruktur
DE102014111981.9 2014-08-21

Publications (2)

Publication Number Publication Date
CN105390545A CN105390545A (zh) 2016-03-09
CN105390545B true CN105390545B (zh) 2018-08-31

Family

ID=55273709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510516306.7A Active CN105390545B (zh) 2014-08-21 2015-08-21 包含电荷存储结构的半导体开关器件

Country Status (3)

Country Link
US (1) US9543398B2 (zh)
CN (1) CN105390545B (zh)
DE (1) DE102014111981B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016111127A1 (de) * 2016-06-17 2017-12-21 Infineon Technologies Ag Elektrische Baugruppe, die eine bipolare Transistorvorrichtung mit isoliertem Gate und eine Transistorvorrichtung mit breiter Bandlücke enthält
JP6820811B2 (ja) 2017-08-08 2021-01-27 三菱電機株式会社 半導体装置および電力変換装置
DE102018130385A1 (de) * 2018-11-29 2020-06-04 Infineon Technologies Ag Siliziumcarbid-Bauelemente, Halbleiterbauelemente und Verfahren zum Bilden von Siliziumcarbid-Bauelementen und Halbleiterbauelementen
CN111146295A (zh) * 2020-02-17 2020-05-12 捷捷微电(上海)科技有限公司 一种半导体功率器件结构及其制造方法
CN111458575B (zh) * 2020-04-17 2022-05-27 中国兵器工业火炸药工程与安全技术研究院 一种含能材料螺旋输送饱和静电电荷量自动检测装置
JP2022056498A (ja) * 2020-09-30 2022-04-11 三菱電機株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1692449A (zh) * 2002-08-13 2005-11-02 通用半导体公司 具有可编程阈值电压的dmos器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071060B1 (en) * 1996-02-28 2006-07-04 Sandisk Corporation EEPROM with split gate source side infection with sidewall spacers
DE10038177A1 (de) * 2000-08-04 2002-02-21 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterschaltelement mit zwei Steuerelektroden
DE10211543B4 (de) * 2002-03-15 2005-06-30 Infineon Technologies Ag Schaltungsanordnung mit einem Feldeffekttransistor und Verfahren zum Betrieb der Schaltungsanordnung
DE102005052734B4 (de) * 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1692449A (zh) * 2002-08-13 2005-11-02 通用半导体公司 具有可编程阈值电压的dmos器件

Also Published As

Publication number Publication date
DE102014111981B4 (de) 2020-08-13
US9543398B2 (en) 2017-01-10
US20160056251A1 (en) 2016-02-25
DE102014111981A1 (de) 2016-02-25
CN105390545A (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
CN105390545B (zh) 包含电荷存储结构的半导体开关器件
US10510882B2 (en) Embedded JFETs for high voltage applications
CN105280711B (zh) 电荷补偿结构及用于其的制造
CN104518010B (zh) 集成电路和制造集成电路的方法
CN107403800A (zh) 具有叉指状背对背mosfet的器件结构
US8643067B2 (en) Strapped dual-gate VDMOS device
CN104576737B (zh) 半导体器件
TW200306007A (en) Field effect transistor and application device of the same
WO2020078315A1 (zh) 沟槽栅耗尽型vdmos器件及其制造方法
CN104465656B (zh) 半导体器件以及其制造方法
CN105470255A (zh) 半导体器件及其制造方法
EP2824710B1 (en) Semiconductor device with an electric field modification structure, and corresponding integrated circuit, fabrication method and method of increasing breakdown voltage
CN109585557A (zh) 半导体器件及其制造方法
CN107026216A (zh) 半导体装置以及半导体装置的制造方法
CN105609487A (zh) 半导体器件和绝缘栅双极晶体管
TWI455309B (zh) Ｐｎ接面與金氧半導體電容混合減少表面電場電晶體
CN106169464A (zh) 包括功率晶体管和电压限制装置的晶体管布置
US10128367B2 (en) Transistor device with increased gate-drain capacitance
CN103531629B (zh) 用于mos晶体管的设备和方法
CN105720095B (zh) 半导体器件
CN107393871A (zh) 集成电路及其制造方法和半导体器件
US9929283B1 (en) Junction field effect transistor (JFET) with first and second top layer of opposite conductivity type for high driving current and low pinch-off voltage
Heringa et al. Innovative lateral field plates by gate fingers on STI regions in deep submicron CMOS
TWI509772B (zh) 高壓開關裝置及其製作方法
CN108878505B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant