CN114730805A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114730805A
CN114730805A CN202180006775.8A CN202180006775A CN114730805A CN 114730805 A CN114730805 A CN 114730805A CN 202180006775 A CN202180006775 A CN 202180006775A CN 114730805 A CN114730805 A CN 114730805A
Authority
CN
China
Prior art keywords
region
transistor
dummy
gate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180006775.8A
Other languages
English (en)
Inventor
横山浩大
安喰彻
白川彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN114730805A publication Critical patent/CN114730805A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，所述半导体装置具备半导体基板，该半导体基板具有晶体管部和二极管部，半导体基板具有设置于内部的第一导电型的漂移区，晶体管部具有：晶体管区，其在俯视半导体基板时与二极管部分离；以及边界区，其在俯视半导体基板时位于晶体管区与二极管部之间，并且在漂移区中，在半导体基板的正面侧具有寿命控制区，边界区具有电流抑制结构。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
以往，已知有如下技术：在将绝缘栅双极型晶体管(IGBT)等晶体管部与二极管部形成于同一基板而得的半导体装置中，向半导体基板的预定深度位置照射氦离子等粒子束，设置包含寿命控制剂的寿命控制区。另外，为了抑制来自晶体管部的载流子增大，寿命控制区从二极管部起遍及到相邻的晶体管部的区域的一部分而设置。(例如，专利文献1和专利文献2)。
专利文献1：日本特开2017-135339号公报
专利文献2：日本特开2014-175517号公报
发明内容
技术问题
在这样的半导体装置中，因为向晶体管部照射寿命控制剂，所以对栅极氧化膜造成损伤而引起阈值电压的降低。由于因阈值电压的降低而引起电流集中，所以存在过电流动作时因关断而引起闩锁并破坏这样的问题。
技术方案
在本发明的第一方式中，提供半导体装置。半导体装置具备半导体基板，该半导体基板具有晶体管部和二极管部，半导体基板具有设置于内部的第一导电型的漂移区，晶体管部具有：晶体管区，在俯视半导体基板时，其与二极管部分开设置；以及边界区，在俯视半导体基板时，其位于晶体管区与二极管部之间，并且在漂移区中，在半导体基板的正面侧具有寿命控制区，边界区具有电流抑制结构。
晶体管部可以还具有从半导体基板的正面起设置到漂移区为止的至少一个栅极沟槽部和至少一个虚设沟槽部，在边界区中，虚设比率可以大于1，所述虚设比率是虚设沟槽部的数量相对于栅极沟槽部的数量的比率。
边界区中的虚设比率可以高于晶体管区中的虚设比率。
边界区中的虚设比率可以是晶体管区中的虚设比率的1倍以上且9倍以下。
晶体管部可以在半导体基板的正面还具有第一导电型的发射区，边界区中的发射区的比率可以低于晶体管区中的发射区的比率。
在俯视半导体基板时，边界区的在晶体管部和二极管部的排列方向上的宽度可以是50μm以上且150μm以下。
边界区的宽度可以是100μm以上。
在俯视半导体基板时，边界区的面积可以是晶体管区的面积的3倍以上。
寿命控制区可以包含掺杂浓度为1×e10cm-3以上且1×e13cm-3以下的寿命控制剂。
在漂移区中，可以在半导体基板的背面侧以遍及整个晶体管部和整个二极管部的方式还设置有寿命控制区。
应予说明，上述发明内容并没有列举本发明的全部必要特征。另外，这些特征组的子组合也能够另外成为发明。
附图说明
图1A是实施例一的半导体装置100的局部俯视图。
图1B是示出图1A中的a-a'截面的图。
图1C是实施例一的半导体装置100的局部俯视图。
图1D是实施例一的半导体装置100的局部俯视图。
图1E是实施例一的半导体装置100的局部俯视图。
图2是示出栅极电压Vge与电流之间的关系的图表。
图3是实施例二的半导体装置200的局部俯视图。
符号说明
10···基板、11···阱区、12···发射区、14···基区、15···抽出区、16···蓄积区、17···插塞区、18···漂移区、20···缓冲区、21···正面、22···集电区、23···背面、24···集电极、25···连接部、29···直线部分、30···虚设沟槽部、31···前端部、32···虚设绝缘膜、34···虚设导电部、38···层间绝缘膜、39···直线部分、40···栅极沟槽部、41···前端部、42···栅极绝缘膜、44···栅极导电部、48···栅极流道、49···接触孔、50···栅极金属层、52···发射极、54···接触孔、56···接触孔、58···接触孔、60···台面部、61···台面部、70···晶体管部、72···晶体管区、74···边界区、80···二极管部、82···阴极区、85···寿命控制区、86···寿命控制区、100···半导体装置、200···半导体装置
具体实施方式
以下，虽然通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求所涉及的发明。另外，实施方式中所说明的特征的全部组合未必是发明的技术方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。在基板、层或其他部件的两个主表面之中，将一个表面称为正面，将另一个表面称为背面。“上”、“下”的方向不限于重力方向或半导体装置实际安装时的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的直角坐标轴来说明技术事项。直角坐标轴只不过确定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限定表示相对于地面的高度方向。应予说明，+Z轴方向与-Z轴方向是彼此相反的方向。在不记载正负而记载为Z轴方向的情况下，是指与+Z轴和Z轴平行的方向。
在本说明书中，将与半导体基板的正面和背面平行的正交轴设为X轴和Y轴。另外，将与半导体基板的正面和背面垂直的轴设为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。另外，在本说明书中，有时将包括X轴和Y轴并与半导体基板的正面和背面平行的方向称为水平方向。
在本说明书中，在称为“相同”或者“相等”的情况下，也可以包括具有因制造偏差等引起的误差的情况。该误差例如在10％以内。
在本说明书中，将掺杂有杂质的掺杂区域的导电型设为P型或N型而进行说明。在本说明书中，杂质有时特别指N型的施主或P型的受主中的任一者，有时记载为掺杂剂。在本说明书中，掺杂是指向半导体基板导入施主或受主，将其设为表示N型的导电型的半导体或表示P型的导电型的半导体。
在本说明书中，掺杂浓度是指热平衡状态下的施主的浓度或受主的浓度。在本说明书中，净掺杂浓度是指在将施主浓度作为正离子的浓度并将受主浓度作为负离子的浓度时，包含电荷的极性相加而得的实质的浓度。作为一例，若将施主浓度设为ND，并将受主浓度设为NA，则任意位置处的实质的净掺杂浓度为ND-NA。
施主具有向半导体供给电子的功能。受主具有从半导体获取电子的功能。施主和受主不限于杂质本身。例如，存在于半导体中的空位(V)、氧(O)以及氢(H)结合而成的VOH缺陷作为供给电子的施主而起作用。
在本说明书中记载为P+型或N+型的情况下，意味着掺杂浓度比P型或N型的掺杂浓度高，在记载为P-型或N-型的情况下，意味着掺杂浓度比P型或N型的掺杂浓度低。另外，在本说明书中记载为P++型或N++型的情况下，意味着掺杂浓度比P+型或N+型的掺杂浓度高。
在本说明书中，化学浓度是指不依赖于电有源化的状态而测定的杂质的浓度。化学浓度能够通过例如二次离子质谱分析法(SIMS)来计测。上述净掺杂浓度能够通过电压-电容测定法(CV法)来测定。另外，可以将利用扩展电阻测定法(SR法)计测到的载流子浓度作为净掺杂浓度。通过CV法或SR法计测的载流子浓度可以被设为热平衡状态下的值。另外，在N型的区域中，施主浓度远远大于受主浓度，因此也可以将该区域中的载流子浓度设为施主浓度。同样地，在P型的区域中，也可以将该区域中的载流子浓度设为受主浓度。
另外，在施主、受主或净掺杂的浓度分布具有峰的情况下，可以将该峰值设为该区域的施主、受主或净掺杂的浓度。在施主、受主或净掺杂的浓度几乎均匀的情况下等，也可以将该区域中的施主、受主或净掺杂的浓度的平均值设为施主、受主或净掺杂的浓度。
对于通过SR法计测而得的载流子浓度而言，有时存在结晶缺陷的区域的载流子浓度低于半导体基板的载流子浓度。在测定扩展电阻时电流流通的范围内，半导体基板的载流子移动度的值低于硅的载流子移动度的值。由于晶格缺陷等引起的结晶结构的混乱(紊乱)而使载流子散乱，从而产生载流子移动度的下降。
[实施例一]
图1A是本实施方式的实施例一的半导体装置100的局部俯视图。半导体装置100具备半导体基板，该半导体基板具有包括IGBT等晶体管元件的晶体管部70、以及包括续流二极管(FWD)等二极管元件的二极管部80。图1A将晶体管部70和二极管部80的边界周边呈现于中心。
应予说明，在本说明书中简称为俯视的情况是指从半导体基板的正面侧观察的情况。在本例中，将在俯视下晶体管部70和二极管部80的排列方向称为X轴，将在半导体基板的正面与X轴垂直的方向称为Y轴，将与半导体基板的正面垂直的方向称为Z轴。
晶体管部70和二极管部80可以分别在延伸方向上具有长度。即，晶体管部70的Y轴方向上的长度大于X轴方向上的宽度。同样地，二极管部80的Y轴方向上的长度大于X轴方向上的宽度。晶体管部70和二极管部80的延伸方向与后述的各沟槽部的长度方向可以相同。
二极管部80在半导体基板的背面具有N+型的阴极区。在本说明书中，将设置有阴极区的区域称为二极管部80。即，二极管部80是在俯视下与阴极区重叠的区域。另一方面，晶体管部70在半导体基板的背面具有P+型的集电区。
本例的半导体装置100具备设置在半导体基板的正面侧的内部的栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及抽出区15。栅极沟槽部40和虚设沟槽部30分别是沟槽部的一例。
另外，本例的半导体装置100在半导体基板的正面的上方具备栅极金属层50和发射极52。栅极金属层50和发射极52彼此分离而设置。
虽然在发射极52与半导体基板的正面之间、以及栅极金属层50与半导体基板的正面之间设置有层间绝缘膜，但是在图1A中省略。在本例的层间绝缘膜，接触孔49、接触孔54、接触孔56以及接触孔58贯通该层间绝缘膜而设置。在图1A中，对各个接触孔标注斜线的阴影。
发射极52设置于栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及抽出区15的上方。发射极52通过接触孔54而与半导体基板的正面的发射区12、基区14以及抽出区15电连接。
发射极52通过接触孔56或接触孔58而与虚设沟槽部30内的虚设导电部电连接。在发射极52与虚设导电部之间可以设置有由掺杂了杂质的多晶硅等导电性材料形成的连接部25。连接部25分别设置在绝缘膜上。在绝缘膜的上表面设置有BPSG(Boro PhosphoSilicate Glass：硼磷硅玻璃)等层间绝缘膜和发射极52。
栅极金属层50通过接触孔49而与栅极流道48电连接。栅极流道48可以由掺杂了杂质的多晶硅等形成。栅极流道48在半导体基板的正面与栅极沟槽部40内的栅极导电部电连接。栅极金属层50不与虚设沟槽部30内的虚设导电部和发射极52电连接。
栅极流道48与发射极52可以通过层间绝缘膜和氧化膜等绝缘物而电分离。本例的栅极流道48从接触孔49的下方设置到栅极沟槽部40的前端部。在栅极沟槽部40的前端部，栅极导电部在半导体基板的正面露出，并与栅极流道48连接。
发射极52和栅极金属层50由包含金属的导电性材料形成。例如，发射极52和栅极金属层50由铝或以铝为主要成分的合金(铝-硅、铝-硅-铜等)形成。这些各电极可以在由铝等形成的区域的下层具有由钛或钛化合物等形成的阻挡金属。
各电极也可以在接触孔内具有由钨等形成的插塞。插塞可以埋入接触孔内，也可以在与半导体基板接触的一侧设置阻挡金属并且以与阻挡金属接触的方式埋入钨而形成。
阱区11与栅极流道48和虚设沟槽部30重叠而设置。本例的阱区11相对于接触孔54的Y轴方向上的端向栅极流道48侧分离而设置。另外，阱区11以覆盖虚设沟槽部30的方式设置。阱区11是掺杂浓度比基区14的掺杂浓度高的第二导电型的区域。
本例的基区14是P-型，阱区11是P+型。另外，阱区11从半导体基板的正面起，形成到比基区14的下端更深且比栅极沟槽部40和虚设沟槽部30更深的位置。
晶体管部70和二极管部80分别具有沿排列方向(X轴方向)排列有多个的沟槽部。本例的晶体管部70沿X轴方向具有一个以上的栅极沟槽部40、以及一个以上的虚设沟槽部30。本例的二极管部80沿X轴方向具有多个虚设沟槽部30。在本例的二极管部80不设置栅极沟槽部40。
本例的栅极沟槽部40可以具有沿着与排列方向垂直的延伸方向(Y轴方向)而延伸的两个直线部分39(沿着Y轴方向呈直线状的沟槽的部分)、以及连接两个直线部分39的前端部41。
前端部41的至少一部分在俯视下可以设置为曲线状。如后所述，前端部41将两个直线部分39的Y轴方向上的端部彼此与栅极流道48连接。
虚设沟槽部30可以具有沿延伸方向延伸的直线形状，也可以与栅极沟槽部40同样地具有直线部分29和前端部31。图1A所示的半导体装置100包括不具有前端部31的直线形状的虚设沟槽部30、以及具有前端部31的虚设沟槽部30这两者。
栅极沟槽部40和虚设沟槽部30的Y轴方向上的端部在俯视下设置于阱区11。即，在各沟槽部的Y轴方向的端部，各沟槽部的深度方向(Z轴方向)上的底部被阱区11覆盖。由此，能够缓解各沟槽部的该底部处的电场集中。
图1B是示出图1A的a-a'截面的图。a-a'截面是包括栅极沟槽部40和虚设沟槽部30并且通过抽出区15和基区14的XZ面。本例的半导体装置100在a-a'截面具有基板10、层间绝缘膜38、发射极52以及集电极24。
在X轴方向上，在相邻的沟槽部之间设置有台面部。台面部是指在基板10的内部被沟槽部夹持的区域。作为一例，台面部的深度位置是距基板10的正面21到沟槽部的下端为止的位置。
本例的台面部被在X轴方向上相邻的沟槽部夹持，并且在基板10的正面21沿着沟槽部在Y轴方向上延伸而设置。如后所述，在本例中，在晶体管部70设置有台面部60，在二极管部80设置有台面部61。在本说明书中，在简称为台面部的情况下，分别指台面部60和台面部61。
在各台面部设置有基区14。在晶体管部70的各台面部，在俯视下被基区14夹持的区域可以设置有第一导电型的发射区12和第二导电型的抽出区15中的至少一者。如图1A所示，发射区12是N+型，抽出区15是P+型。发射区12和抽出区15在Z轴方向上，可以设置在基区14与基板10的正面21之间。
晶体管部70的台面部具有在基板10的正面21露出的发射区12。在本例中，在晶体管部70的台面部设置有在基板10的正面21露出的发射区12和抽出区15。
如后所述，若对栅极沟槽部40的栅极导电部施加栅极电压，则在Z轴方向上，在设置于发射区12与漂移区之间的基区14形成有因N+型的反型层而成的沟道。抽出区15能够抽出从P+型的集电区22流向基板10的正面21侧的空穴电流，因此能够抑制闩锁。
晶体管部70的台面部中的发射区12和抽出区15分别从X轴方向上的一个沟槽部设置到另一个沟槽部。作为一例，台面部的发射区12和抽出区15沿着Y轴方向而交替地配置。
在其他的例子中，晶体管部70的台面部中的发射区12和抽出区15也可以沿Y轴方向而设置为条纹状。例如，在与沟槽部接触的区域设置有发射区12，在被发射区12夹持的区域设置有抽出区15。
其中，在晶体管部70，在与二极管部80相邻的台面部不设置发射区12，而在俯视下被基区14夹持的区域设置有在基板10的正面21露出的抽出区15。
在二极管部80的台面部不设置发射区12。在二极管部80的台面部可以设置有在基板10的正面21露出的基区14。基区14可以配置在二极管部80的整个台面部。
在各台面部的上方设置有接触孔54。接触孔54在俯视下配置于在延伸方向(Y轴方向)上被基区14夹持的区域。本例的接触孔54设置在抽出区15、基区14以及发射区12这些各区域的上方。接触孔54可以在台面部的排列方向(X轴方向)上配置在各个台面部的中央。
在二极管部80，在与基板10的背面23相邻的区域设置有N+型的阴极区82。在基板10的背面23，在不设置阴极区82的区域可以设置有P+型的集电区22。在图1A中，利用虚线来表示阴极区82与集电区22的边界。
阴极区82在Y轴方向上与阱区11分离而配置。由此，通过确保掺杂浓度比较高且形成到深的位置的P型的阱区11与阴极区82之间的距离，从而能够抑制来自阱区11的空穴注入，并且能够降低反向恢复损耗。
本例的阴极区82的Y轴方向上的端部被配置为，比接触孔54的Y轴方向上的端部更离开阱区11。在其他的例子中，阴极区82的Y轴方向上的端部也可以配置在阱区11与接触孔54之间。
基板10可以是硅基板，也可以是碳化硅基板，还可以是氮化镓等氮化物半导体基板等。本例的基板10是硅基板。
基板10具有第一导电型的漂移区18。本例的漂移区18是N-型。漂移区18可以是在基板10中未设置其他掺杂区域而残留的区域。
在漂移区18的上方，可以在Z轴方向上设置有一个以上的蓄积区16。蓄积区16是比漂移区18更高浓度地蓄积了与漂移区18相同的掺杂剂的区域。蓄积区16是掺杂浓度比漂移区18的掺杂浓度高的N型。通过设置蓄积区16，从而从晶体管部70的P-型的基区14到沟槽部的底部，提高来自基板10的背面侧的空穴的蓄积量。由此，能够提高基于电子的载流子的注入促进效果(IE效果)，并能够降低导通电压。
层间绝缘膜38设置在基板10的正面21。层间绝缘膜38是添加有硼或磷等杂质的硅酸盐玻璃等绝缘膜。层间绝缘膜38可以与正面21接触，在层间绝缘膜38与正面21之间也可以设置有氧化膜等其他膜。在层间绝缘膜38设置有在图1A中说明的接触孔54。
发射极52设置在基板10的正面21和层间绝缘膜38的上表面。发射极52由包含金属的材料形成。发射极52通过层间绝缘膜38的接触孔54而与基板10的正面21电连接。
在接触孔54的内部也可以设置有钨(W)等接触插塞。插塞设置在接触孔54中的分别与抽出区15、基区14以及发射区12接触的区域。
在设置有插塞的接触孔的底部(Z轴正侧的端部)形成有插塞区17。插塞区17是掺杂浓度比抽出区15的掺杂浓度高的第二导电型的区域。本例的插塞区17是P++型。由此，改善了阻挡金属与抽出区15之间的接触电阻。另外，插塞区17的厚度(Z轴方向距离)为大致0.5μm以下，并且是在俯视下比抽出区15小的区域。
插塞区17在晶体管部70的动作中通过改善接触电阻而使闩锁耐量提高。另一方面，在二极管部80的动作中，在没有插塞区的情况下阻挡金属与基区14之间的接触电阻高，导通损耗、开关损耗上升，但是通过设置插塞区17，抑制导通损耗和开关损耗的上升。
集电极24设置于基板10的背面23。集电极24由包含金属的材料形成。
在晶体管部70，在X轴方向上相邻的沟槽部之间设置有台面部60。在台面部60，在基区14的上方，与正面21接触而设置有发射区12和抽出区15中的至少一者。发射区12的掺杂浓度比漂移区18的掺杂浓度高。
在本例中，在晶体管部70的台面部60，在基板10的正面21露出的发射区12和抽出区15沿Y轴方向交替地配置。应予说明，因为图1B所示的a-a'截面沿X轴方向通过配置有抽出区15的位置，所以没有示出发射区12。
其中，在二极管部80侧的台面部60不设置发射区12，而设置有在基板10的正面21露出的抽出区15。
在二极管部80，在相邻的沟槽部之间设置有台面部61。在台面部61设置有在正面21露出的基区14。二极管部80的基区14作为阳极而动作。
在漂移区18的下方可以设置有第一导电型的缓冲区20。本例的缓冲区20是N型。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20可以作为防止从基区14的背面侧扩展的耗尽层到达集电区22和阴极区82的场截止层而起作用。
在晶体管部70，在缓冲区20的下方设置有集电区22。在二极管部80，在缓冲区20的下方设置有阴极区82。集电区22和阴极区82可以设置为相同的深度。集电区22和阴极区82可以在基板10的背面23接触而设置。二极管部80在晶体管部70关断时，可以作为使反向导通的回流电流流通的续流二极管(FWD)而起作用。
在基板10设置有栅极沟槽部40和虚设沟槽部30。栅极沟槽部40和虚设沟槽部30被设置为，从正面21贯通基区14和蓄积区16而到达漂移区18。
沟槽部贯通掺杂区域并不限于以形成掺杂区域之后形成沟槽部的顺序进行制造。在形成了沟槽部后在沟槽部之间形成掺杂区域的情况也包括在沟槽部贯通掺杂区的情况中。
栅极沟槽部40具有设置于正面21的栅极沟槽、栅极绝缘膜42以及栅极导电部44。栅极绝缘膜42覆盖栅极沟槽的内壁而设置。栅极绝缘膜42可以使栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部设置在比栅极绝缘膜42更靠内侧的位置。栅极导电部44的上表面可以位于与基板10的正面21相同的XY平面内。栅极绝缘膜42将栅极导电部44与基板10绝缘。栅极导电部44由掺杂有杂质的多晶硅等半导体形成。
栅极导电部44可以在Z轴方向上设置到比基区14更深的位置。栅极沟槽部40在正面21被层间绝缘膜38覆盖。若对栅极导电部44施加栅极电压，则在Z轴方向上设置于发射区12与漂移区18之间的基区14，在与栅极沟槽部40接触的界面的表层形成有因电子的反型层而成的沟道。
虚设沟槽部30在XZ截面可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有设置在基板10的正面21的虚设沟槽、虚设绝缘膜32以及虚设导电部34。
虚设绝缘膜32覆盖虚设沟槽的内壁而设置。虚设绝缘膜32可以通过使虚设沟槽的内壁的半导体氧化或氮化而形成。虚设导电部34在虚设沟槽的内部设置在比虚设绝缘膜32更靠内侧的位置。虚设导电部34的上表面可以位于与正面21相同的XY平面内。虚设绝缘膜32将虚设导电部34与基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。
本例的栅极沟槽部40和虚设沟槽部30在基板10的正面21被层间绝缘膜38覆盖。应予说明，栅极沟槽部40和虚设沟槽部30的Z轴方向上的底部可以是向下侧凸起的曲面状(在截面中为曲线状)。
在漂移区18，在基板10的正面21侧，从晶体管部70的至少一部分遍及二极管部80而设置有包含寿命控制剂的寿命控制区85。在晶体管部70中，将不具有寿命控制区85的区域称为晶体管区72，将具有寿命控制区85的区域称为边界区74。晶体管区72是在俯视半导体基板时与二极管部80分离的区域。边界区74是在俯视半导体基板时位于晶体管区72与二极管部80之间的区域。
可以从基板10的正面21或背面23照射质子或氦，寿命控制区85在从基板10的正面21朝向背面23的方向上形成得比沟槽部的底部深。寿命控制剂通过例如将氦或质子注入到预定的深度位置，从而在基板10的内部形成晶体缺陷。在本例中，寿命控制区以掺杂浓度为1×e10cm-3以上且1×e13cm-3以下的掺杂量形成。
作为一例，在从基板10的正面21照射质子或氦的情况下，利用金属或抗蚀掩模来遮挡不形成寿命控制区85的区域，对晶体管部70和二极管部80照射质子或氦。质子或氦没有照射到被掩模遮挡的区域。
在图1B中，利用“×”的记号来表示寿命控制区85的Z轴方向上的位置。寿命控制区85的Z轴方向上的位置是寿命控制剂的浓度分布的Z轴方向上的峰位置。
寿命控制区85的Z轴方向上的位置可以与阱区11的背面的Z轴方向上的位置相等，寿命控制区86的Z轴方向上的位置也可以比阱区11的背面的Z轴方向上的位置更靠下方。
寿命控制区85的X轴负侧的端部K在俯视下成为晶体管部70的晶体管区72与边界区74之间的边界。
若二极管部80导通，则电子电流从阴极区82流向作为阳极层而动作的基区14。若电子电流到达基区14，则发生电导率调制，并从阳极层流有空穴电流。其中，由于基区14也设置于晶体管部70，所以产生从阴极区82朝向晶体管部70的基区14扩散的电子电流。
因此，不仅从二极管部80的基区14产生朝向阴极区82的空穴电流，也从晶体管部70的基区14产生朝向阴极区82的空穴电流。此外，利用朝向晶体管部70扩散的电子电流，促进来自晶体管部70的抽出区15的空穴注入。
抽出区15的硼的掺杂浓度比基区14的硼的掺杂浓度高两个数量级，因此通过来自抽出区15的空穴注入而使基板10的空穴密度上升。由此，在二极管部80关断时直到空穴消失为止消耗时间，因此反向恢复峰电流变大，反向恢复损耗变大。
本例的寿命控制区85在关断时促进在基区14产生的空穴与从阴极区82注入的电子的复合。如此，寿命控制区85通过促进关断时的载流子消失，抑制反向恢复时的峰电流，从而降低反向恢复损耗。
本例的寿命控制区85从二极管部80遍及边界区74而设置，因此与仅在二极管部80设置寿命控制区的情况相比，寿命控制区85的端部K与阴极区82之间的距离长。因此，能够更加促进在边界区74的基区14产生的空穴电流与从阴极区82流入的电子的复合，能够抑制二极管部80在反向恢复时的峰电流。
其中，在设置了寿命控制区85的区域中，由于从基板10的正面21照射的质子或氦，所以对沟槽氧化膜造成损伤，界面态变化。
在被照射了质子或氦的栅极沟槽部40中，在向栅极导电部44施加栅极电压时，在栅极沟槽部40的栅极绝缘膜42残留有损伤，隧穿电流增大。因此，在边界区74，与晶体管区72相比阈值电压降低。由此，因为在关断时电流容易集中于边界区74，所以半导体装置100容易因闩锁而被破坏。
本例的边界区74具有抑制在施加栅极电压时产生的隧穿电流的电流抑制结构。在一个例子中，边界区74具有作为电流抑制结构的虚设沟槽部30来代替栅极沟槽部40的一部分。在一个例子中，在边界区74，作为虚设沟槽部30的数量相对于栅极沟槽部40的数量的比率的虚设比率大于1。另外，边界区74中的虚设比率可以高于晶体管区72中的虚设比率。
如此，本例的边界区74具有改变栅极沟槽部40与虚设沟槽部30的虚设比率的电流抑制结构，从而在维持作为晶体管部70的功能的同时，抑制隧穿电流的增加。另一方面，通过使边界区74中的电子电流的比例降低，从而能够使边界区74的阈值电压变得比晶体管部70的阈值电压高。
因此，能够通过使电子电流的比例降低从而抑制因隧穿电流的增加而引起的边界区74的阈值电压的降低。另外，在边界区74中，通过使电流密度降低，从而能够抑制边界区74的阈值电压的降低，并且能够抑制整个晶体管部70的阈值电压的降低或偏差。
此外，漂移区18可以在基板10的背面23侧遍及整个晶体管部70和整个二极管部80而具有寿命控制区86。寿命控制区86可以通过从基板10的背面23照射质子或氦而形成。
在从基板10的背面23照射氦或者质子的情况下，氦或质子不通过沟槽氧化膜，沟槽氧化膜的界面顺序不变化。另外，由于从基板10的背面23到寿命控制区86的深度方向位置为止的距离短，所以能够通过低能量状态的照射来形成寿命控制区86。
如此，本例的半导体装置100除寿命控制区85以外还具有寿命控制区86，因此能够促进关断时的载流子消失。例如，寿命控制区85能够抑制反向恢复时的峰电流，寿命控制区86能够加快电流的切断，因此能够进一步降低反向恢复损耗。
图1C是本实施方式的实施例一的半导体装置100的局部俯视图。图1C将晶体管部70中的晶体管区72呈现于中心。
在晶体管区72，虚设沟槽部30可以设置在栅极沟槽部40的各直线部分39之间。在各直线部分39之间可以设置有一条虚设沟槽部30，也可以设置有多条虚设沟槽部30。
另外，在各直线部分39之间，也可以不设置虚设沟槽部30而可以设置栅极沟槽部40。通过这样的结构，与在边界区74全部设为虚设沟槽部30相比，能够增大来自发射区12的电子电流，因此导通电压降低。
在本例的晶体管区72，一条栅极沟槽部40与两条虚设沟槽部30在X轴方向上交替地配置。应予说明，在图1C中，虽然在晶体管区72的边界区74侧配置有虚设沟槽部30，但是也可以配置有栅极沟槽部40。
在图1C所示的例子中，在晶体管区72中，在两条栅极沟槽部40的直线部分39之间配置有两条虚设沟槽部30的直线部分29。通过前端部41将两个直线部分39的Y轴方向上的端部彼此与栅极流道48连接，从而使栅极金属层50作为针对栅极沟槽部40的栅电极而起作用。另一方面，通过将前端部41设为曲线状，从而比终止于直线部分39的情况更能够缓解端部处的电场集中。
图1D是本实施方式的实施例一的半导体装置100的局部俯视图。图1D将晶体管部70中的边界区74呈现于中心。
边界区74具有设置于漂移区18的寿命控制区85。在本例的边界区74，一条栅极沟槽部40和五条虚设沟槽部30在X轴方向上交替地配置。在边界区74，作为虚设沟槽部30的数量相对于栅极沟槽部40的数量的比率的虚设比率大于1。
在图1D所示的例子中，在边界区74，从边界区74与晶体管区72的边界朝向X轴正侧，依次配置一条栅极沟槽部40和五条虚设沟槽部30。
在图1D所示的例子中，在边界区74，在两条栅极沟槽部40的直线部分39之间配置有五条虚设沟槽部30的直线部分29。通过前端部41将两个直线部分39的Y轴方向上的端部彼此与栅极流道48连接，从而使栅极金属层50作为针对栅极沟槽部40的栅电极而起作用。另一方面，通过将前端部41设为曲线状，从而比终止于直线部分39的情况更能够缓解端部处的电场集中。
在本例的晶体管区72中，一条栅极沟槽部40与两条虚设沟槽部30在X轴方向上交替地配置的情况，相对于此，在边界区74，一条栅极沟槽部40与五条虚设沟槽部30在X轴方向上交替地配置。如此，边界区74中的虚设比率高于晶体管区72中的虚设比率。
即，本例的晶体管部70在晶体管区72与边界区74使虚设比率变化。边界区74具有作为电流抑制结构的虚设沟槽部30来代替栅极沟槽部40，通过使所述边界区74的虚设比率变得高于晶体管区72的虚设比率，从而能够减少电子电流流通的比例。因此，能够使边界区74的阈值电压变得高于晶体管部70的阈值电压，并且能够抑制因隧穿电流的增加而导致的阈值电压的降低。如此，能够抑制因寿命控制区85引起的阈值降低的影响。
边界区74的X轴方向上的宽度可以是50μm以上且150μm以下。或者，边界区74的X轴方向上的宽度可以是100μm以上且150μm以下。另外，边界区74的面积可以是晶体管区72的面积的3倍以上。
如此，由于具有寿命控制区85的边界区74具有电流抑制结构，所以能够抑制因寿命控制区85引起的阈值降低的影响。
图1E是本实施方式的实施例一的半导体装置100的局部俯视图。图1E示出边界区74中的栅极沟槽部40和虚设沟槽部30的配置的变型。
在图1E所示的例子中，在晶体管区72，一条栅极沟槽部40与两条虚设沟槽部30在X轴方向上交替地配置，在边界区74，一条栅极沟槽部40与五条虚设沟槽部30在X轴方向上交替地配置，与图1D所示的例子相同。其中，在本例的边界区74，从边界区74与晶体管区72的边界朝向X轴正侧，依次配置五条虚设沟槽部30与一条栅极沟槽部40。
在本例中，在边界区74，作为虚设沟槽部30的数量相对于栅极沟槽部40的数量的比率的虚设比率也大于1。另外，边界区74中的虚设比率高于晶体管区72中的虚设比率。
如此，由于边界区74具有电流抑制结构，所以能够得到抑制因寿命控制区85而引起的阈值降低的影响的效果，并且能够在不受配置的顺序或规则性约束的情况下高自由度地配置栅极沟槽部40和虚设沟槽部30。
应予说明，本例的边界区74的宽度和面积的范围与图1D所示的例子相同，因此在此省略说明。
图2是示出栅极电压Vge与电流之间的关系的图表。在图2中，横轴表示对栅极沟槽部40的栅极导电部44施加的栅极电压Vge[V]，纵轴表示在施加栅极电压Vge时产生的电流[A]。作为用于计算的条件，在30A额定电压品的半导体装置100中，在从晶体管部70与二极管部80之间的边界向晶体管部70侧到100μm为止的范围，从基板10的正面21侧照射氦，形成寿命控制区85。
另外，将晶体管区72和边界区74的面积比设为1：3，计算出栅极电压Vge与电流之间的关系。在此，在晶体管区72中电流22.5mA的栅极电压Vge成为阈值电压，在边界区74中电流7.5mA时的栅极电压Vge成为阈值电压。
在图2中，实线表示整个晶体管部70中的电流，单点划线表示晶体管区72中的电流，虚线表示边界区74中的电流。计算的结果是，整个晶体管部70中的阈值电压为6.2V，晶体管区72中的阈值电压为6.52V，边界区74中的阈值电压为5.92V。
在上述计算条件下得到了如下结果：与晶体管区72中的阈值电压相比，在整个晶体管部70中阈值电压降低0.3V，在边界区74中阈值电压降低0.6V。
边界区74中的电流密度相对于晶体管区72中的电流密度大致为9倍。如此，若将晶体管区72中的虚设比率设为1倍，则将边界区74中的虚设比率设为1倍以上且9倍以下，从而能够在防止电流密度的上升，并且抑制阈值电压的降低。
[实施例二]
图3是实施例二的半导体装置200的局部俯视图。在此，对与半导体装置100共同的要素标注相同的符号，并省略说明。图3将晶体管部70中的边界区74呈现于中心。
在半导体装置200的边界区74，在两条栅极沟槽部40的直线部分39之间配置有两条虚设沟槽部30的直线部分29。即，在半导体装置200的边界区74，与晶体管区72同样地，一条栅极沟槽部40和两条虚设沟槽部30在X轴方向上交替地配置。
晶体管区72和边界区74具有在基板10的正面21露出的发射区12和抽出区15。在晶体管区72，发射区12和抽出区15在Y轴方向上交替地配置，但是在边界区74，发射区12的一部分被剔除。即，边界区74中的发射区12的比率低于晶体管区72中的发射区12的比率。
本例的边界区74设置有抽出区15来代替发射区12的一部分，或者使基区14在基板10的正面21露出。可以设置为，在发射区12被剔除的区域与发射区12相邻的情况下，配置抽出区15，在发射区12被剔除的区域不与发射区12相邻的情况下，使基区14在基板10的正面21露出。
在边界区74，对于一部分栅极沟槽部40而言，从相邻的台面部60剔除发射区12而不与发射区12接触。这样的栅极沟槽部40成为即使与栅极金属层50连接，也在施加栅极电压时不流通电流的所谓的有效(active)虚设沟槽，作为电流抑制结构而起作用。
本例的边界区74由于具有作为电流抑制结构的有效虚设沟槽，所以能够得到与半导体装置100的边界区74同样的效果。在本例的边界区74，有效虚设沟槽的数量可以比栅极沟槽部40的数量多。另外，在本例的边界区74，可以提高虚设沟槽部30的数量与有效虚设沟槽的数量的总数相对于栅极沟槽部40的数量的比率。
如此，在半导体装置200中，通过使边界区74中的发射区12的比率降低，从而能够降低从发射区12流通的电子电流密度，并能够得到与在边界区74中减少了栅极沟槽部40的数量的半导体装置100同样的效果。
应予说明，在半导体装置200中，在边界区74，与晶体管区72同样地，在X轴方向上交替地配置一条栅极沟槽部40与两条虚设沟槽部30，但是不限于此。也可以与半导体装置100同样地，在半导体装置200的边界区74，将一条栅极沟槽部40与五条虚设沟槽部30在X轴方向上交替地配置，也可以设为不同的虚设比率。
以上，虽然利用实施方式对本发明进行了说明，但是本发明的技术范围不限于上述实施方式所记载的范围。对本领域技术人员来说，在上述实施方式中能够追加多种变更或改良是显而易见的。根据权利要求书所的记载可知，追加了这样的变更或改良的方式也能够包括在本发明的技术范围内。
应当注意，权利要求书、说明书及附图中示出的装置、系统、程序及方法中的动作、过程、步骤和阶段等各处理的执行顺序只要未特别明示“早于”、“预先”等，另外，未在后续处理中使用之前的处理结果，则可以以任意顺序来实现。关于权利要求书、说明书及附图中的动作流程，即使为方便起见使用“首先”、“接下来”等进行了说明，也并不意味着必须以该顺序来实施。
权利要求书(按照条约第19条的修改)
1.一种半导体装置，其特征在于，具备半导体基板，该半导体基板具有晶体管部和二极管部，
所述半导体基板具有设置于内部的第一导电型的漂移区，
所述晶体管部具有：
晶体管区，在俯视所述半导体基板时，其与所述二极管部分开设置；以及
边界区，在俯视所述半导体基板时，其位于所述晶体管区与所述二极管部之间，并且在所述漂移区中，在所述半导体基板的正面侧具有寿命控制区，
所述边界区具有电流抑制结构。
2.根据权利要求1所述的半导体装置，其特征在于，
所述晶体管部还具有从所述半导体基板的正面起设置到所述漂移区为止的至少一个栅极沟槽部和至少一个虚设沟槽部，
在所述边界区中，虚设比率大于1，所述虚设比率是虚设沟槽部的数量相对于栅极沟槽部的数量的比率。
3.根据权利要求2所述的半导体装置，其特征在于，
所述边界区中的所述虚设比率高于所述晶体管区中的所述虚设比率。
4.根据权利要求2所述的半导体装置，其特征在于，
所述边界区中的所述虚设比率是所述晶体管区中的所述虚设比率的1倍以上且9倍以下。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述晶体管部在所述半导体基板的正面还具有第一导电型的发射区，
所述边界区中的所述发射区的比率低于所述晶体管区中的所述发射区的比率。
6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，
在俯视所述半导体基板时，所述边界区的在所述晶体管部和所述二极管部的排列方向上的宽度是50μm以上且150μm以下。
7.根据权利要求6所述的半导体装置，其特征在于，
所述边界区的宽度是100μm以上。
8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
在俯视所述半导体基板时，所述边界区的面积是所述晶体管区的面积的3倍以上。
9.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述寿命控制区包含掺杂浓度为1×e10cm-3以上且1×e13cm-3以下的寿命控制剂。
10.(修改后)根据权利要求1至9中任一项所述的半导体装置，其特征在于，
在所述漂移区中，在所述半导体基板的背面侧以遍及整个所述晶体管部和整个所述二极管部的方式还设置有背面寿命控制区。
11.(追加)根据权利要求1至10中任一项所述的半导体装置，其特征在于，
在俯视所述边界区时，所述边界区在与所述二极管部相邻的第一台面部具备第二导电型的抽出区。
12.(追加)根据权利要求11所述的半导体装置，其特征在于，
所述边界区还具备第二台面部，该第二台面部在俯视所述边界区时，沿所述栅极沟槽部和所述虚设沟槽部的延伸方向交替地配置有所述发射区与所述抽出区。
13.(追加)根据权利要求1至10中任一项所述的半导体装置，其特征在于，
所述边界区具有：
第一台面部，在俯视所述边界区时，其具备第二导电型的基区；
第二台面部，其以夹着所述虚设沟槽部的方式与所述第一台面部相邻，并且具备所述抽出区，
第三台面部，其被夹在所述第二台面部之间，并且沿所述栅极沟槽部和所述虚设沟槽部的延伸方向交替地具备所述发射区与所述抽出区。
14.(追加)根据权利要求1至13中任一项所述的半导体装置，其特征在于，
所述边界区的所述栅极沟槽部具有与所述发射区相接的第一栅极沟槽部、以及不与所述发射区相接的第二栅极沟槽部。

Claims (10)

1.一种半导体装置，其特征在于，具备半导体基板，该半导体基板具有晶体管部和二极管部，
所述半导体基板具有设置于内部的第一导电型的漂移区，
所述晶体管部具有：
晶体管区，在俯视所述半导体基板时，其与所述二极管部分开设置；以及
边界区，在俯视所述半导体基板时，其位于所述晶体管区与所述二极管部之间，并且在所述漂移区中，在所述半导体基板的正面侧具有寿命控制区，
所述边界区具有电流抑制结构。
2.根据权利要求1所述的半导体装置，其特征在于，
所述晶体管部还具有从所述半导体基板的正面起设置到所述漂移区为止的至少一个栅极沟槽部和至少一个虚设沟槽部，
在所述边界区中，虚设比率大于1，所述虚设比率是虚设沟槽部的数量相对于栅极沟槽部的数量的比率。
3.根据权利要求2所述的半导体装置，其特征在于，
所述边界区中的所述虚设比率高于所述晶体管区中的所述虚设比率。
4.根据权利要求2所述的半导体装置，其特征在于，
所述边界区中的所述虚设比率是所述晶体管区中的所述虚设比率的1倍以上且9倍以下。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述晶体管部在所述半导体基板的正面还具有第一导电型的发射区，
所述边界区中的所述发射区的比率低于所述晶体管区中的所述发射区的比率。
6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，
在俯视所述半导体基板时，所述边界区的在所述晶体管部和所述二极管部的排列方向上的宽度是50μm以上且150μm以下。
7.根据权利要求6所述的半导体装置，其特征在于，
所述边界区的宽度是100μm以上。
8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
在俯视所述半导体基板时，所述边界区的面积是所述晶体管区的面积的3倍以上。
9.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述寿命控制区包含掺杂浓度为1×e10cm-3以上且1×e13cm-3以下的寿命控制剂。
10.根据权利要求1至9中任一项所述的半导体装置，其特征在于，
在所述漂移区中，在所述半导体基板的背面侧以遍及整个所述晶体管部和整个所述二极管部的方式还设置有所述寿命控制区。
CN202180006775.8A 2020-06-09 2021-04-22 半导体装置 Pending CN114730805A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-100458 2020-06-09
JP2020100458 2020-06-09
PCT/JP2021/016322 WO2021251011A1 (ja) 2020-06-09 2021-04-22 半導体装置

Publications (1)

Publication Number Publication Date
CN114730805A true CN114730805A (zh) 2022-07-08

Family

ID=78845539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180006775.8A Pending CN114730805A (zh) 2020-06-09 2021-04-22 半导体装置

Country Status (5)

Country Link
US (1) US20220278094A1 (zh)
JP (1) JP7384287B2 (zh)
CN (1) CN114730805A (zh)
DE (1) DE112021000166T5 (zh)
WO (1) WO2021251011A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7446198B2 (ja) * 2020-10-01 2024-03-08 三菱電機株式会社 半導体装置
JPWO2024014401A1 (zh) * 2022-07-11 2024-01-18

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6144510B2 (ja) 2013-03-11 2017-06-07 三菱電機株式会社 半導体装置の製造方法
JP6676988B2 (ja) 2016-01-29 2020-04-08 株式会社デンソー 半導体装置
WO2019111572A1 (ja) * 2017-12-06 2019-06-13 富士電機株式会社 半導体装置
JP7001104B2 (ja) * 2017-12-14 2022-01-19 富士電機株式会社 半導体装置
JP2020031155A (ja) * 2018-08-23 2020-02-27 トヨタ自動車株式会社 半導体装置
WO2020080295A1 (ja) * 2018-10-18 2020-04-23 富士電機株式会社 半導体装置および製造方法

Also Published As

Publication number Publication date
JPWO2021251011A1 (zh) 2021-12-16
JP7384287B2 (ja) 2023-11-21
WO2021251011A1 (ja) 2021-12-16
DE112021000166T5 (de) 2022-07-28
US20220278094A1 (en) 2022-09-01

Similar Documents

Publication Publication Date Title
US11552165B2 (en) Semiconductor device and manufacturing method of 1HE same
US11335795B2 (en) Reverse-conducting IGBT and manufacturing method thereof
WO2022123923A1 (ja) 半導体装置
US20220278094A1 (en) Semiconductor device
US20230036039A1 (en) Semiconductor device
CN114097079A (zh) 半导体装置
US20220123108A1 (en) Semiconductor device
US20220375933A1 (en) Semiconductor device
CN116364771A (zh) 半导体装置及其制造方法
CN114730804A (zh) 半导体装置
WO2022265061A1 (ja) 半導体装置および半導体装置の製造方法
US20240234554A1 (en) Semiconductor device
US20230299077A1 (en) Semiconductor device
WO2024166494A1 (ja) 半導体装置
WO2024166493A1 (ja) 半導体装置
WO2024166492A1 (ja) 半導体装置
WO2023084939A1 (ja) 半導体装置の製造方法および半導体装置
US20240234493A1 (en) Semiconductor device
JP2024013911A (ja) 半導体装置
JP2024084070A (ja) 半導体装置
CN117199110A (zh) 半导体装置
CN114144890A (zh) 半导体装置及其制造方法
JP2024100692A (ja) 半導体装置
CN117836949A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination