CN110061049A - 一种低功耗屏蔽栅型半导体功率器件及其制备方法 - Google Patents

一种低功耗屏蔽栅型半导体功率器件及其制备方法 Download PDF

Info

Publication number
CN110061049A
CN110061049A CN201910376360.4A CN201910376360A CN110061049A CN 110061049 A CN110061049 A CN 110061049A CN 201910376360 A CN201910376360 A CN 201910376360A CN 110061049 A CN110061049 A CN 110061049A
Authority
CN
China
Prior art keywords
layer
grid
interarea
groove
field plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910376360.4A
Other languages
English (en)
Other versions
CN110061049B (zh
Inventor
丁磊
侯宏伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU XIECHANG ELECTRONIC TECHNOLOGY Co Ltd
Zhangjiagang Kaye Software Technology Co Ltd
ZHANGJIAGANG CASS SEMICONDUCTOR CO Ltd
Original Assignee
JIANGSU XIECHANG ELECTRONIC TECHNOLOGY Co Ltd
Zhangjiagang Kaye Software Technology Co Ltd
ZHANGJIAGANG CASS SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU XIECHANG ELECTRONIC TECHNOLOGY Co Ltd, Zhangjiagang Kaye Software Technology Co Ltd, ZHANGJIAGANG CASS SEMICONDUCTOR CO Ltd filed Critical JIANGSU XIECHANG ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201910376360.4A priority Critical patent/CN110061049B/zh
Publication of CN110061049A publication Critical patent/CN110061049A/zh
Application granted granted Critical
Publication of CN110061049B publication Critical patent/CN110061049B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提出一种低功耗屏蔽栅型半导体功率器件及其制造方法。其在半导体基板的第一导电类型外延层上表面开设沟槽，沟槽的下部内壁设置场氧化层，场氧化层内的两侧设置多晶硅场板，多晶硅场板之间通过介质层相隔离；沟槽的上部内壁设置栅氧化层，栅氧化层内的两侧设置栅极多晶硅场板，栅极多晶硅场板之间通过介质层相隔离；沟槽的上部外侧由上至下依次设置有第一导电类型注入层和第二导电类型层，沟槽的底部设置有第二导电类型层。本发明提出一种低功耗屏蔽栅型半导体功率器件，避免了栅氧层在多晶硅上的生长步骤，提高了栅极氧化层的可靠性，减少制造时间，减少制造工艺步骤，降低制造成本，且引入沟槽底部的浮置阱结构，提高了器件的耐压能力。

Description

一种低功耗屏蔽栅型半导体功率器件及其制备方法
技术领域
本发明涉及到一种半导体功率器件，尤其是一种具有低功耗屏蔽栅型半导体功率器件及其制备方法。
背景技术
沟槽功率器件具有高集成度、导通电阻低、开关速度快、开关损耗小，广泛应用与各类电源管理及开关转换。随着国家对节能减排越来越重视，对功率器件的损耗及转换效率要求越来越高，导通损耗主要受导通电阻大小的影响；其中，特征导通电阻越小，导通损耗越小；开关损耗主要受栅极电荷影响，栅极电荷越小，开关损耗也越小。因此，降低导通电阻和栅极电荷是降低功率器件功耗的两个有效途径，从而能更高效地使用能源，减少更多被消耗的电能。
降低特征导通电阻通常有两种方法：
方法一，是通过提高单胞密度，增加单胞的总有效宽度，从而达到降低特征导通电阻的目的。但单胞密度提高后，相应的栅电荷也会增加，不能既降低导通电阻又同时降低栅电荷；
方法二，是通过提高外延片掺杂浓度、减小外延层厚度来实现，但该方法会降低源漏击穿电压，因此单纯依靠降低掺杂浓度/减小外延层厚度，受击穿电压限制。
市面上现有的一种既能降低RDSON又能减少栅极电荷的功率器件，沟槽型双层栅功率场效应管(Split Gate MOSFET)，如现有专利201110241526.5(新洁能)。其主要是通过在沟槽下部集成一个与源极短接的屏蔽栅的场板效应来提高击穿电压。因此，在相同击穿电压的要求下，可以通过增大硅外延层的掺杂浓度来降低功率器件的导通电阻，从而降低工作时的导通功耗。同时该器件结构还能减少栅极电荷，从而降低开关损耗。因在器件结构中引入了屏蔽栅的场板结构：1.其栅极氧化层直接热氧化生长在多晶硅表面上，而多晶硅因杂质含量高，晶体结构为多晶体，在其表面上生长的栅极氧化层粗糙度高，其介电常数、击穿场强、界面态密度相比传统在单晶硅上热生长的栅氧层都严重下降，导致可靠性降低。2.栅极氧化层在多晶硅上生长的形貌难以控制，导致多晶硅2的淀积产生空洞，影响器件的生产良率及可靠性。
发明内容
本发明所解决的技术问题在于提供一种低功耗屏蔽栅型半导体功率器件，避免了栅氧层在多晶硅上的生长步骤，提高了栅极氧化层的可靠性。且引入沟槽底部的浮置阱结构，提高了器件的耐压能力。
实现本发明目的的技术解决方案为：
一种低功耗屏蔽栅型半导体功率器件，包括半导体基板，所述半导体基板包括第一导电类型衬底和第一导电类型外延层，第一主面为第一导电类型外延层的上表面，第二主面为第一导电类型衬底的上表面；
第一主面上开设有沟槽，沟槽的下部内壁设置有场氧化层，场氧化层内的两侧分别设置有第一多晶硅场板和第二多晶硅场板，所述第一多晶硅场板和第二多晶硅场板通过第一介质层相隔离；
沟槽的上部内壁设置有栅氧化层，栅氧化层内的两侧分别设置有第一栅极多晶硅场板和第二栅极多晶硅场板，所述第一栅极多晶硅场板和第二栅极多晶硅场板通过第二介质层相隔离，且第二介质层覆盖在第一主面上；
沟槽的上部外侧由上至下依次设置有第一导电类型注入层和第二导电类型层，沟槽的底部设置有第二导电类型层；
沟槽两侧的第一主面上开有引线孔，所述引线孔贯穿第二介质层、第一导电类型注入层和第二导电类型层上部。
进一步的，本发明的低功耗屏蔽栅型半导体功率器件，所述场氧化层、栅氧化层、第一介质层、第二介质层均为同种材料。
进一步的，本发明的低功耗屏蔽栅型半导体功率器件，所述场氧化层、栅氧化层为热生长形成，第一介质层、第二介质层为淀积形成。
一种制备上述任一的低功耗屏蔽栅型半导体功率器件的方法，包括以下步骤：
步骤1、提供具有第一主面和第二主面的半导体基板，所述半导体基板包括第一导电类型衬底和第一导电类型外延层，第一主面为第一导电类型外延层的上表面，第二主面为第一导电类型衬底的上表面；通过光刻定义出刻蚀区，并刻蚀第一主面形成垂直方向上的沟槽；
步骤2、在第一主面上形成场氧化层，沟槽内壁生长场氧化层；
步骤3、在沟槽内淀积导电多晶硅，使得导电多晶硅填满部分沟槽；
步骤4、刻蚀导电多晶硅，并去除第一主面上方的导电多晶硅和场氧化层、以及位于沟槽底部中部的导电多晶硅，得到沟槽内互不相连的第一多晶硅场板和第二多晶硅场板；
步骤5、在第一主面上和沟槽内注入第二导电类型杂质离子，通过热处理形成第二导电类型层，所述第二导电类型层位于第一导电类型外延层的上部以及沟槽底部；
步骤6、在第一主面上及沟槽内淀积第一介质层，使得第一介质层填满沟槽并隔离第一多晶硅场板和第二多晶硅场板；
步骤7、刻蚀第一介质层，去除位于第一主面上方的第一介质层、以及位于沟槽上半部分的场氧化层和第一介质层，得到沟槽内完全覆盖第一多晶硅场板、第二多晶硅场板和沟槽底部的第一介质层；
步骤8、在第一主面上形成栅氧化层，沟槽内壁生长栅氧化层；
步骤9、在沟槽内淀积栅极多晶硅，使得栅极多晶硅填满部分沟槽；
步骤10、刻蚀栅极多晶硅，并去除位于第一主面上方的栅极多晶硅和栅氧化层、以及位于第一介质层中部上方的栅极多晶硅，得到互不相连的第一栅极多晶硅场板和第二栅极多晶硅场板；在第一主面上注入第一导电类型杂质离子，通过热处理形成第一导电类型注入层，所述第一导电类型注入层位于第一导电类型外延层的最上方；
步骤11、在第一主面上和沟槽内淀积第二介质层，使得第二介质层填满沟槽并隔离第一栅极多晶硅场板和第二栅极多晶硅场板，通过孔光刻定义出引线孔的区域，并刻蚀贯穿第二介质层、贯穿第一导电类型注入层和第二导电类型层上部，在第一主面上形成引线孔。
进一步的，本发明的制备低功耗屏蔽栅型半导体功率器件的方法，所述场氧化层、栅氧化层、第一介质层、第二介质层均为同种材料。
进一步的，本发明的制备低功耗屏蔽栅型半导体功率器件的方法，所述场氧化层、栅氧化层为热生长形成，第一介质层、第二介质层为淀积形成。
本发明采用以上技术方案与现有技术相比，具有以下技术效果：
1、本发明的低功耗屏蔽栅型半导体功率器件引入了位于沟槽底部的浮置阱结构，提高了器件的耐压能力；
2、本发明的制备低功耗屏蔽栅型半导体功率器件的方法避免了栅氧化层在多晶硅上的生长步骤，提高了栅极氧化层的可靠性；
3、本发明的制备低功耗屏蔽栅型半导体功率器件的方法减少了光刻工序，在保证器件性能和可靠的同时，缩短了制造时间，降低了制造成本。
附图说明
图1是在半导体基板上形成沟槽的结构示意图；
图2是在沟槽内生长场氧化层后的结构示意图；
图3是淀积导电多晶硅后的结构示意图；
图4是刻蚀导电多晶硅后的结构示意图；
图5是注入P型杂质离子后的结构示意图；
图6是注入第一介质层后的结构示意图；
图7是刻蚀第一介质层后的结构示意图；
图8是生长栅氧化层后的结构示意图；
图9是淀积栅极多晶硅后的结构示意图；
图10是刻蚀栅极多晶硅并注入N型杂质离子后的结构示意图；
图11是注入第二介质层并光刻引线孔后的结构示意图；
附图标记含义：1：N型衬底，2：N型外延层，3：沟槽，4：场氧化层，5：导电多晶硅，6：第一多晶硅场板，7：第二多晶硅场板，8：P型层，9：第一介质层，10：栅氧化层，11：栅极多晶硅，12：第一栅极多晶硅场板，13：第二栅极多晶硅场板，14：N型注入层，15：第二介质层，16：引线孔。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
本发明提供的一种低功耗屏蔽栅型半导体功率器件，其包括半导体基板，所述半导体基板包括N型衬底1和N型外延层2，第一主面为N型外延层2的上表面，第二主面为N型衬底1的上表面。
第一主面上开设有沟槽3，沟槽3的下部内壁设置有场氧化层4，场氧化层4内的两侧分别设置有第一多晶硅场板6和第二多晶硅场板7，所述第一多晶硅场板6和第二多晶硅场板7通过第一介质层9相隔离。
沟槽3的上部内壁设置有栅氧化层10，栅氧化层10内的两侧分别设置有第一栅极多晶硅场板12和第二栅极多晶硅场板13，所述第一栅极多晶硅场板12和第二栅极多晶硅场板13通过第二介质层15相隔离，且第二介质层15覆盖在第一主面上。
沟槽3的上部外侧由上至下依次设置有N型注入层14和P型层8，沟槽3的底部设置有P型层8。
沟槽3两侧的第一主面上开有引线孔16，所述引线孔16贯穿第二介质层15、N型注入层14和P型层8上部。
如图11所示，由此形成低功耗的屏蔽栅型半导体功率器件。
本实施例中，场氧化层4、栅氧化层10、第一介质层9、第二介质层15均为同种材料，其中场氧化层4、栅氧化层10为热生长形成，第一介质层9、第二介质层15为淀积形成。
本发明还提出一种制备上述低功耗屏蔽栅型半导体功率器件的方法，具体包括以下步骤：
步骤1、提供具有第一主面和第二主面的半导体基板，所述半导体基板包括N型衬底1和N型外延层2，其中第一主面为N型外延层2的上表面，第二主面为N型衬底1的上表面。通过光刻定义出刻蚀区，并刻蚀第一主面形成垂直方向上的沟槽3，如图1所示；
步骤2、在第一主面上形成场氧化层4，并在沟槽3内壁生长场氧化层4，如图2所示；
步骤3、在沟槽3内淀积导电多晶硅5，使得导电多晶硅5填满部分沟槽3，如图3所示；
步骤4、刻蚀导电多晶硅5，并去除第一主面上方的导电多晶硅5和场氧化层4、以及位于沟槽3底部中部的导电多晶硅5，得到沟槽3内互不相连的第一多晶硅场板6和第二多晶硅场板7；
步骤5、在第一主面上和沟槽3内注入P型杂质离子，通过热处理形成P型层8，所述P型层位于N型外延层的上部以及沟槽3底部，如图5所示；
步骤6、在第一主面上及沟槽3内淀积第一介质层9，使得第一介质层9填满沟槽3并隔离第一多晶硅场板6和第二多晶硅场板7，如图6所示；
步骤7、刻蚀第一介质层9，去除位于第一主面上方的第一介质层9、以及位于沟槽3上半部分的场氧化层4和第一介质层9，得到沟槽3内完全覆盖第一多晶硅场板6、第二多晶硅场板7和沟槽3底部的第一介质层9，如图7所示；
步骤8、在第一主面上形成栅氧化层10，沟槽3内壁生长栅氧化层10，如图8所示；
步骤9、在沟槽3内淀积栅极多晶硅11，使得栅极多晶硅11填满部分沟槽3，如图9所示；
步骤10、刻蚀栅极多晶硅11，并去除位于第一主面上方的栅极多晶硅11和栅氧化层10、以及位于第一介质层9中部上方的栅极多晶硅11，得到互不相连的第一栅极多晶硅场板12和第二栅极多晶硅场板13；在第一主面上注入N型杂质离子，通过热处理形成N型注入层14，所述N型注入层14位于N型外延层的最上方，如图10所示；
步骤11、在第一主面上和沟槽3内淀积第二介质层15，使得第二介质层15填满沟槽3并隔离第一栅极多晶硅场板12和第二栅极多晶硅场板13，通过孔光刻定义出引线孔16的区域，并刻蚀贯穿第二介质层15、贯穿N型注入层14和P型层8上部，在第一主面上形成引线孔16，如图11所示。
上述方法中的场氧化层、栅氧化层、第一介质层、第二介质层均为同种材料，其中场氧化层、栅氧化层为热生长形成，第一介质层、第二介质层为淀积形成。
以上所述仅是本发明的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进，这些改进应视为本发明的保护范围。

Claims (6)

1.一种低功耗屏蔽栅型半导体功率器件，其特征在于，包括半导体基板，所述半导体基板包括第一导电类型衬底和第一导电类型外延层，第一主面为第一导电类型外延层的上表面，第二主面为第一导电类型衬底的上表面；
第一主面上开设有沟槽，沟槽的下部内壁设置有场氧化层，场氧化层内的两侧分别设置有第一多晶硅场板和第二多晶硅场板，所述第一多晶硅场板和第二多晶硅场板通过第一介质层相隔离；
沟槽的上部内壁设置有栅氧化层，栅氧化层内的两侧分别设置有第一栅极多晶硅场板和第二栅极多晶硅场板，所述第一栅极多晶硅场板和第二栅极多晶硅场板通过第二介质层相隔离，且第二介质层覆盖在第一主面上；
沟槽的上部外侧由上至下依次设置有第一导电类型注入层和第二导电类型层，沟槽的底部设置有第二导电类型层；
沟槽两侧的第一主面上开有引线孔，所述引线孔贯穿第二介质层、第一导电类型注入层和第二导电类型层上部。
2.根据权利要求1所述的低功耗屏蔽栅型半导体功率器件，其特征在于，所述场氧化层、栅氧化层、第一介质层、第二介质层均为同种材料。
3.根据权利要求1所述的低功耗屏蔽栅型半导体功率器件，其特征在于，所述场氧化层、栅氧化层为热生长形成，第一介质层、第二介质层为淀积形成。
4.一种制备权利要求1至3任一的低功耗屏蔽栅型半导体功率器件的方法，其特征在于，包括以下步骤：
步骤1、提供具有第一主面和第二主面的半导体基板，所述半导体基板包括第一导电类型衬底和第一导电类型外延层，第一主面为第一导电类型外延层的上表面，第二主面为第一导电类型衬底的上表面；通过光刻定义出刻蚀区，并刻蚀第一主面形成垂直方向上的沟槽；
步骤2、在第一主面上形成场氧化层，沟槽内壁生长场氧化层；
步骤3、在沟槽内淀积导电多晶硅，使得导电多晶硅填满部分沟槽；
步骤4、刻蚀导电多晶硅，并去除第一主面上方的导电多晶硅和场氧化层、以及位于沟槽底部中部的导电多晶硅，得到沟槽内互不相连的第一多晶硅场板和第二多晶硅场板；
步骤5、在第一主面上和沟槽内注入第二导电类型杂质离子，通过热处理形成第二导电类型层，所述第二导电类型层位于第一导电类型外延层的上部以及沟槽底部；
步骤6、在第一主面上及沟槽内淀积第一介质层，使得第一介质层填满沟槽并隔离第一多晶硅场板和第二多晶硅场板；
步骤7、刻蚀第一介质层，去除位于第一主面上方的第一介质层、以及位于沟槽上半部分的场氧化层和第一介质层，得到沟槽内完全覆盖第一多晶硅场板、第二多晶硅场板和沟槽底部的第一介质层；
步骤8、在第一主面上形成栅氧化层，沟槽内壁生长栅氧化层；
步骤9、在沟槽内淀积栅极多晶硅，使得栅极多晶硅填满部分沟槽；
步骤10、刻蚀栅极多晶硅，并去除位于第一主面上方的栅极多晶硅和栅氧化层、以及位于第一介质层中部上方的栅极多晶硅，得到互不相连的第一栅极多晶硅场板和第二栅极多晶硅场板；在第一主面上注入第一导电类型杂质离子，通过热处理形成第一导电类型注入层，所述第一导电类型注入层位于第一导电类型外延层的最上方；
步骤11、在第一主面上和沟槽内淀积第二介质层，使得第二介质层填满沟槽并隔离第一栅极多晶硅场板和第二栅极多晶硅场板，通过孔光刻定义出引线孔的区域，并刻蚀贯穿第二介质层、贯穿第一导电类型注入层和第二导电类型层上部，在第一主面上形成引线孔。
5.根据权利要求4所述的制备低功耗屏蔽栅型半导体功率器件的方法，其特征在于，所述场氧化层、栅氧化层、第一介质层、第二介质层均为同种材料。
6.根据权利要求4所述的制备低功耗屏蔽栅型半导体功率器件的方法，其特征在于，所述场氧化层、栅氧化层为热生长形成，第一介质层、第二介质层为淀积形成。
CN201910376360.4A 2019-05-07 2019-05-07 一种低功耗屏蔽栅型半导体功率器件及其制备方法 Active CN110061049B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910376360.4A CN110061049B (zh) 2019-05-07 2019-05-07 一种低功耗屏蔽栅型半导体功率器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910376360.4A CN110061049B (zh) 2019-05-07 2019-05-07 一种低功耗屏蔽栅型半导体功率器件及其制备方法

Publications (2)

Publication Number Publication Date
CN110061049A true CN110061049A (zh) 2019-07-26
CN110061049B CN110061049B (zh) 2023-12-19

Family

ID=67322356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910376360.4A Active CN110061049B (zh) 2019-05-07 2019-05-07 一种低功耗屏蔽栅型半导体功率器件及其制备方法

Country Status (1)

Country Link
CN (1) CN110061049B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429129A (zh) * 2019-08-08 2019-11-08 南京芯长征科技有限公司 高压沟槽型功率半导体器件及制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167744A1 (en) * 2004-02-02 2005-08-04 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
US20090008709A1 (en) * 2003-05-20 2009-01-08 Yedinak Joseph A Power Semiconductor Devices with Trenched Shielded Split Gate Transistor and Methods of Manufacture
CN102832234A (zh) * 2012-09-10 2012-12-19 张家港凯思半导体有限公司 一种沟槽型半导体功率器件及其制造方法和终端保护结构
CN205564757U (zh) * 2016-05-06 2016-09-07 张家港凯思半导体有限公司 一种超低功耗半导体功率器件
CN109065610A (zh) * 2018-08-21 2018-12-21 电子科技大学 一种屏蔽栅器件
CN209626223U (zh) * 2019-05-07 2019-11-12 张家港凯思半导体有限公司 一种低功耗屏蔽栅型半导体功率器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090008709A1 (en) * 2003-05-20 2009-01-08 Yedinak Joseph A Power Semiconductor Devices with Trenched Shielded Split Gate Transistor and Methods of Manufacture
US20050167744A1 (en) * 2004-02-02 2005-08-04 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
CN102832234A (zh) * 2012-09-10 2012-12-19 张家港凯思半导体有限公司 一种沟槽型半导体功率器件及其制造方法和终端保护结构
CN205564757U (zh) * 2016-05-06 2016-09-07 张家港凯思半导体有限公司 一种超低功耗半导体功率器件
CN109065610A (zh) * 2018-08-21 2018-12-21 电子科技大学 一种屏蔽栅器件
CN209626223U (zh) * 2019-05-07 2019-11-12 张家港凯思半导体有限公司 一种低功耗屏蔽栅型半导体功率器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429129A (zh) * 2019-08-08 2019-11-08 南京芯长征科技有限公司 高压沟槽型功率半导体器件及制备方法

Also Published As

Publication number Publication date
CN110061049B (zh) 2023-12-19

Similar Documents

Publication Publication Date Title
CN101853852B (zh) 单胞中集成肖特基二极管的沟槽mos器件及制造方法
CN107256864B (zh) 一种碳化硅TrenchMOS器件及其制作方法
CN109065542A (zh) 一种屏蔽栅功率mosfet器件及其制造方法
US9391137B2 (en) Power semiconductor device and method of fabricating the same
CN108767004A (zh) 一种分离栅mosfet器件结构及其制造方法
CN109801958B (zh) 一种碳化硅沟槽肖特基二极管器件及其制备方法
CN102931090B (zh) 一种超结mosfet的制造方法
CN107275406B (zh) 一种碳化硅TrenchMOS器件及其制作方法
CN106711207B (zh) 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
CN105914230A (zh) 一种超低功耗半导体功率器件及制备方法
CN109065621A (zh) 一种绝缘栅双极晶体管及其制备方法
CN201663162U (zh) 单胞中集成肖特基二极管的沟槽mos器件
CN209626223U (zh) 一种低功耗屏蔽栅型半导体功率器件
CN110212020A (zh) 一种碳化硅单侧深l形基区结构的mosfet器件及其制备方法
CN105895671A (zh) 超低功耗半导体功率器件及制备方法
CN107256884A (zh) 一种碳化硅功率二极管器件及其制作方法
CN110190128A (zh) 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法
CN112713190B (zh) 一种垂直结构氮化镓hemt器件的制备方法
CN104810287A (zh) 双扩散金属氧化物晶体管制作方法及晶体管器件
CN205564758U (zh) 超低功耗半导体功率器件
CN110061049A (zh) 一种低功耗屏蔽栅型半导体功率器件及其制备方法
CN209029387U (zh) 一种超低功耗半导体功率器件
CN208400855U (zh) 一种分离栅mosfet器件结构
CN208489191U (zh) 一种屏蔽栅功率mosfet器件
CN208608203U (zh) 一种高浪涌电流能力碳化硅二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant