CN101379610A - 用于功率mosfet应用的低电阻栅极及其制造方法 - Google Patents

用于功率mosfet应用的低电阻栅极及其制造方法 Download PDF

Info

Publication number
CN101379610A
CN101379610A CNA2007800047877A CN200780004787A CN101379610A CN 101379610 A CN101379610 A CN 101379610A CN A2007800047877 A CNA2007800047877 A CN A2007800047877A CN 200780004787 A CN200780004787 A CN 200780004787A CN 101379610 A CN101379610 A CN 101379610A
Authority
CN
China
Prior art keywords
layer
groove
conduction type
conductive
resistant material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800047877A
Other languages
English (en)
Other versions
CN101379610B (zh
Inventor
斯里瓦察·斯里卡恩塔姆
何宜修
弗雷德·塞西诺
詹姆斯·肯特·内勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN101379610A publication Critical patent/CN101379610A/zh
Application granted granted Critical
Publication of CN101379610B publication Critical patent/CN101379610B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Abstract

如下形成一种沟槽栅场效应晶体管。在半导体区中形成沟槽，接下来，形成衬在沟槽的侧壁和底部上并在邻近沟槽的台面区上方延伸的电介质层。在电介质层上方的沟槽底部中形成导电晶种层。在导电晶种层上方生长低电阻材料，其中，该低电阻材料对导电晶种层具有选择性。

Description

用于功率MOSFET应用的低电阻栅极及其制造方法
相关申请的交叉参考
本申请要求于2006年2月10日提交的第60/772,315号美国临时申请的优先权，并且还涉及于2004年12月29日提交的第11/026,276号共同转让的美国申请。通过引证将该两公开的全文结合于此用于所有的用途。
背景技术
需要快速开关功率晶体管来以最小功率损失实现电压转换。在诸如MOSFET的功率器件中实现快速开关速度和其它性能参数来说，低栅极阻抗是关键的。然而，由于器件的缩小、栅极的线宽度变窄以及影响等效串联电阻(ESR)的薄层电阻的增加，都不利地影响开关速度。
通常以增加栅极掺杂剂浓度来使栅极电阻最小化。然而，目前的掺杂浓度达到了饱和水平，并且任何更高的水平都将导致掺杂剂会根据栅极氧化层的完整性和处理的热预算而渗透到沟道区中。另外，这与栅电极的单元间距缩小和截面积减小的持续趋势一起造成ESR的显著增加以及电压可靠性的问题。
在设计功率器件(尤其是沟槽MOSFET)中的另一难题在于形成通过具有越来越高的纵横比的源极接触开口(有时通过使硅台面凹陷形成)与源极和阱区的可靠且低电阻的接触。制造工具和工艺技术的局限使得难以形成通过高纵横比的源极接触开口的可靠且低电阻的接触。
因此，需要实现减小了的栅极电阻以及形成通过高纵横比的源极接触开口的可靠且低电阻接触的新技术。
发明内容
根据本发明的一个实施例，如下形成沟槽栅场效应晶体管。在半导体区中形成沟槽，接下来，在沟槽的侧壁和底部上衬以电介质层并使其在邻近沟槽的台面区上方延伸。在电介质层上方的沟槽底部中形成导电晶种层。在导电晶种层上方生长低电阻材料，其中，低电阻材料对导电晶种层具有选择性。
根据本发明的另一实施例，如下形成屏蔽栅场效应晶体管。在半导体区中形成沟槽，以及接下来形成衬在沟槽的下部侧壁和底部上的屏蔽电介质。在沟槽的下部填充以屏蔽电极。在屏蔽电极上方形成电极间电介质。形成衬在沟槽上部侧壁上并在邻近沟槽的台面区上方延伸的电介质层。在电极间电介质层上方形成导电晶种层。在导电晶种层上方生长低电阻材料，其中，低电阻材料对导电晶种层具有选择性。
根据本发明的另一实施例，如下形成沟槽栅场效应晶体管。在硅区中形成沟槽。形成衬在沟槽侧壁上并沿沟槽底部间断以露出沿沟槽底部的硅区表面的第一电介质层。在露出的硅区表面上方直接生长低电阻材料，其中，低电阻材料对露出的沿沟槽底部的硅具有选择性。将氧气注入到沟槽中，从而在低电阻材料和露出的沿沟槽底部的硅区之间形成第二电介质层，从而通过第一电介质层和第二电介质层使低电阻材料与硅区完全隔离。
根据本发明的另一实施例，如下形成沟槽栅场效应晶体管。在硅区中形成沟槽。形成衬在沟槽侧壁和底部上并在邻近沟槽的硅区表面上方延伸的电介质层。形成沿沟槽侧壁和底部以及在邻近沟槽的硅区表面上方延伸的导电层以使导电层的水平延伸部分厚于其垂直延伸部分。完全去除导电层的垂直延伸部分，同时保留包括沿形成导电晶种层的沟槽底部的水平延伸部分的导电层的水平延伸部分。在导电晶种层上方直接生长低电阻材料，该低电阻材料对导电晶种层具有高度选择性。
根据本发明的另一实施例，如下形成屏蔽栅场效应晶体管。在沟槽的下部侧壁和底部上衬以屏蔽电介质。在沟槽的下部填充以屏蔽电极。在屏蔽电极的上方形成电极间电介质。形成衬在上部沟道侧壁上并在邻近沟槽的硅区表面上方延伸的电介质层。形成沿上部沟槽侧壁以及在电极间电介质和邻近沟槽的硅区的表面上方延伸的导电层，以使导电层的水平延伸部分厚于其垂直延伸部分。完全去除导电层的垂直延伸部分，同时保留包括形成导电晶种层的电极间电介质上方的水平延伸部分的导电层的水平延伸部分。在导电晶种层上方直接生长低电阻材料，该低电阻材料对导电晶种层具有高度选择性。
根据本发明的另一实施例，如下形成沟槽栅场效应晶体管。在硅区中形成沟槽。形成衬在沟槽侧壁和底部上的电介质层。在沟槽中形成凹陷的多晶硅层。在凹陷的多晶硅层上方形成与凹陷的多晶硅层相接触的高度导电覆盖层。执行快速热处理以使凹陷的多晶硅层和高度导电覆盖层反应。
根据本发明的另一实施例，如下形成屏蔽栅场效应晶体管。将沟槽的下部侧壁和底部上衬以屏蔽电介质。在沟槽下部填充以屏蔽电极。在屏蔽电极上方形成电极间电介质。形成衬在上部沟道侧壁上并在邻近沟槽的硅区表面上方延伸的电介质层。在电极间电介质上方的沟槽中形成凹陷的多晶硅层。在凹陷的多晶硅层上方形成与凹陷的多晶硅层相接触的高度导电覆盖层。执行快速的热工艺以使凹陷的的多晶硅层和高度导电覆盖层反应。
根据本发明的另一实施例，沟槽栅场效应晶体管包括延伸到硅区中的沟槽。电介质层衬在沟槽侧壁和底部上。保护衬垫(liner)衬在电介质层上方的沟槽侧壁和底部上。导电晶种层位于保护衬垫上方的沟槽底部中。低电阻材料的第一层在导电晶种层上方延伸，其中，保护衬垫在形成保护衬垫之后执行的处理步骤期间保护电介质层。
根据本发明的另一实施例，屏蔽栅场效应晶体管包括延伸到硅区中的沟槽。屏蔽电介质层衬在沟槽的下部侧壁和底部上。以屏蔽电极填充沟槽的下部。电极间电介质在屏蔽电极上方延伸。栅极电介质层衬在上部沟槽侧壁上。保护衬垫衬在栅极电介质层上方的上部沟槽侧壁上，其中，保护衬垫在制造处理期间保护电介质层。凹陷在沟槽中的导电晶种层在电极间上方延伸。低电阻材料的第一层在导电晶种层上方延伸。
根据本发明的另一实施例，沟槽栅场效应晶体管包括延伸到硅区中的沟槽。电介质层衬在沟槽的侧壁和底部上。凹陷在沟槽中的导电晶种层在电介质层上方延伸。低电阻材料的第一层在导电晶种层上方延伸。
根据本发明的另一实施例，屏蔽栅场效应晶体管包括延伸到硅区中的沟槽。屏蔽电介质层衬在沟槽的下部侧壁和底部上。以屏蔽电极填充沟槽的下部。电极间电介质层在屏蔽电极上方延伸。栅极电介质层衬在上部沟槽侧壁上。凹陷在沟槽中的导电晶种层在电极间电介质层上方延伸。低电阻材料的层在导电晶种层上方延伸，导电晶种层和低电阻材料层形成沟槽中的栅电极的一部分。
根据本发明的另一实施例，沟槽栅场效应晶体管包括延伸到硅区中的沟槽。电介质层衬在沟槽的侧壁和底部上。导电晶种层衬在电介质层上方的沟槽侧壁和底部上。低电阻材料至少部分地填充导电晶种层上方的沟槽。
根据本发明的另一实施例，屏蔽栅场效应晶体管包括延伸到硅区中的沟槽。屏蔽电介质层衬在沟槽的下部侧壁和底部上。屏蔽电极填充沟槽的下部。电极间电介质层在屏蔽电极上方延伸。栅极电介质层衬在上部沟槽侧壁上。导电晶种层衬在栅极电介质层上方的上部沟槽侧壁上。低电阻材料至少部分地填充导电晶种层上方的沟槽。
根据本发明的另一实施例，如下形成场效应晶体管。形成延伸到硅区中的多个沟槽。形成衬在每个沟槽的侧壁和底部上的电介质层。在每两个相邻沟槽之间的硅区中形成凹槽。在每个凹槽中生长低电阻材料，其中，低电阻材料对硅具有选择性，从而低电阻材料从每个凹槽的侧壁向内以及从每个凹槽的底部向上生长，从而填充每个凹槽的至少一部分。
根据本发明的另一实施例，如下形成场效应晶体管。形成延伸到硅区中的多个沟槽。将每个沟槽的下部侧壁和底部上衬以屏蔽电介质。将每个沟槽的下部形成为具有屏蔽电极。在每个屏蔽电极上方形成电极间电介质。栅极电介质层衬在每个沟槽的上部侧壁上。在每个电极间电介质上方的沟槽中形成栅电极。在每两个相邻沟槽之间的硅区中形成凹槽。在每个凹槽中生长低电阻材料，其中，低电阻材料对硅具有选择性，从而低电阻材料从每个凹槽的侧壁向内以及从每个凹槽的底部向上生长，从而填充每个凹槽的至少一部分。
通过参照说明书的其余部分和附图可以实现对本文中所公开的本发明的特性和优点的进一步理解。
附图说明
图1A到图1E示出了根据本发明示例性实施例的用于形成沟槽栅MOSFET的制造过程的不同阶段的简化截面图；
图2A到图2C示出了根据本发明实施例的描述使用晶种层形成沟槽栅极的处理顺序的简化截面图；
图3A到图3D示出了根据本发明另一实施例的描述使用晶种层形成沟槽栅极的处理顺序的简化截面图；
图4A到图4C示出了根据本发明又一实施例的描述使用晶种层形成沟槽栅极的处理顺序的简化截面图；
图5A到图5E示出了根据本发明实施例的描述形成多层沟槽栅极结构的处理顺序的简化截面图；
图6A到图6C示出了根据本发明另一实施例的描述形成多层沟槽栅极结构的处理顺序的简化截面图；
图7到图11示出了根据本发明实施例的多层沟槽栅极结构的截面图；以及
图12A到图12C是根据本发明实施例的描述填充高纵横比接触开口的处理顺序的简化截面图。
具体实施方式
根据本发明，本文中描述的是用于在具有使用各种低电阻材料和/或其组合的灵活性的诸如沟槽功率MOSFET的器件中获得低电阻栅极的多种技术。此外，还描述了在器件中用于填充高纵横比特征的有效方法。
图1A到图1E示出了根据本发明示例性实施例的用于形成沟槽栅MOSFET的制造过程的不同阶段的简化截面图。在图1A中，使用传统技术形成p型阱区104、沟槽100、以及衬在沟槽的侧壁和底部上的栅极电介质106。在图1B中，形成导电层108以填充沟槽100并在台面表面上方延伸。在图1C中，使导电层108凹陷以在沟槽100中形成晶种层108A。
可基于处理完整性和器件需求为导电层108选择具有适当功函数的导电材料。在一个实施例中，使用具有处于能隙(energy bandgap)的中间范围中的功函数的导电材料。晶种层108A可包括多晶或单晶硅、金属或金属化合物。在一个实施例中，使用用于在沟槽栅功率器件中形成n掺杂或p掺杂的多晶硅栅电极的传统方法形成晶种层108A。多晶硅的使用具有与现有处理技术兼容的优点。在一个实施例中，在形成晶种层108A之前，沿沟槽底部形成厚的底部电介质(未示出)以使栅极到漏极的电容最小化。在图1C中，尽管将晶种层108A凹陷到阱区104的底面上方的深度，但本发明并不限于此。在一个实施例中，将晶种层108A凹陷至阱区104的底面下方，并具有在0.05-0.3μm范围内的厚度。
在图1D中，通过沉积对晶种层108A具有高度选择性的低电阻材料来在晶种层108A上方生长低电阻材料层112。因此，在沟槽中从底部向上形成低电阻材料112，以及电介质层106防止低电阻材料形成到对晶种层108A具有高电阻材料的选择性的台面表面上方。低电阻材料112可包括单一材料或低电阻材料(包括但不限于金属、金属硅化物、金属化合物、应变Si或SiGe、或掺杂多晶硅)的组合。在一个实施例中，晶种层108A包括多晶硅以及低电阻材料包括金属硅化物。可根据目标性能和应用使材料的组合、其结构、特性以及厚度最优化。可在形成低电阻材料层(组)112中使用多种已知技术(诸如CVD、栓塞工艺(plug process)或PVD、电镀工艺或加压填充、IPVD、或方向性PVD工艺)。
在一个实施例中，低电阻材料具有在基本等于传统凹槽栅极的顶面的水平上的上表面。在一个实施例中，少于或等于80％的栅电极由晶种层208A制成，以及栅电极的其余部分由一种更低电阻的材料制成。在另一实施例中，低电阻材料具有大于400
Figure A200780004787D0037095327QIETU
的厚度。通过在合适的晶种层上方进行选择性的沉积使得形成厚的低电阻材料成为可能。
在图1E中，使用已知技术形成源极区110、电介质覆盖114、重体区118以及源金属层116。尽管图1A到图1E示出了形成MOSFET的各个层/区的特定顺序，但本发明不限于此。例如，可在过程的后期或早期形成阱区104和源极区110。
导电晶种层和对导电晶种层具有选择性的重叠低电阻材料的使用不限于沟槽栅FET。本技术可以在诸如沟槽栅IGBT和屏蔽栅MOSFET和IGBT的其他类型的功率器件中类似地实现。作为实例，接下来将对在屏蔽栅极MOSFET中实现的晶种层技术进行简要地描述。使用传统技术形成:衬在下部沟槽侧壁和底部上的屏蔽电介质(例如，包括氧化物)、填充沟槽下部的屏蔽电极(例如，包括多晶硅)、在屏蔽电极上方延伸的电极间电介质(例如，包括氧化物)、以及衬在上部沟槽侧壁上并在相邻沟槽之间的台面上方延伸的栅极电介质(例如，包括氧化物)。接下来，执行与图1A到图1E中的步骤类似的步骤来在电极间电介质上方形成栅电极以及形成MOSFET的其他层和区。
图2A到图2C示出了根据本发明的另一示例性实施例的在沟槽中形成晶种层的另一技术。在图2A中，使用传统技术形成阱区204、沟槽200以及衬在沟槽侧壁和底部上并在相邻台面表面上方延伸的电介质层。如所示，执行传统选择性或方向性蚀刻以去除电介质层的水平延伸部分，保留沿沟槽侧壁的电介质层的垂直延伸部分206。从而露出沿沟槽200底部的硅区202的表面。在一个实施例中，使用已知技术形成保护层(例如，氮化物垫片，未示出)以保护电介质层的垂直延伸部分206不受电介质蚀刻。如图2B所示，露出的沿沟槽200底部的硅被用作选择性生长低电阻材料的晶种层。
在图2B中，利用由保护层205覆盖台面表面，在沟槽200的底部露出的硅表面上方将低电阻材料208选择性地生长(使用例如，SEG)到预定厚度。在一个实施例中，使用SEG形成低电阻材料208，将低电阻材料208生长到2,000-2,500
Figure A200780004787D0037095327QIETU
范围中的厚度。图1D中用于形成层112的上述任意材料和技术均可用于形成层208。在图2C中，为除去图2B中所示的栅极到漏极的电短路，使用已知的注入氧化物的硅(SIMOX，注氧隔离)技术以将氧气注入到栅极材料208中，从而形成沿沟槽200底部的电介质层209。接下来可执行与图1D到图1E描述的步骤类似的步骤以完成晶体管结构。
由图2A到图2B描述的处理顺序的可替换处理顺序如下。使用包括氧化物的硬模来限定并蚀刻沟槽200，然后形成衬在沟槽侧壁和底部上的、薄于硬模的氧化层206。执行选择性或方向性氧化蚀刻以去除沿沟槽侧壁延伸的部分电介质层206，同时保留完整的垂直延伸部分的(由于硬模厚于氧化层206，所以在蚀刻后，虽然变薄了，但硬模仍然覆盖台面)。由于台面表面被硬模的剩余部分覆盖，因此在露出的沟槽200底部的硅表面上方选择性地生长低电阻材料208。
由图2A到图2B描述的处理顺序的另一可替换处理顺序如下。使用包括ONO复合层的硬模限定并蚀刻沟槽200，然后形成衬在沟槽侧壁和底部上的氧化层206。执行选择性或方向性氧化蚀刻来去除沿沟槽侧壁延伸的部分电介质层206，而完整保留垂直延伸部分(由于可在蚀刻期间去除ONO中的上部氧化层，所以台面表面仍然被剩余的ONO掩模的NO层覆盖)。由于台面表面被硬模的剩余部分覆盖，因此在露出的沟槽200底部的硅表面上方选择性地生长低电阻材料208。
图3A到图3D示出了根据本发明另一实施例的形成晶种层的另一处理顺序的简化截面图。在图3A中，使用传统技术形成阱区304、沟槽300以及衬在沟槽侧壁和底部上并在相邻台面表面上方延伸的电介质层306。应该注意，尽管电介质层306作为在一个处理步骤中形成的单层出现，但电介质层306也可在多个步骤中形成。例如，在一个实施例中，在台面表面上方延伸的电介质层306的多个部分形成用于限定和蚀刻沟槽300的硬模的一部分。在沟槽300形成之后，形成衬在沟槽侧壁和底部上的电介质层306的多个部分。衬在沟槽侧壁和底部上的电介质层306的多个部分薄于在台面区上方延伸的那些部分。
在图3A中，接下来使用诸如离子气相沉积(IPVD)、蒸镀、准直(collimation)、或溅射气体压力变化以在溅射期间增强方向性的方向性沉积技术来形成导电层308。较高的沟槽纵横比也将促进导电层308的方向性生长。如所示，方向性沉积有利地形成沿水平表面较厚而沿垂直表面较薄的层。在一个实施例中，水平表面上方的导电层308的目标厚度在1,000-
Figure A200780004787D00391
的范围内。在图3B中，使用传统的各向同性蚀刻来去除层308的垂直延伸部分(即，沿沟槽侧壁延伸的部分)，从而保留水平延伸部分308A和308B。用于图1C中的晶种层108A的上述确定的材料中的任意一种都可用于晶种层308B。
在图3C中，使用已知技术形成侧壁垫片320(例如，包括氮化硅)以保护电介质层306的相应部分。接下来，形成可去除的晶种阻挡层322(例如，光刻胶)并凹陷到沟槽300中。如图3C所示，利用保护晶种层308B的阻挡层322，从台面表面上方去除导电层部分308A。假设保护层322中的凹槽的可能的宽度变化，则使用垫片320的一个优点在于保护沿沟槽侧壁的电介质层306。在一个实施例中，使用已知的CMP技术形成保护层322，并在形成保护层322之前不形成垫片320。
在图3D中，去除阻挡层322和侧壁垫片320，而将晶种层308B保留在沟槽中。接下来，可以执行与图1D到图1E所描述的那些处理步骤类似的处理步骤来完成单元结构。在一个实施例中，晶种层308B凹陷至阱区104的底面的下方，并具有在0.05-0.3μm范围内的厚度。在另一实施例中，在形成导电层308之前，使用已知技术沿沟槽底部形成厚的底部电介质。这有助于使栅极到漏极电容最小化。
由图3A到图3D描述的技术可在诸如沟槽栅IGBT以及屏蔽栅MOSFET和IGBT的其他类型的功率器件中类似地实现。作为一个实例，接下来将对在屏蔽栅MOSFET中实现图3A到图3D描述的技术进行简要描述。在形成延伸到硅区中的沟槽之后，使用传统技术形成:衬在沟槽下部侧壁和底部上的屏蔽电介质(例如，包括氧化物)、填充沟槽下部的屏蔽电极(例如，包括多晶硅)、在屏蔽电极上方延伸的电极间电介质(例如，包括氧化物)、以及衬在上部沟槽侧壁上并在相邻沟槽之间的台面上方延伸的栅极电介质(例如，包括氧化物)。接下来，执行与以形成导电层308为开始的图3A到图3D中的步骤类似的步骤来在电极间电介质上方形成栅电极以及形成MOSFET的其他层和区。
图4A到图4C中示出了图3A到图3D中的技术的变化。在图4A中，除了在形成导电层408之前形成在台面表面上方延伸的剥离层411(例如，诸如氮化硅的硬模)以外，执行与图3A中那些步骤对应的类似步骤。在图4B中，使用各向同性蚀刻来去除晶种层408的垂直延伸部分(即，沿沟槽侧壁延伸的部分)，从而保留水平延伸部分408A和408B。在图4C中，蚀刻剥离层(例如，使用湿式化学蚀刻)，这造成剥离和去除导电层408的重叠部分408A。由于在晶种层408B的下方不存在剥离层411，所以晶种层408B在去除剥离层411期间保持完整。
类似于与上述图3A到图4D中的电介质层306相关的描述，尽管电介质层406作为在一个处理步骤中形成的单层出现，但电介质层406也可在一个或多个步骤中形成。例如，在一个实施例中，在台面表面上方延伸的电介质层406的多个部分与剥离层411一起形成用于限定和蚀刻沟槽400的硬模的一部分。在形成沟槽400之后，形成衬在沟槽侧壁和底部上的电介质层406的多个部分。其余的处理步骤与上述图4B和图4C相关的处理步骤类似。
图5A到图5E是根据本发明实施例的在沟槽场效应晶体管的栅极上方形成导电覆盖层的处理的多个阶段的截面图。在图5A中，使用传统技术形成阱区504、沟槽500、衬在沟槽侧壁和底部上并在台面表面上方延伸的电介质层506、以及凹陷到沟槽500中的栅极508。在一个实施例中，栅极508是多层结构。例如，可通过首先形成深凹陷到沟槽500中的多晶硅层、然后在凹陷的多晶硅层上方形成高度导电材料(例如，金属)的薄层，接下来在薄金属层上方形成另一凹陷的多晶硅层来形成栅极508。接下来，使被两个多晶硅层夹在中间的金属层反应以使其被多晶硅从两侧完全消耗。
返回参照图5A，使用诸如离子气相沉积(IPVD)、蒸镀、准直(collimation)、或溅射气体压力变化以在溅射期间增强方向性的方向性沉积技术以形成包括钨(W)、钽(Ta)、以及钼(Mo)中的一种或多种的导电层512。可使用比图5A中所示的凹槽栅极更凹陷的栅极以提供还改善层512的方向性生长的更高纵横比的开口。因此，层512沿水平表面较厚以及沿垂直表面较薄。
在图5B中，导电层512被各向同性蚀刻以去除层512的垂直延伸部分，并保留水平延伸部分512A和512B。在图5C中，形成保护层514(例如，包括多晶硅或BPSG)以填充沟槽500。接下来，如图5D所示，使层514凹陷以在沟槽500内部形成部分514A。在接下来的步骤中，部分514A用于保护下方的栅极材料。在图5E中，台面区上方的导电层的部分512A被蚀刻，同时保护层514A保护其下方的栅极材料不被蚀刻处理。接下来，执行快速热处理(RTP)以使多晶硅508和导电层512B反应。
在保护层514包括多晶硅以及导电层512B包括金属的实施例中，导电层512B被反应从而其从两侧被多晶硅完全消耗。使用传统处理技术形成该结构的其余部分(例如，源极区、重体区以及源极和漏极的连接部分)。与前述实施例一样，由图5A描述的技术可类似地在诸如沟槽栅IGBT以及屏蔽栅MOSFET和IGBT的其他类型的功率器件中实现。
图6A到图6C示出了根据本发明另一实施例的在栅极上形成高度导电覆盖层的可替换方法的截面图。在图6A中，使用传统技术形成阱区604、沟槽600、衬在沟槽侧壁和底部上并在台面区上方延伸的电介质层606、以及凹槽栅极608。使用传统技术形成包括诸如钛(Ti)、钴(Co)、以及镍(Ni)的一种或多种可硅化的(salicidable)材料的导电层612。在图6B中，执行快速热处理(RTP)以使导电层612和多晶硅608反应以形成部分612B，同时在电介质606上方延伸的导电层612的部分612A保持不变。在其中层612包括钛的实施例中，RTP导致在用交叉的平行线画出的阴影(cross-hatched)区612B中形成C49 TiSi2。对于该实施例，以低于大约700℃的温度执行RTP。
在图6C中，蚀刻未反应部分612A(例如，Ti)而不去除反应部分612B。在一个实施例中，使用在反应部分和未反应部分之间进行自然选择的湿化学蚀刻。执行另一快速热处理以使反应的层612B经历相变(phase transfermation)以减少其电阻。在其中反应的层612包括C49 TiSi2的实施例中，以在800℃-850℃的范围内或更高的温度执行第二RTP，从而使C49 TiSi2相变至更低电阻的C54TiSi2。在可替换实施例中，在第二RTP之前，在栅极结构上方形成BPSG覆盖层以使第二RTP不仅用于反应层612B的相变，还用于使BPSG覆盖回流。
图7示出了根据本发明实施例的示出多层栅极结构的各层的MOSFET的截面图。沟槽700包括衬在沟槽侧壁和底部上的栅极电介质层706。保护衬垫703衬在沟槽侧壁和底部的电介质层706上方。衬垫703可以是来自在沟槽700中的多个层的形成期间保护电介质层706的任意材料。衬垫703可以是电介质层或诸如多晶硅、氮化铪(HfN)、氮化钽(TaN)或氮化钛(TiN)的导电层。在一个实施例中，使用化学机械抛光(CMP)形成衬垫703。如果电介质层被用作衬垫703，则需要采取步骤以确保不会不利地影响晶体管的阈值电压。例如，阈值调整注入(threshold adjust implant)可用于补偿衬垫703的存在。使用上述形成这两个层的技术中的一种来形成晶种层708和与其重叠的低电阻层710。
如所示，在第一低电阻层710上方顺序形成阻挡层712、第二低电阻层714、以及覆盖层718。在一个实施例中，阻挡层712包括氮化钛并用于防止该层位于其间的两个层反应，从而保持其低电阻。氮化钛阻拦层712也可用作层710和714之间的粘附层。在另一实施例中，去除第二低电阻层714以使覆盖层与阻挡层712接触。覆盖层718由高度导电材料制成以减小栅极电阻。在一个实施例中，覆盖层718包括钨、钽、以及钼中的一种或多种。在另一实施例中，覆盖层718包括诸如钛(Ti)、钴(Co)、以及镍(Ni)的一种或多种可硅化的材料。
覆盖层718还在处理期间保护栅极结构下方的多个层不被污染，并用于容纳下方多个层中的掺杂剂。在一个实施例中，覆盖层718包括硅化钛，从而改善器件的温度稳定性(例如，允许更高的温度处理)。尽管图7中的栅极结构包括多个层，但根据设计目的和性能目标，可使用较少的层或多个层的其他组合。
图8到图11是描述根据本发明实施例的栅极结构的多个可能变化中的四个的截面图。在图8中，栅极结构从底部到顶部包括三个层:凹陷的导电晶种层808(例如，包括掺杂多晶硅)、低电阻流道层812(例如，包括硅化钛)、以及覆盖层814(例如，包括氮化钛)。如所示，晶种层808形成大部分的栅极结构。在一个实施例中，晶种层808形成总栅极结构的大约70％-85％。在图9中，栅极结构从底部到顶部包括三个层:晶种层908、低电阻材料层910、以及覆盖层914。在该实施例中，晶种层908形成总栅极结构的大约20％-50％，以及低电阻材料层910形成总栅极结构的30％-70％。
在图10中，栅极结构从底部到顶部包括四个层:凹陷的晶种层1008(例如，包括掺杂多晶硅)、阻挡层1010(例如，包括硅化钛)、低电阻流道层1012(例如，包括硅化钛)、以及覆盖层1014(例如，包括氮化钛)。在一个实施例中，低电阻材料层1012包括钨(W)，以及覆盖层718被省去，这是因为钨层1012也起到覆盖层的功能。
图11示出了根据本发明另一实施例的形成沟槽栅极FET的制造过程的中间阶段的截面图。在图11中，衬在栅极电介质层1106上的导电衬垫1108用作晶种层。导电衬垫1108可包括氮化铪(HfN)、氮化钽(TaN)或氮化钛(TiN)中的一种或多种。接下来，使用上面提到的选择性沉积技术中的任意一种形成低电阻材料1110。优选的，从三个方向(即，从底部以及沿沟槽侧壁)生长该实施例中的低电阻材料1110。
在图11的技术的可替换变体中，以两个步骤形成包括多晶硅的晶种层。形成晶种层的第一部分来以类似于图1C中的晶种层108的方式来填充沟槽的底部。然后形成衬在沟槽侧壁上的晶种层的垂直延伸部分(本文中称为“晶种衬垫”)。这些晶种衬垫可如下形成:首先在晶种层的第一部分上方形成多晶硅层，然后使用方向性蚀刻对形成的多晶硅层进行蚀刻以使沟槽侧壁保持由多晶硅薄层覆盖，同时将其余的多晶硅向下去除至晶种层的第一部分。接下来，使用上面提到的选择性沉积技术中的任意一种在沟槽中形成低电阻材料。优选的从三个方向生长低电阻材料。晶种衬垫也用于保护栅极电介质层。可使用可替换的技术，从而在形成低电阻材料时消耗沟槽底部的晶种的第一部分以及晶种衬垫部分。
可以使用与各个实施例相关的上述处理方法来分别形成在图7、图8、图9、图10、以及图11中的沟槽700、沟槽800、沟槽900、沟槽1000、以及沟槽1100中的每个沟槽中的多个层，并可包括与各个实施例相关的上述任意一种材料。此外，与前面的实施例中的一样，图7到图10所描述的技术可以在诸如屏蔽栅MOSFET和IGBT的其他类型的功率器件中实现。
图12A到图12C是描述根据本发明实施例的在MOSFET中填充源极接触开口的处理顺序的截面图。图12A到图12C中所示的技术在设计具有高纵横比的接触开口(例如，MOSFET中的源极接触开口)中特别有用。在图12A中，阱区1204、源极n+区1216、沟槽1200、栅极电介质层1206、凹槽栅极1208、以及电介质覆盖1220全部都使用传统技术形成。
在图12B中，使用传统硅蚀刻技术使相邻电介质覆盖1220之间露出的硅表面凹陷。从而在相邻沟槽之间的台面中形成硅凹槽1215。如图12B所示，由于形成了更大的阱区1204的表面区以用于接触的目的，所以优选较深的硅凹槽。此外，较深的源极接触凹槽有利于实现更坚固的UIS(未箝制电感切换(unclamped inductiveswitching))性能，这是由于其导致较深的体接触。但是，较深的凹槽一般难于填充。然而，图12A到图12C所描述的技术是能够用于可靠地填充具有非常高的纵横比的凹槽的简单技术。硅凹槽1215中露出的硅表面用作选择性沉积低电阻材料1240的晶种层。低电阻材料1240可包括上面提到的已知的铝和/或硅化物中的任意一个或多个。接下来，如图12C所示，在结构的上方形成顶侧源极金属1222，用于电接触低电阻材料1240。由于低电阻材料在硅凹槽1215内部从底部向上以及从侧壁向里生长，所以产生的接触填充高度可靠性且为低电阻接触填充。该技术可用于填充任何的高纵横比特征。
图12A到图12C中的技术允许使用更加中性的材料(即，非重掺杂)作为低电阻材料1240，从而能够接触到P型硅和N型硅两者。这与多晶硅或应变硅(诸如Si-Ge)相反，其中，如果将多晶硅或应变硅用于源极接触填充，则需要将它们重掺杂。通常，能够使用的掺杂剂的类型也受限制。在一个实施例中，图12B中，在形成凹槽1215之后，但在生长低电阻材料1240之前，通过凹槽1215执行重体注入以在阱区1204中形成P+重体区。
源极接触纵横比持续增加。根据本发明，在晶种层上方选择性生长低电阻材料使得以金属和/或硅化物对源极接触进行良好的填充。诸如CMP的其他技术(enabler)可进一步添加到能力中，并可以使得本文中描述的多种技术的处理最优化。
下面的表格示出了上述实施例中的各种候选低电阻材料的电特性，以及相应的等效串联电阻(ESR)的改善。根据设计目的和性能目标，这些材料中的一种或其中多种的组合可用作本文中公开的各个实施例中的低电阻材料。
 
材料 电阻系数(ohm-cm) 功函(eV) 热稳定性/GOI      熔点 ％ESR改善      50％低电阻材料使的％ESR改善         
多晶硅(3×1020/cm3)N-型                5E-04 4.35 1150℃ 1412℃ NA NA
SiGe(2×1018/cm3) 12E-03 - 1000℃ - NA NA
W 5.65E-06 452 >1050℃ 3400℃ 99 98
Ta 12.45E-06 4.19 NA 2980℃ 98 95
Ti 42E-06 ～4 NA 1667℃ 92 85
Cu 1.67E-06 - NA 1084℃ 100 99
Al 2.65E-06 4.08 ～500℃ 660℃ 99 90
TiSi2(C49/C54) 60-70E-06/13-25E-06  3.95-4.18 900℃ 1540℃ 88/97 75/90
WSi2 30-70E-06 4.62-6 >1050℃ 2165℃ 94 89
TaSi2 35-60E-06 4.71 >1050℃ 2200℃ 93 87
MoSi2 40-100E-06 4.72-6 >1050℃ 2030℃ 92 85
PtSi 28-40E-06 - NA 1229℃ 94 89
CoSi2 10-18E-06 - 900℃ 1326℃ 98 93
低电阻栅极材料造成的ESR的改善在具有较小栅极截面积的器件和技术(其中栅极电阻较高)中将更加明显。在上面计算中使用的基线是3×1020/cm3掺杂剂浓度的N型多晶硅，以及随后的做出的假定用于计算ESR的改善。首先，ESR由栅极电阻控制。其次，所有的栅极材料被替换，这可能不是对上述的所有不同栅极堆叠组合都适合。第三，以低电阻材料填充栅极区的百分之五十。
根据本发明，诸如难熔金属及其硅化物的低电阻材料的选择性沉积的已知原理与新技术一起用于在沟槽底部或在高纵横比的接触开口中形成晶种层以减小栅极电阻和/或源极电阻。与传统硅化物处理相比，可以实现栅极ESR的显著改善(高达大约95％)。由于低电阻材料厚度的增加使得本文中公开的处理成为可能，所以这也是可能的。低的栅极电阻使得单元间距减小，从而显著改善导通电阻Rdson。在一个实施例中，通过使用预加反应的硅化物而非纯金属使由低电阻材料对栅极电介质的大面积的侵蚀的可能显著减少。可通过使用衬垫和垫片进一步减小这种风险。
在将硅化物层和现有处理流程结合方面，本文中披露的各种技术需要简单的处理。使用在栅极结构中的材料可以由诸如衬垫(金属或硅化物栅极)、阻挡层(TiSi2阻挡层或诸如W的金属流道)、覆盖材料(杂质和掺杂剂外扩散)、低电阻系数栅极材料、晶种材料、以及粘附材料的功能限定。可根据设计目的以多种不同方式将各个层进行组合。例如，钨覆盖层可形成在多晶硅的顶部上，并以TiSi2作为阻挡层以阻止钨与多晶硅的硅化(siliciding)。
在低电阻系数材料和栅极材料堆叠的选择方面，本文中披露的各种处理流程具有较高的灵活性。这些材料可包括诸如Al、W、WSi2、TiSi2的金属和金属硅化物以及可能的其它难熔金属及其硅化物(M-Si、M-Pt、Mo、Ta、Co、Ni)。当使用诸如铝的低熔点材料时，可使用伪栅。此外，诸如在多晶硅的顶部的钨覆盖层以TiSi2作为阻挡层防止钨与多晶硅的硅化的各种材料和组合都是可能的。
另外，由于使用了诸如W和其硅化物的难熔材料，所以实现了改善的温度稳定性。此外，以覆盖现有的TiSi2层以改善其热稳定性也是可能的。通过适当地选择使用的硅化物的类型，现在使得克服栅极的临界尺寸(CD)和热稳定性造成的任意限制成为可能。
在填充有多晶硅的沟槽数量对低电阻系数材料方面可能有多种变体，包括在高纵横比的沟槽中基本不使用多晶硅与所有都使用具有或不具有覆盖材料的多晶硅。
在本文中描述的各种处理中使用的选择性沉积处理从底部向上填充沟槽或源极接触开口，因此不管沟槽或源极宽度如何变化都进行有效和连续地填充。在蚀刻期间会引起该中心到边缘的变化。通过从底部向上填充多个沟槽，该处理使与从中心到边缘的良好填充的缺乏相关的可靠性问题最小化。因此，由于晶片内的一致性，从而改善了可靠性和处理的连贯性。
尽管描述特定处理顺序的多个图示出了在特定顺序中形成的MOSFET的多个层/区，但本发明不限于此。例如，上述实施例中的阱区和源极区可在处理的后期或早期阶段形成。
本文中描述的各种技术不限于所示的特定沟槽MOSFET，而可以直接或以改进形式与其他沟槽栅极结构或、其中具有电极或硅材料的沟槽结构、或诸如上面提到的序列号为11/026,276号的专利申请(通过引证将其全文结合于此)所示的那些屏蔽栅极结构结合。可在图1、图2A到图2B、图3A到图3B、图4A到图4E、图6A到图8、图10到图12、图14到图20、以及图26A到图26C中找到上面提到的申请中的器件(本发明的技术可以有利与其结合)的实例。
尽管上面提供了本发明的多个实施例的详细描述，但多种替换、改进、以及等同物都是可能的。此外，应该理解，本文中提供的用于描述各种尺寸、能量水平、掺杂浓度、以及不同半导体或绝缘层的所有的数字实例和材料类型仅用于示出目的，并不用于进行限制。因为这个或其它原因，所以，上述说明书不应该被作为对本发明范围的限制。

Claims (140)

1.一种形成沟槽栅场效应晶体管的方法，包括：
在半导体区中形成沟槽；
形成衬在所述沟槽侧壁和底部上并在邻近所述沟槽的台面区上方延伸的电介质层；
在所述电介质层上方的所述沟槽底部中形成导电晶种层；以及
在所述导电晶种层上方生长低电阻材料，其中，所述低电阻材料对所述导电晶种层具有选择性。
2.根据权利要求1所述的方法，其中，所述导电晶种层和所述低电阻材料形成栅电极的至少一部分。
3.根据权利要求1所述的方法，其中，所述半导体区包括第一导电类型的衬底和所述衬底上方的所述第一导电类型的硅区，相比于所述衬底，所述硅区具有较低的掺杂浓度，所述方法进一步包括：
在所述硅区中形成第二导电类型的阱区，其中，所述导电晶种层具有位于所述阱区底面下方的上表面。
4.根据权利要求1所述的方法，其中，所述半导体区包括第一导电类型的衬底，所述方法进一步包括：
在所述衬底上方形成所述第一导电类型的外延层，相比于所述衬底，所述外延层具有较低的掺杂浓度，所述外延层形成所述半导体区的上部；
在所述外延层中形成第二导电类型的阱区；以及
在邻近所述沟槽的所述阱区中形成所述第一导电类型的源极区。
5.根据权利要求1所述的方法，其中，所述低电阻材料生长至邻近所述沟槽的台面区的顶面下方的高度。
6.根据权利要求1所述的方法，其中，所述形成导电晶种层的步骤包括：
沉积多晶硅层，填充所述沟槽；以及
使所述沟槽中的所述多晶硅层凹陷。
7.根据权利要求6所述的方法，其中，对所述多晶硅层进行原位掺杂以使其更具导电性。
8.根据权利要求1所述的方法，其中，所述导电晶种层包括金属和金属化合物中的一种。
9.根据权利要求1所述的方法，进一步包括：
在形成所述导电晶种层之前，沿所述沟槽的底部形成厚的底部电介质。
10.一种形成屏蔽栅场效应晶体管的方法，包括：
在半导体区中形成沟槽；
将所述沟槽的下部侧壁和底部上衬以屏蔽电介质；
以屏蔽电极填充所述沟槽的下部；
在所述屏蔽电极的上方形成电极间电介质；
形成衬在上部沟槽侧壁上并在邻近所述沟槽的台面区上方延伸的电介质层；
在所述电极间电介质层上方形成导电晶种层；以及
在所述导电晶种层上方生长低电阻材料，其中，所述低电阻材料对所述导电晶种层具有选择性。
11.根据权利要求10所述的方法，其中，所述导电晶种层和所述低电阻材料形成栅电极的至少一部分。
12.根据权利要求10所述的方法，其中，所述半导体区包括第一导电类型的衬底和所述衬底上方的第一导电类型的硅区，相比于所述衬底，所述硅区具有较低的掺杂浓度，所述方法进一步包括：
在所述硅区中形成第二导电类型的阱区，其中，所述导电晶种层具有位于所述阱区底面下方的上表面。
13.根据权利要求10所述的方法，其中，所述半导体区包括第一导电类型的衬底，所述方法进一步包括：
在所述衬底的上方形成所述第一导电类型的外延层，相比于所述衬底，所述外延层具有较低的掺杂浓度，所述外延层形成所述半导体区的上部；
在所述外延层中形成第二导电类型的阱区；以及
在邻近所述沟槽的所述阱区中形成所述第一导电类型的源极区。
14.根据权利要求10所述的方法，其中，所述低电阻材料生长至邻近所述沟槽的台面区顶面下方的高度。
15.根据权利要求10所述的方法，其中，所述形成导电晶种层的步骤包括：
沉积多晶硅层，填充所述沟槽；以及
使所述沟槽中的所述多晶硅层凹陷。
16.根据权利要求15所述的方法，其中，对所述多晶硅层进行原位掺杂以使其更具导电性。
17.根据权利要求10所述的方法，其中，所述导电晶种层包括金属和金属化合物中的一种。
18.根据权利要求10所述的方法，其中，所述电介质层是栅极电介质层，以及所述屏蔽电介质具有大于所述栅极电介质层的厚度。
19.一种形成沟槽栅场效应晶体管的方法，包括：
在硅区中形成沟槽；
形成衬在所述沟槽的侧壁上但沿所述沟槽底部间断的第一电介质层，以露出沿所述沟槽底部的所述硅区的表面；
直接在露出的所述硅区的表面上方生长低电阻材料，其中，所述低电阻材料对露出的沿所述沟槽底部的硅具有选择性；以及
向所述沟槽中注入氧气，从而在所述低电阻材料和露出的沿所述沟槽底部的所述硅区之间形成第二电介质层，以通过所述第一电介质层和所述第二电介质层使所述低电阻材料与所述硅区完全隔离。
20.根据权利要求19所述的方法，其中，所述形成第一电介质层的步骤包括：
形成衬在所述沟槽侧壁和底部上的第一电介质层；以及
去除所述第一电介质层沿所述沟槽底部延伸的部分，从而露出沿所述沟槽底部的所述硅区的表面。
21.根据权利要求20所述的方法，其中，所述去除步骤包括：
使用方向性蚀刻对所述第一电介质层进行蚀刻以仅去除所述第一电介质层的水平延伸部分。
22.根据权利要求20所述的方法，进一步包括：
仅在所述第一电介质层沿所述沟槽侧壁延伸的那些部分上方形成保护层；以及
去除所述第一电介质层未由所述保护层保护的部分，从而露出沿所述沟槽底部的所述硅区的表面。
23.根据权利要求22所述的方法，其中，所述第一电介质层包括氧化物，以及所述保护层包括氮化物。
24.根据权利要求19所述的方法，其中，所述低电阻材料形成位于所述沟槽中的栅电极的至少一部分。
25.根据权利要求19所述的方法，其中，所述硅区包括第一导电类型的衬底，所述方法进一步包括：
在所述衬底上方形成所述第一导电类型的外延层，相比于所述衬底，所述外延层具有较低的掺杂浓度，所述外延层形成所述硅区的上部；
在所述外延层中形成第二导电类型的阱区；以及
在邻近所述沟槽的所述阱区中形成所述第一导电类型的源极区。
26.根据权利要求19所述的方法，其中，所述低电阻材料生长至邻近所述沟槽的所述硅区顶面下方的高度。
27.根据权利要求19所述的方法，其中，所述低电阻材料包括原位掺杂的多晶硅。
28.一种形成沟槽栅场效应晶体管的方法，包括：
在硅区中形成沟槽；
形成衬在所述沟槽侧壁和底部上并在邻近所述沟槽的所述硅区的表面上方延伸的电介质层；
形成沿所述沟槽侧壁和底部并在邻近所述沟槽的所述硅区的表面上方延伸的导电层，以使所述导电层的水平延伸部分厚于其垂直延伸部分；
完全去除所述导电层的所述垂直延伸部分，同时保留包括形成导电晶种层的沿所述沟槽底部的水平延伸部分的所述导电层的水平延伸部分；以及
直接在所述导电晶种层上方生长低电阻材料，所述低电阻材料对所述导电晶种层具有高度选择性。
29.根据权利要求28所述的方法，其中，所述形成导电层的步骤包括使用方向性沉积沉积所述导电层。
30.根据权利要求29所述的方法，其中，所述导电层包括原位掺杂的多晶硅。
31.根据权利要求28所述的方法，其中，所述完全去除步骤包括对所述导电层进行各向同性蚀刻。
32.根据权利要求28所述的方法，进一步包括：
在所述电介质层沿所述沟槽侧壁延伸的那些部分上方形成保护侧壁垫片；
在所述晶种层上方形成保护层；以及
对所述导电层进行蚀刻以去除在所述硅区的表面上方延伸的所述导电层的未受保护部分。
33.根据权利要求32所述的方法，其中，所述电介质层包括氧化物，所述保护侧壁垫片包括氮化硅，以及所述晶种层上方的所述保护层包括光刻胶。
34.根据权利要求28所述的方法，其中，所述导电晶种层和所述低电阻材料形成栅电极的至少一部分。
35.根据权利要求28所述的方法，其中，所述硅区包括第一导电类型的衬底和所述衬底上方的所述第一导电类型的外延层，相比于所述衬底，所述外延层具有较低的掺杂浓度，所述方法进一步包括：
在所述外延层中形成第二导电类型的阱区，其中，所述导电晶种层具有位于所述阱区底面下方的上表面。
36.根据权利要求28所述的方法，其中，所述硅区包括第一导电类型的衬底，所述方法进一步包括：
在所述衬底上方形成所述第一导电类型的外延层，相比于所述衬底，所述外延层具有较低的掺杂浓度，所述外延层形成所述硅区的上部；
在所述外延层中形成第二导电类型的阱区；以及
在邻近所述沟槽的所述阱区中形成所述第一导电类型的源极区。
37.根据权利要求28所述的方法，其中，所述低电阻材料生长至邻近所述沟槽的所述硅区的顶面下方的高度。
38.根据权利要求28所述的方法，其中，所述导电晶种层包括金属和金属化合物中的一种。
39.根据权利要求28所述的方法，进一步包括：
在形成所述导电层之前，形成沿所述沟槽底部的厚的底部电介质。
40.根据权利要求28所述的方法，进一步包括：
在形成所述导电层之前，在邻近所述沟槽的所述硅区的表面上方形成剥离层；以及
在所述完全去除步骤之后，对所述剥离层进行蚀刻，从而去除所述导电层在所述剥离层上方延伸的那些部分。
41.一种形成屏蔽栅场效应晶体管的方法，包括：
将沟槽的下部侧壁和底部上衬以屏蔽电介质；
以屏蔽电极填充所述沟槽的下部；
在所述屏蔽电极的上方形成电极间电介质；
形成衬在上部沟槽侧壁上并在邻近所述沟槽的所述硅区的表面上方延伸的电介质层；
形成沿所述上部沟槽侧壁、并在所述电极间电介质以及邻近所述沟槽的所述硅区的表面上方延伸的导电层，以使所述导电层的水平延伸部分厚于其垂直延伸部分；
完全去除所述导电层的所述垂直延伸部分，同时保留包括形成导电晶种层的所述电极间电介质上方的水平延伸部分的所述导电层的水平延伸部分；以及
直接在所述导电晶种层上方生长低电阻材料，所述低电阻材料对所述导电晶种层具有高度选择性。
42.根据权利要求41所述的方法，其中，所述形成导电层的步骤包括使用方向性沉积沉积所述导电层。
43.根据权利要求42所述的方法，其中，所述导电层包括原位掺杂的多晶硅。
44.根据权利要求41所述的方法，其中，所述完全去除步骤包括对所述导电层进行各向同性蚀刻。
45.根据权利要求41所述的方法，进一步包括：
在所述电介质层沿所述上部沟槽侧壁延伸的那些部分上方形成保护侧壁垫片；
在所述晶种层上方形成保护层；以及
对所述导电层进行蚀刻以去除在所述硅区的表面上方延伸的所述导电层的未受保护部分。
46.根据权利要求45所述的方法，其中，所述电介质层包括氧化物，所述保护侧壁垫片包括氮化硅，以及所述晶种层上方的所述保护层包括光刻胶。
47.根据权利要求41所述的方法，其中，所述导电晶种层和所述低电阻材料形成栅电极的至少一部分。
48.根据权利要求41所述的方法，其中，所述硅区包括第一导电类型的衬底和所述衬底上方的所述第一导电类型的外延层，相比于所述衬底，所述外延层具有较低的掺杂浓度，所述方法进一步包括：
在所述外延层中形成第二导电类型的阱区，其中，所述导电晶种层具有位于所述阱区底面下方的上表面。
49.根据权利要求41所述的方法，其中，所述硅区包括第一导电类型的衬底，所述方法进一步包括：
在所述衬底上方形成所述第一导电类型的外延层，相比于所述衬底，所述外延层具有较低的掺杂浓度，所述外延层形成所述硅区的上部；
在所述外延层中形成第二导电类型的阱区；以及
在邻近所述沟槽的所述阱区中形成所述第一导电类型的源极区。
50.根据权利要求41所述的方法，其中，所述低电阻材料生长至邻近所述沟槽的所述硅区的顶面下方的高度。
51.根据权利要求41所述的方法，其中，所述导电晶种层包括金属和金属化合物中的一种。
52.一种形成沟槽栅场效应晶体管的方法，包括：
在硅区中形成沟槽；
形成衬在所述沟槽侧壁和底部上的电介质层；
在所述沟槽中形成凹陷的多晶硅层；
在所述凹陷的多晶硅层上方形成与所述凹陷的多晶硅层接触的高度导电覆盖层；以及
执行快速热处理以使所述凹陷的多晶硅层和所述高度导电覆盖层反应。
53.根据权利要求52所述的方法，进一步包括：
在所述高度导电层上方形成保护层，所述保护层用于防止其下层中的掺杂剂向外扩散。
54.根据权利要求52所述的方法，进一步包括：
在形成所述凹陷的多晶硅层之前：
在半个所述沟槽的底部中形成多晶硅层；
在半个所述沟槽的底部中的所述多晶硅层上方形成与所述多晶硅层接触的高度导电材料，其中，所述执行快速热处理的步骤使半个所述沟槽的底部中的所述多晶硅层和所述度导电材料反应。
55.根据权利要求52所述的方法，其中，所述高度导电覆盖层包括钨、钽、和钼中的一个或多个。
56.根据权利要求52所述的方法，其中，所述形成高度导电层的步骤包括使用方向性沉积沉积所述导电层。
57.根据权利要求56所述的方法，进一步包括：
在执行快速热处理之前，完全去除所述高度导电层的垂直延伸部分，同时保留包括所述凹陷的多晶硅层上方的水平延伸部分的所述导电层的水平延伸部分；
在所述凹陷的多晶硅上方延伸的所述高度导电层的所述水平部分上方形成凹陷在沟槽中的保护层；
对所述导电层进行蚀刻以去除在所述硅区的表面上方延伸的所述导电层的未受保护部分。
58.根据权利要求57所述的方法，其中，所述完全去除步骤包括对所述高度导电层进行各向同性蚀刻。
59.根据权利要求57所述的方法，其中，所述保护层包括多晶硅和BPSG中的一种。
60.根据权利要求52所述的方法，其中，所述高度导电覆盖层包括可硅化的材料。
61.根据权利要求52所述的方法，其中，所述快速热处理使所述高度导电覆盖层的一部分直接与所述凹陷的多晶硅层接触以与凹陷的多晶硅反应，所述方法进一步包括：
使用选择性蚀刻去除所述高度导电覆盖层未反应的部分。
62.根据权利要求61所述的方法，进一步包括：
在去除所述未反应部分之后，执行另一个快速热处理以使所述高度导电覆盖层的所述反应部分经历相变，以减小其电阻。
63.根据权利要求52所述的方法，其中，所述硅区包括第一导电类型的衬底，所述方法进一步包括：
在所述衬底上方形成所述第一导电类型的外延层，相比于所述衬底，所述外延层具有较低的掺杂浓度，所述外延层形成所述硅区的上部；
在所述外延层中形成第二导电类型的阱区；以及
在邻近所述沟槽的所述阱区中形成所述第一导电类型的源极区。
64.一种形成屏蔽栅场效应晶体管的方法，包括：
将沟槽的下部侧壁和底部衬以屏蔽电介质；
以屏蔽电极填充所述沟槽的下部；
在所述屏蔽电极上方形成电极间电介质；
形成衬在上部沟槽侧壁上并在邻近所述沟槽的所述硅区的表面上方延伸的电介质层；
在所述沟槽中的所述电极间电介质上方形成凹陷的多晶硅层；
在所述凹陷的多晶硅层上方形成与所述凹陷的多晶硅层接触的高度导电覆盖层；以及
执行快速热处理以使所述凹陷的多晶硅层和所述高度导电覆盖层反应。
65.根据权利要求64所述的方法，进一步包括：
在所述高度导电层上方形成保护层，所述保护层用于防止其下层中的掺杂剂向外扩散。
66.根据权利要求64所述的方法，其中，所述高度导电覆盖层包括钨、钽、和钼中的一种或多种。
67.根据权利要求64所述的方法，其中，所述形成高度导电层的步骤包括使用方向性沉积沉积所述导电层。
68.根据权利要求67所述的方法，进一步包括：
在执行所述快速热处理之前，完全去除所述高度导电层的所述垂直延伸部分，同时保留包括所述凹陷的多晶硅层上方的水平延伸部分的所述导电层的水平延伸部分；
在所述凹陷的多晶硅层上方延伸的所述高度导电层的所述水平部分上方形成凹陷在沟槽中的保护层；
对所述导电层进行蚀刻以去除在所述硅区的表面上方延伸的所述导电层的未受保护部分。
69.根据权利要求68所述的方法，其中，所述完全去除步骤包括对所述高度导电层进行各向同性蚀刻。
70.根据权利要求68所述的方法，其中，所述保护层包括多晶硅和BPSG中的一种。
71.根据权利要求64所述的方法，其中，所述高度导电覆盖层包括可硅化的材料。
72.根据权利要求64所述的方法，其中，所述快速热处理使所述高度导电覆盖层的一部分直接与所述凹陷的多晶硅层接触以与所述凹陷的多晶硅反应，所述方法进一步包括：
使用选择性蚀刻去除所述高度导电覆盖层未反应的部分。
73.根据权利要求72所述的方法，进一步包括：
在去除所述未反应部分之后，执行另一个快速热处理以使所述高度导电覆盖层的所述反应部分经历相变，以减小其电阻。
74.根据权利要求64所述的方法，其中，所述硅区包括第一导电类型的衬底，所述方法进一步包括：
在所述衬底上方形成所述第一导电类型的外延层，相比于所述衬底，所述外延层具有较低的掺杂浓度，所述外延层形成所述硅区的上部；
在所述外延层中形成第二导电类型的阱区；以及
在邻近所述沟槽的所述阱区中形成所述第一导电类型的源极区。
75.一种沟槽栅场效应晶体管，包括：
延伸到硅区中的沟槽；
衬在所述沟槽侧壁和底部上的电介质层；
衬在所述电介质层上方的所述沟槽侧壁和底部上的保护衬垫；
所述保护衬垫上方的所述沟槽底部中的导电晶种层；以及
所述导电晶种层上方的低电阻材料的第一层，其中，所述保护衬垫在形成所述保护衬垫之后执行的处理步骤期间保护所述电介质层。
76.根据权利要求75所述的沟槽栅场效应晶体管，进一步包括：
低电阻材料的所述第一层上方的阻挡层；以及
所述阻挡层上方的低电阻材料的第二层，其中，所述阻挡层充分地防止低电阻材料的所述第一层和所述第二层反应。
77.根据权利要求76所述的沟槽栅场效应晶体管，进一步包括：
低电阻材料的所述第二层上方的导电覆盖层。
78.根据权利要求75所述的沟槽栅场效应晶体管，进一步包括：
低电阻材料的所述第一层上方的阻挡层；以及
所述阻挡层上方的导电覆盖层，其中，所述阻挡层充分防止所述导电覆盖层和低电阻材料的所述第一层反应。
79.根据权利要求75所述的沟槽栅场效应晶体管，其中，所述保护层包括导体。
80.根据权利要求75所述的沟槽栅场效应晶体管，其中，所述保护层包括多晶硅、氮化铪、氮化钽和氮化钛中的一种。
81.根据权利要求75所述的沟槽栅场效应晶体管，其中，所述保护层包括电介质材料。
82.根据权利要求75所述的沟槽栅场效应晶体管，其中，所述硅区包括：
第一导电类型的衬底；
所述衬底上方的所述第一导电类型的外延层，相比于所述衬底，所述外延层具有较低的掺杂浓度；
所述外延层中的第二导电类型的阱区；以及
邻近所述沟槽的所述阱区中的所述第一导电类型的源极区。
83.一种屏蔽栅场效应晶体管，包括：
延伸到硅区中的沟槽；
衬在所述沟槽的下部侧壁和底部上的屏蔽电介质层；
填充所述沟槽下部的屏蔽电极；
所述屏蔽电极上方的电极间电介质；
衬在上部沟槽侧壁上的栅极电介质层；
衬在所述栅极电介质层上方的所述上部沟槽侧壁上的保护衬垫，其中，所述保护衬垫在制造处理期间保护所述电介质层；
凹陷到所述电极间上方的所述沟槽中的导电晶种层；以及
所述导电晶种层上方的低电阻材料的第一层。
84.根据权利要求83所述的屏蔽栅场效应晶体管，进一步包括：
低电阻材料的所述第一层上方的阻挡层；以及
所述阻挡层上方的低电阻材料的第二层，其中，所述阻挡层充分地防止低电阻材料的所述第一层和所述第二层反应。
85.根据权利要求84所述的屏蔽栅场效应晶体管，进一步包括：
低电阻材料的所述第二层上方的导电覆盖层。
86.根据权利要求83所述的屏蔽栅场效应晶体管，进一步包括：
低电阻材料层上方的阻挡层；以及
所述阻挡层上方的导电覆盖层，其中，所述阻挡层充分地防止所述导电覆盖层与低电阻材料的所述第一层反应。
87.根据权利要求83所述的屏蔽栅场效应晶体管，其中，所述保护层包括导体。
88.根据权利要求83所述的屏蔽栅场效应晶体管，其中，所述保护层包括多晶硅、氮化铪、氮化钽和氮化钛中的一种。
89.根据权利要求83所述的屏蔽栅场效应晶体管，其中，所述保护层包括电介质材料。
90.根据权利要求83所述的屏蔽栅场效应晶体管，其中，所述硅区包括：
第一导电类型的衬底；
所述衬底上方的所述第一导电类型的外延层，相比于所述衬底，所述外延层具有较低的掺杂浓度；
所述外延层中的第二导电类型的阱区；以及
邻近所述沟槽的所述沟阱区中的所述第一导电类型的源极区。
91.一种沟槽栅场效应晶体管，包括：
延伸到硅区中的沟槽；
衬在所述沟槽侧壁和底部上的电介质层；
凹陷在所述电介质层上方的所述沟槽中的导电晶种层；以及
所述导电晶种层上方的低电阻材料层。
92.根据权利要求91所述的沟槽栅场效应晶体管，其中，所述导电晶种层形成在半个所述沟槽的底部中。
93.根据权利要求91所述的沟槽栅场效应晶体管，进一步包括所述低电阻材料层上方的高度导电覆盖层。
94.根据权利要求91所述的沟槽栅场效应晶体管，进一步包括在所述导电晶种层和所述低电阻材料之间的阻挡层，其中，所述阻挡层充分地防止所述导电晶种层和所述低电阻材料层反应。
95.根据权利要求91所述的沟槽栅场效应晶体管，其中，所述导电晶种层包括掺杂的多晶硅。
96.根据权利要求91所述的沟槽栅场效应晶体管，其中，所述导电晶种层包括金属和金属化合物中的一种。
97.根据权利要求91所述的沟槽栅场效应晶体管，进一步包括所述导电晶种层下方的沿所述沟槽底部的厚的底部电介质。
98.根据权利要求91所述的沟槽栅场效应晶体管，其中，所述硅区包括：
第一导电类型的衬底；
所述衬底上方的所述第一导电类型的外延层，相比于所述衬底，所述外延层具有较低的掺杂浓度；
所述外延层中的第二导电类型的阱区；以及
邻近所述沟槽的所述阱区中的所述第一导电类型的源极区。
99.根据权利要求98所述的沟槽栅场效应晶体管，其中，所述导电晶种层具有位于所述阱区底面下方的上表面。
100.一种屏蔽栅场效应晶体管，包括：
延伸到硅区中的沟槽；
衬在所述沟槽下部侧壁和底部上的屏蔽电介质层；
填充所述沟槽下部的屏蔽电极；
所述屏蔽电极上方的电极间电介质；
衬在上部沟槽侧壁上的栅极电介质层；
凹陷在所述电极间电介质层上方的所述沟槽中的导电晶种层；以及
所述导电晶种层上方的低电阻材料层，所述导电晶种层和所述低电阻材料层形成所述沟槽中的栅电极的一部分。
根据权利要求100所述的屏蔽栅场效应晶体管，其中，所述导电晶种层和所述低电阻材料层形成栅电极的一部分，所述晶种层形成少于一半的所述栅电极。
根据权利要求100所述的屏蔽栅场效应晶体管，进一步包括在所述低电阻材料层上方的高度导电覆盖层。
根据权利要求100所述的屏蔽栅场效应晶体管，进一步包括所述导电晶种层和所述低电阻材料之间的阻挡层，其中，所述阻挡层充分防止所述导电晶种层和所述低电阻材料层反应。
根据权利要求100所述的屏蔽栅场效应晶体管，其中，所述导电晶种层包括掺杂的多晶硅。
根据权利要求100所述的屏蔽栅场效应晶体管，其中，所述导电晶种层包括金属和金属化合物中的一种。
根据权利要求100所述的屏蔽栅场效应晶体管，其中，所述硅区包括：
第一导电类型的衬底；
所述衬底上方的所述第一导电类型的外延层，相比于所述衬底，所述外延层具有较低的掺杂浓度；
所述外延层中的第二导电类型的阱区；以及
邻近所述沟槽的所述阱区中的所述第一导电类型的源极区。
根据权利要求106所述的屏蔽栅场效应晶体管，其中，所述导电晶种层具有位于所述阱区底面下方的上表面。
一种沟槽栅场效应晶体管，包括：
延伸到硅区中的沟槽；
衬在所述沟槽侧壁和底部上的电介质层；
衬在所述电介质层上方的所述沟槽侧壁和底部上的导电晶种层；以及
至少部分地填充所述导电晶种层上方的所述沟槽的低电阻材料。
根据权利要求108所述的沟槽栅场效应晶体管，其中，所述导电晶种层包括掺杂的多晶硅。
110.根据权利要求108所述的沟槽栅场效应晶体管，其中，所述导电晶种层包括氮化铪、氮化钽和氮化钛中的一种。
111.根据权利要求108所述的沟槽栅场效应晶体管，其中，所述导电晶种层包括金属和金属化合物中的一种。
112.根据权利要求108所述的沟槽栅场效应晶体管，进一步包括所述导电晶种层下方的沿所述沟槽底部的厚的底部电介质。
113.根据权利要求108所述的沟槽栅场效应晶体管，其中，所述硅区包括：
第一导电类型的衬底；
所述衬底上方的所述第一导电类型的外延层，相比于所述衬底，所述外延层具有较低的掺杂浓度；
所述外延层中的第二导电类型的阱区；以及
邻近所述沟槽的所述阱区中的所述第一导电类型的源极区。
114.一种屏蔽栅场效应晶体管，包括：
延伸到硅区中的沟槽；
衬在所述沟槽下部侧壁和底部上的屏蔽电介质层；
填充所述沟槽下部的屏蔽电极；
所述屏蔽电极上方的电极间电介质；
衬在上部沟槽侧壁上的栅极电介质层；
衬在所述栅极电介质层上方的上部沟槽侧壁上的导电晶种层；以及
至少部分地填充所述导电晶种层上方的所述沟槽的低电阻材料。
115.根据权利要求114所述的屏蔽栅场效应晶体管，其中，所述导电晶种层包括掺杂的多晶硅。
116.根据权利要求114所述的屏蔽栅场效应晶体管，其中，所述导电晶种层包括氮化铪、氮化钽和氮化钛中的一种。
117.根据权利要求114所述的屏蔽栅场效应晶体管，其中，所述导电晶种层包括金属和金属化合物中的一种。
118.根据权利要求114所述的屏蔽栅场效应晶体管，其中，所述硅区包括：
第一导电类型的衬底；
所述衬底上方的所述第一导电类型的外延层，相比于所述衬底，所述外延层具有较低的掺杂浓度；
所述外延层中的第二导电类型的阱区；以及
邻近所述沟槽的所述阱区中的所述第一导电类型的源极区。
119.一种形成沟槽栅场效应晶体管的方法，包括：
在硅区中形成沟槽；
形成衬在所述沟槽侧壁和底部上的电介质层；
形成衬在所述电介质层上方的所述沟槽侧壁和底部上的导电晶种层；以及
在所述导电晶种层上方生长低电阻材料，其中，所述低电阻材料对所述导电晶种层具有高度选择性，以使所述低电阻材料从沟槽侧壁向内以及从沟槽底部向上生长，以填充所述沟槽的至少一部分。
120.根据权利要求119所述的方法，其中，所述半导体硅区包括第一导电类型的衬底，所述方法进一步包括：
在所述衬底上方形成所述第一导电类型的外延层，相比于所述衬底，所述外延层具有较低的掺杂浓度，所述外延层形成所述半导体区的上部；
在所述外延层中形成第二导电类型的阱区；以及
在邻近所述沟槽的所述阱区中形成所述第一导电类型的源极区。
121.根据权利要求119所述的方法，进一步包括：
在形成所述导电晶种层之前，沿所述沟槽底部形成厚的底部电介质。
122.根据权利要求119所述的方法，其中，所述导电晶种层包括原位掺杂的多晶硅。
123.根据权利要求119所述的方法，其中，所述导电晶种层包括氮化铪、氮化钽和氮化钛中的一种。
124.根据权利要求119所述的方法，其中，所述导电晶种层包括金属和金属化合物中的一种。
125.一种形成屏蔽栅场效应晶体管的方法，包括：
在硅区中形成沟槽；
将所述沟槽的下部侧壁和底部上衬以屏蔽电介质；
以屏蔽电极填充所述沟槽的下部；
在所述屏蔽电极上方形成电极间电介质；
形成衬在上部沟槽侧壁上的栅极电介质层；
形成衬在所述栅极电介质层上方的上部沟槽侧壁上并在所述电极间电介质上方延伸的导电晶种层；以及
在所述导电晶种层上方生长低电阻材料，其中，所述低电阻材料对所述导电晶种层具有高度选择性，以使所述低电阻材料从沟槽侧壁向内以及从沟槽底部向上生长，以填充所述沟槽的至少一部分。
126.根据权利要求125所述的方法，其中，所述半导体区包括第一导电类型的衬底，所述方法进一步包括：
在所述衬底上方形成所述第一导电类型的外延层，相比于所述衬底，所述外延层具有较低的掺杂浓度，所述外延层形成所述半导体区的上部；
在所述外延层中形成第二导电类型的阱区；以及
在邻近所述沟槽的所述阱区中形成所述第一导电类型的源极区。
127.根据权利要求126所述的方法，其中，所述导电晶种层包括原位掺杂的多晶硅。
128.根据权利要求126所述的方法，其中，所述导电晶种层包括氮化铪、氮化钽和氮化钛中的一种。
129.根据权利要求126所述的方法，其中，所述导电晶种层包括金属和金属化合物中的一种。
130.一种形成场效应晶体管的方法，包括：
形成延伸到硅区中的多个沟槽；
形成衬在所述沟槽侧壁和底部上的电介质层；
在每两个相邻沟槽之间的所述硅区中形成凹槽；以及
在每个所述凹槽中生长低电阻材料，其中，所述低电阻材料对硅具有选择性，以使所述低电阻材料从每个所述凹槽的侧壁向内以及从每个所述凹槽的底部向上生长，以填充每个所述凹槽的至少一部分。
131.根据权利要求130所述的方法，进一步包括：
在所述硅区中形成阱区，所述硅区和所述阱区具有相反的导电类型；以及
在多个所述沟槽之间的所述阱区中形成源极区，所述源极区和所述阱区具有相反的导电类型，
其中，所述形成凹槽的步骤露出所述源极区的壁和所述阱区的表面，所述低电阻材料与露出的所述源极区的壁和露出的所述阱区的表面直接接触。
132.根据权利要求131所述的方法，进一步包括：
在每个所述沟槽中形成栅电极；以及
在每个所述沟槽中所述栅电极上方形成电介质覆盖，每个电介质覆盖与邻近每个所述沟槽的所述源极区重叠。
133.根据权利要求130所述的方法，进一步包括：
形成与每个所述凹槽中的所述低电阻材料直接接触的互连层。
134.根据权利要求130所述的方法，其中，所述低电阻材料包括硅化物。
135.根据权利要求130所述的方法，其中，所述低电阻材料包括金属或金属化合物中的一种。
136.一种形成场效应晶体管的方法，包括：
形成延伸到硅区中的多个沟槽；
将每个所述沟槽下部侧壁和底部上衬以屏蔽电介质；
以屏蔽电极填充每个所述沟槽的下部；
在每个所述屏蔽电极上方形成电极间电介质；
形成衬在每个所述沟槽的上部侧壁上的栅极电介质层；
在所述电极间电介质上方的每个所述沟槽中形成栅电极；
在每两个相邻所述沟槽之间的所述硅区中形成凹槽；以及
在每个所述凹槽中形成低电阻材料，其中，所述低电阻材料对硅具有选择性，以使所述低电阻材料从每个所述凹槽的侧壁向内以及从每个所述凹槽的底部向上生长，以填充每个所述凹槽的至少一部分。
137.根据权利要求136所述的方法，进一步包括：
在所述硅区中形成阱区，所述硅区和所述阱区具有相反的导电类型；以及
在多个所述沟槽之间的所述阱区中形成源极区，所述源极区和所述阱区具有相反的导电类型，
其中，所述形成凹槽的步骤露出所述源极区的壁和所述阱区的表面，所述低电阻材料与露出的所述源极区的壁和露出的所述阱区的表面直接接触。
138.根据权利要求136所述的方法，进一步包括：
在每个所述沟槽中的所述栅电极上方形成电介质覆盖，每个所述电介质覆盖与邻近每个所述沟槽的源极区重叠；以及
形成与在每个所述凹槽中的所述低电阻材料直接接触的互连层。
139.根据权利要求136所述的方法，其中，所述低电阻材料包括硅化物。
140.根据权利要求136所述的方法，其中，所述低电阻材料包括金属或金属化合物中的一种。
CN200780004787.7A 2006-02-10 2007-02-06 用于功率mosfet应用的低电阻栅极及其制造方法 Expired - Fee Related CN101379610B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US77231506P 2006-02-10 2006-02-10
US60/772,315 2006-02-10
US11/467,997 2006-08-29
US11/467,997 US7807536B2 (en) 2006-02-10 2006-08-29 Low resistance gate for power MOSFET applications and method of manufacture
PCT/US2007/061717 WO2007095438A2 (en) 2006-02-10 2007-02-06 Low resistance gate for power mosfet applications and method of manufacture

Publications (2)

Publication Number Publication Date
CN101379610A true CN101379610A (zh) 2009-03-04
CN101379610B CN101379610B (zh) 2013-03-06

Family

ID=38369145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780004787.7A Expired - Fee Related CN101379610B (zh) 2006-02-10 2007-02-06 用于功率mosfet应用的低电阻栅极及其制造方法

Country Status (8)

Country Link
US (2) US7807536B2 (zh)
JP (1) JP2009526410A (zh)
KR (1) KR101398749B1 (zh)
CN (1) CN101379610B (zh)
AT (1) AT505375A2 (zh)
DE (1) DE112007000339T5 (zh)
TW (1) TWI441243B (zh)
WO (1) WO2007095438A2 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035714A (zh) * 2012-06-21 2013-04-10 上海华虹Nec电子有限公司 超级结mosfet的元胞结构
CN103311251A (zh) * 2012-03-13 2013-09-18 爱思开海力士有限公司 半导体器件及其制造方法
CN105097543A (zh) * 2014-05-23 2015-11-25 北大方正集团有限公司 一种沟槽型vdmos器件及其制造方法
CN105321873A (zh) * 2014-07-17 2016-02-10 台湾积体电路制造股份有限公司 导电结构及其形成方法
CN109427591A (zh) * 2017-08-30 2019-03-05 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN111276394A (zh) * 2020-02-18 2020-06-12 捷捷微电(上海)科技有限公司 一种分离栅mosfet的制作方法
CN114628496A (zh) * 2022-05-13 2022-06-14 江苏游隼微电子有限公司 一种多沟槽功率mosfet结构及其制作方法
CN114628247A (zh) * 2022-05-12 2022-06-14 北京芯可鉴科技有限公司 Igbt器件的制造方法及igbt器件

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101296922B1 (ko) 2005-06-10 2013-08-14 페어차일드 세미컨덕터 코포레이션 전하 균형 전계 효과 트랜지스터
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
US7635637B2 (en) * 2005-07-25 2009-12-22 Fairchild Semiconductor Corporation Semiconductor structures formed on substrates and methods of manufacturing the same
US7557032B2 (en) * 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US20080139080A1 (en) * 2005-10-21 2008-06-12 Zheng Yu Brian Interactive Toy System and Methods
US7807536B2 (en) * 2006-02-10 2010-10-05 Fairchild Semiconductor Corporation Low resistance gate for power MOSFET applications and method of manufacture
US7811935B2 (en) * 2006-03-07 2010-10-12 Micron Technology, Inc. Isolation regions and their formation
US7982284B2 (en) 2006-06-28 2011-07-19 Infineon Technologies Ag Semiconductor component including an isolation structure and a contact to the substrate
US20080042208A1 (en) * 2006-08-16 2008-02-21 Force Mos Technology Co., Ltd. Trench mosfet with esd trench capacitor
US20080042222A1 (en) * 2006-08-16 2008-02-21 Force Mos Technology Co., Ltd. Trench mosfet with copper metal connections
US7629646B2 (en) * 2006-08-16 2009-12-08 Force Mos Technology Co., Ltd. Trench MOSFET with terraced gate and manufacturing method thereof
US7544571B2 (en) * 2006-09-20 2009-06-09 Fairchild Semiconductor Corporation Trench gate FET with self-aligned features
US7564096B2 (en) 2007-02-09 2009-07-21 Fairchild Semiconductor Corporation Scalable power field effect transistor with improved heavy body structure and method of manufacture
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7906390B2 (en) * 2007-07-20 2011-03-15 International Business Machines Corporation Thin gate electrode CMOS devices and methods of fabricating same
KR100849192B1 (ko) * 2007-08-13 2008-07-30 주식회사 하이닉스반도체 반도체 소자 제조 방법
US8497549B2 (en) * 2007-08-21 2013-07-30 Fairchild Semiconductor Corporation Method and structure for shielded gate trench FET
US8421148B2 (en) 2007-09-14 2013-04-16 Cree, Inc. Grid-UMOSFET with electric field shielding of gate oxide
US8101500B2 (en) * 2007-09-27 2012-01-24 Fairchild Semiconductor Corporation Semiconductor device with (110)-oriented silicon
US8084813B2 (en) * 2007-12-03 2011-12-27 Cree, Inc. Short gate high power MOSFET and method of manufacture
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
US7932556B2 (en) * 2007-12-14 2011-04-26 Fairchild Semiconductor Corporation Structure and method for forming power devices with high aspect ratio contact openings
US7856613B1 (en) 2008-01-30 2010-12-21 Cadence Design Systems, Inc. Method for self-aligned doubled patterning lithography
KR101535222B1 (ko) * 2008-04-17 2015-07-08 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US8642459B2 (en) 2008-08-28 2014-02-04 Infineon Technologies Ag Method for forming a semiconductor device with an isolation region on a gate electrode
US8039877B2 (en) 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
TWI376751B (en) * 2008-12-12 2012-11-11 Niko Semiconductor Co Ltd Fabrication method of trenched metal-oxide-semiconductor device
US8143125B2 (en) * 2009-03-27 2012-03-27 Fairchild Semiconductor Corporation Structure and method for forming a salicide on the gate electrode of a trench-gate FET
KR20110003191A (ko) * 2009-07-03 2011-01-11 삼성전자주식회사 소자 분리막 및 반도체 소자의 형성 방법
US20170125531A9 (en) * 2009-08-31 2017-05-04 Yeeheng Lee Thicker bottom oxide for reduced miller capacitance in trench metal oxide semiconductor field effect transistor (mosfet)
US8105903B2 (en) * 2009-09-21 2012-01-31 Force Mos Technology Co., Ltd. Method for making a trench MOSFET with shallow trench structures
JP5729806B2 (ja) * 2010-10-07 2015-06-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置および半導体装置の製造方法
US8232607B2 (en) 2010-11-23 2012-07-31 International Business Machines Corporation Borderless contact for replacement gate employing selective deposition
US8569135B2 (en) * 2011-07-20 2013-10-29 International Business Machines Corporation Replacement gate electrode with planar work function material layers
US8642425B2 (en) 2012-05-29 2014-02-04 Semiconductor Components Industries, Llc Method of making an insulated gate semiconductor device and structure
JP6102140B2 (ja) * 2012-09-20 2017-03-29 三菱電機株式会社 半導体装置
US8846464B1 (en) * 2013-03-13 2014-09-30 Globalfoundries Inc. Semiconductor device having controlled final metal critical dimension
WO2015028838A1 (en) * 2013-08-27 2015-03-05 Freescale Semiconductor, Inc. Semiconductor device and method of manufacture therefor
KR102004768B1 (ko) 2013-08-30 2019-07-29 삼성전기주식회사 전력 반도체 소자
US9735256B2 (en) 2014-10-17 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for FinFET comprising patterned oxide and dielectric layer under spacer features
US9837526B2 (en) 2014-12-08 2017-12-05 Nxp Usa, Inc. Semiconductor device wtih an interconnecting semiconductor electrode between first and second semiconductor electrodes and method of manufacture therefor
CN105355560A (zh) * 2015-10-27 2016-02-24 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅mosfet的制造方法
US10348295B2 (en) 2015-11-19 2019-07-09 Nxp Usa, Inc. Packaged unidirectional power transistor and control circuit therefore
CN110521001B (zh) * 2016-01-18 2022-05-24 德克萨斯仪器股份有限公司 具有金属填充的深源极触点的功率mosfet
TWI587377B (zh) * 2016-07-27 2017-06-11 世界先進積體電路股份有限公司 半導體裝置結構的形成方法
KR102543181B1 (ko) * 2016-11-04 2023-06-15 삼성전자주식회사 반도체 소자
KR102578789B1 (ko) * 2016-11-07 2023-09-18 삼성전자주식회사 반도체 장치의 제조 방법
US9786754B1 (en) 2017-02-06 2017-10-10 Vanguard International Semiconductor Corporation Method for forming semiconductor device structure
US10297663B2 (en) 2017-04-19 2019-05-21 International Business Machines Corporation Gate fill utilizing replacement spacer
JP6440220B2 (ja) * 2017-09-17 2018-12-19 新電元工業株式会社 半導体装置の製造方法
KR102378471B1 (ko) 2017-09-18 2022-03-25 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
TWI629795B (zh) * 2017-09-29 2018-07-11 帥群微電子股份有限公司 溝槽式功率半導體元件及其製造方法
DE102019109368A1 (de) 2018-05-15 2019-11-21 Infineon Technologies Ag Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren
US10468491B1 (en) 2018-07-03 2019-11-05 International Business Machines Corporation Low resistance contact for transistors
US11532550B2 (en) * 2019-07-31 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure having a multi-layer conductive feature and method making the same
TWI739252B (zh) * 2019-12-25 2021-09-11 杰力科技股份有限公司 溝槽式mosfet元件及其製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847214A (en) * 1988-04-18 1989-07-11 Motorola Inc. Method for filling trenches from a seed layer
US5633036A (en) 1995-04-21 1997-05-27 The Board Of Trustees Of The University Of Illinois Selective low temperature chemical vapor deposition of titanium disilicide onto silicon regions
EP0996977A1 (de) 1997-07-15 2000-05-03 Infineon Technologies AG Kontaktierung einer halbleiterzone
US6262453B1 (en) * 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
DE19911149C1 (de) 1999-03-12 2000-05-18 Siemens Ag Integrierte Schaltungsanordnung, die eine in einem Substrat vergrabene leitende Struktur umfaßt, die mit einem Gebiet des Substrats elektrisch verbunden ist, und Verfahren zu deren Herstellung
TW444347B (en) 2000-03-17 2001-07-01 United Microelectronics Corp Manufacturing method of salicide gate
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6683346B2 (en) 2001-03-09 2004-01-27 Fairchild Semiconductor Corporation Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge
US7045859B2 (en) * 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
US6635535B2 (en) * 2001-11-20 2003-10-21 Fairchild Semiconductor Corporation Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing
TWI248136B (en) 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
US6818939B1 (en) * 2003-07-18 2004-11-16 Semiconductor Components Industries, L.L.C. Vertical compound semiconductor field effect transistor structure
US6967131B2 (en) * 2003-10-29 2005-11-22 International Business Machines Corp. Field effect transistor with electroplated metal gate
US7368353B2 (en) * 2003-11-04 2008-05-06 International Rectifier Corporation Trench power MOSFET with reduced gate resistance
US7405452B2 (en) * 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
JP2006202931A (ja) * 2005-01-20 2006-08-03 Renesas Technology Corp 半導体装置およびその製造方法
AT504289A2 (de) * 2005-05-26 2008-04-15 Fairchild Semiconductor Trench-gate-feldeffekttransistoren und verfahren zum bilden derselben
US7544575B2 (en) * 2006-01-19 2009-06-09 Freescale Semiconductor, Inc. Dual metal silicide scheme using a dual spacer process
US7807536B2 (en) 2006-02-10 2010-10-05 Fairchild Semiconductor Corporation Low resistance gate for power MOSFET applications and method of manufacture
US20100123193A1 (en) * 2008-11-14 2010-05-20 Burke Peter A Semiconductor component and method of manufacture
US7897462B2 (en) * 2008-11-14 2011-03-01 Semiconductor Components Industries, L.L.C. Method of manufacturing semiconductor component with gate and shield electrodes in trenches
US8362548B2 (en) * 2008-11-14 2013-01-29 Semiconductor Components Industries, Llc Contact structure for semiconductor device having trench shield electrode and method
US8779510B2 (en) * 2010-06-01 2014-07-15 Alpha And Omega Semiconductor Incorporated Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311251A (zh) * 2012-03-13 2013-09-18 爱思开海力士有限公司 半导体器件及其制造方法
CN103035714A (zh) * 2012-06-21 2013-04-10 上海华虹Nec电子有限公司 超级结mosfet的元胞结构
CN105097543A (zh) * 2014-05-23 2015-11-25 北大方正集团有限公司 一种沟槽型vdmos器件及其制造方法
CN105321873A (zh) * 2014-07-17 2016-02-10 台湾积体电路制造股份有限公司 导电结构及其形成方法
CN105321873B (zh) * 2014-07-17 2018-11-30 台湾积体电路制造股份有限公司 导电结构及其形成方法
US10373907B2 (en) 2014-07-17 2019-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive structure and method of forming the same
CN109427591A (zh) * 2017-08-30 2019-03-05 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN109427591B (zh) * 2017-08-30 2021-12-24 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN111276394A (zh) * 2020-02-18 2020-06-12 捷捷微电(上海)科技有限公司 一种分离栅mosfet的制作方法
CN111276394B (zh) * 2020-02-18 2022-09-23 捷捷微电(上海)科技有限公司 一种分离栅mosfet的制作方法
CN114628247A (zh) * 2022-05-12 2022-06-14 北京芯可鉴科技有限公司 Igbt器件的制造方法及igbt器件
CN114628496A (zh) * 2022-05-13 2022-06-14 江苏游隼微电子有限公司 一种多沟槽功率mosfet结构及其制作方法

Also Published As

Publication number Publication date
TWI441243B (zh) 2014-06-11
DE112007000339T5 (de) 2008-12-11
US20070190728A1 (en) 2007-08-16
CN101379610B (zh) 2013-03-06
WO2007095438A2 (en) 2007-08-23
WO2007095438A3 (en) 2008-02-14
KR101398749B1 (ko) 2014-05-26
JP2009526410A (ja) 2009-07-16
US7807536B2 (en) 2010-10-05
US20110014763A1 (en) 2011-01-20
KR20080100209A (ko) 2008-11-14
US8592277B2 (en) 2013-11-26
AT505375A2 (de) 2008-12-15
TW200739695A (en) 2007-10-16

Similar Documents

Publication Publication Date Title
CN101379610B (zh) 用于功率mosfet应用的低电阻栅极及其制造方法
US8686468B2 (en) Semiconductor power device having wide termination trench and self-aligned source regions for mask saving
US10043885B2 (en) Bi-layer metal deposition in silicide formation
EP1266407B1 (en) Trench gate DMOS field-effect transistor and method of making the same
US8202775B2 (en) Process of forming an electronic device including a trench and a conductive structure therein
TWI446537B (zh) 包括一埋入式絕緣層及一貫穿其延伸之垂直導電結構之電子裝置及其形成方法
US8227832B2 (en) SiGe heterojunction bipolar transistor multi-finger structure
TWI491038B (zh) 包括具有不同厚度的絕緣層和傳導電極的電子裝置及形成該電子裝置的方法
US7902017B2 (en) Process of forming an electronic device including a trench and a conductive structure therein
US20120028427A1 (en) Split gate with different gate materials and work functions to reduce gate resistance of ultra high density MOSFET
US20100090274A1 (en) Trench mosfet with shallow trench contact
CN105702739A (zh) 屏蔽栅沟槽mosfet器件及其制造方法
CN102738239A (zh) 沟槽栅场效应晶体管及其制造方法
CN102656697A (zh) 半导体装置
TWI437709B (zh) 包括一配置在通道區下方及具有高於通道區之摻雜物濃度之摻雜區的電子裝置及其形成方法
US11380787B2 (en) Shielded gate trench MOSFET integrated with super barrier rectifier having short channel
US9006821B2 (en) Electronic device comprising a conductive structure and an insulating layer within a trench
TW201140833A (en) Electronic device including doped regions between channel and drain regions and a process of forming the same
US11056587B2 (en) Semiconductor device and method for fabricating the same
JP2019212902A (ja) 炭化ケイ素体を有する半導体デバイスおよび製造方法
CN103730493A (zh) 一种半导体功率器件的结构
US9159797B2 (en) Electronic device comprising conductive structures and an insulating layer between the conductive structures and within a trench
CN110349954A (zh) 半导体装置
KR20220115065A (ko) 반도체 전력 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130306

Termination date: 20220206