CN113380626A - 一种半导体器件及其制备方法、电子设备 - Google Patents
一种半导体器件及其制备方法、电子设备 Download PDFInfo
- Publication number
- CN113380626A CN113380626A CN202110524516.6A CN202110524516A CN113380626A CN 113380626 A CN113380626 A CN 113380626A CN 202110524516 A CN202110524516 A CN 202110524516A CN 113380626 A CN113380626 A CN 113380626A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate layer
- semiconductor device
- silicon
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 85
- 238000000151 deposition Methods 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 230000008021 deposition Effects 0.000 claims description 19
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 12
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 12
- 229910052732 germanium Inorganic materials 0.000 claims description 12
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 239000011800 void material Substances 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 230000017525 heat dissipation Effects 0.000 abstract description 4
- 239000000969 carrier Substances 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 31
- 230000000694 effects Effects 0.000 description 11
- 239000003989 dielectric material Substances 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种半导体器件及其制备方法、电子设备，制备方法包括：提供衬底层；在所述衬底层表面形成绝缘层；在所述绝缘层表面形成栅极；将所述衬底层的预设区域刻蚀，形成两个空缺区域；所述预设区域为所述栅极在所述衬底层表面投影的外侧区域，所述空缺区域的深度大于所述衬底层的顶层硅厚度；在所述两个空缺区域内形成源极和漏极。本发明提供的半导体器件及其制备方法、电子设备，可以提升半导体器件的散热性能，提高载流子的迁移率，并提高器件可靠性。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法、电子设备。
背景技术
随着器件尺寸的不断缩减，传统体硅器件MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor，金氧半场效晶体管)的短沟道效应逐渐加剧，晶体管变得越来越难以关断。为了克服传统体硅MOSFET的限制，进一步提高器件的性能，研究人员开始研究具有新结构的器件。其中，FDSOI(Fully Depleted Silicon On Insulator，全耗尽型绝缘体上硅)晶体管由于其独特的结构以及优异的性能受到广泛关注。FDSOI器件与体硅器件的不同在于其衬底中有一层埋氧层(BOX)，并且在埋氧层的上方有一层超薄的单晶硅薄膜，使得FDSOI器件的短沟道效应得到改善。除此之外，FDSOI器件可以通过施加不同的背栅压来调节阈值电压，使得器件功耗和性能得到更好的优化。
与体硅器件相比，FDSOI器件中的绝缘衬底一般是二氧化硅，FDSOI器件始终被二氧化硅围绕着。相较于绝缘衬底上单晶硅来说，二氧化硅的热导率较小，导热效率远低于硅，这就导致FDSOI器件内部的热量难以通过绝缘衬底及时扩散出去，从而导致FDSOI器件的沟道温度升高，这种效应被称为自热效应(Self-heating Effects)。自热效应会对FDSOI器件性能造成不良影响：降低载流子迁移率，使阈值电压发生偏移，降低器件可靠性等。
发明内容
本发明实施例通过提供一种半导体器件及其制备方法、电子设备，可以提升半导体器件的散热性能，提高载流子的迁移率，并提高器件可靠性。
为实现上述目的，本发明提供以下方案：
第一方面，本发明实施例提供了一种半导体器件制备方法，其包括：
提供衬底层；
在所述衬底层表面形成绝缘层；
在所述绝缘层表面形成栅极；
将所述衬底层的预设区域刻蚀，形成两个空缺区域；所述预设区域为所述栅极在所述衬底层表面投影的外侧区域，所述空缺区域的深度大于所述衬底层的顶层硅厚度；
在所述两个空缺区域内形成源极和漏极。
在一种可能的实施例中，还包括：
在所述空缺区域内形成所述源极和所述漏极之前，在所述空缺区域中形成热导率高于埋氧层热导率的介质层。
在一种可能的实施例中，将所述衬底层的预设区域刻蚀，具体为：
将所述衬底层的所述预设区域刻蚀，露出所述衬底层的背衬硅。
在一种可能的实施例中，在所述空缺区域内形成源极和漏极，包括：
在所述空缺区域内沉积多晶硅材料、硅锗材料和锗材料中的一种或多种；
对所述空缺区域内的沉积材料进行离子掺杂，形成所述源极和所述漏极。
在一种可能的实施例中，对所述空缺区域内的沉积材料进行离子掺杂，形成所述源极和所述漏极，包括：
在所述栅极及所述绝缘层的两侧侧壁形成第一侧墙；所述第一侧墙的材料为氮化硅或氧化硅或低介电常数材料；
对所述沉积材料进行轻掺杂；
在所述第一侧壁外侧形成第二侧墙；所述第二侧墙的材料为氮化硅或氧化硅或低介电常数材料；
对所述沉积材料进行重掺杂，形成所述源极和所述漏极。
第二方面，本发明实施例提供了一种半导体器件，包括：
衬底层，所述衬底层上形成有两个空缺区域；
绝缘层，所述绝缘层位于所述衬底层表面；
栅极，所述栅极位于所述绝缘层表面；
源极和漏极，所述源极和漏极位于所述两个空缺区域内，所述空缺区域位于所述栅极在所述衬底层表面投影的外侧区域，且所述空缺区域的深度大于所述衬底层的顶层硅厚度。
在一种可能的实施例中，还包括：介质层；所述介质层位于所述空缺区域内，且所述介质层的第一表面与所述源极和漏极接触，所述介质层的第二表面与所述衬底层的背衬硅接触；所述介质层的热导率高于所述埋氧层的热导率。
在一种可能的实施例中，所述源极和漏极为掺杂离子的多晶硅材料、硅锗材料和锗材料中的一种或多种。
在一种可能的实施例中，所述栅极及所述绝缘层的侧壁形成有侧墙，所述侧墙为氮化硅、氧化硅或低介电常数材料。
第三方面，本发明实施例提供了一种电子设备，包括第二方面中任一所述的半导体器件。
本发明提供的半导体器件及其制备方法、电子设备，将SOI衬底层的预设区域刻蚀，形成空缺区域，使得空缺区域的深度大于SOI衬底层中顶层硅的厚度，进而可以使得空缺区域内形成源极和漏极的厚度大于顶层硅的厚度，减薄中间埋氧层(即：二氧化硅)的厚度，与现有技术方案相比，本实施例提供的技术方案中，源极和漏极与SOI衬底层的背衬硅之间的距离更近，而源极和漏极向外散热，一般是通过背衬硅向外散热，缩短了源极和漏极与背衬硅之间的距离，有效提升了半导体器件的散热效果，降低半导体器件的自热效应，避免自热效应对半导体器件性能造成不良影响，进而提高载流子迁移率，避免阈值电压发生偏移，提高器件可靠性等。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的一实施例中半导体器件及其制备方法的流程图；
图2是本发明提供的一实施例中在SOI衬底层表面绝缘层和栅极的示意图；
图3是本发明提供的一实施例中在图2中的SOI衬底层上形成空缺区域的示意图；
图4是本发明提供的一实施例中半导体器件的示意图；
图5是本发明提供的另一实施例中在图2中的SOI衬底层上形成空缺区域的示意图；
图6是本发明提供的另一实施例中的半导体器件的示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
本发明提供一种半导体器件制备方法，该半导体器件具体为FDSOI(FullyDepleted Silicon On Insulator，全耗尽型绝缘体上硅)器件，如图1所示，在一实施例中，该制备方法包括：
S1、如图2所示，提供衬底层1；衬底层1包括顶层硅13、背衬硅11以及位于顶层硅13和背衬硅11之间的埋氧层12。
具体的，衬底层1可以是SOI(Silicon-On-Insulator，绝缘体上硅)，也可以是GOI(Germanium-On-Insulator，绝缘体上锗)，还可以是SIGEOI(SiGe-On-Insulator，绝缘体上锗硅)。
S2、在衬底层1表面形成绝缘层2。
S3、在绝缘层2表面形成栅极3。
S4、如图3所示，将衬底层1的预设区域刻蚀，形成两个空缺区域14；预设区域为栅极3在衬底层1表面投影的外侧区域，空缺区域14的深度大于衬底层1的顶层硅13厚度。
S5、如图4所示，在两个空缺区域14内形成源极5和漏极4。
在空缺区域14内形成源极5和漏极4，包括：
在空缺区域14内沉积多晶硅材料、硅锗材料和锗材料中的一种或多种；
对空缺区域14内的沉积材料进行离子掺杂，形成源极5和漏极4。
具体的，空缺区域14内的沉积材料为在空缺区域14内沉积的多晶硅材料、硅锗材料和锗材料中的一种或多种。当沉积材料为在空缺区域14内沉积的多晶硅材料、硅锗材料和锗材料中的一种时，直接将该种材料沉积在空缺区域14中；当沉积材料为在空缺区域14内沉积的多晶硅材料、硅锗材料和锗材料中的多种时，该多种材料采用叠层的方式沉积在空缺区域14中。
具体的，对空缺区域14内的沉积材料进行离子掺杂，形成源极5和漏极4，包括：
在栅极3及绝缘层2的两侧侧壁形成第一侧墙；第一侧墙的材料为氮化硅或氧化硅或低介电常数材料。
具体的，低介电常数材料即为低k材料。“低k材料”中“k”为介电常数，以描述介质材料的储电能力，低k(low-k)材料是指k值低于设定数值的介电材料，这里设定数值可以选择2.8，即k值低于2.8的介电材料即为低k材料。
对沉积材料进行轻掺杂。
在栅极3及绝缘层2的两侧侧壁形成第二侧墙；第二侧墙的材料为氮化硅或氧化硅或低介电常数材料。
具体的，低介电常数材料即为低k材料。“低k材料”中“k”为介电常数，以描述介质材料的储电能力，低k(low-k)材料是指k值低于设定数值的介电材料，这里设定数值可以选择2.8，即k值低于2.8的介电材料即为低k材料。
对沉积材料进行重掺杂，形成源极5和漏极4。
图4中，7为侧墙，具体包括有栅极3及绝缘层2两侧的第一侧墙和第二侧墙，在掺杂处理时，通过第一侧墙轻掺杂和第二侧墙重掺杂可以减轻离子在源极5和漏极4之间的沟道层(即：顶层硅13)中的横向扩散，进而减轻短沟道效应。
具体的，沉积材料中掺杂的离子可以是硼、镓或铟等三价元素，还可以是磷等其它元素。
在本实施例中，将衬底层1的预设区域刻蚀，形成空缺区域14，使得空缺区域14的深度大于顶层硅13的厚度，进而可以使得空缺区域14内形成源极5和漏极4的厚度大于顶层硅13的厚度，减薄中间埋氧层(即：二氧化硅)的厚度，与现有技术方案相比，本实施例提供的技术方案中，源极5和漏极4与背衬硅11之间的距离更近，而源极5和漏极4向外散热，一般是通过背衬硅11向外散热，缩短了源极5和漏极4与背衬硅11之间的距离，有效提升了半导体器件的散热效果。
在另一实施例中，将衬底层1的预设区域刻蚀，具体为：
如图5所示，将衬底层1的预设区域刻蚀，露出衬底层1的背衬硅11。
半导体器件制备方法还包括：
如图6所示，在空缺区域14内形成源极5和漏极4之前，在空缺区域14中形成热导率高于埋氧层热导率的介质层6。
在本实施例中，源极5和漏极4可以借助介质层6，通过背衬硅11向外散热，介质层6可以进一步提升源极5和漏极4的散热效果。
本发明还提供一种半导体器件，该半导体器件具体为FDSOI器件，如图4所示，半导体器件包括：衬底层1、绝缘层2、栅极3、源极5和漏极4。
衬底层1上形成有两个空缺区域14；绝缘层2位于衬底层1表面；栅极3位于绝缘层2表面；源极5和漏极4位于两个空缺区域14内，源极5和漏极4为掺杂离子的多晶硅材料、硅锗材料和锗材料中的一种或多种。
具体的，空缺区域14内的沉积材料为在空缺区域14内沉积的多晶硅材料、硅锗材料和锗材料中的一种或多种。当沉积材料为在空缺区域14内沉积的多晶硅材料、硅锗材料和锗材料中的一种时，直接将该种材料沉积在空缺区域14中；当沉积材料为在空缺区域14内沉积的多晶硅材料、硅锗材料和锗材料中的多种时，该多种材料采用叠层的方式沉积在空缺区域14中。
栅极3及绝缘层2的侧壁形成有侧墙7，侧墙7为氮化硅、氧化硅或低介电常数材料。
具体的，低介电常数材料即为低k材料。“低k材料”中“k”为介电常数，以描述介质材料的储电能力，低k(low-k)材料是指k值低于设定数值的介电材料，这里设定数值可以选择2.8，即k值低于2.8的介电材料即为低k材料。
具体的，沉积材料中掺杂的离子可以是硼、镓或铟等三价元素，还可以是磷等其它元素。
空缺区域14位于栅极在衬底层1表面投影的外侧区域，且空缺区域14的深度大于衬底层1的顶层硅厚度。
在另一实施例中，如图6所示，半导体器件还包括：介质层6；介质层6位于空缺区域14内，且介质层6的第一表面与源极5和漏极4接触，介质层6的第二表面与衬底层1的背衬硅11接触；介质层6的热导率高于埋氧层12的热导率。
在本实施例中，源极5和漏极4可以借助介质层6，并通过背衬硅11向外散热，介质层可6以进一步提升源极5和漏极4的散热效果。
本发明还提供一种电子设备，其包括上述的半导体器件。
综上所述，本发明提供的半导体器件及其制备方法、电子设备，将衬底层1的预设区域刻蚀，形成空缺区域14，使得空缺区域14的深度大于衬底层1中顶层硅13的厚度，进而可以使得空缺区域14内形成源极5和漏极4的厚度大于顶层硅13的厚度，减薄中间埋氧层(即：二氧化硅)的厚度，与现有技术方案相比，本实施例提供的技术方案中，源极5和漏极4与衬底层1的背衬硅11之间的距离更近，而源极5和漏极4向外散热，一般是通过背衬硅11向外散热，缩短了源极5和漏极4与背衬硅11之间的距离，有效提升了半导体器件的散热效果，降低半导体器件的自热效应，避免自热效应对半导体器件性能造成不良影响，进而提高载流子迁移率，避免阈值电压发生偏移，提高器件可靠性等。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种半导体器件制备方法，其特征在于，包括：
提供衬底层；
在所述衬底层表面形成绝缘层；
在所述绝缘层表面形成栅极；
将所述衬底层的预设区域刻蚀，形成两个空缺区域；所述预设区域为所述栅极在所述衬底层表面投影的外侧区域，所述空缺区域的深度大于所述衬底层的顶层硅厚度；
在所述两个空缺区域内形成源极和漏极。
2.根据权利要求1所述的半导体器件制备方法，其特征在于，还包括：
在所述空缺区域内形成所述源极和所述漏极之前，在所述空缺区域中形成热导率高于埋氧层热导率的介质层。
3.根据权利要求2所述的半导体器件制备方法，其特征在于，将所述衬底层的预设区域刻蚀，具体为：
将所述衬底层的所述预设区域刻蚀，露出所述衬底层的背衬硅。
4.根据权利要求1所述的半导体器件制备方法，其特征在于，在所述空缺区域内形成源极和漏极，包括：
在所述空缺区域内沉积多晶硅材料、硅锗材料和锗材料中的一种或多种；
对所述空缺区域内的沉积材料进行离子掺杂，形成所述源极和所述漏极。
5.根据权利要求4所述的半导体器件制备方法，其特征在于，对所述空缺区域内的沉积材料进行离子掺杂，形成所述源极和所述漏极，包括：
在所述栅极及所述绝缘层的两侧侧壁形成第一侧墙；所述第一侧墙的材料为氮化硅、氧化硅或低介电常数材料；
对所述沉积材料进行轻掺杂；
在所述第一侧壁外侧形成第二侧墙；所述第二侧墙的材料为氮化硅、氧化硅或低介电常数材料；
对所述沉积材料进行重掺杂，形成所述源极和所述漏极。
6.一种半导体器件，其特征在于，包括：
衬底层，所述衬底层上形成有两个空缺区域；
绝缘层，所述绝缘层位于所述衬底层表面；
栅极，所述栅极位于所述绝缘层表面；
源极和漏极，所述源极和漏极位于所述两个空缺区域内，所述空缺区域位于所述栅极在所述衬底层表面投影的外侧区域，且所述空缺区域的深度大于所述衬底层的顶层硅厚度。
7.根据权利要求6所述的半导体器件，其特征在于，还包括：介质层；所述介质层位于所述空缺区域内，且所述介质层的第一表面与所述源极和漏极接触，所述介质层的第二表面与所述衬底层的背衬硅接触；所述介质层的热导率高于所述埋氧层的热导率。
8.根据权利要求6所述的半导体器件，其特征在于，所述源极和漏极为掺杂离子的多晶硅材料、硅锗材料和锗材料中的一种或多种。
9.根据权利要求8所述的半导体器件，其特征在于，所述栅极及所述绝缘层的侧壁形成有侧墙，所述侧墙为氮化硅或氧化硅或低介电常数材料。
10.一种电子设备，其特征在于，包括权利要求6～9任一项所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110524516.6A CN113380626A (zh) | 2021-05-13 | 2021-05-13 | 一种半导体器件及其制备方法、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110524516.6A CN113380626A (zh) | 2021-05-13 | 2021-05-13 | 一种半导体器件及其制备方法、电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113380626A true CN113380626A (zh) | 2021-09-10 |
Family
ID=77571002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110524516.6A Pending CN113380626A (zh) | 2021-05-13 | 2021-05-13 | 一种半导体器件及其制备方法、电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113380626A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070096148A1 (en) * | 2005-10-31 | 2007-05-03 | Jan Hoentschel | Embedded strain layer in thin soi transistors and a method of forming the same |
| CN101017834A (zh) * | 2007-03-02 | 2007-08-15 | 上海集成电路研发中心有限公司 | 一种soi集成电路结构及其制作方法 |
| CN102479711A (zh) * | 2010-11-25 | 2012-05-30 | 中芯国际集成电路制造(北京)有限公司 | Pmos晶体管的形成方法 |
| CN102856197A (zh) * | 2011-06-27 | 2013-01-02 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN103779212A (zh) * | 2012-10-18 | 2014-05-07 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
-
2021
- 2021-05-13 CN CN202110524516.6A patent/CN113380626A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070096148A1 (en) * | 2005-10-31 | 2007-05-03 | Jan Hoentschel | Embedded strain layer in thin soi transistors and a method of forming the same |
| CN101017834A (zh) * | 2007-03-02 | 2007-08-15 | 上海集成电路研发中心有限公司 | 一种soi集成电路结构及其制作方法 |
| CN102479711A (zh) * | 2010-11-25 | 2012-05-30 | 中芯国际集成电路制造(北京)有限公司 | Pmos晶体管的形成方法 |
| CN102856197A (zh) * | 2011-06-27 | 2013-01-02 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN103779212A (zh) * | 2012-10-18 | 2014-05-07 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 毕克允: "《微电子技术--信息化武器装备的精灵》", 31 July 2008 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10312327B2 (en) | FinFETs having dielectric punch-through stoppers | |
| US6060746A (en) | Power transistor having vertical FETs and method for making same | |
| KR100471189B1 (ko) | 수직채널을 갖는 전계효과 트랜지스터 및 그 제조방법 | |
| KR100781580B1 (ko) | 이중 구조 핀 전계 효과 트랜지스터 및 그 제조 방법 | |
| WO2021147610A1 (zh) | C形沟道部半导体器件及其制造方法及包括其的电子设备 | |
| JP5322345B2 (ja) | 半導体装置及びその作製方法 | |
| US20150145045A1 (en) | Semiconductor device and manufacturing method | |
| WO2022048136A1 (zh) | 带铁电或负电容材料的器件及其制造方法及电子设备 | |
| KR20060069064A (ko) | 리세스된 소스/드레인 구조를 갖는 초박막의 에스오아이모스 트랜지스터 및 그 제조방법 | |
| TW202017018A (zh) | 半導體裝置及其形成方法 | |
| KR20000077429A (ko) | 선택적 에피택셜 성장에 의해 형성된 트렌치 벽을 갖는파워-게이트 디바이스 및 디바이스의 성형공정 | |
| US8399915B2 (en) | Semiconductor device | |
| US8604520B2 (en) | Vertical transistor and array of vertical transistor | |
| US20080073730A1 (en) | Semiconductor device and method for formimg the same | |
| US20130082324A1 (en) | Lateral stack-type super junction power semiconductor device | |
| KR100886708B1 (ko) | Ｓｏｉ 소자 및 그의 제조방법 | |
| US9000532B2 (en) | Vertical PMOS field effect transistor and manufacturing method thereof | |
| WO2005074035A1 (ja) | 電界効果型トランジスタおよびその製造方法 | |
| CN113380626A (zh) | 一种半导体器件及其制备方法、电子设备 | |
| JP2019106453A (ja) | 半導体装置及びその製造方法 | |
| CN108389889B (zh) | 一种FinFET器件结构及其制作方法 | |
| US6383849B1 (en) | Semiconductor device and method for fabricating the same | |
| CN114496802B (zh) | Ldmosfet器件的制作方法及ldmosfet器件 | |
| CN112768407B (zh) | 半导体结构及其形成方法 | |
| KR100506455B1 (ko) | 반도체소자의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210910 |
|
| RJ01 | Rejection of invention patent application after publication |