CN102347237A - 用于制造包含应力层的半导体器件结构的方法 - Google Patents
用于制造包含应力层的半导体器件结构的方法 Download PDFInfo
- Publication number
- CN102347237A CN102347237A CN2010102454833A CN201010245483A CN102347237A CN 102347237 A CN102347237 A CN 102347237A CN 2010102454833 A CN2010102454833 A CN 2010102454833A CN 201010245483 A CN201010245483 A CN 201010245483A CN 102347237 A CN102347237 A CN 102347237A
- Authority
- CN
- China
- Prior art keywords
- etching
- silicon
- based substrate
- groove
- flow velocity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种用于制造包含应力层的半导体器件结构的方法，包括：提供前端器件结构，该前端器件结构包括硅基衬底和形成在硅基衬底上的栅结构；在栅结构上形成具有图案的掩蔽层；以掩蔽层作为掩膜，蚀刻硅基衬底，以在硅基衬底的将要形成源/漏区的部分中形成凹槽；在凹槽中形成应力层；以及去除掩蔽层；其中，蚀刻形成凹槽的蚀刻源气体包含He与O2，且He与O2的流速比在蚀刻过程中是变化的。根据本发明的方法能够通过动态地调节蚀刻凹槽的源气体的流速比来改善蚀刻的均匀性，从而改善凹槽的剖面轮廓，进而提高半导体器件的整体电学性能。此外，该方法还能够与传统CMOS制造工艺相兼容。
Description
技术领域
本发明涉及一种用于制造半导体器件的方法，且具体而言，涉及一种用于制造包含应力层的半导体器件结构的方法。
背景技术
目前，影响场效应晶体管性能的主要因素在于载流子的迁移率，其中载流子的迁移率会影响沟道中电流的大小。场效应晶体管中载流子迁移率的下降不仅会降低晶体管的转换速度，而且也会使开和关时的电阻差异缩小。因此，在互补金属氧化物半导体场效应晶体管(CMOSFET，简称为CMOS)的发展中，有效提高载流子迁移率一直都是晶体管结构设计的重点之一。
常规上，CMOS器件制造技术中将P型金属氧化物半导体场效应晶体管(PMOSFET，简称为PMOS)和N型金属氧化物半导体场效应晶体管(NMOSFET，简称为NMOS)分开处理，例如，在PMOS器件的制造方法中采用压应力材料，而在NMOS器件中采用张应力材料，以提高载流子的迁移率。
在常规CMOS制造工艺中，用于制造包含应力层的MOS器件结构的方法主要包括下列步骤：首先，提供前端器件结构，所述前端器件结构包括硅基衬底、栅氧化层、多晶硅栅和多个隔离槽；接着，通过化学气相沉积(CVD)法沉积一层SiN或SiON或者通过旋涂法涂覆一层光致抗蚀剂，在前端器件结构的表面上形成掩蔽层，并且通过曝光和显影使其形成图案；然后，以掩蔽层作为掩膜蚀刻硅基衬底，以在其中将要形成源/漏区的部分中形成凹槽；之后，在所形成的凹槽中填充应力材料，以形成应力层；最后，进行后续工艺，例如，离子注入、等离子体干法灰化、退火等，从而最终形成包含应力层的MOS器件结构。
图1是示出了根据常规工艺制造的包含应力层的MOS器件结构的示意性剖面图100。如图1中所示，所述MOS器件结构包括硅基衬底101、栅氧化层102、多晶硅栅103、应力层104、偏移间隙壁(offset spacer)105、间隙壁106、源/漏区107以及多个隔离槽(图中未示出)等，其中，所述应力层104位于所述MOS器件结构表面的凹槽中。此外，所述源/漏区107可以包括轻掺杂漏区(LDD)107a和重掺杂漏区107b，这种LDD结构可以用于防止由于短沟道效应而引起的漏极感应势垒降低(DIBL)。
在常规工艺中，通常采用以HBr、O2和He的混合气体作为蚀刻源气体的等离子体干法蚀刻，在硅基衬底中形成凹槽，以通过在凹槽中填充应力材料形成应力层，其中，HBr作为主要蚀刻气体，O2作为侧壁钝化气体用于在蚀刻过程中对侧壁进行保护，He作为稀释气体。然而，由于在常规工艺中整个蚀刻过程中所有蚀刻源气体之间的流速比都保持恒定不变，即，各源气体的流速均保持恒定不变，从而无法有效地控制蚀刻的均匀性，而蚀刻的均匀性不佳又会对所形成的凹槽的剖面轮廓产生下述不利影响：由于等离子体的物理轰击不均匀，在底部靠近侧壁的角落处物理轰击较强，从而产生带有微沟槽的(micro trenched)底部剖面轮廓(profile)，而轰击到凹槽底部的等离子体会反弹到侧壁上，继而产生弓状(bowing)侧壁剖面轮廓。图2是示出了根据现有技术在硅基衬底中形成的凹槽的扫描电镜(SEM)剖视图。如图2中201所示，在底部靠近侧壁的角落处形成了微沟槽，从而导致在底部的微沟槽中产生应力集中。此外，如图2中202所示，侧壁剖面轮廓呈弓状，从而导致无法在垂直方向上将应力均匀地施加到沟道上，这两种情况都将导致最终形成的半导体器件的整体电学性能变差。
因此，基于上述原因，迫切需要一种用于在硅基衬底上形成凹槽的方法。期望该方法能够消除底部的微沟槽并且改善侧壁的垂直形貌，从而改善所形成的凹槽的剖面轮廓，以提高最终形成的半导体器件的整体电学性能。此外，还期望该方法能够与传统CMOS制造工艺兼容，以降低制造成本。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为解决上述问题，本发明提供一种用于制造包含应力层的半导体器件结构的方法，包括：提供前端器件结构，所述前端器件结构包括硅基衬底和形成在所述硅基衬底上的栅结构；在所述栅结构上形成具有图案的掩蔽层；以所述掩蔽层作为掩膜，蚀刻所述硅基衬底，以在所述硅基衬底的将要形成源/漏区的部分中形成凹槽；在所述凹槽中形成所述应力层；以及去除所述掩蔽层；其中，所述蚀刻形成凹槽的蚀刻源气体包含He与O2，且所述He与O2的流速比在蚀刻过程中是变化的。
优选地，所述He与O2之间的流速比成线性递减。
优选地，所述He与O2之间的流速比成非线性递减。
优选地，He的流速在蚀刻开始时为200～1000sccm。
优选地，He的流速在蚀刻结束时为5～30sccm。
优选地，O2的流速在蚀刻开始时为5～30sccm。
优选地，O2的流速在蚀刻结束时为5～30sccm。
优选地，所述蚀刻源气体还包含主蚀刻气体。
优选地，所述主蚀刻气体选选自HBr、HCl和Cl2以及它们的任意组合。
优选地，所述主蚀刻气体的流速为1000～5000sccm。
优选地，所述蚀刻所述硅基衬底是在压强为0.5～5T、功率为1000～5000W且温度为100～300℃的条件下进行的。
优选地，所述掩蔽层的构成材料选自SiN和SiON以及它们的组合。
优选地，所述应力层的构成材料选自SiN、SiGe和SiC其中任意一种或其组合。
优选地，所述应力层是通过化学气相沉积或者外延生长而形成的。
优选地，所述栅结构包括形成在所述硅基衬底上的栅氧化层和形成在所述栅氧化层上的多晶硅栅。
优选地，所述栅结构是由依次形成在所述硅基衬底上的栅氧化层、氮化物层、氧化物层和多晶硅栅构成的层叠栅结构。
根据本发明的方法能够通过动态地调节蚀刻凹槽的源气体的流速比来改善蚀刻的均匀性，从而改善凹槽的剖面轮廓，进而提高半导体器件的整体电学性能。此外，该方法还能够与传统CMOS制造工艺相兼容。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中：
图1是示出了根据常规工艺制造的包含应力层的MOS器件结构的示意性剖面图100；
图2是示出了根据现有技术在制造包含应力层的MOS器件结构过程中在硅基衬底中形成的凹槽的扫描电镜(SEM)剖视图；
图3A至3F是示出了根据本发明第一实施例的用于制造包含应力层的半导体器件结构的方法步骤的示意性剖面图；
图4是示意性示出了根据本发明第一实施例的在蚀刻形成凹槽的过程中He与O2之间的流速比变化的曲线图；
图5是示出了根据本发明第一实施例的用于制造包含应力层的半导体器件结构的方法的流程图500；
图6A和6B是示意性示出了在蚀刻形成凹槽的过程中He与O2之间的流速比变化的示例的曲线图，其中，He与O2之间的流速比变化随时间成线性递减的变化趋势；
图7是示出了具有氧化物-氮化物-氧化物-硅(ONOS)层叠栅结构的前端器件结构的示意性剖面图；以及
图8是示出了采用根据本发明实施例的方法在硅基衬底中所形成的凹槽的SEM剖视图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他示例中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何通过动态地调节用于蚀刻凹槽的源气体中各组成气体之间的流速比来改善蚀刻的均匀性从而改善凹槽的剖面轮廓的。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[第一实施例]
以下，将参照图3A至3F以及图4详细说明根据本发明第一实施例的用于制造包含应力层的半导体器件结构的方法。图3A至3F是示出了根据本发明第一实施例的用于制造包含应力层的半导体器件结构的方法步骤的示意性剖面图。
首先，如图3A中所示，提供前端器件结构，所述前端器件结构包括硅基衬底301和形成在所述硅基衬底上的栅结构310，其中，所述栅结构310包括形成在所述硅基衬底301上的栅氧化层302和形成在所述栅氧化层302上的多晶硅栅303。所述硅基衬底301的构成材料可以是未掺杂的单晶硅或者掺杂有N型或P型杂质的单晶硅，并且还可以是绝缘体上硅(SOI)等。作为示例，在本实施例中，硅基衬底301的构成材料采用未掺杂的单晶硅。
接着，如图3B中所示，在栅结构310上形成具有图案的掩蔽层304。掩蔽层304的构成材料可以为SiN、SiON或者它们的组合。作为示例，在本实施例中采用SiN来构成掩蔽层304。例如，可以采用SiH4、NH3以及N2作为源气体，在350～550℃下形成SiN层，然后通过光刻和蚀刻工艺使其形成图案，从而在所述栅结构上形成具有图案的掩蔽层304。
然后，如图3C中所示，以掩蔽层304作为掩膜，蚀刻硅基衬底301，以在所述硅基衬底301的将要形成所述半导体器件结构的源/漏区的部分中形成凹槽305。其中，以包含主蚀刻气体、He和O2的混合气体作为蚀刻源气体，并且在蚀刻过程中动态地调节蚀刻源气体中He与O2之间的流速比，来进行蚀刻。所述主蚀刻气体可以为HBr、HCl、Cl2或者它们的任意组合，并且优选包含HBr，这是因为与含Cl基的气体相比，HBr对于硅与二氧化硅的蚀刻选择比较高。作为示例，本实施例采用HBr作为主蚀刻气体。
接着，在凹槽305中形成应力层306。作为示例，通过外延(EPI)法生长应力层306，所述应力层306的厚度可以为
材料可以是但不限于SiN、SiGe或SiC或者它们的任意组合。可替代地，也可以通过化学气相沉积(CVD)法形成应力层306。这里，需要注意的是，可以根据半导体器件结构的极性来选择所沉积的应力层306具有的应力，例如，NMOS器件结构需要具有张应力的应力层306，可以采用SiH4、NH3以及N2作为源气体，在350～550℃下形成具有张应力的SiN层，其中，SiH4的流速为320～340sccm，NH3的流速为3000～3400sccm，N2的流速为3800～4200sccm，而PMOS器件结构需要具有压应力的应力层306，可以采用SiH4或SiH2Cl2作为硅源气体并且采用GeH4、HCl和H2等的混合气体作为锗源气体，其中，硅源气体的流速为30～300sccm，锗源气体中GeH4的流速为5～500sccm，且优选为5～50sccm，HCl的流速为50～200sccm，H2的流速为5～50sccm。
最后，去除掩蔽层304，从而形成所述包含应力层的半导体器件结构，如图3E中所示。可以根据掩蔽层的构成材料来选择适当的去除方法，去除各种掩蔽层的方法是本领域技术人员所熟知的，在此不再赘述。
这里，应当理解的是，通过后续工序，例如，形成偏移间隙壁和间隙壁、LDD离子注入、等离子体灰化处理和退火等，利用根据本发明第一实施例的方法制造的包含应力层的半导体器件结构可以形成如图3F所示的具有LDD结构的MOS器件结构。如图3F中所示，所述MOS器件结构包括硅基衬底301、栅结构310、应力层306、偏移间隙壁307、间隙壁308和源/漏区309，其中，所述应力层306位于所述MOS器件结构表面的凹槽中，并且所述源/漏区309可以包括LDD 309a和重掺杂漏区309b。
另外，还应当理解的是，图3F中所示的MOS器件结构并非是限制性的，而是还可以具有其他结构，例如，横向扩散金属氧化物半导体场效应晶体管(LDMOS)器件结构。
这里，需要特别说明的是，在本实施例中，用于蚀刻硅基衬底301的蚀刻源气体中所包含的He与O2的流速比在蚀刻过程中是变化的。
参照图4，其中，示意性示出了根据本发明第一实施例的在蚀刻形成凹槽的过程中He与O2之间的流速比变化。
如图4中所示，蚀刻源气体中He与O2之间的流速比随时间成线性递减的变化趋势，其中，所述He与O2的流速比在蚀刻开始时(时刻TS)约为62.5∶1，并且在蚀刻结束时(时刻TE)约为1/1。在蚀刻开始时，He的流速为200～1000sccm，且优选为500sccm，并且O2的流速为5～30sccm，且优选为8sccm，其中，sccm是标准状态下，也就是1个大气压、25℃下每分钟1立方厘米(1ml/min)的流量。在蚀刻结束时，He的流速为5～30sccm，且优选为15sccm，并且O2的流速为5～30sccm，且优选为15sccm。
此外，主蚀刻气体的流速为1000～5000sccm，在整个蚀刻过程中均保持恒定不变，并且该蚀刻在压强为0.5～5T、功率为1000～5000W、且温度为100～300℃的条件下进行。
图5是示出了根据本发明第一实施例的用于制造包含应力层的半导体器件结构的方法的流程图500。
首先，在步骤S501中，提供前端器件结构，所述前端器件结构包括硅基衬底和形成在所述硅基衬底上的栅结构。
接着，在步骤S502中，在所述前端器件结构的表面上形成具有图案的掩蔽层。
然后，在步骤S503中，以所述掩蔽层作为掩膜，蚀刻所述硅基衬底，以在所述硅基衬底的将要形成源/漏区的部分中形成凹槽。其中，所述蚀刻形成凹槽的蚀刻源气体包含He与O2，且所述He与O2的流速比在蚀刻过程中是变化的。
接着，在步骤S504中，在所述凹槽中形成所述应力层。
最后，在步骤S505中，去除所述掩蔽层。
[第二实施例]
接下来，将参照图6A说明根据本发明第二实施例的用于制造包含应力层的半导体器件结构的方法。图6A中示意性示出了根据本实施例的He与O2之间流速比的变化曲线的一个示例。
根据本发明的第二实施例在蚀刻硅基衬底以形成凹槽的过程中，蚀刻源气体中He与O2之间的流速比随时间成非线性递减的变化趋势，除此之外，根据本发明的第二实施例与根据本发明的第一实施例在其他各个方面均相同。
如图6A中所示，蚀刻源气体中He与O2之间的流速比随时间成非线性递减的变化趋势，并且变化曲线为凸曲线。其中，所述He与O2之间的流速比在蚀刻开始时(时刻TS)约为62.5/1，在蚀刻进行到一半时(时刻TM)约为45/1，并且在蚀刻结束时(时刻TE)约为1/1。He和O2在蚀刻开始时以及蚀刻结束时的流速与本发明第一实施例中的相同，在时刻TM，He的流速为300～400sccm，并且O2的流速为5～10sccm。
[第三实施例]
接下来，将参照图6B说明根据本发明第三实施例的用于制造包含应力层的半导体器件结构的方法。图6B中示意性示出了根据本实施例的He与O2之间流速比的变化曲线的另一示例。
与根据本发明的第二实施例相似，根据本发明的第三实施例在蚀刻硅基衬底以形成凹槽的过程中，蚀刻源气体中He与O2之间的流速比也随时间成非线性递减的变化趋势。与之不同的是，在本实施例中，He与O2之间的流速比的变化曲线为凹曲线，而非凸曲线。除此之外，根据本发明的第三实施例与根据本发明的第一和第二实施例在其他各个方面均相同。
如图6B中所示，蚀刻源气体中He与O2之间的流速比随时间成非线性递减的变化趋势，并且变化曲线为凹曲线。其中，所述He与O2之间的流速比在蚀刻开始时(时刻TS)约为62.5/1，在蚀刻进行到一半时(时刻TM)约为17/1，并且在蚀刻结束时(时刻TE)约为1/1。He和O2在蚀刻开始时以及蚀刻结束时的流速与本发明第二实施例中的相同，在时刻TM，He的流速为100～200sccm，并且O2的流速为5～15sccm。
这里，应当理解的是，除如图6A和6B中所示的非线性变化趋势以外，根据本发明的用于在蚀刻硅基衬底以形成凹槽的蚀刻源气体中He与O2之间的流速比还可以成其他非线性变化趋势。
而且，还应当理解的是，根据上述第一至第三实施例的变化流速比蚀刻源气体组分的方法不仅可以应用于具有如图3A中所示的栅结构310的CMOS器件的制造中，还可以应用于具有如图7中所示的氧化物-氮化物-氧化物-硅(ONOS)层叠栅结构710的非易失性存储器的制造中。如图7中所示，所述层叠栅结构710是通过在硅基衬底701上依次形成栅氧化层702、氮化物层703、氧化物层704和多晶硅栅705而构成的。具有这种层叠栅结构的前端器件结构可以用于制作具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构的非易失性存储器，即SONOS存储器单元。用于形成ONOS层叠栅结构的方法是本领域技术人员所已知的，在此不再赘述。
此外，本领域技术人员应当认识到，根据本发明第一至第三实施例的方法不仅适用于将应力层设置于源/漏区的情况，也同样适用于将应力层设置于沟道区的情况。
[本发明的有益效果]
参照图8，其中，示出了采用根据本发明实施例的方法在硅基衬底中形成的凹槽的SEM剖视图。
如图8中所示，根据本发明的方法在硅基衬底中蚀刻形成的凹槽，在其底部靠近侧壁的角落处没有形成微沟槽，如图中801所示，并且具有较为垂直的侧壁剖面轮廓，如图中802所示。由此可见，根据本发明的方法通过动态地调节用于蚀刻凹槽的源气体之间的流速比来改善蚀刻的均匀性，从而能够改善凹槽的剖面轮廓，进而能够提高半导体器件的整体电学性能。此外，根据本发明的方法容易与传统CMOS制造工艺兼容，从而能够降低制造成本并且缩短生产周期。
[本发明的工业适用性]
根据如上所述的实施例制造的半导体器件结构可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路，例如，随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等。根据本发明的IC还可以是逻辑器件，例如，可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)、射频电路或任何其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，例如，个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外，本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由所附的权利要求书及其等效范围所界定。
Claims (16)
1.一种用于制造包含应力层的半导体器件结构的方法，包括：
提供前端器件结构，所述前端器件结构包括硅基衬底和形成在所述硅基衬底上的栅结构；
在所述栅结构上形成具有图案的掩蔽层；
以所述掩蔽层作为掩膜，蚀刻所述硅基衬底，以在所述硅基衬底的将要形成源/漏区的部分中形成凹槽；
在所述凹槽中形成所述应力层；以及
去除所述掩蔽层；
其特征在于，所述蚀刻形成凹槽的蚀刻源气体包含He与O2，且所述He与O2的流速比在蚀刻过程中是变化的。
2.根据权利要求1所述的方法，其中，所述He与O2之间的流速比成线性递减。
3.根据权利要求1所述的方法，其中，所述He与O2之间的流速比成非线性递减。
4.根据权利要求2或3所述的方法，其中，He的流速在蚀刻开始时为200～1000sccm。
5.根据权利要求2或3所述的方法，其中，He的流速在蚀刻结束时为5～30sccm。
6.根据权利要求2或3所述的方法，其中，O2的流速在蚀刻开始时为5～30sccm。
7.根据权利要求2或3所述的方法，其中，O2的流速在蚀刻结束时为5～30sccm。
8.根据权利要求1所述的方法，其中，所述蚀刻源气体还包含主蚀刻气体。
9.根据权利要求8所述的方法，其中，所述主蚀刻气体选自HBr、HCl和Cl2以及它们的任意组合。
10.根据权利要求9所述的方法，其中，所述主蚀刻气体的流速为1000～5000sccm。
11.根据权利要求10所述的方法，其中，所述蚀刻所述硅基衬底是在压强为0.5～5T、功率为1000～5000W且温度为100～300℃的条件下进行的。
12.根据权利要求1所述的方法，其中，所述掩蔽层的构成材料选自SiN和SiON以及它们的组合。
13.根据权利要求1所述的方法，其中，所述应力层的构成材料选自SiN、SiGe和SiC其中任意一种或其组合。
14.根据权利要求13所述的方法，其中，所述应力层是通过化学气相沉积或者外延生长而形成的。
15.根据权利要求1所述的方法，其中，所述栅结构包括形成在所述硅基衬底上的栅氧化层和形成在所述栅氧化层上的多晶硅栅。
16.根据权利要求1所述的方法，其中，所述栅结构是由依次形成在所述硅基衬底上的栅氧化层、氮化物层、氧化物层和多晶硅栅构成的层叠栅结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010245483 CN102347237B (zh) | 2010-07-29 | 2010-07-29 | 用于制造包含应力层的半导体器件结构的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010245483 CN102347237B (zh) | 2010-07-29 | 2010-07-29 | 用于制造包含应力层的半导体器件结构的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102347237A true CN102347237A (zh) | 2012-02-08 |
| CN102347237B CN102347237B (zh) | 2013-10-30 |
Family
ID=45545789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010245483 Active CN102347237B (zh) | 2010-07-29 | 2010-07-29 | 用于制造包含应力层的半导体器件结构的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102347237B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013174069A1 (en) * | 2012-05-22 | 2013-11-28 | Tsinghua University | Semiconductor structure and method for forming the same |
| CN112399324A (zh) * | 2019-08-14 | 2021-02-23 | 现代自动车株式会社 | 制造用于车辆的扬声器托架的方法 |
| CN113451121A (zh) * | 2020-03-24 | 2021-09-28 | 广东汉岂工业技术研发有限公司 | FinFET器件的鳍片制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0964456A2 (en) * | 1998-06-09 | 1999-12-15 | Siemens Aktiengesellschaft | Deep trench capacitor |
| EP1143497A1 (en) * | 1998-11-27 | 2001-10-10 | Tokyo Electron Limited | Plasma etching apparatus |
| WO2002067313A1 (fr) * | 2001-02-23 | 2002-08-29 | Tokyo Electron Limited | Procede et dispositif de gravure au plasma |
| CN101345194A (zh) * | 2008-05-07 | 2009-01-14 | 北大方正集团有限公司 | 硅槽形成方法及装置 |
-
2010
- 2010-07-29 CN CN 201010245483 patent/CN102347237B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0964456A2 (en) * | 1998-06-09 | 1999-12-15 | Siemens Aktiengesellschaft | Deep trench capacitor |
| EP1143497A1 (en) * | 1998-11-27 | 2001-10-10 | Tokyo Electron Limited | Plasma etching apparatus |
| WO2002067313A1 (fr) * | 2001-02-23 | 2002-08-29 | Tokyo Electron Limited | Procede et dispositif de gravure au plasma |
| CN101345194A (zh) * | 2008-05-07 | 2009-01-14 | 北大方正集团有限公司 | 硅槽形成方法及装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013174069A1 (en) * | 2012-05-22 | 2013-11-28 | Tsinghua University | Semiconductor structure and method for forming the same |
| CN112399324A (zh) * | 2019-08-14 | 2021-02-23 | 现代自动车株式会社 | 制造用于车辆的扬声器托架的方法 |
| CN112399324B (zh) * | 2019-08-14 | 2023-05-05 | 现代自动车株式会社 | 制造用于车辆的扬声器托架的方法 |
| CN113451121A (zh) * | 2020-03-24 | 2021-09-28 | 广东汉岂工业技术研发有限公司 | FinFET器件的鳍片制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102347237B (zh) | 2013-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9647111B2 (en) | Advanced forming method and structure of local mechanical strained transistor | |
| US9142642B2 (en) | Methods and apparatus for doped SiGe source/drain stressor deposition | |
| US7517766B2 (en) | Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device | |
| US8828850B2 (en) | Reducing variation by using combination epitaxy growth | |
| US9034706B2 (en) | FinFETs with regrown source/drain and methods for forming the same | |
| US8835267B2 (en) | Semiconductor device and fabrication method thereof | |
| JP5278022B2 (ja) | 半導体装置の製造方法 | |
| CN102292811B (zh) | 具有外延成长的应力引发源极与漏极区的金氧半导体装置的制造方法 | |
| US9064688B2 (en) | Performing enhanced cleaning in the formation of MOS devices | |
| CN102709183B (zh) | 用于制造半导体器件的方法 | |
| CN103456641A (zh) | Pmos设备的晚原位掺杂硅锗接合 | |
| US8993445B2 (en) | Selective removal of gate structure sidewall(s) to facilitate sidewall spacer protection | |
| CN102214693B (zh) | 半导体装置 | |
| CN103066122A (zh) | Mosfet及其制造方法 | |
| US20080173941A1 (en) | Etching method and structure in a silicon recess for subsequent epitaxial growth for strained silicon mos transistors | |
| CN102347237B (zh) | 用于制造包含应力层的半导体器件结构的方法 | |
| CN102637601A (zh) | 一种具有掩埋沟道的mos晶体管形成方法 | |
| CN102386088B (zh) | 用于去除半导体器件结构上的光致抗蚀剂层的方法 | |
| US20110309452A1 (en) | Methods of manufacturing semiconductor devices | |
| CN102024706B (zh) | 用于制造半导体器件的方法 | |
| CN102044492B (zh) | 用于制造半导体器件的方法 | |
| CN102044437B (zh) | 用于制造半导体器件的方法 | |
| US20130181262A1 (en) | Performing Treatment on Stressors | |
| CN102376646A (zh) | 改善双应力氮化物表面形态的方法 | |
| CN103000522B (zh) | Nmos晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20130107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20130107 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |