CN105679710A - 嵌入式锗硅器件的形成方法 - Google Patents

嵌入式锗硅器件的形成方法 Download PDF

Info

Publication number
CN105679710A
CN105679710A CN201410654464.4A CN201410654464A CN105679710A CN 105679710 A CN105679710 A CN 105679710A CN 201410654464 A CN201410654464 A CN 201410654464A CN 105679710 A CN105679710 A CN 105679710A
Authority
CN
China
Prior art keywords
dielectric layer
photoresistance
pmos area
semiconductor substrate
medium layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410654464.4A
Other languages
English (en)
Inventor
李全波
崇二敏
张瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410654464.4A priority Critical patent/CN105679710A/zh
Publication of CN105679710A publication Critical patent/CN105679710A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种嵌入式锗硅器件的形成方法，包括：提供半导体衬底，所述该半导体衬底包括PMOS区域和NMOS区域，所述PMOS区域和NMOS区域上形成有栅极结构；在所述半导体衬底上沉积第一介质层；采用光刻和刻蚀工艺去除所述PMOS区域内的第一介质层，并将该光刻工艺中使用的第一光阻去除；在所述半导体衬底上沉积第二介质层；采用光刻和刻蚀工艺去除所述PMOS区域内的第二介质层，并将该光刻工艺中使用的第二光阻去除；所述第二光阻被去除之后，对所述PMOS区域内栅极结构两侧的半导体衬底进行刻蚀，以形成凹槽；在所述凹槽中沉积锗硅。本发明能够完全消除去胶工艺造成的表面缺陷，有利于减少SiGe的位错缺陷。

Description

嵌入式锗硅器件的形成方法
技术领域
本发明涉及CMOS锗硅器件的制造工艺，尤其涉及一种能够在锗硅生长前改善凹槽表面的嵌入式锗硅器件的形成方法。
背景技术
嵌入式SiGe源漏技术是一种增强PMOS晶体管性能的新型技术，其主要通过在沟道中产生单轴压应力来提高PMOSFET的空穴迁移率，从而提高电流驱动能力。嵌入式SiGe源漏技术的原理大致如下：在硅(Si)衬底上刻蚀凹槽，选择性地在凹槽内外延生长SiGe，因SiGe的晶格常数与Si不匹配，在垂直沟道的方向上，Si晶格受到拉伸产生张应力；在沿沟道的方向上，Si晶格受到压缩产生压应力，从而提高了空穴迁移率。此外，由于SiGe具有较小的电阻率，可提高电流驱动能力。
参考图1，现有技术中的嵌入式锗硅CMOS器件的工艺流程包括如下步骤：步骤S11，在栅极结构周围形成栅极侧壁(spacer)；步骤S12，沉积氮化硅(SiN)层；步骤S13，采用光刻和刻蚀工艺将PMOS区域的氮化硅层移除；步骤S14，以剩余的氮化硅层为掩膜进行刻蚀，从而在PMOS区域内栅极结构两侧形成凹槽；步骤S15，采用干法去胶工艺将先前光刻工艺中使用的光阻(photoresist)去除；步骤S16，湿法清洗；步骤S17，在凹槽中生长SiGe；步骤S18，移除剩余的氮化硅层。
上述工艺方法在形成凹槽之后才将光阻去除，比较突出的问题是导致SiGe生长时缺陷较多，位错缺陷(dislocationdefect)尤为常见。
位错缺陷产生的原因主要有以下两种：第一种是SiGe的沉积工艺本身；第二种是SiGe沉积前凹槽表面的缺陷(如Si原子错位、杂质、粗糙度较大等等)。对于第二种缺陷，其主要是在刻蚀形成凹槽和去胶工艺过程中形成的。相对于凹槽等离体刻蚀，尽管光阻去除工艺中的物理轰击较弱，但不可避免地也会损伤硅衬底的表面。
目前，改善以上问题的方法主要有以下几种：
1)使用低密度等离子体工艺来去除光阻，如降低功率和压力；
2)从使用O2等离子体去除光阻改成采用N2/H2为主的低速率等离子体去除光阻；
3)将等离子体干法去除光阻改为湿法去除光阻。
其中，方法1)和2)虽然能够带来一定程度的改善，但仍存在损伤硅衬底表面的问题，并且会导致产能降低；方3)则会导致酸槽污染方面的问题，所以有一定的局限性。
发明内容
本发明要解决的技术问题是提供一种嵌入式锗硅器件的形成方法，能够完全消除去胶工艺造成的表面缺陷，有利于减少SiGe的位错缺陷。
为解决上述技术问题，本发明提供了一种嵌入式锗硅器件的形成方法，包括：
提供半导体衬底，所述该半导体衬底包括PMOS区域和NMOS区域，所述PMOS区域和NMOS区域上形成有栅极结构；
在所述半导体衬底上沉积第一介质层；
采用光刻和刻蚀工艺去除所述PMOS区域内的第一介质层，并将该光刻工艺中使用的第一光阻去除；
在所述半导体衬底上沉积第二介质层；
采用光刻和刻蚀工艺去除所述PMOS区域内的第二介质层，并将该光刻工艺中使用的第二光阻去除；
所述第二光阻被去除之后，对所述PMOS区域内栅极结构两侧的半导体衬底进行刻蚀，以形成凹槽；
在所述凹槽中沉积锗硅。
根据本发明的一个实施例，所述第一介质层的材料为SiN或SiO2，所述第二介质层的材料为SiN或SiO2。
根据本发明的一个实施例，所述第一介质层的厚度为，所述第二介质层的厚度为。
根据本发明的一个实施例，采用光刻和刻蚀工艺去除所述PMOS区域内的第一介质层包括：
形成所述第一光阻，并对该第一光阻进行图案化以定义出所述PMOS区域；
以图案化后的第一光阻为掩膜对所述第一介质层进行刻蚀，以去除所述PMOS区域内的第一介质层。
根据本发明的一个实施例，采用湿法刻蚀去除所述PMOS区域内的第一介质层。
根据本发明的一个实施例，采用光刻和刻蚀工艺去除所述PMOS区域内的第二介质层包括：
形成所述第二光阻，并对该第二光阻进行图案化以定义出所述PMOS区域；
以图案化后的第二光阻为掩膜对所述第二介质层进行刻蚀，以去除所述PMOS区域内的第二介质层。
根据本发明的一个实施例，采用干法刻蚀去除所述PMOS区域内的第二介质层。
根据本发明的一个实施例，采用光刻和刻蚀工艺去除所述PMOS区域内的第一介质层以及第二介质层时，两次光刻采用的是同一光罩。
根据本发明的一个实施例，在所述凹槽中沉积锗硅之前，该方法还包括：对所述半导体衬底进行湿法清洗。
根据本发明的一个实施例，在所述凹槽中沉积锗硅之后，该方法还包括：移除所述NMOS区域内的第一介质层和第二介质层。
与现有技术相比，本发明具有以下优点：
本发明实施例的嵌入式锗硅器件的形成方法先沉积第一介质层，然后通过光刻和刻蚀工艺将PMOS区域的第一介质层移除；再沉积第二介质层，然后通过光刻和刻蚀工艺将PMOS区域的第二介质层移除；将光刻使用的第二光阻移除后，刻蚀形成凹槽。由于NMOS区域覆盖有第一介质层和第二介质层，虽然没有光阻的保护，NMOS区域在刻蚀形成凹槽的过程中也不会被等离子体损伤。由于形成凹槽之前光阻已经被去除，刻蚀完成后并不需要再进行去胶工艺，由去胶工艺造成的表面损伤也就不再存在，从而可以减少锗硅的位错缺陷。
附图说明
图1是现有技术中一种嵌入式锗硅器件的形成方法的流程示意图；
图2是根据本发明实施例的嵌入式锗硅器件的形成方法的流程示意图；
图3至图12是根据本发明实施例的嵌入式锗硅器件的形成方法中各个步骤对应的器件剖面结构示意图。
具体实施方式
如图1所示的现有技术中，为了避免挤占PMOS区域中的凹槽的空间，氮化硅层的厚度不宜太大，因此，为了避免NMOS区域在刻蚀形成凹槽的过程中受到损伤，需要利用光阻和氮化硅层一并对NMOS区域进行保护。由此，在形成凹槽后就不可避免地需要进行去胶工艺，导致凹槽内的表面缺陷增多，进而导致锗硅的位错缺陷增多。
而本发明先形成第一介质层，将PMOS区域的第一介质层去除后，再形成第二介质层，然后再将PMOS区域的第二介质层去除。由此，NMOS区域覆盖的第一介质层和第二介质层不会挤占PMOS区域的空间，而且第一介质层和第二介质层的总厚度足够大，无需保留光阻即可实现保护NMOS区域的目标。因此，可以在刻蚀形成凹槽之前将光阻去除，这样就避免了去胶工艺在凹槽表面造成的缺陷。
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
参考图2，根据本发明的一个实施例，该嵌入式锗硅器件的形成方法包括如下步骤：
步骤S21，提供半导体衬底，所述该半导体衬底包括PMOS区域和NMOS区域，所述PMOS区域和NMOS区域上形成有栅极结构；
步骤S22，在所述半导体衬底上沉积第一介质层；
步骤S23，采用光刻和刻蚀工艺去除所述PMOS区域内的第一介质层，并将该光刻工艺中使用的第一光阻去除；
步骤S24，在所述半导体衬底上沉积第二介质层；
步骤S25，采用光刻和刻蚀工艺去除所述PMOS区域内的第二介质层，并将该光刻工艺中使用的第二光阻去除；
步骤S26，所述第二光阻被去除之后，对所述PMOS区域内栅极结构两侧的半导体衬底进行刻蚀，以形成凹槽；
步骤S27，在所述凹槽中沉积锗硅；
步骤S28，移除所述NMOS区域内的第一介质层和第二介质层。
下面参考图3至图12进行详细说明。
参考图3，提供半导体衬底21。该半导体衬底21可以是半导体加工工艺中各种常用的衬底，例如硅衬底。该半导体衬底21中形成有隔离结构22，例如浅沟槽隔离结构(STI)。
该半导体衬底21包括并列的PMOS区域和NMOS区域，在图3所示的实例中，隔离结构22的左侧为NMOS区域，隔离结构22的右侧为PMOS区域。
该半导体衬底21的PMOS区域和NMOS区域上都形成栅极结构23。该栅极结构23可以包括栅介质层和位于栅介质层上的栅电极。该栅极结构23的周围还可以形成有栅极侧壁(spacer)24。
参考图4，沉积第一介质层24。该第一介质层24的材料可以是SiN或SiO2，或者其他介质材料。该第一介质层24的形成方法例如可以是化学气相沉积(CVD)，其厚度可以是。
第一介质层24覆盖整个半导体衬底21，包括PMOS区域、NMOS区域、栅极结构23以及隔离结构22。
参考图5，形成第一光阻25并对其进行图案化，以定义出PMOS区域的形状。例如，可以使用旋涂工艺在整个半导体衬底21上形成第一光阻25，之后再通过曝光、显影等常规工艺对第一光阻25进行图案化，将PMOS区域暴露出来。
参考图6，以图案化的第一光阻25为掩膜，对第一介质层24进行刻蚀，以将PMOS区域内的第一介质层24移除。优选地，可以采用湿法刻蚀将PMOS区域内的第一介质层24移除，以尽量减小损伤。例如，对于SiN材质的第一介质层24，可以采用热磷酸将PMOS区域中的第一介质层24完全去除。
参考图7，通过去胶工艺将第一光阻移除。该去胶工艺可以是现有技术中各种适当的方法，例如，可以使用O2和N2的混合气体将NMOS区域残留的第一光阻去除。第一光阻被去除后，NMOS区域内的第一介质层24被暴露出来。
参考图8，沉积第二介质层26。该第二介质层26的材料可以是SiN或SiO2，或者其他介质材料。该第二介质层26的形成方法例如可以是化学气相沉积(CVD)，其厚度可以是
第二介质层26覆盖整个半导体衬底21，包括PMOS区域、NMOS区域、第一介质层24、PMOS区域内的栅极结构23以及隔离结构22。
参考图9，形成第二光阻27并对其进行图案化，以定义出PMOS区域的形状。例如，可以使用旋涂工艺在整个半导体衬底21上形成第二光阻27，之后再通过曝光、显影等常规工艺对第二光阻27进行图案化，将PMOS区域暴露出来。更具体而言，PMOS区域内的第二介质层26被暴露出来。
由于第一光阻的图案化和第二光阻27的图案化定义出的形状是相同的，因此两次光刻可以采用同一光罩，不需要引入新的光刻设备和光罩。
参考图10，以图案化的第二光阻27为掩膜，以将PMOS区域内的第二介质层26移除。优选地，可以采用干法刻蚀将PMOS区域内的第二介质层26移除。例如，对于SiN材质的第二介质层26，干法刻蚀中采用的刻蚀气体包括：以CF4气体为主，辅助CHF3、CH2F2、CH3F、Ar、He或O2等气体中的一种或多种。
在干法刻蚀之后，PMOS区域内的栅极侧壁23上可能会残留有部分第二介质层26。
参考图11，采用去胶工艺将NMOS区域的第二光阻移除。该去胶工艺可以是现有技术中各种适当的方法，例如，可以使用氧等离子体去胶工艺将第二光阻移除。第二光阻被去除后，NMOS区域内的第二介质层26被暴露出来。
参考图12，第二光阻被去除之后，对PMOS区域内的栅极结构23两侧的半导体衬底21进行刻蚀，以形成凹槽28。图12中省略了栅极结构23右侧的凹槽，仅示意性地示出了左侧的凹槽。
凹槽28可以采用干法刻蚀形成。例如，可以采用HBr和O2为主的刻蚀气体刻蚀半导体衬底21，以形成凹槽28。
在刻蚀形成凹槽28的过程中，NMOS区域内的第二介质层可能会被全部或部分地消耗掉。例如，图12所示的实例中，第二介质层被全部消耗掉，但是由于第二介质层下方还存在第一介质层24，因此NMOS区域被很好地保护，刻蚀过程并不会对NMOS区域造成损伤。
如上所述，优选采用干法刻蚀去除PMOS区域内的第二介质层26，可以使得干法刻蚀去除第二介质层26的步骤、使用干法去胶工艺去除第二光阻的步骤以及干法刻蚀形成凹槽28的步骤集成在同一干法刻蚀设备中完成，从而提高工艺效率。
之后，可以继续完成后续的工艺过程。包括但不限于：对半导体衬底21进行湿法清洗，以减少凹槽28内的缺陷；在凹槽28中沉积锗硅；将NMOS区域内残留的第一介质层24和/或第二介质层移除。
由上，本实施例的嵌入式锗硅器件的形成方法具有如下优点：
1、在将第二光阻去除后再刻蚀形成凹槽，因此能够完全消除去胶工艺造成的表面缺陷，减少由此造成的SiGe缺陷；
2、能够减少半导体衬底表面的残留有机物，这也有利于减少SiGe缺陷；
3、在刻蚀形成凹槽时，NMOS区域上覆盖有足够厚的第一介质层和第二介质层，刻蚀过程不会对NMOS区域造成损伤，尤其而言，不会对NMOS区域内的有源区(AA)造成损伤；
4、相比于现有技术，加入的工艺步骤都为成熟工艺，对成本和良率的影响不大，而且对第一光阻和第二光阻的两次光刻可以采用同一光罩，不需要引入新的光刻设备和光罩。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (10)

1.一种嵌入式锗硅器件的形成方法，其特征在于，包括：
提供半导体衬底，所述该半导体衬底包括PMOS区域和NMOS区域，所述PMOS区域和NMOS区域上形成有栅极结构；
在所述半导体衬底上沉积第一介质层；
采用光刻和刻蚀工艺去除所述PMOS区域内的第一介质层，并将该光刻工艺中使用的第一光阻去除；
在所述半导体衬底上沉积第二介质层；
采用光刻和刻蚀工艺去除所述PMOS区域内的第二介质层，并将该光刻工艺中使用的第二光阻去除；
所述第二光阻被去除之后，对所述PMOS区域内栅极结构两侧的半导体衬底进行刻蚀，以形成凹槽；
在所述凹槽中沉积锗硅。
2.根据权利要求1所述的嵌入式锗硅器件的形成方法，其特征在于，所述第一介质层的材料为SiN或SiO2，所述第二介质层的材料为SiN或SiO2。
3.根据权利要求1所述的嵌入式锗硅器件的形成方法，其特征在于，所述第一介质层的厚度为所述第二介质层的厚度为
4.根据权利要求1所述的嵌入式锗硅器件的形成方法，其特征在于，采用光刻和刻蚀工艺去除所述PMOS区域内的第一介质层包括：
形成所述第一光阻，并对该第一光阻进行图案化以定义出所述PMOS区域；
以图案化后的第一光阻为掩膜对所述第一介质层进行刻蚀，以去除所述PMOS区域内的第一介质层。
5.根据权利要求4所述的嵌入式锗硅器件的形成方法，其特征在于，采用湿法刻蚀去除所述PMOS区域内的第一介质层。
6.根据权利要求1所述的嵌入式锗硅器件的形成方法，其特征在于，采用光刻和刻蚀工艺去除所述PMOS区域内的第二介质层包括：
形成所述第二光阻，并对该第二光阻进行图案化以定义出所述PMOS区域；
以图案化后的第二光阻为掩膜对所述第二介质层进行刻蚀，以去除所述PMOS区域内的第二介质层。
7.根据权利要求6所述的嵌入式锗硅器件的形成方法，其特征在于，采用干法刻蚀去除所述PMOS区域内的第二介质层。
8.根据权利要求1所述的嵌入式锗硅器件的形成方法，其特征在于，采用光刻和刻蚀工艺去除所述PMOS区域内的第一介质层以及第二介质层时，两次光刻采用的是同一光罩。
9.根据权利要求1所述的嵌入式锗硅器件的形成方法，其特征在于，在所述凹槽中沉积锗硅之前，该方法还包括：对所述半导体衬底进行湿法清洗。
10.根据权利要求1所述的嵌入式锗硅器件的形成方法，其特征在于，在所述凹槽中沉积锗硅之后，该方法还包括：移除所述NMOS区域内的第一介质层和第二介质层。
CN201410654464.4A 2014-11-17 2014-11-17 嵌入式锗硅器件的形成方法 Pending CN105679710A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410654464.4A CN105679710A (zh) 2014-11-17 2014-11-17 嵌入式锗硅器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410654464.4A CN105679710A (zh) 2014-11-17 2014-11-17 嵌入式锗硅器件的形成方法

Publications (1)

Publication Number Publication Date
CN105679710A true CN105679710A (zh) 2016-06-15

Family

ID=56945483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410654464.4A Pending CN105679710A (zh) 2014-11-17 2014-11-17 嵌入式锗硅器件的形成方法

Country Status (1)

Country Link
CN (1) CN105679710A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110262190A (zh) * 2019-06-19 2019-09-20 武汉新芯集成电路制造有限公司 半导体结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060151776A1 (en) * 2005-01-11 2006-07-13 Fujitsu Limited Semiconductor integrated circuit and fabrication process thereof
CN103515317A (zh) * 2012-06-20 2014-01-15 中芯国际集成电路制造(上海)有限公司 一种cmos器件及其形成方法
CN104064468A (zh) * 2013-03-21 2014-09-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060151776A1 (en) * 2005-01-11 2006-07-13 Fujitsu Limited Semiconductor integrated circuit and fabrication process thereof
CN103515317A (zh) * 2012-06-20 2014-01-15 中芯国际集成电路制造(上海)有限公司 一种cmos器件及其形成方法
CN104064468A (zh) * 2013-03-21 2014-09-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110262190A (zh) * 2019-06-19 2019-09-20 武汉新芯集成电路制造有限公司 半导体结构及其制作方法
CN110262190B (zh) * 2019-06-19 2023-09-01 武汉新芯集成电路制造有限公司 半导体结构及其制作方法

Similar Documents

Publication Publication Date Title
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
CN103515321B (zh) 半导体器件的侧墙形成方法
CN102097381B (zh) Cmos晶体管应力记忆处理方法和cmos晶体管
CN103681500B (zh) 一种半导体器件的制造方法
CN104183473B (zh) 金属栅极晶体管的形成方法及半导体器件
US20140138775A1 (en) Dual epi cmos integration for planar substrates
US20130052813A1 (en) Method and structure for advanced semiconductor channel substrate materials
CN107785315A (zh) 半导体结构的形成方法
CN101894799B (zh) 提高nmos晶体管电子迁移率的方法
CN102637601A (zh) 一种具有掩埋沟道的mos晶体管形成方法
CN103681501B (zh) 一种半导体器件的制造方法
CN105679710A (zh) 嵌入式锗硅器件的形成方法
CN102117773B (zh) 半导体器件和使用应力记忆技术工艺制造半导体器件的方法
US9093473B2 (en) Method for fabricating metal-oxide semiconductor transistor
CN105185746A (zh) Cmos器件工艺中锗硅外延层的制备方法
CN102082126B (zh) 用于制造半导体器件的方法
US20120126244A1 (en) Shallow trench isolation structure and method for forming the same
CN104716042B (zh) 一种半导体器件的制造方法
US9224657B2 (en) Hard mask for source/drain epitaxy control
CN102487016A (zh) 晶体管制作方法
CN101752292B (zh) 浅沟槽隔离结构的制造方法
CN104409419B (zh) 一种空气侧墙的制作方法
CN105826232A (zh) 半导体结构的形成方法
TWI521704B (zh) 一種半導體元件的製作方法
CN104851775A (zh) 一种修复位于有源区衬底上损伤的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160615