KR0182918B1 - 모스 트랜지스터의 엘디디 구조의 제조 방법 - Google Patents

모스 트랜지스터의 엘디디 구조의 제조 방법 Download PDF

Info

Publication number
KR0182918B1
KR0182918B1 KR1019960016024A KR19960016024A KR0182918B1 KR 0182918 B1 KR0182918 B1 KR 0182918B1 KR 1019960016024 A KR1019960016024 A KR 1019960016024A KR 19960016024 A KR19960016024 A KR 19960016024A KR 0182918 B1 KR0182918 B1 KR 0182918B1
Authority
KR
South Korea
Prior art keywords
region
ldd
polycrystalline silicon
ions
ion
Prior art date
Application number
KR1019960016024A
Other languages
English (en)
Other versions
KR970077360A (ko
Inventor
조인욱
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960016024A priority Critical patent/KR0182918B1/ko
Publication of KR970077360A publication Critical patent/KR970077360A/ko
Application granted granted Critical
Publication of KR0182918B1 publication Critical patent/KR0182918B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 P형의 반도체 기판상에 CMOS 트랜지스터를 제조하는 방법에 관한 것으로서, 특히 소오스/드레인 영역과 LDD영역을 갖는 트랜지스터의 제조공정중 사진공정을 한 단계 생략할 수 있는 방법을 제공한다. 즉, 예비 산화막을 먼저 성장시키고 스페이서를 형성함으로써, 이온 주입공정시 별도의 마스크를 사용하지 않고도 LDD영역을 형성할 수 있도록 하여, 사진 공정을 생략함을서 현격히 생산시간을 단축 할 수 있고 게이트 실리콘의 소모를 줄여 반도체 디바이스의 불량을 감소하는 효과를 나타내는 것을 특징으로 한다.

Description

모스 트랜지스터의 LDD 구조의 제조 방법
제1a도 내지 제1f도는 종래의 기술에 의한 모스 트랜지스터의 LDD구조를 형성하는 단계를 설명하는 단면도
제2a도 내지 제2b도는 본 발명에 의한 모스 트랜지스터의 LDD구조를 형성하는 단계를 나타내는 단면도
* 도면의 주요 부분에 대한 부호 설명
10 : 반도체 기판 12 : P영역
14 : N영역 20 : 실리콘 산화막(전기절연)
30 : 실리콘 게이트 32 : 게이트 산화막
40 : N-형 LDD 영역 44 : P-형 LDD영역
50 : 예비 산화막 55 : 스페이서 막질
60 : N+형 소오스/드레인 영역 65 : P+형 소오스/드레인 영역
70 : 재성장 산화막 75 : P-이온주입 포토 마스크
80 : N+이온주입 포토 마스크 90 : P+이온주입 포토 마스크
100 : 고온 산화막 110 : 보론-인 규산 유리막
120 : 다결정 실리콘막(LDD형성용)
122 : 스페이서(LDD형성용 실리콘 다결정 물질)
130 : N형 불순물 이온주입용 마스크
140 : P형 불순물 이온주입용 마스크
본 발명은 반도체 집적회로 및 그 제조방법, 특히 Complementary Metal Oxide Semiconductor(상보형 IC회로, 이하 CMOS라 한다) 트랜지스터의 LDD(li ghtly doped drain)구조를 형성하는 방법에 관한 것으로서, 특히 CMOS 트랜지스터의 LDD영역을 형성하는 공정에서 사진 마스크를 사용하는 공정을 감소함으로서 공정의 단순화와 생산성의 향상에 관한 것이다.
CMOS 트랜지스터의 제조 방법중 핫 케리어 효과(hot carrier effect) 방지 및 쇼트 찬넬 효과(short channel effect)에 대한 대책으로 라이틀리-도피드-드레인(lightly doped drain; 이하 LDD라 한다.) 방식의 MOS 트랜지스터 구조가 사용되고 있다.
종래 LDD구조를 형성하는 공정에서는, LDD의 N-영역과 P-영역의 형성을 위해서 사진공정의 적용은 불가피 하였다.
또한, 드레인영역과 소스영역을 형성하는 N+영역과 P+영역을 형성하기 위한 이온주입 공정에 있어서, 실리콘 기판의 충격을 방지 하고자 실리콘 기판 방지 목적의 재성장 산화막 성장에 의한 다결정 실리콘 게이트가 소멸되는 불량은 디바이스의 신뢰성에 심각한 문제로 부각되고 있다.
이하, 도면을 참조하여 종래의 LDD를 형성하는 공정을 살펴보면 다음과 같다.
제1a도 내지 제1f도는 종래의 기술에 의한 모스 트랜지스터의 LDD구조를 형성하는 단계를 설명하는 단면도이다.
먼저, 제1a도는 P형 반도체 기판(10) 상면에 P영역(12) 및 N영역(14)이 형성되어 있고, 각 영역(12, 14)에 다결정 실리콘 게이트(30)가 각각 형성되어 있으며, 상기 각 영역을 전기적으로 격리하는 필드 산화막(20)이 형성되어 있는 P형 반도체 기판(10)을 기존의 공정에 의해서 형성한다.
제1b도는 상기 기술한 반도체 기판(10) 상부 이온주입기로 인(P)을 주입하여 상기 기판 P영역(12)에 N-형 LDD(40)영역이 형성되어 있는 것을 나타내고 있다.
그리고, 제1c도는 상기 N영역(14)에 P-형 LDD영역(44)을 형성하기 위하여 P영역(12)에 사진 마스크(photo mask)(75)를 현재 사용하고 있는 통상적인 기술로 형성한 다음, P-이온을 이온주입기(implanter)로 이온주입하여 P-형 LDD영역(44)를 형성하는 과정을 나타내고 있다.
제1d도에 도시된 것은, 상기 사진 마스크(75)를 제거한후 상기 P-형 LLD영역(44)과 상기 N-형 LDD영역(40)을 포함하는 상기 실리콘 기판(10) 상부 전면을 예비산화막(50)을 성장시키며, 이는 LDD구조를 구현하기 위한 상기 다결정 실리콘 게이트(poly-silicon gate)(30) 측면의 스페이서(spacer)를 만들기 위한 예비 산화막으로 CVD(chemical vapor deposition ; 화학 기상 증착) 등의 방법으로 성장 시킨다.
제1e도는 상기 예비 산화막(50)을 스페이서 에치 백(spacer etch back)이라는 공정을 사용하여 형성하는 과정을 보여주는데, 이는 상기 LDD영역(40,44)의 구조를 보호하기 위한 것으로 상기 다결정 실리콘 게이트(30)의 벽쪽 주변에만 상기 예비산화막(50)을 남기고 형성된 스페이서(55)막 이다.
또한, 상기 반도체 기판(10) 상부 전면에 재성장 산화막(70)을 성장시키며, 이는 이온 주입공정시 가속화된 이온 입자들로 인하여 발생하는 충격으로부터 상기 반도체 기판(10)을 보호하기 위하여 통상적으로 사용되고 있는 산화법(oxidation)을 사용한다.
제1f도는 P영역(12)에 N+드레인 영역(60)을 형성하기 위하여, N영역(14)에 사진 마스크(80)를 형성시키며, 이는 일반적으로 사진공정에 사용되는 것으로서 감광액을 도포한후 노광 및 인화공정 등의 방법으로 마스크를 형성하며, 다시 이온주입기로 비소(As)이온을 주입하여 N+드레인/소오스(60) 영역을 형성한다.
제1g도는 상기 N영역 마스크(80)을 제거한 후, 상기 P영역(12) 즉, 이온이 주입되지 않을 곳에 P형 마스크(90)을 형성하며, 이온주입기로 붕소(B)이온을 주입하여 P+드레인/소오스(66) 영역을 형성한다.
제1h도는 P형 마스크(90)를 제거한후 상기 실리콘 기판 전면에 고온 열산화(high temperature oxide deposition)하는 방법으로 열산화막(100)을 형성한 다음, 상기 기판을 평탄화 되도록 하기 위하여 보론-인산유리막형(boron phosphorus-silica glass deposition)을 한다.
이하 공정은 일반적인 트랜지스터의 제조 공정을 따른다.
상기 기술한 바와 같이 종래의 기술에 의하면, 사진 공정을 3회 실시하여야 LDD구조를 갖는 트랜지스터를 형성할 수 있다.
즉, 사진공정을 진행한다는 것은 감광액 도포, 노광, 현상, 베이킹(baking) 등의 사진공정 속에 포함된 여러 공정을 거쳐야 함을 의미한다. 이는 반도체 생산공정(FAB turn-around-time)의 장기화에 따른 경쟁력취약 및 각공정에서 발생할 수 있는 불량율의 증가를 의미한다.
또한, N+와 P+의 소오스/드레인 영역을 형성하기 위하여 실시하는 이온주입공정은 높은 에너지로 이온을 반도체 기판위에 주입하기 때문에 실리콘 기판이 충격으로 인한 손상을 입으며, 이를 방지하기 위하여 산화막을 재성장 시켜 사용하고 있다. 그러나, 이 재성장 시키는 산화막에 의해서 다결정 실리콘 게이트가 산화공정중 소모되는 문제점이 있다.
즉, 산화막을 재성장 시킴으로서 다결정 실리콘 게이트의 소모로 인한 불량은 반도체 디바이스(device) 신뢰성에 심각한 문제로 부각되고 있다.
본 발명의 목적은 LDD구조를 갖는 트랜지스터의 제조에 방법에 있어서, 사진 공정을 한다계 제거 함으로써, 상기 기술한 불량들을 감소하고 공정시간을 단축하는 LDD구조를 갖는 트랜지스터 제조 방법을 제공함에 있다.
상기 목적을 달성하기 위하여, P영역 및 N영역이 형성되어 있고, 각 영역에 다결정 실리콘 게이트가 형성되어 있으며, 상기 각 영역을 전기적으로 격리하는 필드산화막이 형성되어 있는 P형 반도체 기판을 준비 하는 단계; 상기 실리콘 기판 상부 전면에 예비 실리콘 산화막을 형성하고, LDD 다결정 실리콘을 형성하는 단계; 상기 LDD 형성용 다결정 실리콘을 스페이스 백 식각하여, 상기 다결정 실리콘 게이트 측벽면에 만 상기 LDD 다결정 실리콘이 형성되도록 하는 단계; 상기 N영역을 포토 마스크로 보호하고, 상기 P영역에 N+이온주입을 실시하여 소스영역과 드레인영역을 형성하는 단계; 상기 P영역 다결정 실리콘 게이트 측벽에 형성된 상기 LDD 다결정 실리콘을 식각하고, N-이온주입을 실시하여 LDD N-영역을 형성한 후, 상기 N영역 포토 마스크를 제거하는 단계; 상기 P영역을 포토 마스크로 보호하고, 상기 N영역에 P+이온을 주입을 실시하여 소오스영역과 드레인영역을 형성하는 단계; 상기 N영역 다결정 실리콘 게이트 측벽에 형성된 상기 LDD 다결정 실리콘을 식각하고, P-이온주입을 실시하여 LDD P-영역을 형성한 후, 상기 P영역 포토 마스크를 제거하는 단계를 포함하는 CMOS 트랜지스터의 LDD구조를 형성하는 것을 특징으로 트랜지스터의 제조방법을 제공한다.
이하, 첨부도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제2a도 내지 제2h도는 본 발명에 의한 모스 트랜지스터의 LDD구조를 형성하는 단계를 나타내는 단면도이다.
먼저, 제2a도를 참조하면, 현재 사용되고 있는 공정으로 P영역(12) 및 N영역(14)이 되어있고, 각 영역에 다결정 실리콘 게이트(30)가 형성되어 있으며, 상기 각 영역(12,14)을 전기적으로 격리하는 필드 산화막(20)이 형성되어 있는 P형 반도체기판(10)이 준비되어 있다.
또한, 상기 다결정 실리콘 게이트(30)의 전기적 특성을 개선하기 위하여, 공지 기술로 알려진 텅스텐(W)이 함유된 다결정 텅스텐 실리콘(WSix)화합물이 쓰이고 있다.
제2b도는 본 발명에 의해서 LDD영역을 갖는 트랜지스터를 제조하는 공정을 나타내는 첫 번째 도면이다. 상기 제1a도에서 준비된 상기 반도체 기판(10)의 상면에 재성장 산화막(SiO2)(70)을 통상적으로 반도체 공정에서 사용하는 산화막 성장 공정인 산화방법(oxidation)등의 방법을 통하여 약 100Å∼250Å 정도의 두께로 성장시킨다. 이는 이온을 고에너지로 실리콘 기판상에 주입할 때, 실리콘 웨이퍼가 상기 고속화된 이온입자들에 의해서 충격을 받으며, 상기 이온 입자에 의한 충격을 방지하기 위하여 상기 재성장 산화막(oxide)(70)을 형성하는 것이다.
LDD(lightly doped drain)층을 만들기 위하여 상기 재성장 산화막(70)위에 LDD형성용 다결정 실리콘층(120)을 침적시킨다.
제2c도는 상기 LDD형성용 다결정 실리콘층(120)을 LDD구를 형성하기 위하여 상기 다결정 실리콘 게이트(30)의 측벽에만 상기 LDD형성용 다결정 실리콘층(120)이 남아 있도록 식각한다. 이는 반도체 공정에서 사용되고 있는 스페이서 에치 백(spacer etch back)공정을 사용함으로서, 상기 실리콘 게이트(30)의 측벽에 LDD구조를 형성할 수 있는 스페이서(122)가 형성된다.
제2d도는 상기 스페이서(122)가 형성된 상기 반도체 기판(10)상면 중 상기 N영역(14)을 포토 마스크(130)로 보호하고, 상기 P영역(12)에 N+이온주입을 실시하여 소스영역/드레인영역(60)을 형성한다.
이온주입하는 N+형 이온으로는 비소(As)를 사용하며, 공지기술로 알려진 이온주입기에 의하여 행하여진다. 또한, 상기 포토 마스크(130)로는 비소 이온이 상기 N영역(14)에 주입되지 않는 재료를 선택하여 공지 기술로 알려진 포토 마스크 공정을 따라 실시한다.
제2e도는 상기 P영역(12)상에 있는 상기 다결정 실리콘 게이트(30) 측벽에 형성된 상기 스페이서(122)를 식각한다. 상기 스페이서(122)는 LDD영역을 형성하기 위한 이온주입을 실시하기 위하여 통상적으로 사용하는 식각방법인 건식 식각 또는 반응성 이온식각 등의 방법을 통하여 제거한다.
상기 스페이서(122)를 제거한 후 LDD영역을 형성하기 위하여, N-이온으로 인(P) 이온을 이온주입기로 이온주입하여 LDD N-영역(40)을 형성한다.
이온 주입공정이 끝나면 상기 반도체 기판(10)상면에 형성된 상기 N영역(14) 포토 마스크(130)를 제거한다.
제2f도는 상기 P영역(12)을 포토 마스크(140)로 보호하고, 상기 N영역(14)에 소오스영역/드레인영역(65)을 형성하기 위하여, P+이온으로 붕소(B)이온을 사용하며, 상기 붕소 이온을 이온주입기로 이온주입을 실시한다. 그러면, 상기 필드산화막(20)과 다결정 실리콘 게이트(30)와 스페이서(122)사이의 N영역(14)에 P+소오스/드레인영역이 형성된다.
제2g도는 상기 N영역(14) 상에 있는 다결정 실리콘 게이트(30) 측벽에 형성된 상기 스페이서(122)를 식각하는 방법으로 제거 하고, 이불화 붕소(BF2)를 이용하여 P-이온주입을 실시한다. 이온주입이 완료되면 LDD P-영역(44)이 형성되고, 상기 P영역(12)을 보호하고 있던 포토 마스크(140)를 제거한다.
제2h도는 상기 실리콘 기판 전면을 고온 열산화(high temperature oxide deposition)하는 방법으로 열산화막(100)을 형성한 다음, 상기 기판이 평탄화 되도록 하기 위하여 보론-인산유리막(boron phosphorus-silica glass deposition)(110)을 형성한다.
이하 공정은 일반적인 트랜지스터의 제조 공정을 따른다.
상기한 바와 같이 본 발명에 의하면 P영역과 N영역에 이온주입 공정을 실시할 때 각기 다른 이온을 주입하여 각기 다른 LDD영역 및 소오스/드레인영역을 형성하고 있으며, 이는 이온주입공정시 사용하는 사진 마스크공정이 두 번만 사용되고 있다. 즉, 예비 산화막층을 먼저 형성하고, LDD용 다결절 실리콘막층을 형성한 다음 스페이서 에치 백하여 게이트 전극 측 벽면에 남은 스페이서로 이온주입공정시 용이하게 LDD영역을 형성할 수 있다.
이는 종래보다 사진공정을 하나 생략할 수 있는 이점(利點)이 있으며, 사진공정(photo-step)에 포함되는 정렬, 노광, 현상 등의 여러 가지 공정들이 감소한다는 것을 의미한다.
또한, 사진공정에 따른 FAB TAT(turn around time)을 감소시켜 비용의 절감 및 생산성의 향상을 가져올 수 있다.
또 다른 이점으로는, 이온주입공정 진행시 가속화된 이온입자들로부터 실리콘 기판을 보호하기 위해 성장시켰던 재산화막 공정을 진행하지 않아도 되며, 이는 산화막 성장으로 인한 다결정 실리콘 게이트 전극의 소모가 일어나지 않는다.
즉, 다결정 실리콘 게이트가 산화공정에 의해서 소모되지 않음으로서, 반도체 디바이스의 불량이 되는 요소를 획기적으로 줄일수 있는 이점이 있다.

Claims (7)

  1. (a) P형 반도체 기판상에 각 액티브 영역들을 전기적으로 분리하기 위한 필드 산화막이 패턴 형성되어 있으며, 상기 각 액티브 영역들에 각각 이온 주입시켜 P영역 및 N영역을 형성하고, 상기 N영역 및 P영역상에 다결정 실리콘 게이트를 패턴형성하여 준비하는 단계; (b) 상기 준비된 (a)단계 반도체 기판 상부 전면에 재성장 산화막을 형성하고, LDD 다결정 실리콘을 형성하는 단계; (c) 상기 LDD 다결정 실리콘을 스페이스 백 식각하여, 상기 다결정 실리콘 게이트 측벽면에 만 상기 LDD 다결정 실리콘이 형성되도록 하는 단계; (d) 상기 N영역을 포토 마스크로 보호하고, 상기 P영역에 N+이온주입을 실시하여 소스영역과 드레인영역을 형성하는 단계; (e) 상기 P영역 다결정 실리콘 게이트 측벽에 형성된 상기 LDD 다결정 실리콘을 식각하고, N-이온주입을 실시하여 LDD N-영역을 형성한 후, 상기 N영역 포토 마스크를 제거하는 단계; (f) 상기 P영역을 포토 마스크로 보호하고, 상기 N영역에 P+이온을 주입을 실시하여 소오스영역과 드레인영역을 형성하는 단계; (g) 상기 N영역 다결정 실리콘 게이트 측벽에 형성된 상기 LDD 다결정 실리콘을 식각하고, P-이온주입을 실시하여 LDD P-영역을 형성한 후, 상기 P영역 포토 마스크를 제거하는 단계; 들을 포함하는 CMOS 트랜지스터의 LDD구조를 형성하는 것을 특징으로 하는 트랜지스터의 제조방법.
  2. 상기 제1항에 있어서, 상기 다결정 실리콘이 텅스텐을 함유하는 다결정 실리콘 텅스텐 화합물로 이루어진 것을 특징으로 하는 트랜지스터의 제조 방법.
  3. 상기 제1항에 있어서, 이온주입공정을 실시 때 상기 실리콘 기판에 충격을 주는 것을 방지하기 위하여, 상기 재성장 산화막을 산화방법을 이용하여 100Å에 서 200Å의 두께로 형성되는 것을 특징으로 하는 트랜지스터의 제조 방법.
  4. 상기 제1항에 있어서, 상기 (d)공정에서 상기 P영역에 N+이온주입되는 이온이 비소(As)로 이온주입되는 것을 특징으로 하는 트랜지스터의 제조 방법.
  5. 상기 제1항에 있어서, 상기 (e)공정에서 상기 N-이온주입되는 이온이 인(P)으로 이온주입되는 것을 특징으로 하는 트랜지스터의 제조 방법.
  6. 상기 제1항에 있어서, 상기 (f)공정에서 상기 N영역에 P+이온주입되는 이온이 붕소(B)로 이온주입되는 것을 특징으로 하는 트랜지스터의 제조 방법.
  7. 상기 제1항에 있어서, 상기 (g)공정에서 상기 P-이온주입되는 이온이 이불화 붕소(BF2)로 이온주입되는 것을 특징으로 하는 트랜지스터의 제조 방법.
KR1019960016024A 1996-05-14 1996-05-14 모스 트랜지스터의 엘디디 구조의 제조 방법 KR0182918B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960016024A KR0182918B1 (ko) 1996-05-14 1996-05-14 모스 트랜지스터의 엘디디 구조의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960016024A KR0182918B1 (ko) 1996-05-14 1996-05-14 모스 트랜지스터의 엘디디 구조의 제조 방법

Publications (2)

Publication Number Publication Date
KR970077360A KR970077360A (ko) 1997-12-12
KR0182918B1 true KR0182918B1 (ko) 1999-04-15

Family

ID=19458663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960016024A KR0182918B1 (ko) 1996-05-14 1996-05-14 모스 트랜지스터의 엘디디 구조의 제조 방법

Country Status (1)

Country Link
KR (1) KR0182918B1 (ko)

Also Published As

Publication number Publication date
KR970077360A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
EP0127725B1 (en) Method of manufacturing a semiconductor device having lightly doped regions
JP2762976B2 (ja) 半導体装置の製造方法
US20070184668A1 (en) Poly Silicon Gate Doping Method and Structure for Strained Silicon MOS Transistors
JPS61237422A (ja) 半導体装置の製造方法
JP2929419B2 (ja) 半導体素子の製造方法
EP0439173B1 (en) Process of fabricating field effect transistor with LDD structure
JP4489467B2 (ja) 半導体装置の形成方法
EP1000439B1 (en) Method of forming side dielectrically isolated semiconductor devices
US5604138A (en) Process for making a semiconductor MOS transistor
US6890837B2 (en) Method of manufacturing semiconductor device including steps of forming both insulating film and epitaxial semiconductor on substrate
JP2887076B2 (ja) 半導体ｍｏｓトランジスタの製造方法
KR0182918B1 (ko) 모스 트랜지스터의 엘디디 구조의 제조 방법
JPS6046804B2 (ja) 半導体装置の製造方法
KR100244413B1 (ko) 반도체소자의소오스/드레인형성방법
KR100311502B1 (ko) 반도체 소자 및 그 제조방법
KR100425063B1 (ko) 반도체소자의제조방법
KR100573485B1 (ko) 반도체 소자의 제조 방법
KR100537273B1 (ko) 반도체 소자 제조방법
KR100304975B1 (ko) 반도체소자제조방법
KR100250686B1 (ko) 반도체 소자 제조 방법
KR100242944B1 (ko) 반도체소자 제조방법
KR100979712B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100400303B1 (ko) 반도체소자의 제조방법
KR0140811B1 (ko) 트랜지스터 제조 방법
KR100276435B1 (ko) 자기정렬된 소오스/드레인 씨엠오에스 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee