CN102208348A - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN102208348A CN102208348A CN201110078804XA CN201110078804A CN102208348A CN 102208348 A CN102208348 A CN 102208348A CN 201110078804X A CN201110078804X A CN 201110078804XA CN 201110078804 A CN201110078804 A CN 201110078804A CN 102208348 A CN102208348 A CN 102208348A
- Authority
- CN
- China
- Prior art keywords
- film
- semiconductor device
- metal film
- heat treatment
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 85
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 85
- 239000002184 metal Substances 0.000 claims abstract description 76
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 238000010438 heat treatment Methods 0.000 claims abstract description 39
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 39
- 239000010703 silicon Substances 0.000 claims abstract description 39
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 26
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000001301 oxygen Substances 0.000 claims abstract description 24
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 24
- 239000000126 substance Substances 0.000 claims abstract description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 54
- 230000003647 oxidation Effects 0.000 claims description 23
- 238000007254 oxidation reaction Methods 0.000 claims description 23
- 239000000203 mixture Substances 0.000 claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 5
- 239000011261 inert gas Substances 0.000 claims description 3
- 229920001296 polysiloxane Polymers 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 abstract description 5
- 239000002075 main ingredient Substances 0.000 abstract 1
- 238000000137 annealing Methods 0.000 description 39
- 238000006243 chemical reaction Methods 0.000 description 20
- 238000005516 engineering process Methods 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 11
- 229910005881 NiSi 2 Inorganic materials 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- NICDRCVJGXLKSF-UHFFFAOYSA-N nitric acid;trihydrochloride Chemical compound Cl.Cl.Cl.O[N+]([O-])=O NICDRCVJGXLKSF-UHFFFAOYSA-N 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 229910021334 nickel silicide Inorganic materials 0.000 description 4
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 4
- 229910001260 Pt alloy Inorganic materials 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 101000658644 Homo sapiens Tetratricopeptide repeat protein 21A Proteins 0.000 description 2
- 102100034913 Tetratricopeptide repeat protein 21A Human genes 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229960002163 hydrogen peroxide Drugs 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/1052—Formation of thin functional dielectric layers
- H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
- H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及半导体器件的制造方法。该方法包括：在硅区和绝缘膜上方形成金属膜；在含有氧作为主要成分的氧气氛下实施第一热处理，以通过使金属膜与硅区反应而在硅区中形成第一硅化物膜，以及同时通过从金属膜的表面侧对金属膜的整个表面进行氧化来形成金属氧化物；以及使用化学制品来选择性地去除金属氧化物和未反应的金属膜。
Description
本申请基于日本专利申请No.2010-074594，其内容通过引用结合于此。
技术领域
本发明涉及一种半导体器件的制造方法，并且更具体而言，涉及一种包括形成硅化物膜步骤的半导体器件的制造方法。
背景技术
随着高度集成半导体元件的发展，要求将晶体管栅极尺寸或者其互连宽度小型化，并且为了晶体管的高速工作而要减小栅极和源/漏区的电阻。作为解决这种需求的技术，使用其中通过以自对准方式形成金属和硅的低电阻硅化物化合物来降低由多晶硅制成的栅极和源/漏区电阻的自对准硅化物工艺。
在自对准硅化物工艺中，将诸如Ni、Co和Ti的金属形成在其中形成有由多晶硅制成的栅极和源/漏区的晶片上，并且对其施加热处理。从而，金属扩散到硅中，或者硅扩散到金属中，并且硅化物膜通过使其相互反应来形成。另一方面，在热处理之后，使用诸如硫酸过氧化氢混合物或者王水的化学制品来选择性地去除在元件隔离绝缘膜和侧壁上沉积的未反应的金属。从而，硅化物膜选择性地形成在栅极和源/漏区中。
在硅化物膜中包含的材料之中，由于诸如在微小栅极和源/漏区的电阻稳定的优势，导致作为镍和硅的化合物的镍硅化物吸引了人们的关注。
日本未审专利公布No.2009-111214公开了一种用于在栅极和源/漏区中形成硅化物膜的技术。将参考图8A、8B、8C、9A和9B来描述在上述文献中公开的工序。
首先，通过在硅衬底1上形成用作元件隔离绝缘膜的浅沟槽隔离(STI)2、栅电极3、侧壁4、栅极绝缘膜5、扩展区6和源/漏区7来制作半导体元件(图8A)。接下来，在硅衬底1的整个表面上形成诸如Ni-Pt合金膜的金属膜8(图8B)。之后，在200至350℃的温度下，在N2气氛中，通过灯退火等实施30至120秒的退火，以形成Ni2Si的硅化物膜9(图8C)。随后，使用硫酸过氧化氢混合物来选择性地去除未反应的金属膜8(图9A)。接下来，在高于350℃的温度与600℃的温度之间的温度下，在N2气氛中，通过灯退火等实施30至120秒的退火，以及形成硅化物膜9作为NiSi的硅化物膜11(图9B)。
此外，日本未审专利公布No.2010-28084公开了一种通过以下工序形成硅化物膜的工序。
1)与一般自对准硅化物技术相似，形成由Si、SiGe、SiC等制成的源/漏扩散层，以及在晶片整个表面上形成含Pt的Ni。
2)通过实施第一热处理来硅化源/漏扩散层的Si或SiGe，以及形成Ni硅化物膜。
3)通过氧化气氛的热处理来氧化位于元件隔离绝缘膜等上的未反应的Ni膜，以及形成Ni氧化物膜。
4)通过实施具有的温度高于第一热处理的温度的第二热处理，将Ni硅化物膜的组成设定成富硅。
5)使用王水来去除Ni氧化物膜和Pt。
在上述文献中公开的技术中，使用王水作为去除金属膜的化学制品。因此，在第一热处理之后，首先，通过高温的第二热处理，硅化物膜被形成为对王水具有高氧化阻抗性的NiSi。接下来，使用王水来去除未反应的金属膜。为此，在未反应的金属膜保留在元件隔离绝缘膜上的情况下，实施高温的第二热处理。因此，为了防止位于元件隔离绝缘膜上的金属膜在高温的第二热处理中通过迁移流入到源/漏区中，在第一热处理之后以及在高温的第二热处理之前，位于元件隔离绝缘膜等上的未反应的金属膜通过氧化气氛的热处理来氧化，以及实施用于形成氧化物膜的处理。
此处，尽管例如以300℃的温度在氮气氛中实施第一热处理，但是其公开的是在等于或小于1％的氧浓度下实施第一热处理。此外，其公开的是在300℃左右温度下实施氧化气氛的热处理，以及在等于或高于400℃的高温下实施第二热处理。
但是，过去，例如在日本未审专利公布No.2009-111214中公开的方法中，存在Si氧化物12(见图9A和9B)局部地形成在硅化物膜的表面上的问题。当形成这种氧化物12时，硅化物膜11的薄膜电阻变化增加，且出现差的导电接触。
这种氧化物12被认为是如下形成的。首先，由于最初退火的硅化物反应是不够的，因此在硅化物膜的表面侧会局部地形成有比Ni2Si更富含Ni(富含金属)的硅化物膜。接下来，当通过使用硫酸过氧化氢混合物来选择性地去除未反应的金属膜8时，可以认为Ni被从富Ni硅化物膜洗脱，并且剩余的Si与氧反应，从而形成氧化物12。
此外，特别是，当进行硅化物膜的减薄时，还会发生在硅化物膜9与STI2的界面方向上或者在其与侧壁4的界面方向上容易出现异常生长13的问题(见图9B)，从而使得结泄漏电流增加或者薄膜电阻均匀性变差。产生这种异常生长13的原因包括这样的事实，由于在最初退火期间位于STI2或侧壁4上的Ni流动并扩散到硅中，因此硅化物膜的厚度容易增加。因此，也需要用于防止位于绝缘膜上的Ni流入到硅中的措施。
在日本未审专利公布No.2010-28084中公开的技术中，在第一热处理(最初退火)之后，通过氧化气氛的热处理来氧化位于元件隔离绝缘膜等上的未反应的金属膜，并且实施用于形成氧化物膜的工艺。但是，在该方法中，不能防止如上所述的氧化物12的形成或异常生长13的产生。该方法中，与日本未审专利公布No.2009-111214中公开的技术相似，由于在第一热处理期间位于元件隔离绝缘膜或侧壁上的Ni流动或扩散到硅中，因此不能防止异常生长13的产生。
发明内容
在一个实施例中，提供了一种制造半导体的器件方法，所述半导体器件包括在通过绝缘膜隔离的且包含硅作为主要成分的硅区中的硅化物膜，该方法包括：在硅区和绝缘膜上方形成金属膜；在含有氧作为主要成分的氧气氛下进行第一热处理，以通过使得金属膜和硅区反应而在硅区中形成硅化物膜，以及同时通过从所述金属膜的表面侧对金属膜的整个表面进行氧化来形成金属氧化物膜；以及使用化学制品来选择性地去除金属氧化物膜和未反应的金属膜。
根据该构造，由于同时实施硅化物膜的形成和金属氧化物膜的形成，以及在热氧化处理步骤中，由于金属膜的表面被氧化同时实施硅化物反应，因此导致在使用硫酸过氧化氢混合物来选择性地去除未反应的金属膜时产生氧化物的反应能够防止形成不充足的硅化物膜。此外，由于通过均匀氧化位于绝缘膜上的金属膜的表面侧来形成金属氧化物，因此可以防止额外的金属材料流动到硅区中，并防止产生异常生长。
同时，上述部件的任意组合和通过变换本发明方法、器件等之中的表达获得的方案作为本发明的所述方面也是有效的。
根据本发明，可以防止硅化物膜的薄膜电阻变化以及可以降低包含该硅化物膜的半导体器件的结泄漏电流。
附图说明
从下面结合附图对某些优选实施例进行的描述，本发明的上述和其他目的、优势和特征将更加明显，附图中：
图1A至1C是示出根据本发明实施例的用于制造半导体器件的工序实例的过程横截面图；
图2A和2B是示出根据本发明实施例的用于制造半导体器件的工序实例的过程横截面图；
图3是示出在根据本发明实施例和比较例的用于制造半导体器件的工序之间的硅化物膜的薄膜电阻的比较的示意图；
图4是示出在根据本发明实施例和比较例的用于制造半导体器件工序的结泄漏电流的示意图；
图5A和5B是示出根据本发明实施例的用于制造半导体器件的工序实例的过程横截面图；
图6A和6B是示出根据本发明实施例的用于制造半导体器件的工序实例的过程横截面图；
图7A和7B是示出根据本发明实施例的用于制造半导体器件的工序实例的过程横截面图；
图8A至8C是示出现有技术的用于制造半导体器件的工序实例的过程横截面图；以及
图9A和9B是示出现有技术的用于制造半导体器件的工序实例的过程横截面图。
具体实施方式
现在将参考说明性实施例来描述本发明。本领域技术人员将认识到，使用本发明的教导可以实现很多替选的实施例，且本发明不限于为了说明目的而示出的实施例。
以下，将参考附图来描述本发明实施例。在所有附图中，相同元件通过相同的附图标记来表示且将不重复其描述。
在以下实施例中，借助实例来描述其中形成镍硅化物作为硅化物膜的情况。
在形成镍硅化物中的重要事项是形成多种类型的镍硅化物晶相中电阻最低的单镍晶相(NiSi)，并且控制该晶相以便不会相变为其他晶相。
但是，例如当由于过多热等导致硅化物反应进行时，形成富硅的二硅化物晶相(NiSi2)而非NiSi。此外，公知的是，NiSi2的体积接近NiSi的1.6倍。当形成NiSi2时，NiSi2以尖钉形状异常生长以达到PN结部分的附近，且由此结泄漏电流增加。
此外，在最近的晶体管中要求源/漏区的结深度降低，以便抑制短沟道效应。甚至在硅化物膜中也要求形成薄的、均匀的且平坦的膜，以便与用于形成浅结的杂质元素的分布曲线相对应。为此，在小型化晶体管中，优选的是薄薄地形成用于硅化的Ni膜。但是，当薄薄地形成用于硅化的Ni膜时，即使在低温下也容易形成引起结泄漏电流的NiSi2(见A.Lauwers等人的“Materials aspects，electrical performance，and scalability of Ni silicide towards sub-0.13μm technologies”，J.Vac.Sci.Technol.B 19(6)2026-2037，Nov/Dec 2001，Fig.1)。
为此，随着其小型化进展，需要在尽可能低的温度下实施硅化物的形成，以便防止对NiSi2进行硅化物反应。
但是，过去，当特别是为了防止形成NiSi2，将最初退火设定成低温或者短时间段时，出现Si氧化物12(见图9A和9B)局部形成在硅化物膜表面上、以及硅化物膜11的薄膜电阻变化增加或者发生差的导电接触的问题。尽管上述问题可以通过设定最初退火为高温或长时间段来避免，但是这种情况下还是会形成NiSi2。
此外，特别是，当促进硅化物膜减薄时，也发生容易形成NiSi2、或者由于形成NiSi2导致在硅化物膜与STI的界面方向上或者其与侧壁的界面方向上容易产生异常生长13(见图9B)、或者结泄漏电流增加的问题。
在以下实施例中，在形成用于实施硅化的金属膜之后，实施其中第一热处理在220℃至300℃之间的相对低温下、在含有氧作为主要成分的氧气氛中进行的热氧化处理步骤。
根据该工序，在热氧化处理步骤中，硅化物反应发生在金属膜和硅之间，以及同时金属膜的整个表面被氧化，并由此金属氧化物膜形成在金属膜的整个表面上。为此，可以均匀地控制硅化物膜的厚度，以及即使在相对低温下实施热处理时也防止局部地形成富含诸如Ni的金属的硅化物膜。从而，当使用诸如硫酸过氧化氢混合物的化学制品来去除金属氧化物膜和未反应的金属膜时，可以防止局部地形成氧化物。从而，可以防止氧化物局部地形成在硅化物膜的表面上。
此外，由于即使在热氧化处理步骤中，位于诸如元件隔离绝缘膜的绝缘膜或者侧壁上的金属膜从其表面侧被氧化，因此在第一热处理期间可以防止诸如Ni的金属流动或扩散到硅中。此外，由于在等于或高于220℃且等于或低于300℃的相对低温下实施第一热处理，因此不会对其将过多热施加。由此，也可防止在硅化物膜与STI的界面方向或者其与侧壁的界面方向上产生NiSi2的异常生长。
图1A至1C和图2A和2B是示出根据该实施例的用于制造半导体器件100的工序实例的过程横截面图。
首先，使用众所周知的方法，通过在硅衬底101上形成用作元件隔离绝缘膜的STI 102、栅电极103、侧壁104、栅极绝缘膜105、扩展区106和源/漏区107来制作半导体元件(图1A)。同时，源/漏区107可以由诸如SiGe和SiC的材料来形成。在该实施例中，栅电极103可以例如通过多晶硅来形成。
接下来，使用众所周知的化学干法清洗技术等来去除在栅电极103和源/漏区107上形成的自然氧化物膜(日本未审专利公布No.2007-281298)。
以下，通过溅射方法，在硅衬底101的整个表面上形成实施硅化物反应的金属膜108(图1B)。金属膜108可以被构造成包含Ni。金属膜108可以由Ni或Ni合金来形成。该Ni合金可以被构造为包含Pt或Pd中的至少一种。此外，金属膜108可以由至少包含Ni或Ni合金中的至少一种的层压膜来形成。此外，金属膜108例如由Ni膜和Pt膜或者Pd膜的层压膜来形成。
在该实施例中，金属膜108可以由Ni-Pt合金膜来形成。这种情况下，在金属膜108中，Pt含量例如可以被设定为等于或多于1at％和等于或小于20at％。金属膜108的厚度例如可以被设定为等于或多于5nm和等于或小于15nm。形成金属膜108时晶片温度例如可以被设定为等于或低于50℃(具体地，例如为室温)。在这样的低温下形成金属膜108，由此可以在膜形成期间抑制硅化物反应。从而，Ni扩散到硅中，并且最后，可以防止产生通过由形成NiSi2导致的尖钉。
此外，作为形成金属膜108的方法，除了溅射方法之外，还可以使用化学气相沉积(CVD)方法。
接下来，实施进行第一退火(第一热处理)的热氧化处理步骤。在该实施例中，在含有氧作为主要成分的氧气氛中实施第一退火。此处，在氧气氛中氧的浓度可以被设定为工艺气体中包含的元素之中最高的。在氧气氛中氧的浓度例如可以被设定为等于或高于50体积％。此外，在氧气氛中氧的浓度可以被设定为等于或高于90体积％。此外，可以设定为只有氧(100％)。由此，第一硅化物膜109由金属膜108形成，其与硅衬底101和栅电极103接触，以及金属膜108的整个表面被氧化，且因此形成金属氧化物110(图1C)。此处，金属氧化物110可以由Ni氧化物来形成。此外，优选的是设定条件以使得第一硅化物膜109的晶相变为添加Pt的硅化二镍(Ni2-x(Pt)xSi)(0＜x＜2)。实际上与STI 102或侧壁104接触的金属膜108成为未反应的金属膜108，并且其表面侧成为金属氧化物110。
例如可以通过灯退火方法在氧气氛中实施第一退火。此处，例如，以5℃/秒的速度实施温度上升步骤，由此可以在等于或高于220℃和等于或低于300℃的预设温度下实施20秒至120秒的退火。
将第一退火的温度设定为等于或高于220℃以由此足以完成硅化物反应，从而形成第一硅化物膜109至所期望的膜厚。此外，第一退火的温度被设定为等于或低于300℃，使得即使当制造微小半导体器件时，也可以防止过分给予热，以及防止形成NiSi2。
此外，第一退火可以使用除了灯退火方法之外的闪光灯退火方法、炉子退火方法、加热器加热方法等来实施。此外，虽然使用含有等离子体的氧来氧化该表面，但是也可以加热晶片。作为退火气氛，可以在诸如氧和氮的惰性气体的混合气体中实施退火。可以通过在相同温度下，通过减少工艺气体中的氧浓度来减小金属氧化物110的厚度。也可以调整氧浓度，以便获得所期望的硅化物膜的厚度。
接下来，使用硫酸过氧化氢混合物来选择性地去除位于绝缘膜上的金属氧化物110和未反应的金属膜108(图2A)。硫酸过氧化氢混合物例如可以通过混合其中硫酸浓度为96wt％的硫酸水溶液和过氧化氢浓度为30wt％的过氧化氢溶液来生产。这种情况下，硫酸水溶液的体积比可以被设定为等于或大于1且等于或小于5。硫酸过氧化氢混合物的温度可以被调整为例如在120℃和200℃之间，并且处理时间可以被设定为等于或多个30秒且等于或小于200秒。从而，可以防止产生金属氧化物110的剩余物和由未反应的金属膜108衍生的Ni或Pt的剩余物。
接下来，实施进行第二退火(第二热处理)的第二热处理步骤。第一硅化物膜109通过第二退火发生相变，并由此形成具有较低电阻的第二硅化物膜111(图2B)。第二退火的温度可以被设定为高于第一退火温度的温度。该实施例中，可以通过第二退火来增加硅化物膜中硅的含量。第二退火可以在惰性气体气氛下实施。此外，第二退火可以例如在氮气氛中通过灯退火方法来实施。此处，例如，可以在等于或高于400℃且等于或低于600℃的预设温度下实施20秒至120秒的退火。
具体地，在该实施例中，可以通过第二退火来由为硅化二镍的第一硅化物膜109形成为第二硅化物膜111，该第二硅化物膜111的晶相为添加Pt的一硅化镍(Ni1-y(Pt)ySi)(0＜y＜1)。如上所述，在该实施例中，制造出具有第二硅化物膜111的半导体器件100。
(实例)
通过与上述实施例中所描述的相同的工序，在N型源/漏区107上形成第二硅化物膜111，并且测量第二硅化物膜111的薄膜电阻和结泄漏电流。
此处，第一退火通过灯退火方法、在氧气氛(100％氧浓度)下、260℃的温度下实施约30秒。图3示出在具有1μm宽的扩散层中的薄膜电阻的测量结果(图中通过(a)示出)。图3中的水平轴表示薄膜电阻([Ohm/sq.])，垂直轴表示累积概率([％])。此外，图4示出在宽度等于或小于100nm的、与栅电极和STI相邻的微小扩散层中的结泄漏电流的测试结果。图4中的水平轴表示结泄漏电流([A])，垂直轴表示累积概率([％])。
此外，作为比较例，关于其中在氮气氛下实施第一退火的半导体器件，相似地测量硅化物膜的薄膜电阻(图中通过(b)示出)。甚至在该实例中，除了第一退火在氮气氛中实施之外，将其他条件设定为与(a)相同。
如图3中所示，在(a)中，发现薄膜电阻变化小于(b)中的变化。此外，发明人测量了(a)和(b)的硅化物膜的厚度。结果，在(b)中，确认了，膜厚度存在变化。
根据上述内容，认为如图3(b)中所示，由以下原因导致薄膜电阻发生变化。当在氮气氛下实施第一退火时，硅化物膜的晶态使得在与硅接触侧处充分形成Ni2Si，而在其表面侧处局部不充分地进行Ni2Si的形成。为此，当使用硫酸过氧化氢混合物去除未反应金属膜时，在硅化物膜的表面侧处洗脱未反应的Ni，并且由此最终的NiSi膜厚度发生变化。在硅化物膜的表面处必须均匀形成Ni2Si以防止这种变化。但是，由于硅化物反应受到注入到硅中的杂质元素类型、图案之间的差异、硅化物膜的晶面等因素的影响，因此难以通过在硅化物膜表面处均匀形成Ni2Si来改善变化。
在另一方面，在通过该实施例的工序制造的(a)中，通过与形成第一硅化物膜109同时进行的热氧化处理，金属氧化物110被形成在金属膜108的整个表面上。由于对金属膜108的整个表面实施该热氧化处理，因此该硅化物反应几乎不受到硅衬底101或者栅电极103上的注入的杂质元素类型、图案之间的差异、硅化物膜的晶面等的影响，并且氧化均匀进行，从而允许形成均匀厚度的金属氧化物110。此外，可以防止不足的Ni2Si形成在金属膜108的表面上。以这种方式，当使用硫酸过氧化氢混合物来去除未反应的金属膜时，不洗脱第一硅化物膜109表面处的未反应的Ni，且由此可以使得其后形成的第二硅化物膜111的厚度均匀。
此外，如图4中所示，在(b)中，在大量样品中产生超出1×10-11A的泄漏电流。这示出由于如图9B中所示的NiSi2的形成所导致的硅化物膜异常生长13以高概率产生。另一方面，根据(a)，能够发现接近1×10-12A的微小泄漏电流均匀分布，且形成薄且均匀的NiSi。
根据该实施例中的半导体器件的制造工序，获得以下效果。
在热氧化处理步骤中，由于金属膜108的表面被氧化的同时执行硅化物反应，所以稍后使用硫酸过氧化氢混合物选择性地去除未反应金属膜108时导致产生氧化物的反应能防止形成不充足的硅化物膜。
此外，即使在低温下实施硅化物反应，上述反应也能够防止形成不充足的硅化物膜，并由此能够防止产生Si氧化物。
此外，由于即使氧化了位于诸如STI 102或侧壁104的绝缘膜上的金属膜108的表面侧以形成金属氧化物110，也可以防止额外的金属材料流动到硅衬底101中，并且可以防止产生由于NiSi2等导致的异常生长。
此外，根据该实施例中的用于制造半导体器件100的工序，由于金属膜108的表面被氧化以形成金属氧化物110的同时实施硅化物反应，因此可以实现小型化、高速工作、低功耗和改善半导体元件产率，而不增加工艺数目。
另一方面，在日本未审专利公布No.2010-28084中公开的技术中，由于在形成Ni硅化物膜的步骤之后增加形成Ni氧化物膜的步骤，因此需要长的时间段进行处理，且由此明显降低了产量。此外，由于在形成Ni硅化物膜的步骤之后增加了形成Ni氧化物膜的步骤，因此施加过多的热，且由此容易形成NiSi2。此外，当热处理时间缩短以使得不形成NiSi2时，富Ni硅化物膜被局部地形成在硅化物膜中，与日本未审专利公布No.2009-111214中公开的技术相似。为此，形成如图9A和9B中示出的氧化物12。
同时，在日本未审专利公布No.2010-28084中公开的技术公开了，第一热处理可以在等于或小于1％的氧浓度下实施。但是，即使第一热处理在等于或小于1％氧浓度的条件下实施，金属氧化物也不能够被形成为表现出该实施例中所示效果的程度，且由此其中不能获得本发明的效果。
(第二实施例)
图5A和5B至图7A和7B是示出根据该实施例的半导体器件100的制造工序的实例的过程横截面图。
首先，使用众所周知的方法，通过在硅衬底101上形成用作元件隔离绝缘膜的STI 102、栅电极103、侧壁104、栅极绝缘膜105、扩展区106和源/漏区107来制作半导体元件。同时，源/漏区107可以由诸如SiGe和SiC的材料来形成。接下来，在硅衬底101的整个表面上形成衬里绝缘膜120和层间绝缘层122，以及通过化学机械抛光(CMP)方法来平坦化该绝缘膜(图5A)。在该实施例中，例如可以由金属材料来形成栅电极103。
随后，使用光刻技术和反应离子蚀刻(RIE)技术，在层间绝缘层122和衬里绝缘膜120中形成贯通孔124，并且在贯通孔124的底部处暴露出源/漏区124(图5B)。同时，此处，尽管示出其中贯通孔124连接到源/漏区107的实例，但是也可以用沟槽来替换。
接下来，使用众所周知的化学干法清洗技术等来去除形成在源/漏区107上的自然氧化物膜(日本未审专利公布No.2007-281298)。
以下，通过溅射方法，在硅衬底101的整个表面上形成用于实施硅化物反应的金属膜108(图6A)。此处，金属膜108也可以使用第一实施例中所描述的相同材料来形成。在该实施例中，以下，将借助实例来描述其中金属膜108是Ni-Pt合金膜的情况。
接下来，通过实施第一退火(第一热处理)来形成第一硅化物膜109和金属氧化物110(图6B)。第一退火的条件也可以被设定为与第一实施例中的那些相同。此处，实际上与衬里绝缘膜120或层间绝缘膜122接触的金属膜108成为未反应的金属膜108，并且其表面侧成为金属氧化物110。
接下来，使用硫酸过氧化氢混合物来选择性地去除位于绝缘膜上的金属氧化物110和未反应的金属膜108(图7A)。硫酸过氧化氢混合物的构成也可以被设定为与第一实施例中的相同。从而，可以防止产生金属氧化物110剩余物和由未反应的金属膜108衍生的Ni或Pt的剩余物。
接下来，通过实施第二退火，可以使得第一硅化物膜109相变，并由此形成具有较低电阻的第二硅化物膜111(图7B)。第二退火的条件也可以被设定为与第一实施例中的相同。根据上述内容，在该实施例中，制造具有第二硅化物膜111的半导体器件100。之后，通过用导电材料填充贯通孔(或沟槽)124的内部，可以形成连接到源/漏区107的接触。甚至在该实施例中，也能够获得与第一实施例相同的效果。
如上所述，尽管参考附图阐述了本发明的实施例，但是其仅用于说明本发明，以及可以采用除了上述情况之外的各种构造。
很明显，本发明不限于上述实施例，且可以对其作出修改和变化而不偏离本发明的范围和精神。
Claims (9)
1.一种半导体器件的制造方法，所述半导体器件包括在通过绝缘膜隔离的且包含硅作为主要成分的硅区中的硅化物膜，所述制造方法包括：
在所述硅区和所述绝缘膜上方形成金属膜；
在含有氧作为主要成分的氧气氛下进行第一热处理，以通过使所述金属膜和所述硅区进行反应而在所述硅区中形成所述硅化物膜，并且同时通过从所述金属膜的表面侧对所述金属膜的整个表面进行氧化来形成金属氧化物膜；以及
使用化学溶液来选择性地去除所述金属氧化物膜和未反应的所述金属膜。
2.如权利要求1所述的半导体器件的制造方法，其中，
在只有氧的氧气氛下进行所述第一热处理。
3.如权利要求1所述的半导体器件的制造方法，还包括：
在所述的选择性地去除所述金属氧化物膜和未反应的所述金属膜之后，在比所述第一热处理的温度高的温度下进行第二热处理，以增加在所述硅化物膜中的硅含量。
4.如权利要求3所述的半导体器件的制造方法，其中，
在惰性气体气氛下进行所述第二热处理。
5.如权利要求3所述的半导体器件的制造方法，其中，
在氮气氛下进行所述第二热处理。
6.如权利要求3所述的半导体器件的制造方法，其中，
所述金属膜包含Ni，并且，
在所述的进行第一热处理中，所述硅化物膜的晶相是硅化二镍(Ni2Si)，并且在所述的进行第二热处理中，所述硅化物膜的晶相是一硅化镍(NiSi)。
7.如权利要求1所述的半导体器件的制造方法，其中，
所述金属膜是单层膜或者是包含Ni或Ni合金中的至少一种物质的层压膜。
8.如权利要求7所述的半导体器件的制造方法，其中，
所述Ni合金包含Pt或Pd中的至少一种。
9.如权利要求1所述的半导体器件的制造方法，其中，
所述化学溶液是硫酸过氧化氢混合物。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010074594 | 2010-03-29 | ||
| JP2010-074594 | 2010-03-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102208348A true CN102208348A (zh) | 2011-10-05 |
Family
ID=44656965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110078804XA Pending CN102208348A (zh) | 2010-03-29 | 2011-03-28 | 半导体器件的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8435862B2 (zh) |
| CN (1) | CN102208348A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094084A (zh) * | 2011-10-31 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 去除氮化硅侧墙、形成晶体管、半导体器件的方法 |
| CN103094083A (zh) * | 2011-10-31 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 去除氮化硅侧墙、形成晶体管、半导体器件的方法 |
| CN103137462A (zh) * | 2011-11-25 | 2013-06-05 | 中芯国际集成电路制造(上海)有限公司 | 自对准金属硅化物的形成方法 |
| CN104064448A (zh) * | 2014-07-16 | 2014-09-24 | 上海集成电路研发中心有限公司 | SiGe源/漏区的制造方法 |
| CN105336620A (zh) * | 2014-07-29 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN106558474A (zh) * | 2015-09-25 | 2017-04-05 | 应用材料公司 | 通过约束来进行的硅化物相控制 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5668065A (en) * | 1996-08-01 | 1997-09-16 | Winbond Electronics Corp. | Process for simultaneous formation of silicide-based self-aligned contacts and local interconnects |
| US6096629A (en) * | 1998-11-05 | 2000-08-01 | Taiwan Semiconductor Manufacturing Company | Uniform sidewall profile etch method for forming low contact leakage schottky diode contact |
| CN1663027A (zh) * | 2002-06-25 | 2005-08-31 | 先进微装置公司 | 使用硅化物接触制造半导体器件的方法 |
| US20060003534A1 (en) * | 2004-06-09 | 2006-01-05 | Samsung Electronics Co., Ltd. | Salicide process using bi-metal layer and method of fabricating semiconductor device using the same |
| US20090317966A1 (en) * | 2008-06-17 | 2009-12-24 | Kouji Matsuo | Semiconductor device manufacturing method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5042517B2 (ja) | 2006-04-10 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2009111214A (ja) | 2007-10-31 | 2009-05-21 | Renesas Technology Corp | 半導体装置及びその製造方法 |
-
2011
- 2011-03-23 US US13/069,421 patent/US8435862B2/en not_active Expired - Fee Related
- 2011-03-28 CN CN201110078804XA patent/CN102208348A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5668065A (en) * | 1996-08-01 | 1997-09-16 | Winbond Electronics Corp. | Process for simultaneous formation of silicide-based self-aligned contacts and local interconnects |
| US6096629A (en) * | 1998-11-05 | 2000-08-01 | Taiwan Semiconductor Manufacturing Company | Uniform sidewall profile etch method for forming low contact leakage schottky diode contact |
| CN1663027A (zh) * | 2002-06-25 | 2005-08-31 | 先进微装置公司 | 使用硅化物接触制造半导体器件的方法 |
| US20060003534A1 (en) * | 2004-06-09 | 2006-01-05 | Samsung Electronics Co., Ltd. | Salicide process using bi-metal layer and method of fabricating semiconductor device using the same |
| US20090317966A1 (en) * | 2008-06-17 | 2009-12-24 | Kouji Matsuo | Semiconductor device manufacturing method |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094084A (zh) * | 2011-10-31 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 去除氮化硅侧墙、形成晶体管、半导体器件的方法 |
| CN103094083A (zh) * | 2011-10-31 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 去除氮化硅侧墙、形成晶体管、半导体器件的方法 |
| CN103094084B (zh) * | 2011-10-31 | 2015-09-02 | 中芯国际集成电路制造(上海)有限公司 | 去除氮化硅侧墙、形成晶体管、半导体器件的方法 |
| CN103094083B (zh) * | 2011-10-31 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 去除氮化硅侧墙、形成晶体管、半导体器件的方法 |
| CN103137462A (zh) * | 2011-11-25 | 2013-06-05 | 中芯国际集成电路制造(上海)有限公司 | 自对准金属硅化物的形成方法 |
| CN103137462B (zh) * | 2011-11-25 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 自对准金属硅化物的形成方法 |
| CN104064448A (zh) * | 2014-07-16 | 2014-09-24 | 上海集成电路研发中心有限公司 | SiGe源/漏区的制造方法 |
| CN104064448B (zh) * | 2014-07-16 | 2017-07-25 | 上海集成电路研发中心有限公司 | SiGe源/漏区的制造方法 |
| CN105336620A (zh) * | 2014-07-29 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN105336620B (zh) * | 2014-07-29 | 2018-08-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN106558474A (zh) * | 2015-09-25 | 2017-04-05 | 应用材料公司 | 通过约束来进行的硅化物相控制 |
| CN106558474B (zh) * | 2015-09-25 | 2022-02-01 | 应用材料公司 | 通过约束来进行的硅化物相控制 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110237074A1 (en) | 2011-09-29 |
| US8435862B2 (en) | 2013-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100500451B1 (ko) | 인장된 채널을 갖는 모스 트랜지스터를 구비하는반도체소자의 제조 방법 | |
| KR100754087B1 (ko) | 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로 장치 | |
| CN100505168C (zh) | 半导体器件中金属硅化物的单向扩散 | |
| JP4662772B2 (ja) | Ｍｏｓ電界効果トランジスタを形成する方法 | |
| JP5538975B2 (ja) | 半導体装置の製造方法 | |
| TWI431723B (zh) | 經接觸窗形成於源極／汲極上之自我對準矽化物 | |
| US8741710B2 (en) | Methods of fabricating semiconductor devices using a plasma process with non-silane gas including deuterium | |
| CN102208348A (zh) | 半导体器件的制造方法 | |
| CN102844871B (zh) | 半导体装置及其制造方法 | |
| TW200415729A (en) | Manufacturing method for semiconductor integrated circuit device | |
| JP2006516174A (ja) | 半導体プロセスにシリサイドコンタクトを使用する方法 | |
| TWI502741B (zh) | 具有高性能通道之半導體裝置 | |
| JP2005039225A (ja) | 半導体デバイス中でのシリサイドフィルムの形成方法 | |
| WO2009006127A2 (en) | Method for forming a metal siliicide | |
| US8546259B2 (en) | Nickel silicide formation for semiconductor components | |
| JP2009076605A (ja) | 半導体装置の製造方法 | |
| JP3629326B2 (ja) | 半導体装置の製造方法 | |
| US8168522B2 (en) | Method for fabricating semiconductor device | |
| TW200949938A (en) | Method of manufacturing semiconductor device | |
| JP2013149829A (ja) | 半導体装置の製造方法 | |
| JP2006319365A (ja) | 半導体装置の製造方法 | |
| TW200527649A (en) | Low stress sidewall spacer in integrated circuit technology | |
| CN102768993A (zh) | 一种压变存储技术的nmos器件制作方法 | |
| JP2012069849A (ja) | 半導体装置の製造方法 | |
| KR20110021782A (ko) | 컨택트 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111005 |