CN103094084A - 去除氮化硅侧墙、形成晶体管、半导体器件的方法 - Google Patents

去除氮化硅侧墙、形成晶体管、半导体器件的方法 Download PDF

Info

Publication number
CN103094084A
CN103094084A CN2011103384669A CN201110338466A CN103094084A CN 103094084 A CN103094084 A CN 103094084A CN 2011103384669 A CN2011103384669 A CN 2011103384669A CN 201110338466 A CN201110338466 A CN 201110338466A CN 103094084 A CN103094084 A CN 103094084A
Authority
CN
China
Prior art keywords
silicon nitride
side wall
metal silicide
silicide layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103384669A
Other languages
English (en)
Other versions
CN103094084B (zh
Inventor
刘焕新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110338466.9A priority Critical patent/CN103094084B/zh
Priority to US13/357,613 priority patent/US20130109173A1/en
Publication of CN103094084A publication Critical patent/CN103094084A/zh
Application granted granted Critical
Publication of CN103094084B publication Critical patent/CN103094084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种去除氮化硅侧墙、形成晶体管、半导体器件的方法，去除氮化硅侧墙的方法包括：提供硅基底，硅基底上形成有栅极，栅极周围具有氮化硅侧墙，硅基底内形成有源区、漏区，且源区和漏区位于栅极的两侧；在栅极上以及基底的源区、漏区上形成金属层，进行第一退火使金属层与硅基底作用形成第一金属硅化物层；在第一金属硅化物层的表面形成保护层；在形成保护层之后，将硅基底置于具有饱和硅离子的磷酸溶液中以去除氮化硅侧墙；去除氮化硅侧墙后，对硅基底进行第二退火，使第一金属硅化物层与硅基底作用形成第二金属硅化物层，第二金属硅化物层中硅的含量大于第一金属硅化物层中硅的含量。本技术方案可以节省工艺时间。

Description

去除氮化硅侧墙、形成晶体管、半导体器件的方法
技术领域
本发明涉及半导体技术领域，尤其涉及去除氮化硅侧墙、形成晶体管、半导体器件的方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸(CD，Critical Dimension)越小。目前，半导体器件的特征尺寸逐步缩小，在半导体器件的特征尺寸缩小到65nm以及更小的尺寸时，在制造半导体器件时需要用到应力应变技术(stress strain technology)，例如应力近接技术(stress proximate technology，SPT)。
图1至图2为现有技术中晶体管制造方法的剖面结构示意图，参考图1～图2，现有技术的晶体管的制造过程为：参考图1，提供基底10，基底10上形成有栅极结构，所述栅极结构包括依次位于衬底10上的栅介质层11、栅极12、包围栅极12的侧墙，该侧墙包括内侧的氧化硅侧墙131和包围氧化硅侧墙131的氮化硅侧墙132。
在形成侧墙前，对基底10进行轻掺杂离子注入，在基底10中形成轻掺杂源区和轻掺杂漏区(图中未标号)。在形成侧墙后，对基底10进行重掺杂离子注入，形成源区141和漏区142。形成源区141和漏区142后，在源区141、漏区142和栅极12上形成金属硅化物(silicide)15。所述金属硅化物15上方后续会形成插塞结构，金属硅化物15可以起到减小接触电阻的作用。
参考图2，在形成金属硅化物15之后，通过应力近接技术选择性去除所述氮化硅侧墙132。然而，在SPT蚀刻过程中，容易去除金属硅化物15，这样会使后续形成的插塞结构的接触电阻变大。
为了克服利用应力近接技术选择性去除所述氮化硅侧墙132时，会去除金属硅化物15的问题，2007年3月29日公开的公开号为US2007/0072402A1的美国专利申请公开了一种移除氮化硅侧墙的方法。其主要方法为：将50片表面具有氮化硅层的晶圆置于磷酸溶液中，磷酸溶液的温度为160℃，放置磷酸溶液48小时后，磷酸溶液的温度从160℃降低至140℃，在140℃时磷酸溶液内的硅离子达到饱和，然后将具有氮化硅侧墙的晶圆放入磷酸溶液中，氮化硅侧墙在磷酸溶液的作用下被去除，而且金属硅化物的损失很小。但是，该文献中公开的方法需要放置磷酸溶液48小时，使磷酸溶液的温度从160℃降低至140℃，磷酸溶液在140℃时其内的硅离子达到饱和，并在140℃的磷酸溶液内去除氮化硅侧墙，这将导致工艺时间被延长，降低了半导体器件的生产效率，相应的导致生产成本增加。
发明内容
本发明解决的问题是现有技术的去除氮化硅侧墙的工艺时间长的问题。
为解决上述问题，本发明提供一种去除氮化硅侧墙的方法，包括：
提供硅基底，所述硅基底上形成有栅极，所述栅极周围具有氮化硅侧墙，所述硅基底内形成有源区、漏区，且所述源区和漏区位于所述栅极的两侧；
在所述栅极上以及基底的源区、漏区上形成金属层，进行第一退火使所述金属层与硅基底作用形成第一金属硅化物层；
在所述第一金属硅化物层的表面形成保护层；
在形成保护层之后，将所述硅基底置于具有饱和硅离子的磷酸溶液中以去除所述氮化硅侧墙；
去除所述氮化硅侧墙后，进行第二退火，使所述第一金属硅化物层与硅基底作用形成第二金属硅化物层，所述第二金属硅化物层中硅的含量大于第一金属硅化物层中硅的含量。
可选的，所述金属层的材料为Ni和Pt，所述第一金属硅化物层的材料为Ni2SiPt，所述第二金属硅化物层的材料为NiSiPt。
可选的，在所述第一金属硅化物层的表面形成保护层的方法为：氧化所述第一金属硅化物层的表面形成保护层。
可选的，所述氧化所述第一金属硅化物层表面的方法为：利用臭氧去离子水氧化所述第一金属硅化物层表面。
可选的，所述臭氧去离子水的浓度为30～85ppm。
可选的，所述保护层的厚度为5～15埃。
可选的，所述利用臭氧去离子水氧化所述第一金属硅化物层包括：利用单片喷淋机台向所述第一金属硅化物层喷洒臭氧去离子水，喷洒的时间为30s以上；
或者，将具有第一金属硅化物层的硅基底置于臭氧去离子水槽中3分钟以上。
可选的，所述第一退火的温度为250℃～350℃，所述第二退火的温度为380℃～500℃。
可选的，所述具有饱和硅离子的磷酸溶液的获得方法为：
将预定数量的表面具有硅化物的晶圆置于磷酸溶液中预定时间，使磷酸溶液中的硅离子处于饱和状态。
可选的，所述硅化物为氮化硅。
可选的，在所述磷酸的浓度为85％，磷酸溶液的体积为50L，晶圆的尺寸为12寸时，所述预定数量为200±10片，所述氮化硅的厚度为2500±100埃，所述磷酸溶液的温度为100℃～170℃，所述预定时间为1～3小时。
可选的，在形成具有饱和硅离子的磷酸溶液后，去除氮化硅侧墙时，所述磷酸溶液的温度保持不变。
可选的，去除氮化硅侧墙时，硅基底置于温度为165℃的磷酸溶液内，时间为2～5分钟。
可选的，在所述氮化硅侧墙和所述栅极之间还具有氧化硅侧墙。
本发明还提供一种形成晶体管的方法，包括：
用所述的方法去除氮化硅侧墙；
去除氮化硅侧墙后，形成应力层，覆盖所述硅基底和保护层，在所述晶体管为PMOS晶体管时，所述应力层的应力为压应力，在所述晶体管为NMOS晶体管时，所述应力层的应力为张应力。
可选的，所述应力层为氮化硅层。
本发明还提供一种形成半导体器件的方法，包括：
利用所述的方法形成晶体管；
形成层间介质层，覆盖所述应力层；
刻蚀所述层间介质层、应力层以及所述保护层，形成接触孔，所述接触孔暴露出所述第二金属硅化物层；
在所述接触孔内填充导电材料形成接触插栓。
与现有技术相比，本发明具体实施例具有以下优点：
本发明具体实施例的去除氮化硅侧墙的方法，在形成金属硅化物的过程中，对硅基底进行第一退火形成第一金属硅化物层后，在第一金属硅化物层的表面形成保护层，该保护层可以保护下面的第一金属硅化物层；之后，将硅基底置于具有饱和硅离子的磷酸溶液中以去除所述氮化硅侧墙，由于第一金属硅化物层的表面具有一层保护层，该保护层可以阻挡磷酸溶液与第一金属硅化物层反应，起到保护第一金属硅化物层的作用，因此，可以将硅基底直接放入具有饱和硅离子的磷酸溶液中以去除氮化硅侧墙，无需像现有技术那样，将磷酸溶液放置48小时从160℃降至140℃后，才可以将基底置于磷酸溶液中去除氮化硅侧墙。去除氮化硅侧墙后，对基底进行第二退火，将第一金属硅化物层变为第二金属硅化物层，该第二金属硅化物层即为半导体器件中通常使用的金属硅化物，第二金属硅化物层中硅的含量大于第一金属硅化物层中硅的含量。由于在进行第二退火之前，去除氮化硅侧墙，第一金属硅化物层中的硅的含量较低，这样也就可以降低与磷酸进行接触的硅的量，即使在保护层的厚度不够时，相应的也可以降低第一金属硅化物层的损失。
在具体实施例中，将预定数量的表面具有硅化物的晶圆置于磷酸溶液中预定时间，使磷酸溶液中的硅离子处于饱和状态后，即可以将基底置于磷酸溶液中以去除氮化硅侧墙。无需像现有技术那样，将磷酸溶液放置48小时从160℃降至140℃后，才可以将基底置于磷酸溶液中去除氮化硅侧墙。因此，可以节省工艺流程的时间，相应的也就可以节约制造成本。
在具体实施例中，磷酸溶液的温度可以为100℃～170℃，并且在140℃～170℃范围内，磷酸溶液的温度比现有技术高，使用大于140℃的磷酸溶液去除氮化硅侧墙，速度快，可以更好的加快工艺流程的速度。
附图说明
图1至图2为现有技术中晶体管制造方法的剖面结构示意图；
图3为本发明具体实施例的去除氮化硅侧墙的方法的流程示意图；
图4～图8为本发明具体实施例的去除氮化硅侧墙的方法的剖面结构示意图；
图9为本发明具体实施例的形成晶体管的方法的剖面结构示意图；
图10为本发明具体实施例的形成半导体器件的方法的剖面结构示意图。
具体实施方式
发明人发现，现有技术中，将50片表面具有氮化硅的晶圆置于温度为160℃磷酸溶液内，由于表面具有氮化硅的晶圆的数量不足因此磷酸溶液中的硅离子不能达到饱和，所以需要放置磷酸溶液48小时，使磷酸溶液的温度从160℃降低至140℃，在140℃时磷酸溶液内的硅离子达到饱和。耗时较长，如果要节约时间，不对磷酸溶液进行放置降温，则需要在160℃的磷酸溶液内继续放置表面具有氮化硅的晶圆，当表面具有氮化硅的晶圆的数量足够使160℃的磷酸溶液内的硅离子达到饱和时，当将具有氮化硅侧墙的基底放入160℃的具有饱和硅离子的磷酸溶液内时，由于160℃的磷酸溶液比140℃的磷酸溶液温度高，金属硅化物的损失也相应增大。
现有技术中，通常形成金属硅化物例如NiSiPt的方法为：在栅极、源区、漏区上形成金属层NiPt，然后对基底进行第一退火，该第一退火的温度范围为250℃～350℃，在栅极、源区、漏区上形成第一金属硅化物层Ni2SiPt；之后，对基底进行第二退火，该第二退火的温度范围为380℃～500℃，形成第二金属硅化物层NiSiPt。第一金属硅化物层中硅的含量小于第二金属硅化物层中硅的含量，其中，先形成第一金属硅化物层再形成第二金属硅化物层的目的是保证金属硅化物与基底之间晶格匹配可以渐变，防止一次退火形成第二金属硅化物层NiSiPt导致第二金属硅化物层与基底之间晶格匹配度不好。本发明具体实施方式的去除氮化硅侧墙的方法，在形成第一金属硅化物层之后，形成第二金属硅化物层之前，在第一金属硅化物层上形成保护层，然后将将基底置于具有饱和硅离子的磷酸溶液中以去除所述氮化硅侧墙，由于第一金属硅化物层的表面具有一层保护层，该保护层可以阻挡磷酸溶液与第一金属硅化物层反应，起到保护第一金属硅化物层的作用；而且，由于保护层可以保护下层的第一金属硅化物层，因此，可以将硅基底直接放入具有饱和硅离子的磷酸溶液中，无需像现有技术那样，将磷酸溶液从160℃降至140℃并放置48小时后，才可以将基底置于磷酸溶液中去除氮化硅侧墙。去除氮化硅侧墙后，对基底进行第二退火，将第一金属硅化物层变为第二金属硅化物层，该第二金属硅化物层即为半导体器件中通常使用的金属硅化物，第二金属硅化物层中硅的含量大于第一金属硅化物层中硅的含量。由于在进行第一退火后，第二退火之前，去除氮化硅侧墙，第一金属硅化物层中的硅的含量较低，即使在保护层的厚度不够时，这样也可以降低与磷酸溶液进行接触的硅的量，相应的也就可以降低第一金属硅化物层的损失。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
图3为本发明具体实施例的去除氮化硅侧墙的方法的流程示意图，参考图3，本发明具体实施例的去除氮化硅侧墙的方法包括：
步骤S31，提供硅基底，所述硅基底上形成有栅极，所述栅极周围具有氮化硅侧墙，所述硅基底内形成有源区、漏区，且所述源区和漏区位于所述栅极的两侧；
步骤S32，在所述栅极上以及硅基底的源区、漏区上形成金属层，进行第一退火使所述金属层与硅基底作用形成第一金属硅化物层；
步骤S33，在所述第一金属硅化物层的表面形成保护层；
步骤S34，在形成保护层之后，将所述硅基底置于具有饱和硅离子的磷酸溶液中以去除所述氮化硅侧墙；
步骤S35，去除所述氮化硅侧墙后，进行第二退火，使所述第一金属硅化物层与硅基底作用形成第二金属硅化物层，所述第二金属硅化物层中硅的含量大于第一金属硅化物层中硅的含量。
图4～图7为本发明具体实施例的去除氮化硅侧墙方法的剖面结构示意图，下面结合参考图3和图4～图7详细说明本发明具体实施例的去除氮化硅侧墙的方法。
结合参考图3和图4，执行步骤S31，提供硅基底20，所述硅基底20上形成有栅极21，所述栅极21周围具有氮化硅侧墙232，所述硅基底10内形成有源区241、漏区242，且所述源区241和漏区242位于所述栅极21的两侧。本发明具体实施例中，栅极21周围的侧墙为双层结构，在氮化硅侧墙232和栅极21之间还具有氧化硅侧墙231。但本发明中，栅极21周围的侧墙结构不限于双层结构还是单层结构，以及本领域技术人员公知的其他叠层结构，只要其外层结构为氮化硅侧墙即可。硅基底20可以为单晶硅基底，也可以为绝缘体上硅(SOI)基底。栅极21的材料可以为多晶硅、金属或者本领域技术人员公知的其他材料，其中金属可以为如Ti、Co、Ni、Al、W等。相邻栅极之间形成有隔离结构243，在本发明具体实施例中，隔离结构243为浅沟槽隔离结构(STI，shallow trench isolation)，但隔离结构243不限于浅沟槽隔离结构，也可以为本领域技术人员公知的其他隔离结构。栅极21和硅基底20之间形成有栅介质层22，栅介质层22的材料为氧化硅，但不限于氧化硅，也可以为本领域技术人员公知的其他材料。
结合参考图3和图5，执行步骤S32，在所述栅极21上以及硅基底20的源区241、漏区242上形成金属层，进行第一退火使所述金属层与硅基底作用形成第一金属硅化物层251。本发明具体实施例中，金属层的材料为镍(Ni)和铂(Pt)；形成所述金属层后，对所述硅基底20进行第一退火的温度为250℃～350℃，金属层在第一退火的作用下与硅基底作用形成第一金属硅化物层251为Ni2SiPt。本发明具体实施例中，金属层为NiPt，其形成方法为物理气相沉积或本领域技术人员公知的其他技术；相应的第一金属硅化物层的材料为Ni2SiPt。但本发明中，金属层的材料不限于NiPt，相应的第一金属硅化物层的材料也不限于Ni2SiPt。也可以为其他材料的金属层和第一金属硅化物层。
结合参考图3和图6，执行步骤S33，在所述第一金属硅化物层251表面形成保护层252。本发明中，保护层252的厚度为5～15埃。本发明具体实施例中，在第一金属硅化物层251的表面形成保护层252的方法为：氧化第一金属硅化物层251表面，在第一金属硅化物层251的表面形成氧化的第一金属硅化物层，该氧化的第一金属硅化物层作为保护层252。其中，氧化第一金属硅化物层251表面的方法为：利用臭氧去离子水(DIO3)氧化第一金属硅化物层表面。具体的，利用臭氧去离子水(DIO3)氧化第一金属硅化物层表面方法为：利用单片喷淋机台向第一金属硅化物层喷洒臭氧去离子水，喷洒的时间为30s以上，该30s以上包括30s，第一金属硅化物层的表面在臭氧去离子水的作用下被氧化形成氧化的第一金属硅化物层，具体的，氧化的第一金属硅化物层的厚度为5～15埃。当然，本发明中，不限于用喷洒工具向硅基底喷洒臭氧去离子水来氧化第一金属硅化物层，也可以将硅基底置于臭氧去离子水槽中，搁置3分钟以上(包括3分钟)时间使第一金属硅化物层的表面氧化形成氧化的第一金属硅化物层作为保护层252，氧化的第一金属硅化物层的厚度为5～15埃。其中，臭氧去离子水的浓度为30～85ppm。
需要说明的是，本发明具体实施例中，氧化第一金属硅化物层的表面形成保护层，氧化的第一金属硅化物层作为保护层，利用氧化第一金属硅化物层表面的方法形成保护层，工艺简单，形成保护层的方法所用的时间较短，不会对整个生产流程的生产效率造成影响。
本发明中，保护层不限于氧化的第一金属硅化物层，也可以利用气相沉积等方法在第一金属硅化物层上形成其他材料的保护层，只要可以起到保护第一金属硅化物层，防止第一金属硅化物层与磷酸反应即可。
结合参考图3和图7，执行步骤S34，在形成保护层252之后，将所述硅基底20置于具有饱和硅离子的磷酸溶液中以去除所述氮化硅侧墙232。本发明中，具有饱和硅离子的磷酸溶液的获得方法为：将预定数量的表面具有硅化物的晶圆置于磷酸溶液中预定时间，使磷酸溶液中的硅离子处于饱和状态。在具体应用中，晶圆的预定数量以及放置的时间需要根据磷酸的浓度、体积以及硅化物的种类、厚度等进行确定。在该具体实施例中，在磷酸的浓度为85％，磷酸溶液的体积为50L，但本发明中提到的50L并不限定严格为50L，允许存在一定的误差，也就是说只要磷酸溶液的体积为大约50L，晶圆的尺寸为12寸时，将预定数量为200±10片的表面具有氮化硅的晶圆置于磷酸溶液中1～3小时的预定时间，且氮化硅的厚度为2500±100埃，磷酸溶液的温度为100℃～170℃。实施例中表面具有氮化硅的晶圆的预定数量选用200片，放置的预定时间选用1小时，磷酸溶液的温度选用165℃。其中，经过大量的实验证明，磷酸溶液在165℃时活性大，较140℃的磷酸可以更好的催化氮化硅的水解反应。在形成具有饱和硅离子的磷酸溶液后，由于第一金属硅化物层上有保护层252，该保护层252起到保护第一金属硅化物层的作用，因此可以直接将硅基底置于磷酸溶液中，无需像现有技术那样需要将磷酸溶液放置48小时从165℃降至140℃，然后将基底置于具有饱和硅离子的磷酸溶液中以去除氮化硅侧墙，也就是说，去除氮化硅侧墙时，磷酸溶液的温度可以保持不变。实施例中，在磷酸溶液的温度保持165℃去除氮化硅侧墙时，硅基底置于磷酸溶液中的时间为2～5分钟，可以选择4分钟。165℃时磷酸溶液的活性大，因此使用165℃的磷酸溶液去除氮化硅侧墙，速度快，可以更好的加快工艺流程的速度。在具体实施例中，只要磷酸溶液的温度大于140℃，均可以比现有技术去除氮化硅侧墙的速度快。
接着，参考图8，执行步骤S35，去除所述氮化硅侧墙后，进行第二退火，使所述第一金属硅化物层与硅基底作用形成第二金属硅化物层253，所述第二金属硅化物层253中硅的含量大于第一金属硅化物层251中硅的含量。在该具体实施例中，第二退火的温度为380℃～500℃。形成的第二金属硅化物层的材料为NiSiPt。同样，第二金属硅化物层的材料不限于NiSiPt。
在本发明具体实施例中，去除氮化硅侧墙后，对基底进行第二退火，将第一金属硅化物层变为第二金属硅化物层，该第二金属硅化物层即为半导体器件中通常使用的金属硅化物，第二金属硅化物层中硅的含量大于第一金属硅化物层中硅的含量。由于在进行第一退火后，第二退火之前，去除氮化硅侧墙，第一金属硅化物层中的硅的含量较低，即使在第一金属硅化物层表面保护层的厚度较薄起不到很好的保护作用时，也可以降低与磷酸进行接触的硅的量，相应的也就可以降低第一金属硅化物层的损失。
需要说明的是，本发明具体实施例中，以第一金属硅化物层为Ni2SiPt、第二金属硅化物层为NiSiPt为例说明了去除氮化硅侧墙时的方法，但本发明中，第一金属硅化物层不限于Ni2SiPt、第二金属硅化物层不限于NiSiPt，两者均可以为本领域技术人员公知的其他材料。
基于以上所述的去除氮化硅侧墙的方法，本发明还提供一种形成晶体管的方法，包括：
用上述的方法去除氮化硅侧墙；
参考图9，去除氮化硅侧墙后，形成应力层26，覆盖所述硅基底20和保护层252，在所述晶体管为PMOS晶体管时，应力层的应力为压应力，在所述晶体管为NMOS晶体管时，应力层的应力为张应力。在具体实施例中，应力层为氮化硅层，形成应力层的方法为本领域技术人员的公知技术，在此不做赘述。
基于以上形成晶体管的方法，参考图10，本发明还提供一种形成半导体器件的方法，包括：
利用所述的方法形成晶体管；
形成层间介质层27，覆盖所述应力层26；
刻蚀所述层间介质层27、应力层26以及所述保护层252，形成接触孔，所述接触孔暴露出第二金属硅化物层253；
在所述接触孔内填充导电材料形成接触插栓28。
由于形成在第二金属硅化物层253上的保护层252会阻碍接触插栓与源区、漏区以及栅极的电连接，因此在刻蚀层间介质层、应力层形成接触孔时，对层间介质层、应力层进行过刻(over etch)使保护层也被刻蚀，使形成的接触孔暴露出第二金属硅化物层，这样保护层不会阻碍接触插栓与源区、漏区以及栅极的电连接，而且，第二金属硅化物层也可以起到其应有的减小接触电阻的作用。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (17)

1.一种去除氮化硅侧墙的方法，其特征在于，包括：
提供硅基底，所述硅基底上形成有栅极，所述栅极周围具有氮化硅侧墙，所述硅基底内形成有源区、漏区，且所述源区和漏区位于所述栅极的两侧；
在所述栅极上以及硅基底的源区、漏区上形成金属层，进行第一退火使所述金属层与硅基底作用形成第一金属硅化物层；
在所述第一金属硅化物层的表面形成保护层；
在形成保护层之后，将所述硅基底置于具有饱和硅离子的磷酸溶液中以去除所述氮化硅侧墙；
去除所述氮化硅侧墙后，进行第二退火，使所述第一金属硅化物层与硅基底作用形成第二金属硅化物层，所述第二金属硅化物层中硅的含量大于第一金属硅化物层中硅的含量。
2.如权利要求1所述的去除氮化硅侧墙的方法，其特征在于，所述金属层的材料为Ni和Pt，所述第一金属硅化物层的材料为Ni2SiPt，所述第二金属硅化物层的材料为NiSiPt。
3.如权利要求1所述的去除氮化硅侧墙的方法，其特征在于，在所述第一金属硅化物层的表面形成保护层的方法为：氧化所述第一金属硅化物层表面，形成保护层。
4.如权利要求3所述的去除氮化硅侧墙的方法，其特征在于，所述氧化所述第一金属硅化物层表面的方法为：利用臭氧去离子水氧化所述第一金属硅化物层表面。
5.如权利要求4所述的去除氮化硅侧墙的方法，其特征在于，所述臭氧去离子水的浓度为30～85ppm。
6.如权利要求3所述的去除氮化硅侧墙的方法，其特征在于，所述保护层的厚度为5～15埃。
7.如权利要求5所述的去除氮化硅侧墙的方法，其特征在于，所述利用臭氧去离子水氧化所述第一金属硅化物层表面包括：利用单片喷淋机台向所述第一金属硅化物层喷洒臭氧去离子水，喷洒的时间为30s以上；
或者，将具有第一金属硅化物层的硅基底置于臭氧去离子水槽中3分钟以上。
8.如权利要求2所述的去除氮化硅侧墙的方法，其特征在于，所述第一退火的温度为250℃～350℃，所述第二退火的温度为380℃～500℃。
9.如权利要求1所述的去除氮化硅侧墙的方法，其特征在于，所述具有饱和硅离子的磷酸溶液的获得方法为：
将预定数量的表面具有硅化物的晶圆置于磷酸溶液中预定时间，使磷酸溶液中的硅离子处于饱和状态。
10.如权利要求9所述的去除氮化硅侧墙的方法，其特征在于，所述硅化物为氮化硅。
11.如权利要求10所述的去除氮化硅侧墙的方法，其特征在于，在所述磷酸的浓度为85％，磷酸溶液的体积为50L，晶圆的尺寸为12寸时，所述预定数量为200±10片，所述氮化硅的厚度为2500±100埃，所述磷酸溶液的温度为100℃～170℃，所述预定时间为1～3小时。
12.如权利要求11所述的去除氮化硅侧墙的方法，其特征在于，在形成具有饱和硅离子的磷酸溶液后，去除氮化硅侧墙时，所述磷酸溶液的温度保持不变。
13.如权利要求11所述的去除氮化硅侧墙的方法，其特征在于，去除氮化硅侧墙时，硅基底置于温度为165℃的磷酸溶液内，时间为2～5分钟。
14.如权利要求1所述的去除氮化硅侧墙的方法，其特征在于，在所述氮化硅侧墙和所述栅极之间还具有氧化硅侧墙。
15.一种形成晶体管的方法，其特征在于，包括：
用权利要求1所述的方法去除氮化硅侧墙；
去除氮化硅侧墙后，形成应力层，覆盖所述硅基底和保护层，在所述晶体管为PMOS晶体管时，所述应力层的应力为压应力，在所述晶体管为NMOS晶体管时，所述应力层的应力为张应力。
16.如权利要求15所述的形成晶体管的方法，其特征在于，所述应力层为氮化硅层。
17.一种形成半导体器件的方法，其特征在于，包括：
利用权利要求15所述的方法形成晶体管；
形成层间介质层，覆盖所述应力层；
刻蚀所述层间介质层、应力层以及所述保护层，形成接触孔，所述接触孔暴露出所述第二金属硅化物层；
在所述接触孔内填充导电材料形成接触插栓。
CN201110338466.9A 2011-10-31 2011-10-31 去除氮化硅侧墙、形成晶体管、半导体器件的方法 Active CN103094084B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110338466.9A CN103094084B (zh) 2011-10-31 2011-10-31 去除氮化硅侧墙、形成晶体管、半导体器件的方法
US13/357,613 US20130109173A1 (en) 2011-10-31 2012-01-24 Methods for removing silicon nitride spacer, forming transistor and forming semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110338466.9A CN103094084B (zh) 2011-10-31 2011-10-31 去除氮化硅侧墙、形成晶体管、半导体器件的方法

Publications (2)

Publication Number Publication Date
CN103094084A true CN103094084A (zh) 2013-05-08
CN103094084B CN103094084B (zh) 2015-09-02

Family

ID=48172838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110338466.9A Active CN103094084B (zh) 2011-10-31 2011-10-31 去除氮化硅侧墙、形成晶体管、半导体器件的方法

Country Status (2)

Country Link
US (1) US20130109173A1 (zh)
CN (1) CN103094084B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733309A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106409662A (zh) * 2016-11-09 2017-02-15 上海华力微电子有限公司 无硅化物损伤的应力临近技术刻蚀方法
CN110211921A (zh) * 2019-05-23 2019-09-06 上海华力集成电路制造有限公司 接触孔的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3113770A1 (fr) 2020-08-31 2022-03-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication de composants micro-électroniques

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4908326A (en) * 1988-01-19 1990-03-13 Standard Microsystems Corporation Process for fabricating self-aligned silicide lightly doped drain MOS devices
US6174776B1 (en) * 1999-10-22 2001-01-16 United Microelectronics Corp. Method for forming gate contact in complementary metal oxide semiconductor
CN1716553A (zh) * 2004-06-02 2006-01-04 台湾积体电路制造股份有限公司 半导体元件及其制造方法
CN101150064A (zh) * 2006-09-21 2008-03-26 联华电子股份有限公司 移除间隙壁的方法、金氧半导体晶体管元件及其制造方法
US20090075441A1 (en) * 2006-09-12 2009-03-19 Pei-Yu Chou Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device
CN102208348A (zh) * 2010-03-29 2011-10-05 瑞萨电子株式会社 半导体器件的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4908326A (en) * 1988-01-19 1990-03-13 Standard Microsystems Corporation Process for fabricating self-aligned silicide lightly doped drain MOS devices
US6174776B1 (en) * 1999-10-22 2001-01-16 United Microelectronics Corp. Method for forming gate contact in complementary metal oxide semiconductor
CN1716553A (zh) * 2004-06-02 2006-01-04 台湾积体电路制造股份有限公司 半导体元件及其制造方法
US20090075441A1 (en) * 2006-09-12 2009-03-19 Pei-Yu Chou Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device
CN101150064A (zh) * 2006-09-21 2008-03-26 联华电子股份有限公司 移除间隙壁的方法、金氧半导体晶体管元件及其制造方法
CN102208348A (zh) * 2010-03-29 2011-10-05 瑞萨电子株式会社 半导体器件的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733309A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106409662A (zh) * 2016-11-09 2017-02-15 上海华力微电子有限公司 无硅化物损伤的应力临近技术刻蚀方法
CN110211921A (zh) * 2019-05-23 2019-09-06 上海华力集成电路制造有限公司 接触孔的制造方法

Also Published As

Publication number Publication date
US20130109173A1 (en) 2013-05-02
CN103094084B (zh) 2015-09-02

Similar Documents

Publication Publication Date Title
KR101561862B1 (ko) 반도체 집적 회로 장치의 제조 방법
JP2010010215A (ja) 半導体装置の製造方法
KR20090108917A (ko) 반도체 소자 및 그 제조 방법
CN103165429A (zh) 金属栅极形成方法
CN103715133A (zh) Mos晶体管及其形成方法
US20110156110A1 (en) Field Effect Transistors Having Gate Electrode Silicide Layers with Reduced Surface Damage
US8357577B2 (en) Manufacturing method of semiconductor device having vertical type transistor
CN103094084A (zh) 去除氮化硅侧墙、形成晶体管、半导体器件的方法
CN103545186A (zh) 一种制造金属栅半导体器件的方法
KR100731096B1 (ko) 반도체 소자 및 이의 제조방법
US11437272B2 (en) Semiconductor device and method for fabricating the same
CN105304608B (zh) 自对准接触件和方法
KR101446661B1 (ko) 반도체 소자 구조체의 제조 방법
CN104900501A (zh) 半导体结构及其形成方法
KR100724572B1 (ko) 리세스된 게이트 전극을 갖는 트랜지스터의 제조방법
US20090065806A1 (en) Mos transistor and fabrication method thereof
CN102487017B (zh) 应变cmos器件的制作方法
CN103094083A (zh) 去除氮化硅侧墙、形成晶体管、半导体器件的方法
US20090291550A1 (en) Poly gate etch method and device for sonos-based flash memory
CN103489778B (zh) 一种半导体器件的制造方法
US7229876B2 (en) Method of fabricating memory
CN102376571B (zh) 制造半导体器件的方法
CN103426763B (zh) 晶体管的制造方法
CN111477590B (zh) 栅极制作方法
KR101433779B1 (ko) 반도체 소자 구조체의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant