CN104733309A - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN104733309A CN104733309A CN201310697888.4A CN201310697888A CN104733309A CN 104733309 A CN104733309 A CN 104733309A CN 201310697888 A CN201310697888 A CN 201310697888A CN 104733309 A CN104733309 A CN 104733309A
- Authority
- CN
- China
- Prior art keywords
- side wall
- substrate
- layer
- semiconductor device
- grid structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 122
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 128
- 230000008569 process Effects 0.000 claims abstract description 54
- 230000015572 biosynthetic process Effects 0.000 claims description 75
- 239000000463 material Substances 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 41
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 238000001039 wet etching Methods 0.000 claims description 20
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 18
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims description 16
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 claims description 16
- 239000007788 liquid Substances 0.000 claims description 15
- 229910021332 silicide Inorganic materials 0.000 claims description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 15
- 239000000126 substance Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 11
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 239000008367 deionised water Substances 0.000 claims description 6
- 229910021641 deionized water Inorganic materials 0.000 claims description 6
- 238000005137 deposition process Methods 0.000 claims description 3
- 239000000428 dust Substances 0.000 claims description 3
- 238000005121 nitriding Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000006227 byproduct Substances 0.000 abstract description 7
- 125000006850 spacer group Chemical group 0.000 abstract 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 32
- 239000000377 silicon dioxide Substances 0.000 description 16
- 239000012535 impurity Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
Abstract
一种半导体器件的形成方法，包括：提供衬底，衬底表面具有若干栅极结构，所述栅极结构包括：位于衬底表面的栅介质层、位于栅介质层表面的栅电极层、以及位于栅介质层和栅电极层两侧的侧壁和衬底表面的第一侧墙，所述第一侧墙表面具有第二侧墙；去除所述第二侧墙，暴露出所述第一侧墙；在去除所述第二侧墙之后，在所述第一侧墙表面形成第三侧墙；以第三侧墙和栅极结构为掩膜，在第三侧墙和栅极结构两侧的衬底表面形成导电层；在形成导电层之后，去除第三侧墙，所述去除第三侧墙的工艺不在衬底、导电层和栅极结构表面附着副产物。所形成的半导体器件的性能改善。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更高的运算速度、更大的数据存储量、以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展。因此，互补金属氧化物半导体（Complementary MetalOxide Semiconductor，CMOS）晶体管的栅极变得越来越细且长度变得比以往更短。然而，栅极的尺寸变化会影响半导体器件的电学性能。目前，主要通过控制载流子迁移率来提高半导体器件性能，该技术的一个关键要素是控制晶体管中的应力，通过适当控制应力，提高了载流子（NMOS晶体管中为电子，PMOS晶体管中为空穴）的迁移率，以此提高驱动电流。因而应力可以极大地提高晶体管的性能。
现有的一种提高晶体管应力的方法为，在晶体管的表面形成应力层，所述应力层的材料通常为氮化硅。具体如图1所示，为表面具有应力层的晶体管的剖面结构示意图，包括：衬底10；位于衬底10表面的栅极结构11，所述栅极结构11包括：栅介质层12、位于栅介质层12表面的栅电极层13、以及位于栅电极层13和栅介质层12两侧衬底10表面的侧墙14；位于栅极结构11两侧衬底10内的源区15和漏区16；位于源区15、漏区16和栅极结构11表面的应力层17。
然而，随着半导体器件的工艺节点不断缩小，栅极结构的尺寸以及相邻栅极结构之间的距离也不断缩小，致使形成应力层的难度增大，所形成的应力层质量变差。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，改善所形成的半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，衬底表面具有若干栅极结构，所述栅极结构包括：位于衬底表面的栅介质层、位于栅介质层表面的栅电极层、以及位于栅介质层和栅电极层两侧的侧壁和衬底表面的第一侧墙，所述第一侧墙表面具有第二侧墙；去除所述第二侧墙，暴露出所述第一侧墙；在去除所述第二侧墙之后，在所述第一侧墙表面形成第三侧墙；以第三侧墙和栅极结构为掩膜，在第三侧墙和栅极结构两侧的衬底表面形成导电层；在形成导电层之后，去除第三侧墙，所述去除第三侧墙的工艺不在衬底、导电层和栅极结构表面附着副产物。
可选的，所述第三侧墙的材料为氧化锗。
可选的，去除第三侧墙的工艺为湿法刻蚀工艺，刻蚀液为去离子水或含有去离子水的化学溶液。
可选的，所述刻蚀液的温度为0摄氏度～100摄氏度。
可选的，所述第三侧墙的形成工艺包括：在衬底和栅极结构表面形成第三侧墙层；回刻蚀所述第三侧墙层，直至暴露出衬底和栅极结构表面为止。
可选的，所述第三侧墙层的形成工艺为热炉氧化工艺、化学气相沉积工艺或物理气相沉积工艺。
可选的，形成所述第三侧墙层的温度为200摄氏度～900摄氏度。
可选的，还包括：在形成第三侧墙层之前，在衬底和栅极结构表面形成隔离层，所述隔离层的材料为氮化硅；在回刻蚀第三侧墙层之后，回刻蚀所述隔离层，直至暴露出衬底和栅极结构表面为止，在第三侧墙和第一侧墙之间形成隔离侧墙；在去除第三侧墙之后，暴露出所述隔离侧墙表面。
可选的，所述隔离层的形成工艺为原子层沉积工艺、热炉氮化工艺或化学气相沉积工艺，形成温度为100摄氏度～800摄氏度，所述隔离层的厚度为5埃～100埃。
可选的，所述隔离侧墙与衬底之间由第一侧墙相互隔离。
可选的，所述第二侧墙的材料为氮化硅。
可选的，去除第二侧墙的工艺为湿法刻蚀工艺，刻蚀液包括磷酸。
可选的，所述湿法刻蚀工艺的刻蚀温度为120摄氏度～180摄氏度。
可选的，所述导电层的材料为镍硅，所述导电层的形成工艺为自对准硅化工艺。
可选的，所述自对准硅化工艺包括：在衬底、第三侧墙和栅极结构表面形成导电膜；采用热退火工艺使导电膜与衬底反应，在衬底表面形成导电层；在热退火工艺之后，去除剩余的导电膜。
可选的，所述第一侧墙和第二侧墙的形成工艺包括：在衬底、栅介质层和栅电极层表面沉积第一侧墙层；在第一侧墙层表面沉积第二侧墙层；回刻蚀所述第二侧墙层和第一侧墙层，直至暴露出衬底和栅极结构表面为止，形成第一侧墙和第二侧墙。
可选的，所述第二侧墙与衬底之间由第一侧墙相互隔离；所述第三侧墙与衬底之间由第一侧墙相互隔离。
可选的，所述栅极结构还包括位于栅电极层表面的掩膜层，在去除第三侧墙之后，形成应力层之前，去除所述掩膜层。
可选的，还包括：在去除第二侧墙之前，在栅极结构和第二侧墙两侧的衬底内形成源区和漏区。
可选的，还包括：在去除第三侧墙之后，在衬底、导电层和栅极结构表面形成应力层，所述应力层的材料为氮化硅。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的半导体器件的形成方法中，栅介质层和栅电极层两侧的侧壁和衬底表面具有第一侧墙，所述第一侧墙表面具有第二侧墙，所述第一侧墙和第二侧墙用于定义前序工艺的位置，例如栅极结构两侧的源区和漏区的位置。去除第二侧墙之后，在暴露出的第一侧墙表面再形成第三侧墙，所述第三侧墙的形成工艺能够去除衬底和栅极结构表面的杂质。而且所形成的第三侧墙伪后续形成的导电层定义了位置。后续以第三侧墙和栅极结构为掩膜，在衬底表面形成导电层之后，去除所述第三侧墙。而去除所述第三侧墙的工艺不在衬底、导电层和栅极结构表面附着副产物，因此在去除第三侧墙之后，能够保证衬底、导电层和栅极结构电性能稳定，有利于使后续形成于衬底、导电层和栅极结构表面的应力层质量良好。
进一步，所述第三侧墙的材料为氧化锗，而所述氧化锗能够以水湿法刻蚀去除，而且氧化锗能够溶于水中，即水和氧化锗反应不会产生固化物，因此以水刻蚀氧化锗之后，不会在衬底、导电层和栅极结构表面附着副产物，有利于后续工艺的进行，保证了所形成的半导体器件的性能。
进一步，在第三侧墙和第一侧墙之间形成隔离侧墙。由于第三侧墙的材料为氧化锗，而氧化锗的化学性质不稳定，需要通过以氮化硅为材料的隔离侧墙使第三侧墙和第一侧墙之前的结合能力增强，使第三侧墙不易在后续工艺中发生剥离或移动等问题。
进一步，所述第二侧墙的材料为氮化硅，去除第二侧墙的工艺为湿法刻蚀工艺，刻蚀液为磷酸。由于采用磷酸为刻蚀液的湿法刻蚀氮化硅的工艺中，容易产生氧化硅固化物，则在去除第二侧墙之后，衬底和栅极结构表面会附着氧化硅固化物，而后续形成第三侧墙的工艺能够去除衬底和栅极结构表面的氧化硅固化物，能够使所形成的半导体器件的性能更稳定。
附图说明
图1是表面具有应力层的晶体管的剖面结构示意图；
图2至图5是一种具有应力层的晶体管形成过程的剖面结构示意图；
图6至图11是本发明实施例的半导体器件的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，随着半导体器件的工艺节点不断缩小，栅极结构的尺寸以及相邻栅极结构之间的距离也不断缩小，致使形成应力层的难度增大，所形成的应力层质量变差。
为了扩大相邻栅极结构之间的距离，使应力层易于填充于相邻栅极结构之间的衬底表面，一种解决方法为去除部分侧墙（如图1所示），以增加相邻栅极结构之间的距离，从而减小相邻栅极结构之间沟槽的纵宽比（AspectRatio）。如图2至图5所示，是一种具有应力层的晶体管形成过程的剖面结构示意图。
请参考图2，提供衬底100，衬底100表面具有若干栅极结构101，所述栅极结构101包括：位于衬底100表面的栅介质层110、位于栅介质层110表面的栅电极层111、以及位于栅介质层110和栅电极层111两侧的侧壁和衬底100表面的第一侧墙112，所述第一侧墙112表面具有第二侧墙113。
其中，第二侧墙113与衬底100之间具有第一侧墙112相互隔离，所述第一侧墙112的材料为氧化硅，所述第二侧墙113的材料为氮化硅。
请参考图3，在第二侧墙113和栅极结构101两侧的衬底100表面形成源区（未示出）、漏区（未示出）以及位于源区和漏区表面的自对准硅化物层102。
请参考图4，在形成源区、漏区和自对准硅化物层102之后，去除所述第二侧墙113（如图3所示），并暴露出所述第一侧墙112。
在去除第二侧墙113之后，所述栅电极层111的侧壁表面仍具有第一侧墙112保护，而相邻栅极结构101之间的沟槽尺寸变大，易于使后续形成的应力层填充于相邻栅极结构101之间。
请参考图5，在去除第二侧墙113（如图4所示）之后，在衬底100、自对准硅化物层102、第一侧墙112和栅极结构101表面形成应力层103，所述应力层103的材料为氮化硅。
其中，由于所述第二侧墙113的材料为氮化硅，则去除所述第二侧墙113的工艺为湿法刻蚀工艺，刻蚀液中包括磷酸。采用磷酸刻蚀去除第二侧墙113能够减少对衬底100、自对准硅化物层102、第一侧墙112和栅极结构101表面的损伤，而且刻蚀速率快。
然而，由于磷酸在刻蚀氮化硅时会形成氧化硅，在刻蚀第二侧墙113的过程中，刻蚀液中的氧化硅含量逐渐升高，升值在刻蚀液中析出，呈氧化硅固化物。而所述氧化硅固化物容易附着于衬底100、自对准硅化物层102、第一侧墙112和栅极结构101表面。尤其是所形成的自对准硅化物层102表面容易具有空洞（void），使所述自对准硅化物层102更容易吸附所述氧化硅固化物，导致去除第二侧墙113之后的栅极结构101电性能和稳定性变差。而后续在衬底100、自对准硅化物层102、第一侧墙112和栅极结构101表面形成的应力层103质量也相应变差。
经过进一步研究，本发明提出一种半导体器件的形成方法。其中，栅介质层和栅电极层两侧的侧壁和衬底表面具有第一侧墙，所述第一侧墙表面具有第二侧墙，所述第一侧墙和第二侧墙用于定义前序工艺的位置，例如栅极结构两侧的源区和漏区的位置。去除第二侧墙之后，在暴露出的第一侧墙表面再形成第三侧墙，所述第三侧墙的形成工艺能够去除衬底和栅极结构表面的杂质。而且所形成的第三侧墙伪后续形成的导电层定义了位置。后续以第三侧墙和栅极结构为掩膜，在衬底表面形成导电层之后，去除所述第三侧墙。而去除所述第三侧墙的工艺不在衬底、导电层和栅极结构表面附着副产物，因此在去除第三侧墙之后，能够保证衬底、导电层和栅极结构电性能稳定，有利于使后续形成于衬底、导电层和栅极结构表面的应力层质量良好。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图11是本发明实施例的半导体器件的形成过程的剖面结构示意图。
请参考图6，提供衬底200，衬底200表面具有若干栅极结构201，所述栅极结构201包括：位于衬底200表面的栅介质层210、位于栅介质层210表面的栅电极层211、以及位于栅介质层210和栅电极层211两侧的侧壁和衬底200表面的第一侧墙212，所述第一侧墙212表面具有第二侧墙202。
所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓衬底或砷化镓衬底等。本实施例中，所述衬底200具有第一区域（未示出）和第二区域（未示出），所述栅极结构210形成于第一区域的衬底200表面，且第一区域与第二区域的衬底200之间具有浅沟槽隔离结构（STI，Shallow Trench Isolation；未标示）相互隔离。所述第一区域和第二区域能够分别用于形成PMOS晶体管或NMOS晶体管；或者能够在第一区域形成晶体管，而第二区域形成其他半导体器件。
所述栅介质层210的材料为氧化硅，栅电极层211的材料为多晶硅。在本实施例中，所述栅极结构201用于形成晶体管。在另一实施例中，所述栅极结构201作为伪栅极结构，所述栅电极层211和栅介质层210在后续工艺中被去除，并在原栅电极层211和栅介质层210的位置形成高K栅介质层和金属栅极层，即完成后栅（Gate Last）工艺，以形成高K金属栅（HKMG，High K Metal Gate）晶体管。
所述第一侧墙212和第二侧墙202用于保护所述栅介质层210和栅电极层211的侧壁。而且，所述第一侧墙212和第二侧墙202定义了所需形成的晶体管的源区和漏区的位置。具体的，所述第一侧墙212和栅电极层211定义了轻掺杂区的位置，而第一侧墙212、第二侧墙202和栅电极层211定义了重掺杂区的位置，所述轻掺杂区和重掺杂区构成源区和漏区。而且，所述第一侧墙212和第二侧墙202能够保证所形成的源区和漏区到栅电极层211具有一定距离，避免在热退火激活源区和漏区之后，源区或漏区与栅电极层211之间重叠点若过大。本实施例中，在后续去除第二侧墙202之前，在第二侧墙201和栅极结构201两侧的衬底200内形成源区和漏区。
而且，所述第二侧墙202与第一侧墙212的材料不同，使第二侧墙202与第一侧墙212之间具有刻蚀选择性，后续在去除第二侧墙之后，所述第一侧墙212仍能够保护栅电极层211和栅介质层210的侧壁表面。本实施例中，所述第一侧墙212的材料为氧化硅，所述第二侧墙202的材料为氮化硅。
本实施例中，所述第一侧墙212和第二侧墙202的形成工艺包括：在采用沉积工艺、以及沉积工艺之后的光刻和刻蚀工艺，于衬底200表面形成栅介质层210和栅电极层211之后，在衬底200、栅介质层210和栅电极层211表面沉积第一侧墙层；在第一侧墙层表面沉积第二侧墙层；回刻蚀所述第二侧墙层和第一侧墙层，直至暴露出衬底200和栅极结构201表面为止，形成第一侧墙212和第二侧墙202。因此，在回刻蚀工艺之后，所述第二侧墙202与衬底200之间由第一侧墙212相互隔离。
在本实施例中，所述栅极结构201还包括位于栅电极层211表面的掩膜层213。所述掩膜层213在形成栅介质层210和栅电极层211的过程中，用于定义所述栅电极层211和栅介质层210的位置和结构。而且，所述掩膜层213还能够在形成源区和漏区、以及形成导电层的过程中保护栅电极层211的顶部表面，以保持栅电极层211的结构和性能稳定。
随着半导体器件的集成度提高，导致相邻栅极结构201和第二侧墙202之间的距离逐渐缩小，不利于后续在衬底200和栅极结构表面形成应力层，因此需要去除所述第二侧墙202以使相邻栅极结构201之间的沟槽宽度变大。然而，去除第二侧墙202的工艺容易形成杂质，而且所述杂质极易附着于后续形成的导电层表面，因此本实施例中，在形成导电层之前去除所述第二侧墙202，后续再形成第三侧墙以定义导电层的位置。
请参考图7，去除所述第二侧墙202（如图6所示），暴露出所述第一侧墙212。
去除所述第二侧墙202的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀速率快，而且对衬底200和栅极结构201的损伤小。本实施例中，由于所述第二侧墙202的材料为氮化硅，去除第二侧墙202的工艺为湿法刻蚀工艺，且刻蚀液包括磷酸。
然而，所述去除第二侧墙202的湿法刻蚀工艺会产生工艺副产物，所述工艺副产物容易附着于栅极结构201和衬底200表面，导致所形成的半导体器件的性能不佳。尤其是后续以自对准硅化工艺形成的导电层表面具有空洞，更容易吸附所述工艺副产物，使导电层的电性能下降。本实施例中，在磷酸和氮化硅反应时，会生成氧化硅，当刻蚀溶液中的氧化硅含量升高后，会使氧化硅析出呈固化物，而所述氧化硅固化物容易在湿法刻蚀工艺之后，容易附着于衬底200和栅极结构201表面。
因此，本实施例在形成导电层之前去除第二侧墙202，并在后续工艺中形成第三侧墙以替代所述第二侧墙202，作为形成导电层的掩膜，以消除工艺副产物对半导体器件性能的影响。
在本实施例中，去除第二侧墙202的湿法刻蚀工艺的刻蚀温度为120摄氏度～180摄氏度，所述湿法刻蚀的温度较低，对于已形成的半导体结构的性能和形貌影响较小。
请参考图8，在去除所述第二侧墙202（如图6所示）之后，在所述第一侧墙212表面形成第三侧墙203。
所述第三侧墙用于替代前序去除的第二侧墙202，与栅极结构201共同作为后续形成导电层的掩膜，并且在形成导电层之后，去除所述第三侧墙203，使相邻栅极结构201之间的沟槽宽度增加，以便形成质量良好的应力层。
本实施例中，所述第三侧墙203的材料为氧化锗，由于所述氧化锗能够以水去除，而且氧化锗与水反应不会产生固态的副产物，因此在后续去除第三侧墙203之后，不会在导电层和栅极结构201表面附着固态副产物。
所述第三侧墙203的形成工艺包括：在衬底200、第一侧墙212和栅极结构201表面形成第三侧墙层；回刻蚀所述第三侧墙层，直至暴露出衬底200和栅极结构201表面为止。所形成的第三侧墙203与衬底200之间由第一侧墙212相互隔离。
其中，所述第三侧墙层的形成工艺为热炉氧化工艺、化学气相沉积工艺或物理气相沉积工艺；所述第三侧墙层的厚度由形成工艺决定，且所述第三侧墙层的厚度决定了的所形成的第三侧墙203的宽度；形成所述第三侧墙层的温度为200摄氏度～900摄氏度。本实施例中，所述第三侧墙203的宽度与第二侧墙202的宽度一致。而且，所述形成第三侧墙的工艺还能够将前序工艺的副产物氧化，并通过回刻蚀第三侧墙层的工艺、以及后续去除第三侧墙的工艺去除。
所述回刻蚀工艺为各向异性的干法刻蚀工艺，能够去除栅极结构201顶部表面以及衬底200表面的第三侧墙层。而且，所述回刻蚀工艺还能够去除栅极结构201顶部表面以及衬底200表面附着的前序工艺副产物。
在本实施例中，在形成第三侧墙层之前，在衬底200、第一侧墙212和栅极结构201表面形成隔离层，所述隔离层的材料为氮化硅；在回刻蚀第三侧墙层之后，回刻蚀所述隔离层，直至暴露出衬底200和栅极结构201表面为止，在第三侧墙203和第一侧墙212之间形成隔离侧墙204，且所述隔离侧墙204与衬底200之间由第一侧墙212相互隔离。
由于本实施例中的第三侧墙203的材料为氧化锗，所述氧化锗的化学性质不稳定，使第三侧墙203与第一侧墙212之间的结合能力较差，因此需要在第三侧墙203和第一侧墙212之间形成隔离侧墙204，以增强第三侧墙203与第一侧墙212之间的结合强度，并使所述第三侧墙203的结构和形貌稳定。所形成的隔离侧墙204材料与第三侧墙203不同，在后续去除所述第三侧墙203时不会算还隔离侧墙204的形貌。
所述隔离层的形成工艺为原子层沉积工艺、热炉氮化工艺或化学气相沉积工艺，形成温度为100摄氏度～800摄氏度，所述隔离层的厚度为5埃～100埃。其中，所述隔离层的厚度较薄，即所形成的隔离侧墙204的厚度较薄，后续去除第三侧墙之后，所述隔离侧墙204对缩小相邻栅极结构201之间的沟槽宽度的影响有限。
需要说明的是，在本实施例中，所述栅极结构201形成于衬底200的第一区域，而衬底200的第二区域用于形成其他半导体器件。因此，位于衬底200第二区域表面的第三侧墙层和隔离层在回刻蚀工艺中被保留，并作为后续形成导电层时，保护第二区域的掩膜。
请参考图9，以第三侧墙203和栅极结构201为掩膜，在第三侧墙203和栅极结构201两侧的衬底200表面形成导电层205。
所述导电层205用于使后续形成的导电插塞与源区或漏区电连接，减小导电插塞与源区或漏区之间的接触电阻。所述导电层205的材料为镍硅，所述导电层205的形成工艺为自对准硅化工艺。
所述自对准硅化工艺包括：在衬底200、第三侧墙203和栅极结构201表面形成导电膜；采用热退火工艺使导电膜与衬底200反应，在衬底200表面形成导电层205；在所述热退火工艺之后，去除剩余的导电膜。所形成的第三侧墙203与栅极结构201一起定义了所需形成的导电层205的位置。
请参考图10，在形成导电层205之后，去除第三侧墙203（如图9所示），所述去除第三侧墙203的工艺不在衬底200、导电层205和栅极结构201表面附着副产物。
去除所述第三侧墙203之后，所述栅电极层211和栅电极层210的侧壁表面由第一侧墙212和隔离侧墙204保护。而且，去除第三侧墙203之后，相邻栅极结构201之间的沟槽宽度增加，有利于后续在栅极结构201之间形成应力层或介质层。
去除第三侧墙203的工艺为湿法刻蚀工艺，湿法刻蚀工艺对于栅极结构201和导电层205的损伤较小。本实施例中，由于第三侧墙203的材料为氧化锗，则所述刻蚀液为去离子水或含有去离子水的化学溶液。由于氧化锗和水反应后，不会产生固态的副产物，因此不会在刻蚀后于导电层205或栅极结构201表面残留副产物，有利于使所形成的半导体器件性能改善。
本实施例中，所述刻蚀液的温度为0摄氏度～100摄氏度，由于刻蚀液的温度较低，在所述湿法刻蚀的过程中，对于已形成的栅极结构201或其他半导体器件的性能或形貌损耗较小，有利于保证所形成的半导体器件的性能稳定。
本实施例中，所述第三侧墙203和第一侧墙212之间具有隔离侧墙204，因此在去除第三侧墙203之后，暴露出所述隔离侧墙204表面。而且，所述栅电极层211表面还具有掩膜层213，则在去除第三侧墙203之后，能够去除所述掩膜层213。
请参考图11，在去除第三侧墙203（如图9所示）之后，在衬底200、导电层205和栅极结构201表面形成应力层206。
在本实施例中，所述应力层206的材料为氮化硅，所述应力层206的形成工艺为化学气相沉积工艺或物理气相沉积工艺，所述应力层能够对衬底200和栅极结构201施加应力。由于在去除第三侧墙203之后，相邻栅极结构201之间的沟槽宽度增加，即所述沟槽的纵宽比减小，有利于避免所述沟槽内形成的应力层206内部产生空隙。
在其他实施例中，还能够在所述衬底200、导电层205或栅极结构201表面形成介质层，所述介质层用于电隔离相邻栅极结构201或其他衬底200表面的半导体器件。所述介质层的材料为氧化硅、氮化硅或氮氧化硅，形成工艺为化学气相沉积工艺或物理气相沉积工艺。后续能够在所述介质层内形成于源区、漏区和栅电极层211电连接的导电插塞。
本实施例中，栅介质层和栅电极层两侧的侧壁和衬底表面具有第一侧墙，所述第一侧墙表面具有第二侧墙，所述第一侧墙和第二侧墙用于定义前序工艺的位置，例如栅极结构两侧的源区和漏区的位置。去除第二侧墙之后，在暴露出的第一侧墙表面再形成第三侧墙，所述第三侧墙的形成工艺能够去除衬底和栅极结构表面的杂质。而且所形成的第三侧墙伪后续形成的导电层定义了位置。后续以第三侧墙和栅极结构为掩膜，在衬底表面形成导电层之后，去除所述第三侧墙。而去除所述第三侧墙的工艺不在衬底、导电层和栅极结构表面附着副产物，因此在去除第三侧墙之后，能够保证衬底、导电层和栅极结构电性能稳定，有利于使后续形成于衬底、导电层和栅极结构表面的应力层质量良好。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，衬底表面具有若干栅极结构，所述栅极结构包括：位于衬底表面的栅介质层、位于栅介质层表面的栅电极层、以及位于栅介质层和栅电极层两侧的侧壁和衬底表面的第一侧墙，所述第一侧墙表面具有第二侧墙；
去除所述第二侧墙，暴露出所述第一侧墙；
在去除所述第二侧墙之后，在所述第一侧墙表面形成第三侧墙；
以第三侧墙和栅极结构为掩膜，在第三侧墙和栅极结构两侧的衬底表面形成导电层；
在形成导电层之后，去除第三侧墙，所述去除第三侧墙的工艺不在衬底、导电层和栅极结构表面附着副产物。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第三侧墙的材料为氧化锗。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，去除第三侧墙的工艺为湿法刻蚀工艺，刻蚀液为去离子水或含有去离子水的化学溶液。
4.如权利要求3所述的半导体器件的形成方法，其特征在于，所述刻蚀液的温度为0摄氏度～100摄氏度。
5.如权利要求2所述的半导体器件的形成方法，其特征在于，所述第三侧墙的形成工艺包括：在衬底和栅极结构表面形成第三侧墙层；回刻蚀所述第三侧墙层，直至暴露出衬底和栅极结构表面为止。
6.如权利要求5所述的半导体器件的形成方法，其特征在于，所述第三侧墙层的形成工艺为热炉氧化工艺、化学气相沉积工艺或物理气相沉积工艺。
7.如权利要求6所述的半导体器件的形成方法，其特征在于，形成所述第三侧墙层的温度为200摄氏度～900摄氏度。
8.如权利要求5所述的半导体器件的形成方法，其特征在于，还包括：在形成第三侧墙层之前，在衬底和栅极结构表面形成隔离层，所述隔离层的材料为氮化硅；在回刻蚀第三侧墙层之后，回刻蚀所述隔离层，直至暴露出衬底和栅极结构表面为止，在第三侧墙和第一侧墙之间形成隔离侧墙；在去除第三侧墙之后，暴露出所述隔离侧墙表面。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，所述隔离层的形成工艺为原子层沉积工艺、热炉氮化工艺或化学气相沉积工艺，形成温度为100摄氏度～800摄氏度，所述隔离层的厚度为5埃～100埃。
10.如权利要求8所述的半导体器件的形成方法，其特征在于，所述隔离侧墙与衬底之间由第一侧墙相互隔离。
11.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二侧墙的材料为氮化硅。
12.如权利要求11所述的半导体器件的形成方法，其特征在于，去除第二侧墙的工艺为湿法刻蚀工艺，刻蚀液包括磷酸。
13.如权利要求12所述的半导体器件的形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀温度为120摄氏度～180摄氏度。
14.如权利要求1所述的半导体器件的形成方法，其特征在于，所述导电层的材料为镍硅，所述导电层的形成工艺为自对准硅化工艺。
15.如权利要求14所述的半导体器件的形成方法，其特征在于，所述自对准硅化工艺包括：在衬底、第三侧墙和栅极结构表面形成导电膜；采用热退火工艺使导电膜与衬底反应，在衬底表面形成导电层；在热退火工艺之后，去除剩余的导电膜。
16.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一侧墙和第二侧墙的形成工艺包括：在衬底、栅介质层和栅电极层表面沉积第一侧墙层；在第一侧墙层表面沉积第二侧墙层；回刻蚀所述第二侧墙层和第一侧墙层，直至暴露出衬底和栅极结构表面为止，形成第一侧墙和第二侧墙。
17.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二侧墙与衬底之间由第一侧墙相互隔离；所述第三侧墙与衬底之间由第一侧墙相互隔离。
18.如权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极结构还包括位于栅电极层表面的掩膜层，在去除第三侧墙之后，形成应力层之前，去除所述掩膜层。
19.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在去除第二侧墙之前，在栅极结构和第二侧墙两侧的衬底内形成源区和漏区。
20.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在去除第三侧墙之后，在衬底、导电层和栅极结构表面形成应力层，所述应力层的材料为氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310697888.4A CN104733309A (zh) | 2013-12-18 | 2013-12-18 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310697888.4A CN104733309A (zh) | 2013-12-18 | 2013-12-18 | 半导体器件的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104733309A true CN104733309A (zh) | 2015-06-24 |
Family
ID=53457105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310697888.4A Pending CN104733309A (zh) | 2013-12-18 | 2013-12-18 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104733309A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110896033A (zh) * | 2018-09-13 | 2020-03-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1543679A (zh) * | 2002-07-12 | 2004-11-03 | ض� | 用于包括外延硅末端的超薄型氧化物上硅器件的方法及其制造的物件 |
| US20080261385A1 (en) * | 2007-04-20 | 2008-10-23 | Dharmesh Jawarani | Method for selective removal of a layer |
| US20090294807A1 (en) * | 2008-05-29 | 2009-12-03 | Jiang Yan | Methods of Fabricating Transistors and Structures Thereof |
| CN102820265A (zh) * | 2011-03-16 | 2012-12-12 | 格罗方德半导体公司 | 通过减少主动区的凹陷及移除间隔体以增进晶体管效能 |
| CN103094084A (zh) * | 2011-10-31 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 去除氮化硅侧墙、形成晶体管、半导体器件的方法 |
-
2013
- 2013-12-18 CN CN201310697888.4A patent/CN104733309A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1543679A (zh) * | 2002-07-12 | 2004-11-03 | ض� | 用于包括外延硅末端的超薄型氧化物上硅器件的方法及其制造的物件 |
| US20080261385A1 (en) * | 2007-04-20 | 2008-10-23 | Dharmesh Jawarani | Method for selective removal of a layer |
| US20090294807A1 (en) * | 2008-05-29 | 2009-12-03 | Jiang Yan | Methods of Fabricating Transistors and Structures Thereof |
| CN102820265A (zh) * | 2011-03-16 | 2012-12-12 | 格罗方德半导体公司 | 通过减少主动区的凹陷及移除间隔体以增进晶体管效能 |
| CN103094084A (zh) * | 2011-10-31 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 去除氮化硅侧墙、形成晶体管、半导体器件的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110896033A (zh) * | 2018-09-13 | 2020-03-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110896033B (zh) * | 2018-09-13 | 2023-05-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100466208C (zh) | 随机存取存储器及其制造方法 | |
| CN105470132A (zh) | 鳍式场效应管的形成方法 | |
| US9870951B2 (en) | Method of fabricating semiconductor structure with self-aligned spacers | |
| CN104701164A (zh) | 半导体器件和半导体器件的制作方法 | |
| KR20070005463A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| CN110571192A (zh) | 半导体结构及其形成方法 | |
| CN105097533A (zh) | 半导体结构的形成方法 | |
| CN104752218A (zh) | 半导体器件的形成方法 | |
| CN105513965A (zh) | 晶体管的形成方法 | |
| US8575683B1 (en) | Semiconductor device and method of fabricating the same | |
| CN105448730A (zh) | 半导体结构及其形成方法 | |
| CN105551958A (zh) | 晶体管的形成方法 | |
| CN107591438A (zh) | 半导体器件及其形成方法 | |
| CN102709250B (zh) | 使用应力记忆技术的半导体器件制造方法 | |
| CN103681291A (zh) | 一种金属硅化物的形成方法 | |
| CN104465376B (zh) | 晶体管及其形成方法 | |
| JP2009123944A (ja) | 半導体装置及びその製造方法 | |
| CN103077926B (zh) | 半导体器件的形成方法 | |
| CN102856179B (zh) | 半导体器件的形成方法 | |
| JP2009224543A (ja) | 半導体装置の製造方法 | |
| CN104347508B (zh) | 半导体结构及其形成方法 | |
| CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| CN104733309A (zh) | 半导体器件的形成方法 | |
| CN103915344B (zh) | 半导体器件及其形成方法 | |
| US8722488B2 (en) | Method of fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150624 |