CN100466208C - 随机存取存储器及其制造方法 - Google Patents
随机存取存储器及其制造方法 Download PDFInfo
- Publication number
- CN100466208C CN100466208C CNB2006100568405A CN200610056840A CN100466208C CN 100466208 C CN100466208 C CN 100466208C CN B2006100568405 A CNB2006100568405 A CN B2006100568405A CN 200610056840 A CN200610056840 A CN 200610056840A CN 100466208 C CN100466208 C CN 100466208C
- Authority
- CN
- China
- Prior art keywords
- grid
- layer
- random access
- access memory
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 141
- 238000005530 etching Methods 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 239000011229 interlayer Substances 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 abstract 4
- 239000000463 material Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000009413 insulation Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种随机存取存储器及其制造方法，特别涉及一种在高速随机存取存储器中制造控制栅极的自对准导电间隙壁制程，可精确定义控制栅极的尺寸及轮廓。先在介电层上形成导电层，以覆盖基底上的浮置栅极，然后在相邻于浮置栅极侧壁的导电层上形成氧化物间隙壁。利用氧化物间隙壁作为掩膜，对导电层上进行一非等向性蚀刻制程，便可形成自对准导电间隙壁在浮置栅极的两侧，以作为控制栅极。本发明所述随机存取存储器及其制造方法，可明确定义控制栅极的尺寸及形状，解决了已知方法中需要额外形成多晶硅线路的问题。
Description
技术领域
本发明有关于一种高速随机存取存储器结构，特别有关于一种用来制造高速随机存取存储器中控制栅极的自对准导电间隙壁制程。
背景技术
对于高效率数字设备的需求逐渐增加，尤其希望将高速及低耗电量的存储器整合至系统单晶片(system on chip，SoC)，传统的存储元件例如:SRAM、DRAM或快闪存储器已无法满足需求，因此发展出了一种具成本效益及内嵌的存储元件，直接隧道存储器(DTM)，它具有超薄的隧道氧化层，及创新的浮置栅极。DTM结构包括一对控制栅极，形成在浮置栅极的两侧、偏移的源极及栅极区域(未与浮置栅极重叠)。其制程与CMOS逻辑技术完全相容。且其简单的结构在高速运转下具有足够的隧道电流以及较低的操作电压。
图1显示一高速随机存取存储器结构，具有传统制程所制造的控制栅极。一般来说，首先将栅极氧化层12、第一多晶硅层14以及掩膜层16依次沉积在半导体基底10之上，接着将第一多晶硅层14图案化，形成浮置栅极14。接着在半导体基底上及浮置栅极两侧成长薄氧化硅层18，沉积第二多晶硅层20，再以非等向性蚀刻制程形成控制栅极20于浮置栅极两侧。在进行上述非等向性蚀刻制程时也将薄氧化硅层18蚀穿，只留下控制栅极20下的薄氧化硅层。
传统的非等向性蚀刻制程无法有效控制控制栅极的尺寸及形状，不利于元件设计。控制栅极的宽度会有很大的变化范围，宽度的不固定性也会不利于后续的接触窗制程，会造成在形成接触窗时需要额外的多晶硅线路，增加元件设计布局难度及增加存储单元尺寸。此外，非等向性蚀刻可将多晶间隙壁的边角变圆滑，使得后续的硅化制程(silicidation process)，无法有效进行。
发明内容
本发明提供在高速随机存取存储器中自对准导电间隙壁制程，用来在浮置栅极的两侧制造控制栅极，可明确定义控制栅极的尺寸及形状。
本发明提供一随机存取存储器结构及其制造方法，包括下列步骤，在半导体基底上形成一浮置栅极；接着在半导体基底上形成一介电层，覆盖浮置栅极的侧壁；在介电层上形成一导电层；接着在导电层上形成一氧化物间隙壁，且邻近于浮置栅极的侧壁；利用氧化物间隙壁为掩膜，在导电层上进行非等向性蚀刻制程，形成导电间隙壁于浮置栅极的侧壁，作为控制栅极。
另一方面，本发明提供一随机存取存储器结构及其制造方法，包括下列步骤:提供一半导体基底，具有堆叠结构的第一介电层、浮置栅极及硬掩膜层；在半导体基底上形成一第二介电层来覆盖浮置栅极的侧壁；在第二介电层及堆叠层上形成导电层；在导电层上形成氧化层；在氧化层上进行一第一非等向性蚀刻制程，在浮置栅极的侧壁上形成氧化物间隙壁；进行第二非等向性蚀刻制程，利用氧化物间隙壁当作掩膜，在浮置栅极的侧壁上形成导电间隙壁，作为控制栅极。
另一方面，本发明提供一随机存取存储器，包括:在半导体基底上形成浮置栅极；在半导体基底上形成一介电层，覆盖浮置栅极的侧壁；分别在浮置栅极的两侧介电层上形成控制栅极；分别在控制栅极的侧壁上形成氧化物间隙壁，其中控制栅极及氧化物间隙壁的结合形状为矩形。
本发明是这样实现的:
本发明提供一种随机存取存储器的制造方法，所述随机存取存储器的制造方法包括下列步骤:在一半导体基底上形成一浮置栅极；在该半导体基底上形成一介电层，至少覆盖该浮置栅极的侧壁；形成一导电层在该介电层上；在该导电层上形成一氧化物间隙壁，且邻近该浮置栅极的侧壁；利用该氧化物间隙壁当作掩膜，在该导电层上进行一非等向性蚀刻制程，在该浮置栅极的两侧形成一对导电间隙壁，其中该导电间隙壁用来当作一控制栅极，且以该介电层将该控制栅极与该浮置栅极隔开；在该半导体基底上进行一离子注入制程以形成一源极区及一漏极区，分别横向地相邻于该控制栅极的侧壁；形成一层间介电层于该半导体基底上，该层间介电层覆盖于该浮置栅极、该控制栅极、与该氧化物间隙壁上；以及在该层间介电层上进行一接触制程，而于该控制栅极上形成一无边界接点，并于该源极区与该漏极区上分别形成一源极接点与一漏极接点。
本发明所述的随机存取存储器的制造方法，形成该氧化物间隙壁的步骤包括:在该导电层上形成一氧化层；以及进行一非等向性蚀刻制程来移除该氧化层的水平部分，露出该导电层，留下邻近于该浮置栅极侧壁的该氧化层的垂直部分。
本发明所述的随机存取存储器的制造方法，该氧化层利用一热氧化法形成在该导电层上。
本发明所述的随机存取存储器的制造方法，该导电层为多晶硅。
本发明所述的随机存取存储器的制造方法，该非等向性蚀刻制程步骤，包括:移除该导电层的水平部分以及该氧化物间隙壁的顶部，露出该半导体基底，形成具有大抵平坦顶部的该导电间隙壁。
本发明所述的随机存取存储器的制造方法，该导电间隙壁为L形。
本发明所述的随机存取存储器的制造方法，该导电间隙壁及该氧化物间隙壁的结合形状为矩形。
本发明所述的随机存取存储器的制造方法，该介电层是以热氧化制程形成在该浮置栅极的侧壁上。
本发明还提供一种随机存取存储器，所述随机存取存储器包括:一浮置栅极，形成在一半导体基底上；一介电层，形成在该半导体基底上，用来覆盖该浮置栅极的侧壁；一对L形控制栅极，分别形成在该浮置栅极两侧的该介电层上；一对氧化物间隙壁，分别在该对L形控制栅极上；一源极区及一漏极区，分别横向地相邻于该控制栅极的侧壁；一层间介电层，覆盖于该浮置栅极、该控制栅极、与该氧化物间隙壁上；一无边界接点，位于该层间介电层中，且与该控制栅极电性连接；以及一源极接点与一漏极接点，位于该层间介电层中，且分别与该源极区和该漏极区电性连接。
本发明所述的随机存取存储器，该控制栅极及该氧化物间隙壁的结合形状为矩形。
本发明所述的随机存取存储器，该控制栅极为多晶硅，且该氧化物间隙壁为多晶氧化物层。
本发明所述随机存取存储器及其制造方法，可明确定义控制栅极的尺寸及形状，解决了已知方法中需要额外形成多晶硅线路的问题。
附图说明
图1为传统随机存取存储器结构截面图；
图2A至图2F为一系列剖面图，用以说明本发明一较佳实施例中随机存取存储器结构的制造方法。
具体实施方式
在本发明的实施例中提供一种在高速随机存取存储器中浮置栅极的两侧制造控制栅极的自对准导电间隙壁制程，该制程能精确定义导电间隙壁的尺寸及形状，形成具有一致宽度的控制栅极，因此在后续制程中，无边界接触窗及硅化物可顺利形成在自对准控制栅极上。特别的是，本发明实施例提供一自对准多晶硅间隙壁，利用复晶氧化层间隙壁当作回蚀刻掩膜以精确定义控制栅极的宽度、厚度及形状。实施例中的自对准导电间隙壁制程可与CMOS逻辑技术完全相容。
接着会以详细内容及图示来表达实施例。图示或描述中会相同符号来表示相同或类似的部分。图示中的形状或厚度会以较夸大的方式表现，以求清楚及方便表达本发明，特别是指与本发明装置相关的元件，或更直接与本发明装置互动的元件。进一步来说，当发明中描述一层结构在另一层结构之上或在基底上可能是指直接在另一层或基底上，或者也可能是两者之间具有另一层结构。
图2A至图2F显示本发明实施例中形成控制栅极的自对准导电间隙壁制程。在图2A中，基底30为一半导体材料，例如硅、锗或半导体化合物。基底30包括块材半导体上的外延层、硅块材上的锗化硅层、锗化硅块材上的硅层或SOI(silicon on insulator)结构。基底30可具有绝缘区，以将基底30上的电子元件隔开，该绝缘区例如为一介电绝缘，如局部硅氧化层(LOCOS)、浅沟槽绝缘(STI)、接合绝缘(Junction isolation)、场绝缘(Field isolation)或其他适合的绝缘结构。将第一介电材料、第一栅极材料以及硬掩膜材料依序沉积在基底30的主动区域上，然后将上述堆叠结构图案化形成第一介电层32、浮置栅极34以及硬掩膜层36。图案化制程包括微影及蚀刻技术，将光罩所定义的图案转换至堆叠层上。微影制程可包括光致抗蚀剂层涂布，软烤(soft baking)、掩膜对准、曝光、后曝光烘烤，显影、烤干及移除光致抗蚀剂。蚀刻制程可包括，湿蚀刻、干蚀刻、离子反应式蚀刻以及其他适合的蚀刻制程。
第一介电层32可为隧道氧化层，例如是利用热氧化制程或化学气相沉积所形成。第一介电层也可为其他已知材料，例如氮化物、氮氧化物、高介电常数材料、其他非导电材料或上述材料的组合。浮置栅极层34可为多晶硅层，以适当的硅原料，利用低压化学气相沉积法、化学气相沉积法或物理气相沉积法形成，也可视需要进行掺杂以形成所需的导电型态。其他已知的栅极材料，如金属、金属合金、硅单晶或上述材料的组合。硬掩膜层36用来当作光致抗蚀剂层底部的抗反射层，以及保护浮置栅极避免后续蚀刻及离子注入所造成的伤害。硬掩膜层36可为利用化学气相沉积法、物理气相沉积法或原子层沉积法所形成的氧化硅层、氮化硅层、氮氧化硅层，或上述材料的组合。
图2B中，第二介电层38及第二栅极层40依序形成在图案化后的结构上，第二介电层38形成在浮置栅极34的侧壁上，使浮置栅极34与第二栅极层40电性隔离。在一些实施例中，第二介电层38可为氧化硅层，利用热氧化制程形成在浮置栅极34与基底30的表面。第二介电层38尚可包括其他利用化学气相沉积所形成的非导电材料。第二栅极层40可以适当的硅源，利用例如低压化学气相沉积法、化学气相沉积法或物理气相沉积法形成多晶硅层。并可视需要将多晶硅层掺杂所需的导电型态。其他已知的栅极电极材料，例如金属、金属合金、单晶硅或上述材料的组合也可用来形成第二栅极层40。
图2C中，在第二栅极层40上形成一氧化层42，其中形成方法包括热氧化法、快速热氧化法(RTO)、化学气相沉积或其他先进的氧化成长技术。在一些实施例中，第二栅极层40为多晶硅，以湿式氧化制程，在100至800℃之间将显露的多晶硅氧化，产生多晶氧化层。多晶硅的再氧化制程可使第二栅极层40变薄，并形成多晶氧化层当作侧壁上的硬掩膜，以使在后续回蚀刻制程中用来定义控制栅极的尺寸大小及形状。氧化层42的厚度较佳在300埃至800埃之间。
图2D中，氧化层42经回蚀刻后，露出第二栅极层40，只留下氧化物间隙壁42a在第二栅极层40的侧壁上，详细来说，将氧化层42水平部分经蚀刻移除，且蚀刻至第二栅极层40即停止，因而沿着第二栅极层40的垂直部分留下氧化物间隙壁42a。其中回蚀刻制程为一非等向性蚀刻，如干蚀刻、离子反应性蚀刻或其他等离子蚀刻制程。
在图2E中，以一非等向性回蚀刻制程将硬掩膜层36露出，留下浮置栅极34侧壁上的氧化物间隙壁42a及导电间隙壁40a。另外在回蚀刻制程中，将第二介电层38蚀穿，留下导电间隙壁40a下的第二介电层38。留下的导电间隙壁40a便当作控制栅极，且利用第二介电层38与浮置栅极34隔绝。所形成的导电间隙壁40a为L形。L形导电间隙壁40a与氧化物间隙壁42a的结合形状为矩形。详细来说，利用氧化物间隙壁42a当作侧壁硬掩膜，以蚀刻的方式将第二栅极层40的水平部分移除，其中在蚀刻过程中将部分氧化物间隙壁42a及第二栅极层38移除，直到露出硬掩膜层36及基底30为止。其中回蚀刻制程包括:干蚀刻、离子反应式蚀刻或其他等离子蚀刻制程。在自对准导电间隙壁制程中，氧化物间隙壁42a用来当作导电间隙壁40a侧壁上的硬掩膜层，来定义导电间隙壁40a的宽度及形状，以形成一致性的控制栅极40a。自对准导电间隙壁制程也可形成具有平坦顶部的控制栅极40a，而避免圆角化(roundedcorner)，因此在后续制程中，无边界接触窗(borderless contact)及硅化物的形成能有较佳的表现。
图2F显示无边界接触窗形成在控制栅极40a的侧壁上，在基底30上进行一离子注入制程形成源极及栅极，分别横向地相邻于控制栅极40a的侧壁。在基底30上沉积层间介电层(ILD)46，在层间介电层上进行一接触制程(contact process)，在控制栅极40a侧壁上形成无边界接点46a，以及在源极与栅极区域上形成源极及栅极接点46b。因本发明的自对准导电间隙壁制程，形成具有平坦顶部的控制栅极40a，控制栅极40a侧壁上所形成的接触窗可为无边界，因此解决了已知方法中需要额外形成多晶硅线路的问题。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下:
基底:10
栅极氧化层:12
多晶硅层:14
掩膜层:16
薄氧化层:18
控制栅极:20
基底:30
第一介电层:32
浮置栅极层:34
硬掩膜层:36
第二介电层:38
第二栅极层:40
控制栅极:40a
氧化层:42
氧化物间隙壁:42a
层间介电层:46
无边界接点:46a
源极及栅极接点:46b
Claims (11)
1.一种随机存取存储器的制造方法，其特征在于，所述随机存取存储器的制造方法包括下列步骤:
在一半导体基底上形成一浮置栅极；
在该半导体基底上形成一介电层，至少覆盖该浮置栅极的侧壁；
形成一导电层在该介电层上；
在该导电层上形成一氧化物间隙壁，且邻近该浮置栅极的侧壁；
利用该氧化物间隙壁当作掩膜，在该导电层上进行一非等向性蚀刻制程，在该浮置栅极的两侧形成一对导电间隙壁，其中该导电间隙壁用来当作一控制栅极，且以该介电层将该控制栅极与该浮置栅极隔开；
在该半导体基底上进行一离子注入制程以形成一源极区及一漏极区，分别横向地相邻于该控制栅极的侧壁；
形成一层间介电层于该半导体基底上，该层间介电层覆盖于该浮置栅极、该控制栅极、与该氧化物间隙壁上；以及
在该层间介电层上进行一接触制程，而于该控制栅极上形成一无边界接点，并于该源极区与该漏极区上分别形成一源极接点与一漏极接点。
2.根据权利要求1所述的随机存取存储器的制造方法，其特征在于:形成该氧化物间隙壁的步骤包括:在该导电层上形成一氧化层；以及进行一非等向性蚀刻制程来移除该氧化层的水平部分，露出该导电层，留下邻近于该浮置栅极侧壁的该氧化层的垂直部分。
3.根据权利要求2所述的随机存取存储器的制造方法，其特征在于:该氧化层利用一热氧化法形成在该导电层上。
4.根据权利要求3所述的随机存取存储器的制造方法，其特征在于:该导电层为多晶硅。
5.根据权利要求1所述的随机存取存储器的制造方法，其特征在于:该非等向性蚀刻制程步骤，包括:移除该导电层的水平部分以及该氧化物间隙壁的顶部，露出该半导体基底，形成具有平坦顶部的该导电间隙壁。
6.根据权利要求5所述的随机存取存储器的制造方法，其特征在于:该导电间隙壁为L形。
7.根据权利要求6所述的随机存取存储器的制造方法，其特征在于:该导电间隙壁及该氧化物间隙壁的结合形状为矩形。
8.根据权利要求1所述的随机存取存储器的制造方法，其特征在于:该介电层是以热氧化制程形成在该浮置栅极的侧壁上。
9.一种随机存取存储器，其特征在于，所述随机存取存储器包括:
一浮置栅极，形成在一半导体基底上；
一介电层，形成在该半导体基底上，用来覆盖该浮置栅极的侧壁；
一对L形控制栅极，分别形成在该浮置栅极两侧的该介电层上；
一对氧化物间隙壁，分别在该对L形控制栅极上；
一源极区及一漏极区，分别横向地相邻于该控制栅极的侧壁；
一层间介电层，覆盖于该浮置栅极、该控制栅极、与该氧化物间隙壁上；
一无边界接点，位于该层间介电层中，且与该控制栅极电性连接；以及
一源极接点与一漏极接点，位于该层间介电层中，且分别与该源极区和该漏极区电性连接。
10.根据权利要求9所述的随机存取存储器，其特征在于，该控制栅极及该氧化物间隙壁的结合形状为矩形。
11.根据权利要求10所述的随机存取存储器，其特征在于，该控制栅极为多晶硅，且该氧化物间隙壁为多晶氧化物层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/148,342 US7176084B2 (en) | 2005-06-09 | 2005-06-09 | Self-aligned conductive spacer process for sidewall control gate of high-speed random access memory |
| US11/148,342 | 2005-06-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1877797A CN1877797A (zh) | 2006-12-13 |
| CN100466208C true CN100466208C (zh) | 2009-03-04 |
Family
ID=37510186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100568405A Expired - Fee Related CN100466208C (zh) | 2005-06-09 | 2006-03-07 | 随机存取存储器及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7176084B2 (zh) |
| CN (1) | CN100466208C (zh) |
| TW (1) | TWI302029B (zh) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7282401B2 (en) | 2005-07-08 | 2007-10-16 | Micron Technology, Inc. | Method and apparatus for a self-aligned recessed access device (RAD) transistor gate |
| KR100885791B1 (ko) * | 2005-11-18 | 2009-02-26 | 주식회사 하이닉스반도체 | 낸드 플래쉬 메모리 소자의 제조방법 |
| US7602001B2 (en) * | 2006-07-17 | 2009-10-13 | Micron Technology, Inc. | Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells |
| US7525138B2 (en) | 2007-05-03 | 2009-04-28 | Dsm Solutions, Inc. | JFET device with improved off-state leakage current and method of fabrication |
| JP4744576B2 (ja) * | 2008-09-10 | 2011-08-10 | パナソニック株式会社 | 半導体装置の製造方法 |
| CN101572243B (zh) * | 2009-02-06 | 2014-08-27 | 上海华虹宏力半导体制造有限公司 | 自对准侧壁多晶硅导线制造方法及使用该方法制造的导线 |
| EP2251907B1 (en) * | 2009-05-14 | 2015-12-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor Storage Device and Manufacturing Method |
| DE102009047304B4 (de) * | 2009-11-30 | 2012-04-26 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Leistungssteigerung in PFET-Transistoren mit einem Metallgatestapel mit großem ε durch Verbessern des Dotierstoffeinschlusses |
| US9611544B2 (en) | 2010-04-15 | 2017-04-04 | Novellus Systems, Inc. | Plasma activated conformal dielectric film deposition |
| US9257274B2 (en) | 2010-04-15 | 2016-02-09 | Lam Research Corporation | Gapfill of variable aspect ratio features with a composite PEALD and PECVD method |
| US8956983B2 (en) | 2010-04-15 | 2015-02-17 | Novellus Systems, Inc. | Conformal doping via plasma activated atomic layer deposition and conformal film deposition |
| US9287113B2 (en) | 2012-11-08 | 2016-03-15 | Novellus Systems, Inc. | Methods for depositing films on sensitive substrates |
| US9076646B2 (en) | 2010-04-15 | 2015-07-07 | Lam Research Corporation | Plasma enhanced atomic layer deposition with pulsed plasma exposure |
| US9997357B2 (en) | 2010-04-15 | 2018-06-12 | Lam Research Corporation | Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors |
| US9390909B2 (en) | 2013-11-07 | 2016-07-12 | Novellus Systems, Inc. | Soft landing nanolaminates for advanced patterning |
| US8637411B2 (en) | 2010-04-15 | 2014-01-28 | Novellus Systems, Inc. | Plasma activated conformal dielectric film deposition |
| US9373500B2 (en) | 2014-02-21 | 2016-06-21 | Lam Research Corporation | Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications |
| US8728956B2 (en) | 2010-04-15 | 2014-05-20 | Novellus Systems, Inc. | Plasma activated conformal film deposition |
| US9892917B2 (en) | 2010-04-15 | 2018-02-13 | Lam Research Corporation | Plasma assisted atomic layer deposition of multi-layer films for patterning applications |
| JP5632687B2 (ja) * | 2010-09-10 | 2014-11-26 | 株式会社日立国際電気 | 半導体装置の製造方法及び基板処理装置 |
| US9685320B2 (en) | 2010-09-23 | 2017-06-20 | Lam Research Corporation | Methods for depositing silicon oxide |
| US8647993B2 (en) | 2011-04-11 | 2014-02-11 | Novellus Systems, Inc. | Methods for UV-assisted conformal film deposition |
| US8592328B2 (en) | 2012-01-20 | 2013-11-26 | Novellus Systems, Inc. | Method for depositing a chlorine-free conformal sin film |
| KR102207992B1 (ko) | 2012-10-23 | 2021-01-26 | 램 리써치 코포레이션 | 서브-포화된 원자층 증착 및 등각막 증착 |
| SG2013083241A (en) | 2012-11-08 | 2014-06-27 | Novellus Systems Inc | Conformal film deposition for gapfill |
| US9214334B2 (en) | 2014-02-18 | 2015-12-15 | Lam Research Corporation | High growth rate process for conformal aluminum nitride |
| US9589805B2 (en) | 2014-08-04 | 2017-03-07 | Cypress Semiconductor Corporation | Split-gate semiconductor device with L-shaped gate |
| US9478438B2 (en) | 2014-08-20 | 2016-10-25 | Lam Research Corporation | Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor |
| US9478411B2 (en) | 2014-08-20 | 2016-10-25 | Lam Research Corporation | Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS |
| KR101552921B1 (ko) * | 2014-09-29 | 2015-09-15 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| US9564312B2 (en) | 2014-11-24 | 2017-02-07 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
| US10566187B2 (en) | 2015-03-20 | 2020-02-18 | Lam Research Corporation | Ultrathin atomic layer deposition film accuracy thickness control |
| US9502238B2 (en) | 2015-04-03 | 2016-11-22 | Lam Research Corporation | Deposition of conformal films by atomic layer deposition and atomic layer etch |
| US10840105B2 (en) * | 2015-06-15 | 2020-11-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gate structure with insulating structure and method for manufacturing the same |
| US10526701B2 (en) | 2015-07-09 | 2020-01-07 | Lam Research Corporation | Multi-cycle ALD process for film uniformity and thickness profile modulation |
| US9773643B1 (en) | 2016-06-30 | 2017-09-26 | Lam Research Corporation | Apparatus and method for deposition and etch in gap fill |
| US10062563B2 (en) | 2016-07-01 | 2018-08-28 | Lam Research Corporation | Selective atomic layer deposition with post-dose treatment |
| US10037884B2 (en) | 2016-08-31 | 2018-07-31 | Lam Research Corporation | Selective atomic layer deposition for gapfill using sacrificial underlayer |
| US10269559B2 (en) | 2017-09-13 | 2019-04-23 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
| FR3076394A1 (fr) * | 2018-01-04 | 2019-07-05 | Stmicroelectronics (Rousset) Sas | Espaceurs de transistors mos et leur procede de fabrication |
| CN110854184B (zh) * | 2018-08-03 | 2023-04-07 | 联华电子股份有限公司 | 半导体元件及其制造方法 |
| CN111863949A (zh) * | 2019-04-30 | 2020-10-30 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5045488A (en) * | 1990-01-22 | 1991-09-03 | Silicon Storage Technology, Inc. | Method of manufacturing a single transistor non-volatile, electrically alterable semiconductor memory device |
| US6174771B1 (en) * | 1998-11-17 | 2001-01-16 | Winbond Electronics Corp. | Split gate flash memory cell with self-aligned process |
| US6525371B2 (en) * | 1999-09-22 | 2003-02-25 | International Business Machines Corporation | Self-aligned non-volatile random access memory cell and process to make the same |
| US6534821B2 (en) * | 2000-01-21 | 2003-03-18 | Taiwan Semiconductor Manufacturing Company | Structure with protruding source in split-gate flash |
| US6624028B1 (en) * | 2002-03-04 | 2003-09-23 | Megawin Technology Co., Ltd. | Method of fabricating poly spacer gate structure |
| CN1450629A (zh) * | 2002-04-08 | 2003-10-22 | 台湾积体电路制造股份有限公司 | 使用源极沟渠的分离栅极式快闪存储器元件制作方法 |
| CN1464547A (zh) * | 2002-06-10 | 2003-12-31 | 南亚科技股份有限公司 | 快闪存储器的记忆单元的制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW382783B (en) * | 1998-07-06 | 2000-02-21 | United Microelectronics Corp | Method of making borderless contact |
| US6039857A (en) * | 1998-11-09 | 2000-03-21 | Yeh; Ching-Fa | Method for forming a polyoxide film on doped polysilicon by anodization |
| KR100401130B1 (ko) * | 2001-03-28 | 2003-10-10 | 한국전자통신연구원 | 수직형 채널을 가지는 초미세 ｍｏｓ 트랜지스터 제조방법 |
| US6689658B2 (en) * | 2002-01-28 | 2004-02-10 | Silicon Based Technology Corp. | Methods of fabricating a stack-gate flash memory array |
| US6570213B1 (en) * | 2002-02-08 | 2003-05-27 | Silicon Based Technology Corp. | Self-aligned split-gate flash memory cell and its contactless NOR-type memory array |
| US6784039B2 (en) * | 2002-10-16 | 2004-08-31 | Taiwan Semiconductor Manufacturing Company | Method to form self-aligned split gate flash with L-shaped wordline spacers |
| CN1591823A (zh) * | 2003-08-27 | 2005-03-09 | 上海宏力半导体制造有限公司 | 增加集成电路构装密度的制造方法 |
| DE10339989B4 (de) * | 2003-08-29 | 2008-04-17 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur |
| US7221008B2 (en) * | 2003-10-06 | 2007-05-22 | Sandisk Corporation | Bitline direction shielding to avoid cross coupling between adjacent cells for NAND flash memory |
| JP4445353B2 (ja) * | 2004-09-02 | 2010-04-07 | 富士通株式会社 | 直接トンネル型半導体記憶装置の製造方法 |
| US7335943B2 (en) * | 2005-05-06 | 2008-02-26 | Atmel Corporation | Ultrascalable vertical MOS transistor with planar contacts |
-
2005
- 2005-06-09 US US11/148,342 patent/US7176084B2/en not_active Expired - Fee Related
-
2006
- 2006-02-13 TW TW095104732A patent/TWI302029B/zh not_active IP Right Cessation
- 2006-03-07 CN CNB2006100568405A patent/CN100466208C/zh not_active Expired - Fee Related
- 2006-12-21 US US11/642,658 patent/US20070096200A1/en not_active Abandoned
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5045488A (en) * | 1990-01-22 | 1991-09-03 | Silicon Storage Technology, Inc. | Method of manufacturing a single transistor non-volatile, electrically alterable semiconductor memory device |
| US6174771B1 (en) * | 1998-11-17 | 2001-01-16 | Winbond Electronics Corp. | Split gate flash memory cell with self-aligned process |
| US6525371B2 (en) * | 1999-09-22 | 2003-02-25 | International Business Machines Corporation | Self-aligned non-volatile random access memory cell and process to make the same |
| US6534821B2 (en) * | 2000-01-21 | 2003-03-18 | Taiwan Semiconductor Manufacturing Company | Structure with protruding source in split-gate flash |
| US6624028B1 (en) * | 2002-03-04 | 2003-09-23 | Megawin Technology Co., Ltd. | Method of fabricating poly spacer gate structure |
| CN1450629A (zh) * | 2002-04-08 | 2003-10-22 | 台湾积体电路制造股份有限公司 | 使用源极沟渠的分离栅极式快闪存储器元件制作方法 |
| CN1464547A (zh) * | 2002-06-10 | 2003-12-31 | 南亚科技股份有限公司 | 快闪存储器的记忆单元的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7176084B2 (en) | 2007-02-13 |
| US20070096200A1 (en) | 2007-05-03 |
| TWI302029B (en) | 2008-10-11 |
| CN1877797A (zh) | 2006-12-13 |
| TW200644225A (en) | 2006-12-16 |
| US20060281254A1 (en) | 2006-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100466208C (zh) | 随机存取存储器及其制造方法 | |
| US5256586A (en) | Gate-to-drain overlapped MOS transistor fabrication process | |
| CN102208437B (zh) | 半导体元件及其制作方法 | |
| JP2013115433A (ja) | 半導体素子及びその製造方法 | |
| KR20040028384A (ko) | 불휘발성 메모리 장치 및 그 제조방법 | |
| JP2000260953A (ja) | ソースとドレイン端子用の拡大されたコンタクト領域を有するゲートデバイス及びその製造方法 | |
| TW201508925A (zh) | 半導體裝置結構及其形成方法 | |
| JP5454543B2 (ja) | 半導体装置の製造方法 | |
| CN100369263C (zh) | 具有高介电常数栅极介电层的半导体组件及其制造方法 | |
| US8575683B1 (en) | Semiconductor device and method of fabricating the same | |
| TWI398001B (zh) | 具有在閘極作用區域上之接觸的電晶體 | |
| US20050104140A1 (en) | Low-power multiple-channel fully depleted quantum well CMOSFETs | |
| CN103681291A (zh) | 一种金属硅化物的形成方法 | |
| WO2011137624A1 (zh) | 一种闪存器件及其制造方法 | |
| US8722488B2 (en) | Method of fabricating semiconductor device | |
| JP5020467B2 (ja) | 半導体装置の製造方法 | |
| CN104064463A (zh) | 晶体管及其形成方法 | |
| KR20220152058A (ko) | 비휘발성 메모리 셀을 포함하는 반도체 소자 및 그 제조 방법 | |
| CN110416218B (zh) | 存储元件的制造方法 | |
| US7354824B2 (en) | Fabrication method of non-volatile memory | |
| TW202018917A (zh) | 非揮發性記憶體及其製造方法 | |
| JP2002368007A (ja) | 金属酸化膜半導体製造方法 | |
| TW202418550A (zh) | 快閃記憶體及其製造方法 | |
| CN108346699B (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN106992143B (zh) | 一种半导体器件以及制备方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090304 |