FR3076394A1 - Espaceurs de transistors mos et leur procede de fabrication - Google Patents

Espaceurs de transistors mos et leur procede de fabrication Download PDF

Info

Publication number
FR3076394A1
FR3076394A1 FR1850048A FR1850048A FR3076394A1 FR 3076394 A1 FR3076394 A1 FR 3076394A1 FR 1850048 A FR1850048 A FR 1850048A FR 1850048 A FR1850048 A FR 1850048A FR 3076394 A1 FR3076394 A1 FR 3076394A1
Authority
FR
France
Prior art keywords
spacers
layer
grid
transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1850048A
Other languages
English (en)
Inventor
Arnaud Regnier
Dann MORILLON
Franck Julien
Marjorie HESSE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Priority to FR1850048A priority Critical patent/FR3076394A1/fr
Priority to US16/228,032 priority patent/US10930757B2/en
Publication of FR3076394A1 publication Critical patent/FR3076394A1/fr
Priority to US17/180,197 priority patent/US20210175346A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un transistor MOS dans lequel des espaceurs (10) sont formés avant la grille (14).

Description

La présente demande concerne les transistors MOS et leur procédé de fabrication. Plus précisément, la présente demande concerne la fabrication d'espaceurs de transistors.
Exposé de l'art antérieur
Les transistors MOS comprennent des espaceurs, c'est-àdire des éléments isolants électriquement situés en contact avec la grille du côté du drain et du côté de la source. Les espaceurs permettent, entre autres, de protéger certaines zones lors du dopage des régions de drain et source de manière à séparer les régions de drain et de source, ayant un dopage relativement important, de la région de canal. En outre, plus les espaceurs sont larges, plus la résistance d'entrée est importante et plus le champ électrique latéral est faible. Ainsi, les transistors devant supporter de relativement fortes puissances ont besoin d'espaceurs relativement larges.
Résumé
Un mode de réalisation pallie tout ou partie des inconvénients des procédés usuels de fabrication de transistors.
Ainsi, un mode de réalisation prévoit un procédé de fabrication d'un premier transistor MOS dans lequel des espaceurs sont formés avant la grille.
B16665 - 17-RO-0569
Selon un mode de réalisation, les espaceurs ont une forme de parallélépipèdes.
Selon un mode de réalisation, le procédé comprend les étapes de : al) déposer une couche d'isolant ; et bl) graver la couche d'isolant de manière à former les espaceurs.
Selon un mode de réalisation, le procédé comprend les étapes : a2) d'oxyder une couche de matériau semiconducteur d'un substrat de type silicium sur isolant, dans une zone où la grille sera située ; b2) de graver la couche d'isolant obtenue après oxydation de manière à former les espaceurs.
Selon un mode de réalisation, le procédé comprend les étapes ultérieures de : c) déposer une couche de matériau conducteur ; et d) graver la couche de matériau conducteur de manière à former la grille entre les espaceurs.
Selon un mode de réalisation, au moins un deuxième transistor, dont les espaceurs sont formés après la grille, est formé autour du premier transistor.
Selon un mode de réalisation, la couche d'isolant est une couche de protection utilisée au cours de la formation dudit au moins un transistor dont les espaceurs sont formés après la grille.
Un autre mode de réalisation prévoit un transistor MOS dont des espaceurs ont sensiblement la forme d'un parallélépipède.
Selon un mode de réalisation, la grille recouvre partiellement les espaceurs.
Selon un mode de réalisation, deux espaceurs ont des largeurs différentes l'un de l'autre.
Brève description des dessins
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
les figures IA à IC représentent, très schématiquement, un procédé usuel de fabrication d'espaceurs ;
B16665 - 17-RO-0569 les figures 2A et 2B représentent schématiquement deux modes de réalisation d'espaceurs ;
les figures 3A à 3D représentent schématiquement un procédé de fabrication du mode de réalisation de la figure 2A ;
les figures 4A à 4G représentent schématiquement un procédé de fabrication du mode de réalisation de la figure 2B ; et la figure 5 représente schématiquement un autre mode de réalisation d'espaceurs.
Description détaillée
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, la formation des régions de drain et de source, dont leur dopage, n'est pas détaillée.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes gauche, droite, etc., ou relative, tels que les termes dessus, supérieur, inférieur, etc., ou à des qualificatifs d'orientation, tels que les termes horizontal, vertical, etc., il est fait référence à l'orientation des éléments concernés dans les figures. Sauf précision contraire, les expressions environ et sensiblement signifient à 10 % près, de préférence à 5 % près.
Les figures IA à IC représentent très schématiquement un procédé de fabrication usuel d'espaceurs. Au cours de l'étape de la figure IA, une grille 2 est formée sur un substrat 4. Au cours de l'étape de la figure IB, une couche 6 de matériau isolant, par exemple de 1'étape figure former
IC, des de l'oxyde de silicium, illustrée en figure IA la couche espaceurs est
Au de les déposée sur la structure cours de 1 ' étape de la manière anisotrope pour parois latérales de la grille 2.
B16665 - 17-RO-0569
Les espaceurs 8 ont, de par leur procédé de fabrication, une largeur variant d'une valeur maximale au niveau du substrat 4 jusqu'à une valeur minimale se rapprochant de zéro au niveau de la face supérieure de la grille 2. De plus, la valeur maximale de la largeur des espaceurs 8 est dépendante de la hauteur de la grille 2.
Ainsi, diminuer la hauteur des transistors entraîne une diminution de la largeur des espaceurs 8, ce qui peut devenir problématique, selon la tension que doivent supporter les transistors. Ceci est par exemple le cas pour des transistors devant supporter des tensions supérieures à environ 5 V.
Les figures 2A et 2B sont des vues en coupe représentant schématiquement deux modes de réalisation d'espaceurs 10 de transistors MOS situés sur une puce. Les transistors des figures 2A et 2B sont chacun situés dans et sur un substrat 12 et comprennent chacun une grille 14, et des régions 16 de drain et de source dopées de manière relativement importante par rapport au substrat 12. Les transistors comprennent, de plus, les espaceurs 10 situés entre la grille 14 et les régions 16 de source et de drain et en contact avec les parois latérales de la grille.
Selon les modes de réalisation décrits, les espaceurs 10 ont chacun sensiblement une forme de parallélépipède. Plus précisément, dans les cas des figures 2A et 2B, les espaceurs 10 ont une forme de parallélépipède rectangle. Ainsi, la largeur, c'est-à-dire la dimension horizontale dans le plan des figures 2A et 2B, de chaque espaceur est sensiblement constante sur toute sa hauteur et indépendante de la hauteur de la grille 14.
Des zones 18 du substrat 12, situées directement sous les espaceurs 10, sont protégées lors du dopage des régions de source et de drain et sont donc moins fortement dopées que les régions 16 de source et de drain. La largeur des zones 18 dépend donc de la largeur des espaceurs 10.
Dans le cas des espaceurs décrits en relation avec les figures 2A et 2B, la hauteur de chaque grille 14 est plus élevée que la hauteur de ses espaceurs 10. Ainsi, les parois latérales
B16665 - 17-RO-0569 de chaque grille 14 ne sont que partiellement recouvertes par les espaceurs 10. De plus, la largeur de la partie supérieure de chaque grille 14 est ici plus élevée que la distance entre ses espaceurs 10. La partie supérieure de chaque grille 14 recouvre donc partiellement la face supérieure de ses espaceurs 10. En d'autres termes, les grilles 14 ont une section en forme de T dans le plan des figures 2A et 2B. A titre de variante, chaque grille
14 et ses espaceurs : 18 peuvent avoir la même hauteur.
Dans le mode de réalisation de la figure 2A, les
espaceurs 10 et la grille 14 sont situés sur le substrat •
Dans le mode de réalisation de la figure 2B, les
espaceurs 10 sont enterrés dans le substrat 12 et leur face
supérieure est dans le même plan horizontal que la face supérieure du substrat 12. La face inférieure de la grille 14 et la face inférieure des espaceurs 10 sont dans un même plan dans le substrat 12. Dans le cas de l'exemple de la figure 2B, une partie supérieure de la grille 14 dépasse au-dessus du plan de la face supérieure du substrat 12 et des espaceurs 10.
Les figures 3A à 3D sont des vues en coupe représentant schématiquement le résultat d'étapes d'un procédé de fabrication du mode de réalisation de la figure 2A. Une partie droite 20 des figures 3A à 3D illustre le résultat d'étapes de fabrication du mode de réalisation de la figure 2A et une partie gauche 22 illustre la fabrication d'autres composants, par exemple d'autres transistors. Les structures des parties droite 20 et gauche 22 sont séparées par une tranchée isolante électriquement 24.
La structure de la partie gauche 22 comprend, sur un substrat 26, une couche d'isolant 28 et une couche 30 de silicium, formant une structure SOI ou Silicon On Insulator. Les transistors du type de celui de la figure 2A peuvent aussi être adjacents à des composants sur silicium massif.
Une couche 32 d'isolant, par exemple en nitrure de silicium ou en oxyde de silicium, est déposée sur l'ensemble de la structure. L'épaisseur de la couche 32 d'isolant est égale à la hauteur voulus des espaceurs 10. La couche d'isolant 32 est
B16665 - 17-RO-0569 ensuite gravée partiellement de manière à former deux parallélépipèdes séparés de la largeur voulue de la grille et dont les dimensions sont celles des espaceurs 10 voulus.
La couche isolante 32 peut aussi être utilisée comme couche de protection pour d'autres zones de la puce. Par exemple, la couche 32 recouvre et protège la couche 30 de matériau semiconducteur de la structure SOI de la partie gauche 22 de la figure 3A et une portion de la tranchée isolante 24. Une telle couche de protection 32 est généralement prévue dans les procédés de co-integration de plusieurs types de transistors. Ainsi, un avantage de ce mode de réalisation est qu'il peut utiliser une étape de fabrication déjà présente pour l'étape de la figure 3A et ne requiert alors que la modification du masque.
La structure de la partie droite 20 comprend, sur le substrat 26 et autour des parallélépipèdes formant les espaceurs 10, une couche 31 d'isolant, par exemple en oxyde de silicium. La couche 31 constituera l'isolant de grille du transistor de la partie droite 20.
La figure 3B représente le résultat d'une étape de dépôt d'une couche 34 de matériau de conducteur de grille, par exemple du polysilicium, sur la structure de la figure 3A. La couche 34 de conducteur de grille a une épaisseur égale à la hauteur de la grille voulue en partie droite 20.
La figure 3C représente le résultat d'une étape de dépôt d'un masque de gravure non représenté et d'une étape de gravure. Le masque protège la partie de la couche 34 constituant la grille 14, c'est-à-dire la zone entre les espaceurs 10. Une gravure anisotrope est effectuée de manière à retirer les portions de la couche 34 non protégées par le masque. De préférence, le masque est placé et dimensionné de telle manière que, comme cela est représenté en figure 3C, la grille 14 remplisse entièrement l'espace entre les espaceurs 10 et que la partie supérieure de la grille recouvre partiellement les espaceurs 10.
Des zones 36 du matériau de grille peuvent subsister au niveau des parois latérales de la couche 32 de protection et des
B16665 - 17-RO-0569 espaceurs 10. La largeur des espaceurs est ajustée afin que les zones 36 n'aient pas d'influence sur le fonctionnement du transistor formé.
La figure 3D illustre une étape de fabrication au cours de laquelle les portions non recouvertes de la couche 31 d'isolant de la partie droite 20 ainsi que la couche 32 de protection et les zones 36 sont retirées. Les autres transistors de la puce sont formés ultérieurement de manière usuelle. Par exemple, un transistor 38 est représenté dans la partie gauche de la figure 3D.
Des vias 40, connectant les différentes parties des transistors des parties droite et gauche, sont formés dans une couche isolante 42 recouvrant les transistors.
Il est possible d'ajouter une étape de croissance épitaxiale du matériau semiconducteur de la couche 30 et du substrat 26 survenant avant la formation des vias 40, mais après l'étape de la figure 3C.
Un avantage de la forme parallélépipédique des espaceurs 10 est que, pour une croissance épitaxiale sur une hauteur inférieure à la hauteur des espaceurs 10, la distance entre la grille 14 et le matériau semiconducteur épitaxié reste constante sur toute la hauteur des espaceurs, ce qui n'est pas le cas avec des espaceurs formés par le procédé usuel décrit en relation avec la figure 1. De plus, la distance entre la grille 14 et le matériau semiconducteur épitaxié est conditionnée par la largeur des espaceurs 10 ce qui permet d'ajuster le champ électrique dans les espaceurs 10. En effet, plus les espaceurs sont larges, plus le champ électrique dans les espaceurs est faible. Bien que les figures représentent un
Les figures 4A à 4G sont des vues en coupe représentant schématiquement un procédé de fabrication du mode de réalisation de la figure 2B. Les figures 4A à 4G comprennent comme précédemment une partie droite dans laquelle sera formée le transistor de la figure 2B et une partie gauche dans laquelle sera formé un autre transistor.
B16665 - 17-RO-0569
La figure 4A illustre une étape initiale de fabrication, au cours de laquelle une structure SOI (silicium sur isolant) est formée. La puce comprend donc un substrat 44 en matériau semiconducteur, par exemple du silicium, recouvert d'une couche 46 d'isolant, par exemple de l'oxyde de silicium. La couche 46 est elle-même recouverte d'une couche 48 de matériau semiconducteur, par exemple du silicium. La couche 48 de matériau semiconducteur est recouverte d'une couche 50 d'isolant.
La figure 4B illustre une étape au cours de laquelle un masque 52, par exemple un masque dur, est déposé sur la structure de la figure 4A. Le masque 52 comprend une ouverture située en regard de la zone dans laquelle sera formée le transistor de la figure 2B, ici la partie droite de la figure 4B. La couche 50 est par exemple retirée en regard de cette ouverture. Une oxydation est ensuite effectuée de telle manière que la partie droite ne comprenne plus que le substrat 44 recouvert d'une couche 54 d'isolant, par exemple de l'oxyde de silicium.
La figure 4C illustre une étape suivante de fabrication au cours de laquelle la couche 54 d'isolant de la partie droite est gravée de manière à former les espaceurs 10. La distance entre les deux espaceurs est choisie selon les dimensions de la grille 14 du transistor voulu. La hauteur des espaceurs correspond à l'épaisseur de la couche 4 6 et de la couche 48 de matériau semiconducteur. Une couche 49 d'isolant peut subsister au-dessus du substrat 44 dans la partie droite, autour des espaceurs 10. Cette couche est retirée avant de former l'oxyde de grille du transistor par croissance thermique ou par déposition.
La figure 4D représente une étape de dépôt d'une couche d'isolant autour des espaceurs, qui constituera l'isolant de grille, et d'une couche 56 de matériau de conducteur de grille sur l'ensemble de la puce. L'épaisseur de la couche 56 est égale à la hauteur voulue de grille 14 du transistor.
La figure 4E représente une étape de gravure de la couche de matériau de conducteur de grille. Comme lors de l'étape de la figure 3C, la gravure est effectuée de manière à ce que la
B16665 - 17-RO-0569 couche 56 remplisse entièrement l'espace entre les espaceurs 10 et éventuellement que la partie supérieure de la grille recouvre partiellement les espaceurs.
Des zones 60 et 62, en matériau de conducteur de grille ayant une forme similaire à celle des espaceurs obtenus en figures IA à IC, se forment sur les parois latérales des espaceurs (zones 62) et sur la paroi latérale de la partie gauche (zone 60).
La figure 4F illustre une étape suivante de fabrication. Les portions découvertes de la couche 55 d'isolant de grille sont retirées et une épitaxie est effectuée de manière à faire croître le matériau semiconducteur du substrat 44 jusqu'au niveau de la face supérieure des espaceurs 10, ce qui correspond aussi à la face supérieure de la couche 48 de matériau semiconducteur.
La figure 4G illustre une étape postérieure de fabrication. Au cours de cette étape, divers éléments usuels sont formés. Par exemple, dans la figure 4G, une tranchée isolante 64 est formée entre les structures des parties gauche et droite et un transistor 66 est formé dans la partie gauche. La tranchée isolante 24 est formée au niveau de la zone 60 en conducteur de grille, de manière à le retirer. Des vias 68 sont ensuite formés, dans une couche isolante 70 recouvrant la structure, de manière à former des connexions.
La figure 5 représente schématiquement un autre mode de réalisation d'espaceurs 10 de transistors MOS. La figure 5 représente des mêmes éléments que les figures 2A et 2B, désignés similairement. La structure de la figure 5 peut être fabriquée par le procédé des figures 3A à 3D ou par le procédé des figures 4A à 4G.
Les deux espaceurs 10 représentés en figure 5 ont des largeurs différentes. En effet, dans les procédés de fabrication décrits précédemment, les dimensions horizontales, dont la largeur des espaceurs, ne dépendent, avantageusement, pas de la hauteur de grille mais uniquement des dimensions des ouvertures des masques de gravure et il est donc possible de choisir des largeurs différentes pour l'espaceur côté drain et pour l'espaceur côté
B16665 - 17-RO-0569 source. En outre, dans le mode de réalisation des figures 3A à 3D, la hauteur des espaceurs 10 peut être choisie librement en choisissant l'épaisseur de la couche d'isolant 32. Dans le mode de réalisation des figures 4A à 4G, la hauteur des espaceurs dépend des épaisseurs des couches 46 d'isolant et 48 de matériau semiconducteur de la structure SOI.
Un avantage des modes de réalisation décrits est que la largeur des espaceurs ne dépend pas de la hauteur de grille.
Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, chaque grille décrite a une hauteur supérieure à la hauteur de ses espaceurs. Chaque grille 14 peut cependant avoir la même hauteur que ses espaceurs. La face supérieure de chaque grille est alors dans le même plan que la face supérieure des espaceurs.
De plus, les modes de réalisation décrits peuvent être appliqués à toute structure comprenant des transistors MOS, par exemple des cellules mémoire.
Divers modes de réalisation avec diverses variantes ont été décrits ci-dessus. On notera que l'homme de l'art pourra combiner divers éléments de ces divers modes de réalisation et variantes sans faire preuve d'activité inventive.

Claims (10)

  1. REVENDICATIONS
    1. Procédé de fabrication d’un premier transistor MOS comprenant une étape de formation d'espaceurs avant une étape de formation d'une grille (14).
  2. 2. Procédé selon la revendication 1, dans lequel les espaceurs (10) ont une forme de parallélépipèdes.
  3. 3. Procédé selon la revendication 1 ou 2 comprenant les étapes de :
    al) déposer une couche (32) d'isolant ; et bl) graver la couche d'isolant (32) de manière à former les espaceurs (10).
  4. 4. Procédé selon la revendication 1 ou 2, comprenant les étapes :
    a2) d'oxyder une couche (30) de matériau semiconducteur d'un substrat de type silicium sur isolant, dans une zone où la grille (14) sera située ;
    b2) de graver la couche (54) d'isolant obtenue après oxydation de manière à former les espaceurs (10).
  5. 5. Procédé selon la revendication 3 ou 4, comprenant les étapes ultérieures de :
    c) déposer une couche (34, 56) de matériau conducteur ; et
    d) graver la couche (34, 56) de matériau conducteur de manière à former la grille (14) entre les espaceurs (10).
  6. 6. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel au moins un deuxième transistor, dont les espaceurs (10) sont formés après la grille (14), est formé autour du premier transistor.
  7. 7. Procédé selon la revendication 6 dans son rattachement à la revendication 3, dans lequel la couche (32) d'isolant est une couche de protection utilisée au cours de la formation dudit au moins un transistor dont les espaceurs sont formés après la grille.
  8. 8. Transistor MOS comprenant des espaceurs (10) qui ont sensiblement la forme d'un parallélépipède.
    Bj.6665 - 17-RO-0569
  9. 9. Transistor selon la revendication 8, dans lequel la grille (14) recouvre partiellement les espaceurs (10).
  10. 10. Transistor selon la revendication 8 ou 9, dans lequel deux espaceurs (10) ont des largeurs différentes l'un de l'autre.
FR1850048A 2018-01-04 2018-01-04 Espaceurs de transistors mos et leur procede de fabrication Pending FR3076394A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1850048A FR3076394A1 (fr) 2018-01-04 2018-01-04 Espaceurs de transistors mos et leur procede de fabrication
US16/228,032 US10930757B2 (en) 2018-01-04 2018-12-20 Method of manufacturing MOS transistor spacers
US17/180,197 US20210175346A1 (en) 2018-01-04 2021-02-19 Mos transistor spacers and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1850048A FR3076394A1 (fr) 2018-01-04 2018-01-04 Espaceurs de transistors mos et leur procede de fabrication
FR1850048 2018-01-04

Publications (1)

Publication Number Publication Date
FR3076394A1 true FR3076394A1 (fr) 2019-07-05

Family

ID=62749054

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1850048A Pending FR3076394A1 (fr) 2018-01-04 2018-01-04 Espaceurs de transistors mos et leur procede de fabrication

Country Status (2)

Country Link
US (2) US10930757B2 (fr)
FR (1) FR3076394A1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255846A (ja) * 1995-03-17 1996-10-01 Nippondenso Co Ltd 半導体装置及びその製造方法
US20080274595A1 (en) * 2007-05-01 2008-11-06 Spencer Gregory S Dual substrate orientation or bulk on SOI integrations using oxidation for silicon epitaxy spacer formation
US8492228B1 (en) * 2012-07-12 2013-07-23 International Business Machines Corporation Field effect transistor devices having thick gate dielectric layers and thin gate dielectric layers
US20130309868A1 (en) * 2012-05-21 2013-11-21 Globalfoundries Inc. Methods for forming an integrated circuit with straightened recess profile
US20150357467A1 (en) * 2014-06-10 2015-12-10 International Business Machines Corporation Tunable breakdown voltage rf fet devices

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350993B1 (en) * 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
US6180501B1 (en) * 1999-10-14 2001-01-30 Chartered Semiconductor Manufacturing Ltd. Method to fabricate a double-polysilicon gate structure for a sub-quarter micron self-aligned-titanium silicide process
DE10056873B4 (de) * 2000-11-16 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Gateelektrode eines Feldeffekttransistors mit verringertem Gatewiderstand
US20020168823A1 (en) * 2001-05-08 2002-11-14 Horn-Huei Tseng Method for fabricating recessed lightly doped drain field effect transistors
US6677646B2 (en) * 2002-04-05 2004-01-13 International Business Machines Corporation Method and structure of a disposable reversed spacer process for high performance recessed channel CMOS
US20040142517A1 (en) * 2003-01-17 2004-07-22 Chih-Wei Chang Hatted polysilicon gate structure for improving salicide performance and method of forming the same
US7585731B2 (en) * 2004-02-20 2009-09-08 Renesas Technology Corp. Semiconductor integrated circuit device and its manufacturing method
US7393733B2 (en) * 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7176084B2 (en) * 2005-06-09 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned conductive spacer process for sidewall control gate of high-speed random access memory
US7915670B2 (en) * 2007-07-16 2011-03-29 International Business Machines Corporation Asymmetric field effect transistor structure and method
TWI340436B (en) * 2007-07-18 2011-04-11 Nanya Technology Corp Two-bit flash memory cell structure and method of making the same
US8440519B2 (en) * 2010-05-12 2013-05-14 International Business Machines Corporation Semiconductor structures using replacement gate and methods of manufacture
US9093375B2 (en) * 2013-03-12 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure and method
US8999791B2 (en) * 2013-05-03 2015-04-07 International Business Machines Corporation Formation of semiconductor structures with variable gate lengths
US9755059B2 (en) * 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9165928B2 (en) * 2013-06-14 2015-10-20 Globalfoundries Inc. Methods of forming gate structures for CMOS based integrated circuit products and the resulting devices
US9666684B2 (en) * 2013-07-18 2017-05-30 Globalfoundries Inc. III-V semiconductor device having self-aligned contacts
US9390928B2 (en) * 2013-10-22 2016-07-12 Globalfoundries Inc. Anisotropic dielectric material gate spacer for a field effect transistor
KR102255183B1 (ko) * 2014-02-21 2021-05-24 삼성전자주식회사 수직형 트랜지스터를 갖는 씨모스 이미지 센서 및 그 제조 방법
US9786755B2 (en) * 2015-03-18 2017-10-10 Stmicroelectronics (Crolles 2) Sas Process for producing, from an SOI and in particular an FDSOI type substrate, transistors having gate oxides of different thicknesses, and corresponding integrated circuit
US9685457B2 (en) * 2015-07-22 2017-06-20 Globalfoundries Inc. Method including a formation of a transistor and semiconductor structure including a first transistor and a second transistor
KR102480219B1 (ko) * 2015-09-16 2022-12-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9748334B1 (en) * 2016-02-18 2017-08-29 International Business Machines Corporation Fabrication of nanomaterial T-gate transistors with charge transfer doping layer
US10340352B2 (en) * 2017-03-14 2019-07-02 Globalfoundries Inc. Field-effect transistors with a T-shaped gate electrode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255846A (ja) * 1995-03-17 1996-10-01 Nippondenso Co Ltd 半導体装置及びその製造方法
US20080274595A1 (en) * 2007-05-01 2008-11-06 Spencer Gregory S Dual substrate orientation or bulk on SOI integrations using oxidation for silicon epitaxy spacer formation
US20130309868A1 (en) * 2012-05-21 2013-11-21 Globalfoundries Inc. Methods for forming an integrated circuit with straightened recess profile
US8492228B1 (en) * 2012-07-12 2013-07-23 International Business Machines Corporation Field effect transistor devices having thick gate dielectric layers and thin gate dielectric layers
US20150357467A1 (en) * 2014-06-10 2015-12-10 International Business Machines Corporation Tunable breakdown voltage rf fet devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CORNU-FRULEUX F ET AL: "Spacer-First Damascene-Gate FinFET Architecture Featuring Stringer-Free Integration", IEEE ELECTRON DEVICE LETTERS, IEEE SERVICE CENTER, NEW YORK, NY, US, vol. 28, no. 6, 1 June 2007 (2007-06-01), pages 523 - 526, XP011182248, ISSN: 0741-3106, DOI: 10.1109/LED.2007.897443 *

Also Published As

Publication number Publication date
US20190207014A1 (en) 2019-07-04
US20210175346A1 (en) 2021-06-10
US10930757B2 (en) 2021-02-23

Similar Documents

Publication Publication Date Title
FR2986370A1 (fr) Circuit integre 3d
FR2853454A1 (fr) Transistor mos haute densite
EP0426251A1 (fr) Procédé pour fabriquer un dispositif à transistors MIS ayant une électrode de grille en forme de "T" inversé
EP2323160A1 (fr) Procédé de réalisation de transistors à effet de champs avec une contre-électrode et dispositif semi-conducteur
FR2795554A1 (fr) Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs
FR2744566A1 (fr) Dispositif a semiconducteurs comprenant deux dispositifs elementaires, et procede de fabrication
FR3040538A1 (fr) Transistor mos et son procede de fabrication
FR3067516A1 (fr) Realisation de regions semiconductrices dans une puce electronique
EP3490007B1 (fr) Methode de fabrication de couples de transistors cmos de type " fin-fet " a basse temperature
EP3745468A1 (fr) Structure de transistor
FR2858876A1 (fr) Procede de formation sous une couche mince d'un premier materiau de portions d'un autre materiau et/ou de zones de vide
FR3076394A1 (fr) Espaceurs de transistors mos et leur procede de fabrication
EP3046143A1 (fr) Procede de realisation d'un circuit electronique integre tridimensionnel
FR3064399A1 (fr) Transistor quantique vertical
EP0949667A1 (fr) Cellule mémoire électriquement programmable
FR3066318A1 (fr) Puce a transistors nmos et pmos contraints
FR2718287A1 (fr) Procédé de fabrication d'un transistor à effet de champ à grille isolée, en particulier de longueur de canal réduite, et transistor correspondant.
EP3035386B1 (fr) Procédé de réalisation d'un dispositif à effet de champ amélioré
FR2860919A1 (fr) Structures et procedes de fabrication de regions semiconductrices sur isolant
FR2889622A1 (fr) Procede de fabrication d'un transistor a nanodoigts semiconducteurs paralleles
EP2479785A1 (fr) Dispositif à effet de champ muni d'une zone barrière de diffusion de dopants localisée et procédé de réalisation
EP3086374B1 (fr) Procédé de réalisation d'un dispositif à effet de champ amélioré
FR3069702A1 (fr) Procede de fabrication simultanee de transistors soi et de transistors sur substrat massif
EP2428985B1 (fr) Procédé de fabrication d'un transistor MOS à canal contraint
FR3055469A1 (fr) Transistor a effet de champ a grille entourante

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20190705

RX Complete rejection

Effective date: 20200318