JP2013149829A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体装置に与えられる熱的ダメージを避けつつ、不純物の少ない導電膜を形成することができ、さらに、製造プロセスの増加を避けることができる、半導体装置の製造方法を提供する。
【解決手段】実施形態にかかる半導体装置の製造方法は、第１の導電膜と第１の絶縁膜とをその表面に有する半導体基板に対して、マイクロ波を照射して、第１の導電膜の表面が第１の絶縁膜の表面と比べて５０℃以上高い状態に保持しつつ、ＣＶＤ法を用いて、第２の導電膜を、第１の導電膜の上に選択的に堆積し、第２の導電膜に対して熱処理を行い、第１の導電膜と第２の導電膜とを反応させることにより、第３の導電膜を形成する。
【選択図】図１

Description

本発明の実施形態は、半導体装置の製造方法に関する。

従来、ＣＶＤ（Chemical Vapor Deposition）法を用いて、半導体基板上に所望の形状の導電膜を形成する場合、まず、半導体基板の全面に導電材料膜を堆積し、その後に、ＣＭＰ（Chemical Mechanical Polishing）による導電材料膜の表面研磨を行ったり、ＲＩＥ（Reactive Ion Etching）による導電材料膜へのエッチングを行ったりして、導電材料膜を所望の形状に加工して、導電膜を形成する。

また、シリコン膜上にシリサイド膜を形成する場合には、シリコン膜を含む半導体基板の全面に導電材料膜を堆積し、熱処理を行うことによりシリコン膜と導電膜材料膜とを反応させてシリサイド膜を形成し、さらに、未反応の導電材料膜をウエットエッチング等により除去する。

しかしながら、半導体装置が微細化するにつれて、精度よく上記の工程を行うことが難しくなりつつあり、それに伴い製造プロセスの増加を招くこととなる。

特開２００８−１４０８８０号公報 特開平６−９７１９３号公報

本発明は、半導体装置に与えられる熱的ダメージを避けつつ、不純物の少ない導電膜を形成することができ、さらに、製造プロセスの増加を避けることができる半導体装置の製造方法を提供する。

本発明の実施形態によれば、半導体装置の製造方法は、第１の導電膜と第１の絶縁膜とをその表面に備える半導体基板に対して、マイクロ波を照射して、前記第１の導電膜の表面が前記第１の絶縁膜の表面と比べて５０℃以上高い状態に保持しつつ、ＣＶＤ法を用いて、第２の導電膜を、前記第１の導電膜の上に選択的に堆積し、前記第２の導電膜に対して熱処理を行い、前記第１の導電膜と前記第２の導電膜とを反応させることにより、第３の導電膜を形成する。

第１の実施形態にかかる半導体装置の製造方法を説明するための図（その１）である。 第１の実施形態にかかる半導体装置の製造方法を説明するための図（その２）である。 第２の実施形態にかかる半導体装置の製造方法を説明するための図（その１）である。 第２の実施形態にかかる半導体装置の製造方法を説明するための図（その２）である。 第３の実施形態にかかる半導体装置の製造方法を説明するための図である。 第４の実施形態にかかる半導体装置の製造方法を説明するための図である。

以下、図面を参照して、実施形態を説明する。ただし、本発明はこの実施形態に限定されるものではない。なお、全図面にわたり共通する部分には、共通する符号を付すものとし、重複する説明は省略する。また、図面は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。

（第１の実施形態）
図１及び図２を用いて本実施形態の製造方法を説明する。これらの図は、本実施形態の製造方法における各工程を示す断面図である。ここでは、シリコンウエハ（半導体基板）３０に設けられた導電膜（第１の導電膜）１１上にニッケルシリサイド膜からなる導電膜（第３の導電膜）１３を形成する工程を例に説明するが、本発明は、このような製造方法に限られるものではない。

まず、図１（ａ）に示すような、導電膜１１と絶縁膜（第１の絶縁膜）２１とで所望のパターンがその表面に形成されているシリコンウエハ３０を準備する。このシリコンウエハ３０上のパターンをなす導電膜１１は例えばシリコン膜であるが、これに限定されるものではなく他の金属膜、半金属膜、又は、金属化合物膜であっても良い。また、絶縁膜２１は、酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、窒化ホウ素膜、酸窒化シリコン膜、炭化シリコン膜、有機材料膜、高分子材料膜、もしくはこれらの組み合わせからなるものであることができる。以下の説明では、導電膜１１はシリコン膜からなるものとして説明する。

次に、シリコン膜１１と絶縁膜２１とで表面に所望のパターンが形成されたシリコンウエハ３０に、２．４５ＧＨｚ〜２５ＧＨｚのマイクロ波を照射する。マイクロ波の照射条件は、シリコン膜１１の表面温度が例えば１００〜５５０℃の範囲になるように設定する。詳細には、マイクロ波の照射パワーは１０Ｗ／ｃｍ^２〜１０ｋＷ／ｃｍ^２であり、照射時間は３０秒〜３０分間である。この際、マイクロ波の吸収率が組成により異なることから、シリコン膜１１の表面温度は、絶縁膜２１の表面温度に比べて５０℃以上高くなる。なお、シリコン膜１１及び絶縁膜２１の表面温度は、パイロメーター等の非接触温度測定器を用いて測定する。

そして、図１（ｂ）に示されるように、マイクロ波を照射して、シリコン膜１１の表面温度が絶縁膜２１の表面温度に比べて５０℃以上高い状態を保持したまま、ＣＶＤ法を用いて、シリコン膜１１上に導電膜１２（第２の導電膜）を堆積する。シリコン膜１１の表面温度が絶縁膜２１の表面温度に比べて５０℃以上高いことから、導電膜１２はシリコン膜１１の上に選択的に堆積する。従って、必要な個所に導電膜１２を堆積することができることから、導電膜１２にかかる材料コストを抑えることができ、その後の工程において、ＲＩＥ、ＣＭＰ等といった導電膜１２を所望の形状にするためのプロセスを行う必要がなくなり、製造にかかるコストも抑えることができる。また、導電膜１２が堆積されるシリコン膜１１の表面が、絶縁膜２１や下層配線（不図示）といったシリコン膜１１の表面以外の部分に比べて高い温度となることから、シリコン膜１１以外の部分に与える熱的なダメージを最小限に抑えることができる。さらに、この際マイクロ波を照射することにより、不純物が少ない導電膜１２を形成することができる。この理由については、後で説明する。

また、この導電膜１２は例えばニッケル膜からなるが、これに限定されるものではなく、Ａｌ、Ｓｉ、Ｔｉ、Ｎｉ、Ｃｏ、Ｃｕ、Ｎｂ、Ｍｏ、Ｒｕ、Ｐｄ、Ａｇ、Ｓｎ、 Ｍｎ、Ｌａ、Ｈｆ、Ｔａ、Ｗから選択された少なくとも１つの元素を含む金属膜、半金属膜、又は、金属化合物膜からなるものとすることができる。以下の説明では、導電膜１２はニッケル膜からなるものとして説明する。

次いで、図２（ｃ）に示すように、シリコン膜１１の上に堆積したニッケル膜１２に対して、これまで用いていたチャンバーと同一のチャンバー内で、言い換えると、一度もチャンバーの外に出すことなく、マイクロ波を照射する。もしくは、別のチャンバーに移してＲＴＡ（Rapid Thermal annealing）等を用いて、例えば２００℃以上の熱処理を行う。このようにすることで、シリコン膜１１とニッケル膜１２とを反応させて、ニッケルシリサイド（ＮｉＳｉｘ）膜からなる導電膜１３を形成する。この際、絶縁膜２１上にはニッケル膜１２がほとんど堆積されていないため、絶縁膜２１上にニッケルシリサイド膜１３が形成されることはない。この後、ウエット処理を行っても良い。このニッケルシリサイド膜１３は、用途等により数ｎｍから数１００ｎｍの厚みを持つものとして形成される。なお、導電膜１１及び導電膜１２の組成に応じて、形成される第３の導電膜１３の組成も異なることとなる。このように、シリコン膜１１上に選択的に堆積したニッケル膜１２を用いてニッケルシリサイド膜１３を形成することができることから、ニッケルシリサイド膜１３の形状、膜厚及び組成の制御が容易である。詳細には、ニッケル膜１２を選択的に堆積することができない場合には、シリコン膜１１に隣接する半導体基板３０上や絶縁膜２１上にもニッケル膜１２が堆積することとなる。このようなシリコン膜１１に隣接する領域にあるニッケル膜１２も、シリコン膜１１上に堆積したニッケル膜１２とともに、ニッケルシリサイド膜１３を形成する際にニッケル元素の供給源として寄与するため、最終的に形成されるニッケルシリサイド膜１３の形状、膜厚及び組成を所望のものとすることは容易ではない。しかしながら、本実施形態においては、シリコン膜１１上に選択的に堆積したニッケル膜１２がニッケル元素の供給源として寄与するため、ニッケルシリサイド膜１３の形状、膜厚及び組成が所望のものとなるように制御することが容易となる。従って、所望のニッケルシリサイド膜１３を形成することができるため、リーク等の不良も大幅に減らすことができる。

本実施形態においては、導電膜１１と絶縁膜２１とが形成されているシリコンウエハ３０に対してマイクロ波を照射することにより、マイクロ波の吸収率が組成により異なることから、導電膜１１の表面温度を絶縁膜２１の表面温度に比べて５０℃以上高くすることができ、そのような状態を保持したままＣＶＤ法により導電膜１２を堆積した場合、表面温度の高い場所、すなわち、導電膜１１上に選択的に導電膜１２を堆積することができる。従って、導電膜１２を堆積する箇所がそれ以外の部分に比べて高い温度となるために、導電膜１２を堆積する箇所以外の部分に与える熱的なダメージを最小限に抑えることができ、ひいては、形成された半導体装置においてリーク等の不良が生じることを避けることができる。さらに、導電膜１２にかかる材料コストを抑え、その後にＲＩＥ等といった導電膜１２を所望の形状にするためのプロセスを行う必要がないため、製造にかかるコストも抑えることができる。

また、導電膜１２をＣＶＤ法により堆積する際、原料のガスが、酸素、炭素、フッ素、塩素、窒素、水等の不純物を多く含んでいる場合がある。本実施形態においては、導電膜１２を堆積する際にマイクロ波を照射することにより、導電膜１１の上に付着したこれらの不純物がマイクロ波により活性化し、又は、原料ガスに含まれる還元ガスがマイクロ波により活性化してこれらの不純物と反応し、又は、原料ガスに含まれる金属元素がマイクロ波により活性化されて触媒として働き、これらの不純物を反応させ、気化させる。これにより、導電膜１１上にこれらの不純物が堆積せず、従って、本実施形態によれば、ＲＴＡ等により加熱を行いつつＣＶＤ法により導電膜１２を堆積した場合に比べて、導電膜１２に含まれる不純物を少なくすることができる。

さらに、本実施形態によれば、先に説明したように、導電膜１１上に選択的に堆積した導電膜１２を用いて導電膜１３を形成することができることから、導電膜１３の形状、膜厚及び組成の制御が容易である。特に、導電膜１２として、ＮｉやＣｏを含む金属膜、半金属膜、又は、金属化合物膜を用いた場合、これらの元素は拡散しやすく、温度に敏感であるため、制御がより容易である。また、導電膜１２を堆積する箇所が高い温度となるために、導電膜１２に含まれる金属元素が必要以上に、導電膜１２を堆積する箇所以外の部分に拡散することを避けることができる。

なお、上記の導電膜１３の形成は、上記と同様の条件でマイクロ波を照射して、導電膜１１の表面温度が絶縁膜２１の表面温度に比べて５０℃以上高い状態を保持しつつ、ＣＶＤ法を用いて、導電膜１１上に導電膜１３を直接堆積しても良い。例えば、Ｎｉを含むガスとＳｉ_２Ｈ_６などのシリコンを含むガスとを混ぜ合わせた混合ガスを用いたＣＶＤ法により、導電膜１１上にニッケルシリサイド膜からなる導電膜１３を直接堆積することができる。このような第１の実施形態の変形例においては、上記の第１の実施形態と比べて、導電膜１３の組成の制御がより容易となる。

（第２の実施形態）
図３及び図４を用いて本実施形態の製造方法を説明する。これらの図は、本実施形態の製造方法における各工程を示す断面図であり、詳細には、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)（半導体装置）１のチャネル幅方向に沿った断面に対応する。ここでは、ＭＯＳＦＥＴ１のゲート電極４１上とソース／ドレイン領域４４上にニッケルシリサイド膜からなる導電膜（第３の導電膜）１３を形成する工程を例に説明するが、本発明は、このような半導体装置の製造方法に限られるものではない。なお、以下の本実施形態の説明において、第１の実施形態と同じ構成および機能を有する部分は、第１の実施形態と同じ符号を付し、その説明は省略するものとする。

まず、図３（ａ）に示すような、シリコンウエハ（半導体基板）３０上に、周知の方法を用いて、複数のＭＯＳＦＥＴ１を形成する。このＭＯＳＦＥＴ１は、例えば、シリコンウエハ３０上に形成されたゲート電極４１と、ゲート電極４１の下に形成されたゲート絶縁膜４２と、ゲート絶縁膜４２とゲート電極４１とからなる積層の側壁を覆うゲート側壁膜４３と、ＭＯＳＦＥＴ１を挟み込むようにシリコンウエハ３０の表面近傍に形成されたソース／ドレイン領域４４とからなる。ゲート電極４１は、例えばポリシリコン膜からなり、しかしながらこれに限定されるものではなく他の金属膜、半金属膜、又は、金属化合物膜であっても良い。また、ゲート側壁膜４３は、絶縁膜からなり、例えば、酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、窒化ホウ素膜、酸窒化シリコン膜、炭化シリコン膜、有機材料膜、高分子材料膜、もしくはこれらの組み合わせからなるものであることができる。以下の説明では、ゲート電極４１は、ポリシリコン膜からなるものとして説明する。

次に、複数のＭＯＳＦＥＴ１が形成されたシリコンウエハ３０に、２．４５ＧＨｚ〜２５ＧＨｚのマイクロ波を照射する。マイクロ波の照射条件は、第１の実施形態と同様に、ゲート電極４１とソース／ドレイン領域４４との表面温度が例えば１００〜５５０℃の範囲になるように設定する。この際、マイクロ波の吸収率が組成により異なることから、ゲート電極４１とソース／ドレイン領域４４との表面温度は、ゲート側壁膜４３の表面温度に比べて５０℃以上高くなる。

そして、図３（ｂ）に示すように、第１の実施形態と同様に、マイクロ波を照射し、ゲート電極４１とソース／ドレイン領域４４との表面温度が、ゲート側壁膜４３の表面温度に比べて５０℃以上高い状態を保持したまま、ＣＶＤ法を用いて、ゲート電極４１とソース／ドレイン領域４４上に導電膜１２（第２の導電膜）を堆積する。導電膜１２は、ゲート電極４１とソース／ドレイン領域４４との表面温度がゲート側壁膜４３の表面温度に比べて５０℃以上高いことから、ゲート電極４１とソース／ドレイン領域４４との上に選択的に堆積する。詳細には、この導電膜１２は例えばニッケル膜からなるが、これに限定されるものではなく、Ａｌ、Ｓｉ、Ｔｉ、Ｎｉ、Ｃｏ、Ｃｕ、Ｎｂ、Ｍｏ、Ｒｕ、Ｐｄ、Ａｇ、Ｓｎ、 Ｍｎ、Ｌａ、Ｈｆ、Ｔａ、Ｗから選択された少なくとも１つの元素を含む金属膜、半金属膜、又は、金属化合物膜からなるものであることができる。以下の説明では、導電膜１２はニッケル膜からなるものとして説明する。この際、マイクロ波を照射することにより、先に説明したように、不純物が少ないニッケル膜１２を堆積することができる。

次いで、図４（ｃ）に示すように、第１の実施形態と同様に、ニッケル膜１２に対して例えば２００℃以上の熱処理を行い、ゲート電極４１とソース／ドレイン領域４４とニッケル膜１２とを反応させて、ニッケルシリサイド膜からなる導電膜１３を形成する。

本実施形態においては、第１の実施形態と同様に、複数のＭＯＳＦＥＴ１が形成されたシリコンウエハ３０に対してマイクロ波を照射することにより、ゲート電極４１とソース／ドレイン領域４４との表面温度を、ゲート側壁膜４３の表面温度に比べて５０℃以上高くすることができ、そのような状態を保持したままＣＶＤ法により導電膜１２を堆積した場合、ゲート電極４１とソース／ドレイン領域４４との上に選択的に導電膜１２を堆積することができる。従って、導電膜１２を堆積する箇所をそれ以外の部分に比べて高い温度とすることができるために、導電膜１２を堆積する箇所以外の部分に与える熱的なダメージを最小限に抑えることができる。さらに、導電膜１２にかかる材料コストや製造にかかるコストも抑えることができる。

さらに、本実施形態においては、第１の実施形態と同様に、ＣＶＤ法により導電膜１２を堆積する際に、マイクロ波を照射することから、ＲＴＡ等により加熱を行いつつＣＶＤ法により導電膜１２を堆積した場合に比べて、導電膜１２中の不純物を少なくすることができる。

また、本実施形態によれば、先に説明したように、導電膜１１上に選択的に堆積した導電膜１２を用いて導電膜１３を形成することができることから、導電膜１３の形状、膜厚及び組成の制御が容易であり、さらに、導電膜１２を堆積する箇所をそれ以外の部分に比べて高い温度とすることができるために、導電膜１２に含まれる金属元素が必要以上に導電膜１２を堆積する箇所以外の部分に拡散することを避けることができる。従って、例えば、ソース／ドレイン領域４４上に形成される導電膜１３を薄く形成することが容易となる。

なお、本実施形態においても、上記の導電膜１３の形成は、第１の実施形態の変形例と同様に、マイクロ波を照射しつつＣＶＤ法を用いて導電膜１３を直接堆積しても良い。

（第３の実施形態）
図５を用いて本実施形態の製造方法を説明する。図５は、本実施形態の製造方法における各工程を示す断面図である。ここでは、シリコンウエハ（半導体基板）３０上に複数のダマシン構造の配線５０を形成する工程を例に説明するが、本発明は、このようなものに限られるものではない。なお、以下の本実施形態の説明において、第１及び第２の実施形態と同じ構成および機能を有する部分は、第１及び第２の実施形態と同じ符号を付し、その説明は省略するものとする。

まず、図５（ａ）に示すように、周知の方法を用いて、シリコンウエハ３０上に絶縁膜（第１の絶縁膜）２１を形成し、さらに、絶縁膜２１に所望の形状及び大きさを有する複数の溝５１を形成する。この溝５１は、絶縁膜２１を貫通し、その底部において、シリコンウエハ３０の表面が露出している。詳細には、絶縁膜２１は、酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、窒化ホウ素膜、酸窒化シリコン膜、炭化シリコン膜、有機材料膜、高分子材料膜、もしくはこれらの組み合わせからなるものであることができる。

次に、複数の溝５１を有する絶縁膜２１が設けられたシリコンウエハ３０に対して、第１の実施形態と同様に、２．４５ＧＨｚ〜２５ＧＨｚのマイクロ波を照射する。マイクロ波の照射条件は、溝５１の底部に露出したシリコンウエハ３０の表面温度が例えば１００〜５５０℃の範囲になるように設定する。この際、マイクロ波の吸収率が組成により異なることから、溝５１の底部に露出したシリコンウエハ３０の表面温度は、絶縁膜２１の上面温度、及び、絶縁膜２１からなる溝５１の側壁の温度に比べて５０℃以上高くなる。

図５（ｂ）に示すように、第１の実施形態と同様に、マイクロ波を照射して、溝５１の底部に露出したシリコンウエハ３０の表面温度が、絶縁膜２１の上面温度及び絶縁膜２１からなる溝５１の側壁の表面温度に比べて５０℃以上高い状態を保持しつつ、ＣＶＤ法を用いて、溝５１の中に配線材料として導電膜１３を堆積する。例えば、Ｎｉを含むガスとＳｉ_２Ｈ_６などのシリコンを含むガスとを混ぜ合わせた混合ガスを用いたＣＶＤ法により、ニッケルシリサイド膜１３を堆積する。このように形成することにより、第１の実施形態と同様に、導電膜１３は温度の高い溝５１の底部に露出したシリコンウエハ３０の表面上に選択的に堆積することができる。詳細には、溝５１の側壁の表面温度が低いことから、溝５１の側壁に導電膜１３が堆積することはなく、表面温度が高い、溝５１の底部に露出したシリコンウエハ３０の表面に選択的に導電膜１３が堆積する。従って、溝５１の底部から導電膜１３が順々に埋め込まれることから、溝５１の導電膜１３中にボイドが生成することを避けることができる。また、導電膜１３を堆積するために用いられるガスは、例えば、Ａｌ、Ｓｉ、Ｔｉ、Ｎｉ、Ｃｏ、Ｃｕ、Ｎｂ、Ｍｏ、Ｒｕ、Ｐｄ、Ａｇ、Ｓｎ、 Ｍｎ、Ｌａ、Ｈｆ、Ｔａ、Ｗから選択された少なくとも１つの元素を含むガスである。従って、形成される導電膜１３は、例えば、Ａｌ、Ｓｉ、Ｔｉ、Ｎｉ、Ｃｏ、Ｃｕ、Ｎｂ、Ｍｏ、Ｒｕ、Ｐｄ、Ａｇ、Ｓｎ、 Ｍｎ、Ｌａ、Ｈｆ、Ｔａ、Ｗから選択された少なくとも１つの元素を含む金属膜又は金属化合物膜である。

本実施形態においては、第１の実施形態と同様に、複数の溝５１を有する絶縁膜２１が設けられたシリコンウエハ３０に対してマイクロ波を照射することにより、溝５１の底部に露出したシリコンウエハ３０の表面温度が、絶縁膜２１の上面温度及び絶縁膜２１からなる溝５１の側壁の表面温度に比べて５０℃以上高くすることができ、このような状態を保持したままＣＶＤ法により導電膜１３を堆積した場合、表面温度の高い場所、すなわち、導電膜１３は温度の高い溝５１の底部に露出したシリコンウエハ３０の表面上に選択的に堆積することができる。従って、溝５１の底部から導電膜１３が堆積することとなるため、溝５１の中の導電膜１３中にボイドが生成することを避けることができる。さらに、導電膜１３が堆積する個所以外の部分に与える熱的なダメージを最小限に抑えることができ、加えて、導電膜１３にかかる材料コストや製造にかかるコストも抑えることができる。

さらに、本実施形態においては、第１の実施形態と同様に、ＣＶＤ法により導電膜１３を堆積する際に、マイクロ波を照射することから、ＲＴＡ等により加熱を行いつつＣＶＤ法により導電膜１３を堆積した場合に比べて、導電膜１３中の不純物を少なくすることができる。

また、本実施形態によれば、第１の実施形態と同様に、導電膜１３を堆積する箇所がそれ以外の部分に比べて高い温度とすることができることから、導電膜１３に含まれる金属元素が必要以上に導電膜１３を堆積する箇所以外の部分に拡散することを避けることができ、ひいては、形成された半導体装置においてリーク等の不良が生じることを避けることができる。

（第４の実施形態）
本実施形態は、第３の実施形態にかかる配線５０の製造方法を用いながらも、隣り合う配線５０の間にエアギャップ５１を形成する点が、第３の実施形態と異なる点である。そのため、用いられる絶縁膜２１は、第３の実施形態と異なり、有機材料膜、高分子材料膜、もしくはこれらの組み合わせからなるものである。

図６を用いて本実施形態の製造方法を説明する。図６は、本実施形態の製造方法における各工程を示す断面図である。ここでは、シリコンウエハ３０上に複数の配線５０を形成し、隣り合う配線５０の間にエアギャップ５２を形成する工程を例に説明するが、本発明は、このようなものに限られるものではない。なお、以下の本実施形態の説明において、これまで説明した実施形態と同じ構成および機能を有する部分は、同じ符号を付し、その説明は省略するものとする。

まず、図５（ａ）及び（ｂ）で示される第３の実施形態にかかる半導体装置の製造方法を行う。本実施形態においては、絶縁膜（第１の絶縁膜）２１は、有機材料膜、高分子材料膜、もしくはこれらの組み合わせからなるものであることができる。

次に、図６（ａ）に示すように、酸素アッシャー、酸素ＲＩＥ法を用いて絶縁膜２１を除去する。この際、先に行った導電膜１３を堆積する際における絶縁膜２１の温度上昇が少ないため、絶縁膜２１において膜硬化等といった膜の変質が起こることがなく、絶縁膜２１の除去が容易である。

そして、図６（ｂ）に示すように、被覆性の悪い絶縁膜（第２の絶縁膜）２２を配線５０の上に形成することによって、配線５０の間にエアギャップ５２を形成する。

本実施形態においては、導電膜１３を堆積する際に、導電膜１３を堆積する箇所がそれ以外の部分に比べて高い温度となることから、絶縁膜２１の温度上昇が少なく、膜硬化等といった膜の変質が起こることがないため、絶縁膜２１の除去が容易である。また、熱による変質を考慮しなくてよいことから、絶縁膜２１として特別な材料を用いる必要がない。

さらに、本実施形態においては、第３の実施形態と同様に、複数の溝５１を有する絶縁膜２１が設けられたシリコンウエハ３０に対してマイクロ波を照射することにより、溝５１の底部に露出したシリコンウエハ３０の表面温度が、絶縁膜２１の上面温度及び絶縁膜２１からなる溝５１の側壁の表面温度に比べて５０℃以上高くすることができ、このような状態を保持したままＣＶＤ法により導電膜１３を堆積した場合、表面温度の高い場所、すなわち、導電膜１３は温度の高い溝５１の底部に露出したシリコンウエハ３０の表面上に選択的に堆積することができる。従って、溝５１の底部から導電膜１３が堆積することとなるため、溝５１の中の導電膜１３中にボイドが生成することを避けることができる。さらに、導電膜１３が堆積する個所以外の部分に与える熱的なダメージを最小限に抑えることができ、加えて、導電膜１３にかかる材料コストや製造にかかるコストも抑えることができる。

さらに、本実施形態においては、第３の実施形態と同様に、ＣＶＤ法により導電膜１３を堆積する際に、マイクロ波を照射することから、ＲＴＡ等により加熱を行いつつＣＶＤ法により導電膜１３を堆積した場合に比べて、導電膜１３中の不純物を少なくすることができる。

また、本実施形態によれば、第３の実施形態と同様に、導電膜１３を堆積する箇所がそれ以外の部分に比べて高い温度となるために、導電膜１３に含まれる金属元素が必要以上に導電膜１３を堆積する箇所以外の部分に拡散することを避けることができ、ひいては、形成された半導体装置においてリーク等の不良が生じることを避けることができる。

なお、第３及び第４の実施形態は、先に説明したような、直接、溝５１中に導電膜１３を堆積して配線５０を形成する方法に限るものではなく、マイクロ波を照射して、溝５１中にシリコン膜等からなる導電膜１１を堆積したのち、ニッケル膜等からなる導電膜１２を導電膜１１の上に選択的に堆積し、さらに加熱処理して導電膜１１と導電膜１２とを反応させて、例えばニッケルシリサイド膜からなる導電膜１３を形成しても良い。

なお、これまで説明してきた実施形態は、半導体記憶装置の有する記憶素子等にも適用することができ、また、それぞれの半導体装置が有する、電極、配線、コンタクト、拡散層等の様々な個所に適用することができる。

また、これまで説明してきた実施形態においては、シリコンウエハ３０といった半導体基板は、必ずしもシリコン基板でなくてもよく、他の基板（例えば、ＳＯＩ（Silicon on insulator）基板やＳｉＧｅ基板など）でも良い。また、このような種々の基板上に半導体構造等が形成されたものでも良い。

本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ ＭＯＳＦＥＴ（半導体装置）
１１ 導電膜（第１の導電膜）
１２ 導電膜（第２の導電膜）
１３ 導電膜（第３の導電膜）
２１ 絶縁膜（第１の絶縁膜）
２２ 絶縁膜（第２の絶縁膜）
３０ シリコンウエハ（半導体基板）
４１ ゲート電極
４２ ゲート絶縁膜
４３ ゲート側壁膜
４４ ソース／ドレイン領域
５０ 配線
５１ 溝
５２ エアギャップ

Claims (7)

1. 第１の導電膜と第１の絶縁膜とをその表面に備える半導体基板に対して、マイクロ波を照射して、前記第１の導電膜の表面が前記第１の絶縁膜の表面と比べて５０℃以上高い状態に保持しつつ、ＣＶＤ法を用いて、第２の導電膜を、前記第１の導電膜の上に選択的に堆積し、
   前記第２の導電膜に対して熱処理を行い、前記第１の導電膜と、前記第２の導電膜とを反応させることにより、第３の導電膜を形成する、
   ことを特徴とする半導体装置の製造方法。
2. 第１の導電膜と第１の絶縁膜とをその表面に備える半導体基板に対して、マイクロ波を照射して、前記第１の導電膜の表面が前記第１の絶縁膜の表面と比べて５０℃以上高い状態に保持しつつ、ＣＶＤ法を用いて、第２の導電膜を、前記第１の導電膜の上に選択的に堆積する、
   ことを特徴とする半導体装置の製造方法。
3. 半導体基板上に第１の絶縁膜を形成し、
   前記第１の絶縁膜に、前記第１の絶縁膜を貫通するような複数の溝を形成し、
   前記第１の絶縁膜を備える前記半導体基板に対して、マイクロ波を照射して、前記溝の底部から露出した前記半導体基板の表面を前記第１の絶縁膜の表面と比べて５０℃以上高くなるように保持しつつ、ＣＶＤ法を用いて、第２の導電膜を、前記溝の底部から露出した前記半導体基板の表面の上に選択的に堆積する、
   ことを特徴とする半導体装置の製造方法。
4. 前記第２の導電膜として、Ａｌ、Ｓｉ、Ｔｉ、Ｎｉ、Ｃｏ、Ｃｕ、Ｎｂ、Ｍｏ、Ｒｕ、Ｐｄ、Ａｇ、Ｓｎ、 Ｍｎ、Ｌａ、Ｈｆ、Ｔａ、Ｗから選択された少なくとも１つの元素を含む金属膜、半金属膜、又は、金属化合物を用いることを特徴とする請求項１から３のいずれか１つに記載の半導体装置の製造方法。
5. 前記第１の絶縁膜として、酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、窒化ホウ素膜、酸窒化シリコン膜、炭化シリコン膜、有機材料膜、高分子材料膜、もしくはこれらの組み合わせからなる膜を用いることを特徴とする請求項１から４に記載の半導体装置の製造方法。
6. 前記第２の導電膜を堆積した後に、前記第１の絶縁膜を除去して、エアギャップを形成し、
   前記第２の導電膜と前記エアギャップとの上に第２の絶縁膜を形成する、
   ことを特徴とする請求項３に記載の半導体装置の製造方法。
7. 前記第１の絶縁膜として、有機材料膜又は高分子膜を用いることを特徴とする請求項６に記載の半導体装置の製造方法。

Images