JP2008166809A - ゲルマニウムシリサイドの形成方法及びゲルマニウムシリサイドが形成された半導体デバイス - Google Patents

ゲルマニウムシリサイドの形成方法及びゲルマニウムシリサイドが形成された半導体デバイス Download PDF

Info

Publication number
JP2008166809A
JP2008166809A JP2007337759A JP2007337759A JP2008166809A JP 2008166809 A JP2008166809 A JP 2008166809A JP 2007337759 A JP2007337759 A JP 2007337759A JP 2007337759 A JP2007337759 A JP 2007337759A JP 2008166809 A JP2008166809 A JP 2008166809A
Authority
JP
Japan
Prior art keywords
substrate
germanium
germanium silicide
forming
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007337759A
Other languages
English (en)
Inventor
Gentoku Ryo
鉉悳 梁
Chang-Wook Moon
昌郁 文
Jushaku Den
重錫 田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008166809A publication Critical patent/JP2008166809A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】ゲルマニウムシリサイドの形成方法及びゲルマニウムシリサイドが形成されたデバイスを提供する。
【解決手段】少なくとも一部領域がシリコンゲルマニウムからなる基板を提供するステップと、前記シリコンゲルマニウム上に金属層を形成するステップと、金属層が形成された基板を高圧で熱処理してゲルマニウムシリサイドを形成するステップと、を含むことを特徴とするゲルマニウムシリサイドの形成方法及びゲルマニウムシリサイドを形成した半導体デバイスである。
【選択図】図９

Description

本発明は、ゲルマニウムシリサイドの形成方法及びゲルマニウムシリサイドが形成された半導体デバイスに関する。
高密度集積回路（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ：ＬＳＩ）を構成するとき、多くの段階を連結して大規模ロジック回路を形成する。しかし、段階がつながる度にソース及びドレインに連結される金属ラインの抵抗が増大して抵抗値が高くなり、電力消耗が急増し、信号の伝播が遅くなるという問題が発生する。したがって、ソース及びドレインに金属を蒸着した後、熱処理を通じて形成させるシリサイドに対して非常に低い面抵抗が要求されている。
トランジスタの移動度を向上させるために、ソース及びドレインにシリコンゲルマニウム（ＳｉＧｅ）をエピタキシ成長させて圧縮ストレスを調節できる。ゲルマニウムシリサイドは、シリコンゲルマニウム上に金属を蒸着して熱処理工程を行うことによって形成される。しかし、熱処理工程は、ゲルマニウムシリサイドの抵抗を増加させる。
図１Ａは、シリサイドの形成のために現在利用される熱処理前の積層構造を示す図面であって、Ｓｉ基板上に金属を蒸着した構造を示す。図１Ｂは、ＳｉＧｅ基板に適したゲルマニウムシリサイドの形成のために現在利用される熱処理前の積層構造を示す図面であって、ＳｉＧｅ基板上に金属を蒸着した構造を示す。図１Ｃは、ＳｉＧｅ基板に適したシリサイドの形成のために現在利用される熱処理前の積層構造を示す図面であって、ＳｉＧｅ基板上にＳｉ層を形成した後に金属を蒸着した構造を示す。
金属をＳｉ基板に蒸着した図１Ａの構造を熱処理する時に生成されるシリサイドと異なり、図１Ｂの積層構造でのＳｉＧｅの場合、熱処理時に形成されるゲルマニウムシリサイドの抵抗がさらに大きいという問題が発生する。
それを解決するために、最近には、図１Ｃのように、ＳｉＧｅ基板上にＳｉ薄膜をエピタキシ工法で薄く成長させて金属を蒸着した後、熱処理を通じてシリサイドを形成させることによって、ゲルマニウムシリサイドの形成を防止する方法を利用している。この方法を利用する場合、図２に示したように低い面抵抗を確保できる。
図２は、図１Ａないし図１Ｃの構造を高速熱アニーリング（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ：ＲＴＡ）処理して形成したシリサイド及びゲルマニウムシリサイドの面抵抗特性を示すグラフである。図２において、横軸は、シリサイド形成温度を表す。図２のグラフは、非特許文献１に開示されている。図２から分かるように、Ｎｉ−Ｓｉ０．８Ｇｅ０．２構造（図１Ｂの積層構造）を熱処理した場合、面抵抗がＮｉ−Ｓｉ構造（図１Ａの積層構造）を熱処理した場合に比べて高くなるが、Ｎｉ−Ｓｉ／Ｓｉ０．８Ｇｅ０．２構造（図１Ｃの積層構造）を熱処理した場合の面抵抗は、再びＮｉ−Ｓｉ構造を熱処理した場合と同様に低くなりうる。
図２から分かるように、ＳｉＧｅ上にＳｉ薄膜をエピタキシに薄く成長させ、その上に金属層を形成すれば、熱処理時にゲルマニウムシリサイドの形成が抑制されて面抵抗を低める。しかし、この場合、Ｓｉ薄膜をエピタキシに薄く成長させる工程が追加されるので、半導体製作コスト及び製作時間が延長して収率が悪くなるという短所がある。図３は、ＲＴＡを行うことによるゲルマニウムシリサイドの形成過程を示すグラフであり、図４は、ＲＴＡを行うことによるシリサイド及びゲルマニウムシリサイドを有するダイオード素子のＩ−Ｖ特性を示すグラフである。図４において、左側のグラフは、Ｓｉ基板にＮｉ層を形成した後で熱処理してシリサイド（ＮｉＳｉ）を形成したサンプルに対するＩ−Ｖ特性を示し、右側のグラフは、ＳｉＧｅ基板にＮｉ層を形成した後で熱処理してゲルマニウムシリサイド（ＮｉＳｉＧｅ）を形成したサンプルに対するＩ−Ｖ特性を示す。図４のグラフは、非特許文献２に開示されている。
ゲルマニウムシリサイドの抵抗がシリサイドの抵抗に比べて高い理由は、図３から分かるように、ゲルマニウムシリサイドとＳｉＧｅとの粗い界面でゲルマニウムが局部的に蓄積されつつ界面が不均一になるためである。ゲルマニウムが局部的に蓄積される程度は、低温より高温でさらに大きく起きる。ゲルマニウムシリサイドのシリサイドに比べて大きい粗度及び界面電荷に起因して、図４のようにゲルマニウムシリサイドを有するダイオードの漏れ電流が顕著に増加しうる。
Ｔ．Ｈ．Ｙａｎｇ ｅｔ ａｌ．，ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．，ｖｏｌ．２４，ｐ．５４４，２００３ Ａ．Ｒ．Ｓａｈａ ｅｔ ａｌ．，Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｒｅｌｉａｂｉｌｉｔｙ，ｖｏｌ．４５，ｐ．１１５４，２００５
本発明の目的は、ゲルマニウムシリサイドと基板との界面粗度を向上させ、面抵抗を低めるゲルマニウムシリサイドの形成方法及びゲルマニウムシリサイドが形成された半導体デバイスを提供するところにある。
前記目的を達成するために、本発明の実施形態によるゲルマニウムシリサイドの形成方法は、少なくとも一部領域がシリコンゲルマニウムからなり、そのシリコンゲルマニウム上に金属層が形成された基板を準備するステップと、前記金属層が形成された積層構造に高圧で熱処理してゲルマニウムシリサイドを形成するステップと、を含む。
前記熱処理は、約３ないし約１００気圧の相対的に高圧下で行われる。例えば、熱処理は、約１０気圧下で行われる。
また、前記熱処理は、約１００ないし約６００℃の温度で行われる。例えば、熱処理は、約３００℃の温度で行われる。
前記熱処理は、ゲルマニウムシリサイド化工程でありうる。
前記金属層は、単一層または複数の層が積層された構造で形成される。
また、前記金属層は、単一原子からなるか、合金からなる。
前記基板は、シリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ；０＜ｘ＜１）基板である。
このとき、前記基板は、一部領域にドーピング領域を備え、前記金属層は、ドーピング領域上に形成される。
前記基板は、シリコン基板であり、前記基板の一部分にシリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ；０＜ｘ＜１）からなる領域を備え、前記金属層は、シリコンゲルマニウムからなる領域上に形成される。
このとき、前記シリコンゲルマニウムからなる領域はドーピングされる。
前記目的を達成するために、本発明の実施形態による半導体デバイスは、基板に形成されたソース及びドレイン領域を備える。ゲルマニウムシリサイドは、前記ソース及びドレイン領域上に備えられる。
前記ゲルマニウムシリサイドは、その一部にシリコンゲルマニウムが形成された基板を準備して形成される。金属層がシリコンゲルマニウム上に形成される。熱処理は、ゲルマニウムシリサイドを形成するように相対的に高圧下で基板上に行われる。
本発明の実施形態のようにＨＰＡを利用してゲルマニウムシリサイドを形成すれば、既存のＲＴＡ方法に比べて低温で短時間にさらに低い面抵抗値が得られる。
また、形成されたゲルマニウムシリサイドとＳｉＧｅ基板との界面粗度が向上し、これによって界面電荷が減少して漏れ電流が低くなるので、素子特性が改善される。
以下、添付された図面を参照しつつ、本発明の実施形態によるゲルマニウムシリサイドの形成方法及びそれを適用してゲルマニウムシリサイドが形成されたデバイスを詳細に説明する。
本発明は、ゲルマニウムシリサイドを形成するために使われてきた既存の方法とは異なり、相対的に高圧でアニーリングを行うことによって、ゲルマニウムシリサイドと基板との界面粗度を向上させ、面抵抗を低める方法を提示する。
図５Ａ及び図５Ｂは、本発明の一実施形態によるゲルマニウムシリサイドの形成方法を概略的に示す図面である。
本発明の一実施形態によるゲルマニウムシリサイドの形成方法によれば、まず、図５Ａのように、少なくとも一部領域３がＳｉＧｅからなり、そのＳｉＧｅからなる領域３上に金属層５が形成された基板１を準備する。
前記基板１としては、シリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ；０＜ｘ＜１）基板を備える。
代案として、前記基板１としては、Ｓｉ基板を備え、その基板１の一部分にシリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ；０＜ｘ＜１）からなる領域３を備え、その領域３上に前記金属層５を形成することもできる。このとき、ＳｉＧｅは、それを形成しようとする領域３にエピタキシ成長されうる。後述する半導体デバイスの実施形態のように、ＳｉＧｅを形成しようとする領域３は、ソースやドレインまたはゲート電極の上面となりうる。
すなわち、前記基板１としては、Ｓｉ基板またはシリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ；０＜ｘ＜１）基板を備えるが、このとき、少なくとも図５Ａで点線で表示された領域３は、シリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ；０＜ｘ＜１）からなりうる。そして、前記領域３上に金属層５が形成されうる。
このとき、前記領域３は、トランジスタの構成時にソースまたはドレインとして役割を行うように、不純物でドーピングされたドーピング領域でありうる。
前記金属層５は、単一層または複数の層が積層された構造で形成される。また、前記金属層は、単一原子からなるか、または合金からなる。
例えば、前記金属層５は、Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｃｏ，Ｎｉ，Ｃｕ，Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｈｆ，Ｔａ，Ｗ，Ｒｅ，Ｉｒ，Ｐｔ，Ｌａ，Ｓｍ，Ｇｄ，Ｄｙ，Ｅｒ，Ｙｂ及びＴｉＮからなる群から選択された一種以上の物質またはその合金で単一層または複数の層が積層された構造で形成される。
次いで、図５Ｂのように、少なくとも金属層５が形成される領域３がＳｉＧｅからなる基板１を大気圧以上の相対的に高圧下で熱処理する。これにより、金属層５のＳｉＧｅと隣接した領域にゲルマニウムシリサイド７が形成される。図５Ｂでは、金属層５の全体がゲルマニウムシリサイド７で形成される例を示す。
熱処理は、約３気圧ないし約１００気圧の相対的に高圧下で行われる。例えば、熱処理は、約１０気圧以上の圧力下で行われる。また、熱処理は、約１００ないし約６００℃の温度で行われる。例えば、熱処理は、約３００℃の温度で行われる。このとき、熱処理は、ゲルマニウムシリサイド化工程により行われる。ゲルマニウムシリサイド化工程のために、金属層５と基板１との間に十分な反応を起こす温度及び圧力下で加熱される。高圧下での熱処理後、金属層にゲルマニウムシリサイドで形成されていない領域が存在する場合、このゲルマニウムシリサイドで形成されていない金属層領域は、ウェットエッチングにより除去される。
前記のように高圧下で熱処理すれば、ＲＴＡ方法を適用した場合に比べて比較的低いアニーリング温度下でも、ゲルマニウムシリサイドと基板との界面粗度を精度向上させ、かつ面抵抗の低いゲルマニウムシリサイドを形成できる。
図６Ａ及び図６Ｂは、ＳｉＧｅ基板にＰｔを蒸着した後、ＲＴＡ処理及び１０気圧下で高圧熱処理（Ｈｉｇｈ Ｐｒｅｓｓｕｒｅ Ａｎｎｅａｌｉｎｇ：ＨＰＡ）を２分間行ったサンプルの面抵抗特性を示す図面である。図６Ａは、ＲＴＡ及びＨＰＡによるゲルマニウムシリサイドの面抵抗特性をログスケールで示し、図６Ｂは、ＲＴＡ及びＨＰＡによるゲルマニウムシリサイドの面抵抗特性をライナースケールで示す。図６Ａ及び図６Ｂに示すように、ＲＴＡ処理を行って得られたサンプルの場合、約４００℃以下の温度で相対的に非常に高い抵抗を表すが、これは、約４００℃以下の温度は、ＲＴＡ処理によるゲルマニウムシリサイド（ＰｔＳｉＧｅ）の形成にほとんど助けにならないためである。ＲＴＡ処理は、ゲルマニウムシリサイドの形成のために相対的に高い温度を要する。
図６Ａ及び図６Ｂに示すように、ＲＴＡ処理を行って得られたサンプルの場合、約６００℃の温度で面抵抗が最も低い。これは、ＲＴＡ処理を行った場合には、非常に高温でＲＴＡ処理を行って始めてゲルマニウムシリサイド（ＰｔＳｉＧｅ）が形成されることを意味する。逆に、本発明の実施形態による高圧熱処理により得られたサンプルの面抵抗は、ＲＴＡ処理によるものより低く、短時間内に相対的に低い温度（例えば、約３００℃）で得られる。したがって、ゲルマニウムシリサイドは、本発明の実施形態による高圧熱処理により相対的に低い温度（例えば、３００℃）で形成される。
図７Ａ及び図７Ｂは、３００℃でＲＴＡ処理後にウェットエッチングしたサンプルの透過電子顕微鏡（ＴＥＭ）イメージ及びエネルギー分散型Ｘ線分光装置（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｗｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＳ）結果を示す図面である。図７Ａ及び図７Ｂに示すように、約４００℃以下の温度は、ＲＴＡ工程でゲルマニウムシリサイドの形成に助けにならない。
図８Ａは、６００℃でＲＴＡ処理したサンプルのＴＥＭイメージを示す。図８Ｂは、約３００℃、約１０気圧で本発明の実施形態によって熱処理したサンプルのＴＥＭイメージを示す。図８Ａでは、６００℃でＲＴＡ処理を行った場合、ゲルマニウムシリサイド（ＰｔＳｉＧｅ）が形成されることを示す。しかし、図８Ａから分かるように、高温でＲＴＡ処理により形成されたゲルマニウムシリサイドの界面及び表面粗度は不良である。
図８Ｂは、約３００℃で本発明の実施形態によるＨＰＡにより形成されるゲルマニウムシリサイド（ＰｔＳｉＧｅ）を示す。図８Ｂから分かるように、ＨＰＡを行った場合、約６００℃の高温でＲＴＡ処理を行った場合に比べて、低温でもゲルマニウムシリサイドが形成され、その形成されるゲルマニウムシリサイドの界面及び表面粗度が精度向上する。これから、ＨＰＡ時にゲルマニウムの局部的な拡散が抑制されつつゲルマニウムシリサイドが形成されるということが分かる。
前記したように、相対的に高圧で行われる熱処理は、ゲルマニウムシリサイドと基板との間の界面粗度を低下させ、ゲルマニウムシリサイドの面抵抗を減少させる。さらに、本発明の実施形態による熱処理は、ＲＴＡ処理と比較するとき、相対的に低い温度を伴うことができる。したがって、本発明の実施形態によるゲルマニウムシリサイドの形成方法を適用してソース及びドレイン上にゲルマニウムシリサイドを形成すれば、トランジスタのソース及びドレインに連結されるメタルラインの問題を解決でき、ゲルマニウムシリサイドを適用した高速用トランジスタを実現できる。
前記したような本発明の実施形態によるＨＰＡを適用してゲルマニウムシリサイドを形成した半導体デバイスは、基本的に図９のトランジスタ構造を有する。
図９に示すように、本発明の実施形態による半導体デバイスは、基板１１に形成されたソース及びドレイン１３，１５と、前記基板１１上に形成されたゲート電極１９と、を備えるトランジスタ１０、及び前記した本発明によるＨＰＡにより前記ソース及びドレイン領域１３，１５上に形成されたゲルマニウムシリサイド部材２１，２５を備える。前記トランジスタ１０は、前記ゲート電極１９と基板１１との間に形成されたゲート絶縁膜１８をさらに備える。前記ゲート絶縁膜１８と前記ゲート電極１９とは、側壁３１，３２により取り囲まれる。
前記基板１１は、Ｓｉ基板であり、前記ソース及びドレイン領域１３，１５は、シリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ；０＜ｘ＜１）からなる。かかる構造は、基板上のソース及びドレイン領域１３，１５内にシリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ；０＜ｘ＜１）をエピタキシ成長させて得られる。
代案として、前記基板１１自体がシリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ；０＜ｘ＜１）基板でありうる。
前記のように、ソース及びドレイン領域１３，１５内にシリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ；０＜ｘ＜１）をエピタキシ成長させるか、または基板１１自体をＳｉＧｅ基板として使用することにより、ソース及びドレイン領域１３，１５は、ＳｉＧｅからなる。このソース及びドレイン領域１３，１５は、所定の不純物でドーピングされて形成されうる。
前記半導体デバイス１０面上に前述したような金属層を形成し、本発明の実施形態によるＨＰＡを行えば、ソース及びドレイン領域１３，１５上に相対的に平坦な界面及び低い面抵抗を有するゲルマニウムシリサイド部材２１，２５が形成される。
したがって、トランジスタの移動度を向上させるために、ソース及びドレインにＳｉＧｅをエピタキシ成長させて圧縮ストレスを調節する方法が最近に高速用トランジスタに適用されているが、本発明の実施形態によるゲルマニウムシリサイドの形成方法を適用する場合、通常的な高速用トランジスタでは、低い面抵抗を確保するようにシリサイド化に先立ってＳｉＧｅ上にエピタキシＳｉ薄膜層を必要とする一方、本発明の実施形態によるゲルマニウムシルサイドの形成方法では、付加的なＳｉ薄膜層なしに低い面抵抗が得られるので、半導体デバイスの特性及び収率を向上させる。
以上では、トランジスタ１０のソース及びドレイン領域１３，１５上にゲルマニウムシリサイドを形成する場合について説明及び図示したが、本発明の実施形態がこれに限定されるものではない。
例えば、本発明の実施形態によるゲルマニウムシリサイドの形成方法は、トランジスタ１０のゲート電極１９にメタルライン（図示せず）の形成のためのゲルマニウムシリサイドの形成時にも適用され、その他にも、面抵抗を低めるために、界面及び粗度特性に優れたゲルマニウムシリサイドを適用する必要がある多様なデバイスに対して適用される。
本発明の実施形態によるＨＰＡ方法を適用してゲルマニウムシリサイドを形成した半導体デバイスは、マイクロプロセッサ、デジタルシグナルプロセシング、中央処理装置、ロジックデバイスなどでロジックの単位セルとして使われるトランジスタ自体となり、その他にも低い面抵抗条件を要求する多様なＬＳＩロジック回路及びその素子となりうる。結果的に、本発明の実施形態によるトランジスタは、さらに速い速度及びさらに低いパワー消耗を提示できる。
本発明は、例えばトランジスタやロジック回路関連の技術分野に適用可能である。
シリサイドの形成のために現在利用される熱処理前の積層構造を示す図面であって、Ｓｉ基板上に金属を蒸着した構造を示す。 ＳｉＧｅ基板にゲルマニウムシリサイドの形成のために現在利用される熱処理前の積層構造を示す図面であって、ＳｉＧｅ基板上に金属を蒸着した構造を示す。 ＳｉＧｅ基板にシリサイドの形成のために現在利用される熱処理前の積層構造を示す図面であって、ＳｉＧｅ基板上にＳｉ層を形成した後で金属を蒸着した構造を示す。 図１Ａないし図１Ｃの構造をＲＴＡ処理して形成したシリサイド及びゲルマニウムシリサイドの面抵抗特性を示す図面である。 ＲＴＡを行うことにより形成されるゲルマニウムシリサイドの形成過程を示す図面である。 ＲＴＡを行うことによるシリサイド及びゲルマニウムシリサイドを有するダイオード素子のＩ−Ｖ特性を示す図面である。 本発明の一実施形態によるゲルマニウムシリサイドの形成方法を概略的に示す図面である。 本発明の一実施形態によるゲルマニウムシリサイドの形成方法を概略的に示す図面である。 ＳｉＧｅ基板にＰｔを蒸着した後、ＲＴＡ処理及び１０気圧下でＨＰＡを２分間行ったサンプルの面抵抗特性を示す図面であって、ログスケールで二つのサンプルの面抵抗を示す。 ＳｉＧｅ基板にＰｔを蒸着した後、ＲＴＡ処理及び１０気圧下でＨＰＡを２分間行ったサンプルの面抵抗特性を示す図面であって、ライナースケールで二つのサンプルの面抵抗を示す。 ３００℃でＲＴＡ処理後にウェットエッチングしたサンプルのＴＥＭイメージである。 ３００℃でＲＴＡ処理後にウェットエッチングしたサンプルのＥＤＳ結果を示す図面である。 ６００℃でＲＴＡ処理したサンプルのＴＥＭイメージである。 ３００℃、１０気圧でＨＰＡしたサンプルのＴＥＭイメージである。 本発明のＨＰＡを適用してゲルマニウムシリサイドを形成した半導体デバイスの一実施形態を示す図面である。
符号の説明
１０ トランジスタ
１１ 基板
１３ ソース領域
１５ ドレイン領域
１８ ゲート絶縁膜
１９ ゲート電極
２１，２５ ゲルマニウムシリサイド部材

Claims (16)

  1. 少なくとも一部領域がシリコンゲルマニウムからなる基板を準備するステップと、
    前記シリコンゲルマニウム上に金属層を形成するステップと、
    前記金属層が形成された基板を高圧で熱処理してゲルマニウムシリサイドを形成するステップと、を含むことを特徴とするゲルマニウムシリサイドの形成方法。
  2. 前記熱処理は、３気圧ないし１００気圧の圧力下で行われることを特徴とする請求項１に記載のゲルマニウムシリサイドの形成方法。
  3. 前記熱処理は、１０気圧の圧力で行われることを特徴とする請求項２に記載のゲルマニウムシリサイドの形成方法。
  4. 前記熱処理は、１００ないし６００℃の温度で行われることを特徴とする請求項１に記載のゲルマニウムシリサイドの形成方法。
  5. 前記熱処理は、３００℃の温度で行われることを特徴とする請求項４に記載のゲルマニウムシリサイドの形成方法。
  6. 前記熱処理は、ゲルマニウムシリサイド化工程であることを特徴とする請求項１に記載のゲルマニウムシリサイドの形成方法。
  7. 前記金属層は、単一層または複数の層が積層された構造で形成されることを特徴とする請求項１に記載のゲルマニウムシリサイドの形成方法。
  8. 前記金属層は、単一元素からなるか、または複数の元素の合金からなることを特徴とする請求項１に記載のゲルマニウムシリサイドの形成方法。
  9. 前記基板は、シリコンゲルマニウム基板であることを特徴とする請求項１に記載のゲルマニウムシリサイドの形成方法。
  10. 前記基板は、一部領域にドーピング領域を備え、
    前記金属層は、ドーピング領域上に形成されることを特徴とする請求項９に記載のゲルマニウムシリサイドの形成方法。
  11. 前記基板は、シリコン基板であることを特徴とする請求項１に記載のゲルマニウムシリサイドの形成方法。
  12. 前記シリコンゲルマニウムからなる前記基板の領域はドーピングされたことを特徴とする請求項１１に記載のゲルマニウムシリサイドの形成方法。
  13. ソース領域及びドレイン領域が形成された基板と、前記基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース領域及びドレイン領域上に請求項１ないし８のうちいずれか一項に記載の方法により形成されたゲルマニウムシリサイドと、を備えることを特徴とする半導体デバイス。
  14. 前記基板は、シリコン基板であり、
    前記第１及び第２ドーピング領域は、エピタキシ成長されたシリコンゲルマニウムを含むことを特徴とする請求項１３に記載の半導体デバイス。
  15. 前記ソース領域及びドレイン領域は、不純物でドーピングされたことを特徴とする請求項１３に記載の半導体デバイス。
  16. 前記基板は、シリコンゲルマニウム基板であることを特徴とする請求項１３に記載の半導体デバイス。
JP2007337759A 2006-12-29 2007-12-27 ゲルマニウムシリサイドの形成方法及びゲルマニウムシリサイドが形成された半導体デバイス Pending JP2008166809A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060138859A KR20080062764A (ko) 2006-12-29 2006-12-29 게르마늄실리사이드 형성방법 및 이를 적용하여 게르마늄실리사이드가 형성된 디바이스

Publications (1)

Publication Number Publication Date
JP2008166809A true JP2008166809A (ja) 2008-07-17

Family

ID=39593523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007337759A Pending JP2008166809A (ja) 2006-12-29 2007-12-27 ゲルマニウムシリサイドの形成方法及びゲルマニウムシリサイドが形成された半導体デバイス

Country Status (4)

Country Link
US (1) US20080164533A1 (ja)
JP (1) JP2008166809A (ja)
KR (1) KR20080062764A (ja)
CN (1) CN101261938A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101480788B1 (ko) 2014-03-27 2015-01-14 성균관대학교산학협력단 반도체 소자의 실리사이드 형성방법 및 반도체 소자용 소스/드레인
KR20160079856A (ko) 2013-11-18 2016-07-06 후지필름 가부시키가이샤 변성 레지스트의 박리액, 이것을 이용한 변성 레지스트의 박리 방법 및 반도체 기판 제품의 제조 방법
KR20160083034A (ko) 2013-11-18 2016-07-11 후지필름 가부시키가이샤 변성 레지스트의 박리 방법, 이것에 이용하는 변성 레지스트의 박리액 및 반도체 기판 제품의 제조 방법
KR20160083025A (ko) 2013-11-18 2016-07-11 후지필름 가부시키가이샤 반도체 기판의 처리액, 처리 방법, 이들을 이용한 반도체 기판 제품의 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165433B (zh) * 2013-04-01 2015-10-28 清华大学 一种半导体栅结构及其形成方法
TWI794363B (zh) * 2017-12-20 2023-03-01 美商應用材料股份有限公司 金屬薄膜之高壓氧化
CN110534407B (zh) * 2019-07-18 2022-03-25 上海先积集成电路有限公司 构建激光再晶化Si-Ge互扩抑制模型及制备Ge/Si虚衬底的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679585A (en) * 1996-11-15 1997-10-21 Advanced Micro Devices, Inc. Method for forming metal silicide on a semiconductor surface with minimal effect on pre-existing implants
US6174806B1 (en) * 1997-01-28 2001-01-16 Micron Technology, Inc. High pressure anneals of integrated circuit structures
KR100269328B1 (ko) * 1997-12-31 2000-10-16 윤종용 원자층 증착 공정을 이용하는 도전층 형성방법
US6787864B2 (en) * 2002-09-30 2004-09-07 Advanced Micro Devices, Inc. Mosfets incorporating nickel germanosilicided gate and methods for their formation
US6949482B2 (en) * 2003-12-08 2005-09-27 Intel Corporation Method for improving transistor performance through reducing the salicide interface resistance
US7528024B2 (en) * 2004-05-24 2009-05-05 Texas Instruments Incorporated Dual work function metal gate integration in semiconductor devices
JP4557879B2 (ja) * 2005-12-09 2010-10-06 株式会社東芝 半導体装置及びその製造方法
US7432559B2 (en) * 2006-09-19 2008-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation on SiGe
US8039284B2 (en) * 2006-12-18 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dual metal silicides for lowering contact resistance
US7741171B2 (en) * 2007-05-15 2010-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Oxygen-rich layers underlying BPSG

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160079856A (ko) 2013-11-18 2016-07-06 후지필름 가부시키가이샤 변성 레지스트의 박리액, 이것을 이용한 변성 레지스트의 박리 방법 및 반도체 기판 제품의 제조 방법
KR20160083034A (ko) 2013-11-18 2016-07-11 후지필름 가부시키가이샤 변성 레지스트의 박리 방법, 이것에 이용하는 변성 레지스트의 박리액 및 반도체 기판 제품의 제조 방법
KR20160083025A (ko) 2013-11-18 2016-07-11 후지필름 가부시키가이샤 반도체 기판의 처리액, 처리 방법, 이들을 이용한 반도체 기판 제품의 제조 방법
US10199210B2 (en) 2013-11-18 2019-02-05 Fujifilm Corporation Semiconductor substrate treatment liquid, treatment method, and method for manufacturing semiconductor-substrate product using these
KR101480788B1 (ko) 2014-03-27 2015-01-14 성균관대학교산학협력단 반도체 소자의 실리사이드 형성방법 및 반도체 소자용 소스/드레인

Also Published As

Publication number Publication date
KR20080062764A (ko) 2008-07-03
CN101261938A (zh) 2008-09-10
US20080164533A1 (en) 2008-07-10

Similar Documents

Publication Publication Date Title
US10361306B2 (en) High acceptor level doping in silicon germanium
JP5450652B2 (ja) 金属ソース／ドレイン及びコンフォーマル再成長ソース／ドレインにより発生される一軸性歪みを有する量子井戸ｍｏｓｆｅｔチャネル
JP5463040B2 (ja) 局所的にＧｅを濃縮するステップを含む、絶縁層上に半導体を製造するステップ
US20080064197A1 (en) STRUCTURES AND METHODS FOR MANUFACTURING OF DISLOCATION FREE STRESSED CHANNELS IN BULK SILICON AND SOI MOS DEVICES BY GATE STRESS ENGINEERING WITH SiGe AND/OR Si:C
JP2008166809A (ja) ゲルマニウムシリサイドの形成方法及びゲルマニウムシリサイドが形成された半導体デバイス
KR101194843B1 (ko) Ｇｅ 실리사이드층의 형성방법, Ｇｅ 실리사이드층을포함하는 반도체 소자 및 그의 제조방법
JP2006140447A (ja) 半導体装置およびその製造方法
US7670885B2 (en) Thin-film semiconductor device and method for manufacturing the same
TW200421608A (en) Method of forming a thick strained silicon layer and semiconductor structures incorporating a thick strained silicon layer
US9418870B2 (en) Silicon germanium-on-insulator formation by thermal mixing
US20090065807A1 (en) Semiconductor device and fabrication method for the same
KR19990013586A (ko) 금속 불순물과 사전-비정질화를 이용한 실리사이드층의 형성방법
JP4509026B2 (ja) ニッケルシリサイド膜の形成方法、半導体装置の製造方法およびニッケルシリサイド膜のエッチング方法
US8546259B2 (en) Nickel silicide formation for semiconductor components
JP2009123960A (ja) 半導体装置
TWI337390B (en) Method for semiconductor device performance enhancement
US8470703B2 (en) Semiconductor device and method of fabricating the same
US7569499B2 (en) Semiconductor device made by multiple anneal of stress inducing layer
JP2000196086A (ja) チタンポリサイドゲ―トの形成方法
JP2007324187A (ja) 半導体装置及びその製造方法
US7303990B2 (en) Nickel-silicon compound forming method, semiconductor device manufacturing method, and semiconductor device
CN112701044B (zh) 应变锗沟道晶体管及其制备方法
KR102274716B1 (ko) 반도체 소자의 콘택 및 반도체 소자의 콘택 형성 방법
KR20220056164A (ko) 반도체 소자의 콘택 및 반도체 소자의 콘택 형성 방법
JP2004128493A (ja) ニッケル−シリコン系化合物の形成方法、半導体装置の製造方法、および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101115

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20120321