CN107785321A - 半导体结构的制造方法 - Google Patents

半导体结构的制造方法 Download PDF

Info

Publication number
CN107785321A
CN107785321A CN201610744290.XA CN201610744290A CN107785321A CN 107785321 A CN107785321 A CN 107785321A CN 201610744290 A CN201610744290 A CN 201610744290A CN 107785321 A CN107785321 A CN 107785321A
Authority
CN
China
Prior art keywords
substrate
forming
annealing
interlayer dielectric
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610744290.XA
Other languages
English (en)
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610744290.XA priority Critical patent/CN107785321A/zh
Publication of CN107785321A publication Critical patent/CN107785321A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构的制造方法，包括：提供衬底；在衬底上形成栅极结构；在栅极结构两侧的衬底内形成应力层；对应力层进行离子掺杂，形成源漏掺杂区；形成覆盖应力层的层间介质层；形成层间介质层后，对衬底进行第一退火处理，激活源漏掺杂区的掺杂离子。本发明在形成覆盖所述应力层的层间介质层后，对所述衬底进行第一退火处理。在所述层间介质层的覆盖作用下，所述层间介质层可以对所述应力层起到压抑作用，抑制所述应力层在所述第一退火处理的温度影响下发生应力释放，且还可以抑制所述应力层在所述温度影响下的收缩现象，从而可以避免所述应力层形成质量和性能下降的问题，进而可以提高半导体器件的电学性能。

Description

半导体结构的制造方法
技术领域
本发明涉及半导体领域，尤其涉及一种半导体结构的制造方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。
现有半导体器件制作工艺中，载流子的迁移率是影响晶体管性能的主要因素之一。有效提高载流子迁移率成为了晶体管器件制造工艺的重点之一。由于应力可以改变硅材料的能隙和载流子迁移率，因此通过形成应力层来提高MOS晶体管的性能成为越来越常用的手段。具体地，在NMOS器件中形成能提供拉应力的应力层以提高电子迁移率，在PMOS器件中形成能提供压应力的应力层以提高空穴迁移率。
但是，现有技术形成的半导体器件的电学性能有待提高。
发明内容
本发明解决的问题是提供一种半导体结构的制造方法，提高半导体器件的电学性能。
为解决上述问题，本发明提供一种半导体结构的制造方法，包括：提供衬底；在所述衬底上形成栅极结构；在所述栅极结构两侧的衬底内形成应力层；对所述应力层进行离子掺杂，形成源漏掺杂区；形成覆盖所述应力层的层间介质层；形成所述层间介质层后，对所述衬底进行第一退火处理，激活所述源漏掺杂区的掺杂离子。
可选的，所述衬底用于形成N型晶体管，所述应力层的材料为SiC、SiP或SiCP；或者，所述衬底用于形成P型晶体管，所述应力层的材料为SiGe、SiB或SiGeB。
可选的，所述衬底用于形成鳍式场效应管；提供衬底的步骤中，所述衬底上形成有分立的鳍部；在所述衬底上形成栅极结构的步骤中，形成横跨所述鳍部且覆盖部分鳍部顶部和侧壁表面的栅极结构；在所述栅极结构两侧的衬底内形成应力层的步骤中，在所述栅极结构两侧的鳍部内形成所述应力层。
可选的，在所述栅极结构两侧的衬底内形成应力层的步骤包括：去除所述栅极结构两侧部分厚度的鳍部，在所述栅极结构两侧的鳍部内形成沟槽；采用选择性外延工艺在所述沟槽内形成所述应力层。
可选的，对所述应力层进行离子掺杂的步骤包括：在所述栅极结构两侧的鳍部内形成所述应力层的过程中进行原位自掺杂，形成源漏掺杂区。
可选的，所述衬底用于形成N型晶体管，原位自掺杂P离子，掺杂浓度为1E19atom/cm3至5E22atom/cm3；或者，所述衬底用于形成P型晶体管，原位自掺杂B离子，掺杂浓度为2E19atom/cm3至5E22atom/cm3。
可选的，对所述衬底进行第一退火处理的步骤包括：对所述衬底进行尖峰退火处理。
可选的，对所述衬底进行第一退火处理的步骤包括：对所述衬底进行尖峰退火处理和激光退火处理。
可选的，所述尖峰退火处理的工艺参数包括：退火温度为1000℃至1050℃，压强为一个标准大气压。
可选的，所述激光退火处理的工艺参数包括：退火温度为1200℃至1300℃。
可选的，所述层间介质层的材料为氧化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
可选的，形成所述层间介质层的步骤包括：在所述衬底上形成覆盖所述应力层的前驱隔离膜，所述前驱隔离膜还覆盖所述栅极结构；对所述前驱隔离膜进行第二退火处理，将所述前驱隔离膜转化为层间介质膜；采用平坦化工艺，去除高于所述栅极结构顶部的层间介质膜，形成层间介质层。
可选的，形成所述前驱隔离膜的工艺为流动性化学气相沉积。
可选的，所述层间介质层的材料为氧化硅，所述流动性化学气相沉积工艺的步骤包括：在所述衬底上沉积包含Si、H、N和O的薄膜前驱体；对所述薄膜前驱体进行紫外光照射，使Si-H键断开；在紫外光照射后，对所述薄膜前驱体进行水汽退火处理，使Si与O反应形成前驱隔离膜。
可选的，沉积所述薄膜前驱体的工艺温度为40℃至90℃；所述水汽退火处理的工艺参数包括：退火温度为350℃至850℃，退火时间为10分钟至60分钟。
可选的，所述第二退火处理的工艺为快速热退火工艺。
可选的，所述快速热退火工艺的参数包括：退火温度为950℃至1100℃，退火时间为0秒至20秒，压强为一个标准大气压。
可选的，所述层间介质层的厚度为至
与现有技术相比，本发明的技术方案具有以下优点：
本发明在形成覆盖所述应力层的层间介质层后，对所述衬底进行第一退火处理。在所述层间介质层的覆盖作用下，所述层间介质层可以对所述应力层起到压抑作用，抑制所述应力层在所述第一退火处理的温度影响下发生应力释放，且还可以抑制所述应力层在所述温度影响下的收缩现象，从而可以避免所述应力层形成质量和性能下降的问题，进而可以提高半导体器件的电学性能。
附图说明
图1至图8是本发明半导体结构的制造方法一实施例中各步骤对应结构示意图。
具体实施方式
由背景技术可知，半导体器件的电学性能有待提高，结合一种半导体结构的制造方法分析其原因在于。所述半导体结构的制造方法包括如下步骤：
提供衬底以及位于衬底上的分立的鳍部；形成横跨所述鳍部且覆盖部分鳍部顶部和侧壁表面的栅极结构；在所述栅极结构两侧的鳍部内形成应力层，并采用原位自掺杂工艺形成源漏掺杂区；对所述衬底进行退火处理，用于激活所述源漏掺杂区内的掺杂离子，以及修复所述源漏掺杂区内的晶格损伤。
但是，所述退火处理的退火温度较高，接近所述应力层材料的熔点，在所述高温影响下，所述应力层容易释放部分应力并发生收缩现象，从而导致所述应力层的形成质量和性能下降，所述应力层对提高载流子迁移率的效果变差，进而导致半导体器件的电学性能下降。
为了解决所述技术问题，本发明提供一种半导体器件的制造方法，包括：提供衬底；在所述衬底上形成栅极结构；在所述栅极结构两侧的衬底内形成应力层；对所述应力层进行离子掺杂，形成源漏掺杂区；形成覆盖所述应力层的层间介质层；形成所述层间介质层后，对所述衬底进行第一退火处理，激活所述源漏掺杂区的掺杂离子。
发明在形成覆盖所述应力层的层间介质层后，对所述衬底进行第一退火处理。在所述层间介质层的覆盖作用下，所述层间介质层可以对所述应力层起到压抑作用，抑制所述应力层在所述第一退火处理的温度影响下发生应力释放，且还可以抑制所述应力层在所述温度影响下的收缩现象，从而可以避免所述应力层形成质量和性能下降的问题，进而可以提高半导体器件的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图8是本发明半导体结构的制造方法一实施例中各步骤对应结构示意图。
结合参考图1和图2，图1是立体图，图2是图1沿AA1割线的剖面结构示意图，提供衬底100。
所述衬底100为后续形成半导体结构提供工艺基础。
本实施例中，所述衬底100用于形成鳍式场效应管；相应的，所述衬底100上形成有分立的鳍部110。
本实施例中，所述衬底100为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。
所述鳍部110的材料与所述衬底100的材料相同。本实施例中，所述鳍部110的材料为硅。其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟。
所述衬底100包括第一区域Ⅰ(如图2所示)和第二区域Ⅱ(如图2所示)。本实施例中，所述第一区域Ⅰ衬底100用于形成P型晶体管，所述第二区域Ⅱ衬底100用于形成N型晶体管。在另一实施例中，所述第一区域衬底用于形成N型晶体管，所述第二区域衬底用于形成P型晶体管。在其他实施例中，所述第一区域衬底和第二区域衬底还可以用于形成相同类型的晶体管。
具体地，形成所述衬底100和鳍部110的步骤包括：提供初始衬底；在所述初始衬底表面形成图形化的第一硬掩膜层200；以所述第一硬掩膜层200为掩膜刻蚀所述初始衬底，刻蚀后的初始衬底作为衬底100，位于衬底100表面的凸起作为鳍部110。
本实施例中，形成所述衬底100和鳍部110后，保留位于所述鳍部110顶部的第一硬掩膜层200。所述第一硬掩膜层200的材料为氮化硅，后续在进行平坦化处理工艺时，所述第一硬掩膜层200顶部表面用于定义平坦化处理工艺的停止位置，起到保护鳍部110顶部的作用。
结合参考图3，需要说明的是，形成所述衬底100和鳍部110后，所述制造方法还包括：在所述鳍部110之间的衬底100上形成隔离结构101。
所述隔离结构101作为半导体结构的隔离结构，用于对相邻器件起到隔离作用。本实施例中，所述隔离结构101的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以为氮化硅或氮氧化硅。
需要说明的是，本实施例中，所述隔离结构101是浅沟槽隔离层。
具体地，形成所述隔离结构101的步骤包括：在所述鳍部110之间的衬底100上形成隔离膜，所述隔离膜的顶部高于所述第一硬掩膜层200(如图2所示)顶部；研磨去除高于所述第一硬掩膜层200顶部的隔离膜；去除部分厚度的剩余隔离膜以形成隔离结构101；去除所述第一硬掩膜层200。
本实施例中，采用湿法刻蚀工艺，去除部分厚度的剩余隔离膜。在其他实施例中，还可以采用干法刻蚀工艺，或者，干法刻蚀和湿法刻蚀相结合的工艺。
本实施例中，采用湿法刻蚀工艺去除所述第一硬掩膜层200。所述第一硬掩膜层200的材料为氮化硅，相应的，所述湿法刻蚀工艺所采用的刻蚀溶液为磷酸溶液。
参考图4，图4是沿鳍部延伸方向(如图1中BB1方向)割线的剖面结构示意图，在所述衬底100上形成栅极结构(未标示)。
本实施例中，所述衬底100上形成有分立的鳍部110；相应的，形成所述栅极结构的步骤中，所述栅极结构横跨所述鳍部110且覆盖部分鳍部110顶部和侧壁表面。
本实施例中，所述栅极结构为伪栅结构，所述栅极结构为后续形成金属栅极结构占据空间位置。在另一实施例中，所述栅极结构还可以是金属栅极结构。
本实施例中，所述第一区域Ⅰ的栅极结构横跨所述第一区域Ⅰ鳍部110表面且覆盖所述第一区域Ⅰ鳍部110部分顶部和侧壁表面；所述第二区域Ⅱ的栅极结构横跨所述第二区域Ⅱ鳍部110表面且覆盖所述第二区域Ⅱ鳍部110部分顶部和侧壁表面。
具体地，所述栅极结构包括栅氧化层111，以及位于所述栅氧化层111表面的伪栅电极层112。
所述栅氧化层111的材料为氧化硅，所述伪栅电极层112的材料为多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳。本实施例中，所述伪栅电极层112的材料为多晶硅。
具体地，形成所述栅极结构的步骤包括：形成覆盖所述鳍部110的栅氧化层111；在所述栅氧化层111表面形成伪栅电极膜；对所述伪栅电极膜进行平坦化处理；在所述伪栅电极膜表面形成第二硬掩膜层210；以所述第二硬掩膜层210为掩膜，图形化所述伪栅电极膜，在所述栅氧化层111表面形成伪栅电极层112。
本实施例中，所述第二硬掩膜层210的材料为氮化硅。
需要说明的是，形成所述栅极结构后，保留位于所述伪栅电极层112顶部的第二硬掩膜层210。后续在进行平坦化处理工艺时，所述第二硬掩膜层210顶部表面用于定义平坦化处理工艺的停止位置，起到保护所述伪栅电极层112顶部的作用。
结合参考图5，需要说明的是，形成所述栅极结构(未标示)后，所述制造方法还包括：在所述栅极结构侧壁上形成侧墙120。
所述侧墙120作为后续在所述栅极结构两侧形成应力层工艺中的刻蚀掩膜；且所述侧墙121与所述应力层的材料晶格常数失配，因此在形成所述应力层的过程中，不会在所述侧墙120表面生长薄膜，从而可以对所述栅极结构侧壁起到保护作用。
所述侧墙120的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，所述侧墙120可以为单层结构或叠层结构。本实施例中，所述侧墙120为单层结构，所述侧墙120的材料为氮化硅。
需要说明的是，本实施例中，所述侧墙120还形成于所述第二硬掩膜层210的侧壁。
本实施例中，在形成所述侧墙120的工艺过程中，去除所述侧墙120两侧的栅氧化层111。
继续参考图5，在所述栅极结构(未标示)两侧的衬底100内形成应力层(未标示)；对所述应力层进行离子掺杂，形成源漏掺杂区(图未示)。
所述应力层用于向沟道区提供应力作用，从而提高晶体管的载流子迁移率。
本实施例中，在所述栅极结构两侧的鳍部110内形成所述应力层(未标示)。
具体地，在所述栅极结构两侧的鳍部110内形成所述应力层的步骤包括：以所述侧墙120为刻蚀掩膜，去除所述栅极结构两侧部分厚度的鳍部110，在所述栅极结构两侧的鳍部110内形成沟槽；采用选择性外延工艺在所述沟槽内形成所述应力层。
需要说明的是，所述衬底100包括第一区域Ⅰ和第二区域Ⅱ，相应的，在所述栅极结构两侧的鳍部110内形成所述应力层的步骤中，在所述第一区域Ⅰ栅极结构两侧的鳍部110内形成第一应力层131；在所述第二区域Ⅱ栅极结构两侧的鳍部110内形成第二应力层132。
所述第一区域Ⅰ衬底100用于形成P型晶体管，相应的，所述第一应力层131为P型应力层。本实施例中，所述第一应力层131的材料为SiGe，所述第一应力层131用于向P型晶体管的沟道区提供压应力作用，从而提高P型晶体管的空穴迁移率。在其他实施例中，所述第一应力层的材料还可以为SiB或SiGeB。
所述第二区域Ⅱ衬底100用于形成N型晶体管，相应的，所述第二应力层132为N型应力层。本实施例中，所述第二应力层132的材料为SiC，所述第二应力层132用于向N型晶体管的沟道区提供拉应力作用，从而提高N型晶体管的电子迁移率。在其他实施例中，所述第二应力层的材料还可以为SiP或SiCP。
本实施例中，所述第一应力层131的材料为SiGe，形成所述第一应力层131的工艺参数包括：反应温度为650℃至850℃；反应气体包括硅源气体和锗源气体，所述硅源气体包括SiH4、SiH2Cl2或Si2Cl6，所述硅源气体的气体流量为0.5slm至30slm；所述锗源气体包括GeH4，所述锗源气体的气体流量为0.5slm至20slm。
本实施例中，所述第二应力层132的材料为SiC，形成所述第二应力层132的工艺参数包括：反应温度为650℃至850℃；反应气体包括硅源气体和碳源气体，所述硅源气体包括SiH4、SiH2Cl2或Si2Cl6，所述硅源气体的气体流量为0.5slm至30slm；所述碳源气体包括丙烷(C3H6)，所述碳源气体的气体流量为0.5slm至25slm。
本实施例中，对所述应力层进行离子掺杂以形成源漏掺杂区的步骤包括：在所述栅极结构两侧的鳍部110内形成应力层的过程中进行原位自掺杂，形成源漏掺杂区(图未示)。
具体地，在形成所述第一应力层131的过程中，原位自掺杂B离子，掺杂浓度为1E19atom/cm3至5E22atom/cm3；在形成所述第二应力层132的过程中，原位自掺杂P离子，掺杂浓度为2E19atom/cm3至5E22atom/cm3。
结合参考图6，需要说明的是，形成所述第一应力层131和第二应力层132后，所述制造方法还包括：形成覆盖所述隔离结构101、鳍部110、栅极结构(未标示)和应力层(未标示)的刻蚀阻挡层140。
所述刻蚀阻挡层140用于作为后续接触孔刻蚀工艺中的刻蚀停止层，且所述刻蚀阻挡层140顶部用于定义后续平坦化工艺的停止位置。本实施例中，所述刻蚀阻挡层140的材料为氮化硅。
需要说明的是，所述伪栅电极层112顶部形成有所述第二硬掩膜层210，所述栅极结构和第二硬掩膜层210侧壁上形成有所述侧墙120；相应的，所述刻蚀阻挡层140还覆盖所述侧墙120表面和第二硬掩膜层210顶部。
参考图7，形成覆盖所述应力层(未标示)的层间介质层150。
所述层间介质层150的材料为绝缘材料，例如为氧化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。本实施例中，所述层间介质层150的材料为氧化硅。
本实施例中，在所述栅极结构(未标示)之间形成覆盖所述应力层(未标示)和所述栅极结构的层间介质层150。
具体地，所述层间介质层150覆盖所述第一应力层131和第二应力层132；且所述层间介质层150与所述第一区域Ⅰ和第二区域Ⅱ的栅极结构齐平并露出所述伪栅电极层112。
本实施例中，形成所述层间介质层150的步骤包括：在所述衬底100上形成覆盖所述应力层的前驱隔离膜，所述前驱隔离膜还覆盖所述栅极结构；对所述前驱隔离膜进行第二退火处理，将所述前驱隔离膜转化为层间介质膜；采用平坦化工艺，去除高于所述栅极结构顶部的层间介质膜，形成层间介质层150。
需要说明的是，去除高于所述栅极结构顶部的层间介质膜的步骤中，先去除高于所述刻蚀阻挡层140的层间介质膜，再去除高于所述栅极结构顶部的剩余层间介质膜，且同时去除高于所述栅极结构顶部的刻蚀阻挡层140和第二硬掩膜层210(如图6所示)。
本实施例中，形成所述前驱隔离膜的工艺为流动性化学气相沉积工艺(FCVD，Flowable Chemical Vapor Deposition)，使得形成的层间介质层150在所述鳍部110之间的拐角处的填充效果较好。在另一实施例中，还可以采用高纵宽比化学气相沉积工艺(HARPCVD)形成所述前驱隔离膜。
具体地，所述层间介质层150的材料为氧化硅，所述流动性化学气相沉积工艺的步骤包括：在所述衬底100上沉积包含Si、H、N和O的薄膜前驱体；对所述薄膜前驱体进行紫外光照射，使Si-H键断开；在紫外光照射后，对所述薄膜前驱体进行水汽退火处理，使Si与O反应形成前驱隔离膜。
本实施例中，沉积所述薄膜前驱体的工艺温度为40℃至90℃；所述水汽退火处理的工艺参数包括：退火温度为350℃至850℃，退火时间为10分钟至60分钟。
所述水汽退火处理的温度较低，因此所述水汽退火处理的温度对所述应力层的影响可以忽略，从而可以避免所述应力层出现应力释放或收缩的问题。
本实施例中，所述第二退火处理的工艺为快速热退火工艺。具体地，所述快速热退火工艺的参数包括：退火温度为950℃至1100℃，退火时间为0秒至20秒，压强为一个标准大气压。
所述第二退火处理中，退火时间较短，因此对所述应力层的影响可以忽略，从而可以避免所述应力层出现应力释放或收缩的问题。
本实施例中，所述层间介质层150的厚度为至
参考图8，形成所述层间介质层150后，对所述衬底100进行第一退火处理300，激活所述源漏掺杂区(图未示)的掺杂离子。
所述第一退火处理300不仅用于激活所述源漏掺杂区(图未示)内的掺杂离子，还用于修复所述源漏掺杂区内的晶格损伤。
本实施例中，对所述衬底100进行第一退火处理300的步骤包括：对所述衬底100进行尖峰退火处理；完成所述尖峰退火处理后，对所述衬底100进行激光退火处理。
需要说明的是，所述尖峰退火处理用于激活所述源漏掺杂区内的掺杂离子，还可以用于修复所述源漏掺杂区内的晶格损伤，从而减小沟道漏电流；所述激光退火处理用于激活所述源漏掺杂区。
本实施例中，所述第一退火处理300的工艺压强为一个标准大气压。
所述尖峰退火处理的退火温度不宜过高，也不宜过低。如果所述尖峰退火处理的退火温度过低，难以激活所述源漏掺杂区内的掺杂离子，且难以修复所述源漏掺杂区内的晶格损伤；如果所述尖峰退火处理的退火温度过高，容易对所述衬底100内其他掺杂离子的分布造成不良影响，且容易接近所述应力层(未标示)材料的熔点，而使所述应力层释放部分应力并发生收缩现象，从而导致所述应力层的性能下降。为此，本实施例中，所述尖峰退火处理的退火温度为1000℃至1050℃。
所述激光退火处理的退火温度不宜过高，也不宜过低。如果所述激光退火处理的退火温度过低，难以激活所述源漏掺杂区内的掺杂离子或激活效率较差；如果所述激光退火处理的退火温度过高，容易对所述衬底100内其他掺杂离子的分布造成不良影响，且容易接近所述应力层材料的熔点，而使所述应力层释放部分应力并发生收缩现象，从而导致所述应力层的性能下降。为此，本实施例中，所述激光退火处理的退火温度为1200℃至1300℃。
需要说明的是，所述激光退火的退火温度较高且退火速度快，具有较好的激活效率较高。
还需要说明的是，本实施例中，先进行所述尖峰退火处理，完成所述尖峰退火处理后进行所述激光退火处理。在另一实施例中，还可以先进行激光退火处理，完成所述激光退火处理后进行尖峰退火处理。在又一实施例中，还可以仅采取所述尖峰退火处理。
还需要说明的是，所述栅极结构伪栅结构，完成所述第一退火处理300后，后续步骤还包括：去除所述栅极结构，在所述层间介质层150内形成开口；在所述开口中形成金属栅极结构，所述金属栅极结构包括位于所述开口侧壁和底部的栅介质层；位于所述栅介质层上的功函数层，以及位于所述功函数层上且填充满所述开口的金属层。
本实施例中，形成覆盖所述第一应力层131(如图8所示)和第二应力层132(如图8所示)的层间介质层150(如图8所示)后，对所述衬底100(如图8所示)进行第一退火处理300(如图8所示)。在所述层间介质层150的覆盖作用下，所述层间介质层150可以对所述第一应力层131和第二应力层132起到压抑作用，抑制所述第一应力层131和第二应力层132在所述第一退火处理300的温度影响下发生应力释放，且还可以抑制所述第一应力层131和第二应力层132在所述温度影响下的收缩现象，从而可以避免所述第一应力层131和第二应力层132形成质量和性能下降的问题，进而可以提高半导体器件的电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的制造方法，其特征在于，包括：
提供衬底；
在所述衬底上形成栅极结构；
在所述栅极结构两侧的衬底内形成应力层；
对所述应力层进行离子掺杂，形成源漏掺杂区；
形成覆盖所述应力层的层间介质层；
形成所述层间介质层后，对所述衬底进行第一退火处理，激活所述源漏掺杂区的掺杂离子。
2.如权利要求1所述的半导体结构的制造方法，其特征在于，所述衬底用于形成N型晶体管，所述应力层的材料为SiC、SiP或SiCP；
或者，
所述衬底用于形成P型晶体管，所述应力层的材料为SiGe、SiB或SiGeB。
3.如权利要求1所述的半导体结构的制造方法，其特征在于，所述衬底用于形成鳍式场效应管；
提供衬底的步骤中，所述衬底上形成有分立的鳍部；
在所述衬底上形成栅极结构的步骤中，形成横跨所述鳍部且覆盖部分鳍部顶部和侧壁表面的栅极结构；
在所述栅极结构两侧的衬底内形成应力层的步骤中，在所述栅极结构两侧的鳍部内形成所述应力层。
4.如权利要求3所述的半导体结构的制造方法，其特征在于，在所述栅极结构两侧的衬底内形成应力层的步骤包括：去除所述栅极结构两侧部分厚度的鳍部，在所述栅极结构两侧的鳍部内形成沟槽；
采用选择性外延工艺在所述沟槽内形成所述应力层。
5.如权利要求4所述的半导体结构的制造方法，其特征在于，对所述应力层进行离子掺杂的步骤包括：在所述栅极结构两侧的鳍部内形成所述应力层的过程中进行原位自掺杂，形成源漏掺杂区。
6.如权利要求5所述的半导体结构的制造方法，其特征在于，所述衬底用于形成N型晶体管，原位自掺杂P离子，掺杂浓度为1E19atom/cm3至5E22atom/cm3；
或者，
所述衬底用于形成P型晶体管，原位自掺杂B离子，掺杂浓度为2E19atom/cm3至5E22atom/cm3。
7.如权利要求1所述的半导体结构的制造方法，其特征在于，对所述衬底进行第一退火处理的步骤包括：对所述衬底进行尖峰退火处理。
8.如权利要求1所述的半导体结构的制造方法，其特征在于，对所述衬底进行第一退火处理的步骤包括：对所述衬底进行尖峰退火处理和激光退火处理。
9.如权利要求7或8所述的半导体结构的制造方法，其特征在于，所述尖峰退火处理的工艺参数包括：退火温度为1000℃至1050℃，压强为一个标准大气压。
10.如权利要求8所述的半导体结构的制造方法，其特征在于，所述激光退火处理的工艺参数包括：退火温度为1200℃至1300℃。
11.如权利要求1所述的半导体结构的制造方法，其特征在于，所述层间介质层的材料为氧化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
12.如权利要求1所述的半导体结构的制造方法，其特征在于，形成所述层间介质层的步骤包括：在所述衬底上形成覆盖所述应力层的前驱隔离膜，所述前驱隔离膜还覆盖所述栅极结构；
对所述前驱隔离膜进行第二退火处理，将所述前驱隔离膜转化为层间介质膜；
采用平坦化工艺，去除高于所述栅极结构顶部的层间介质膜，形成层间介质层。
13.如权利要求12所述的半导体结构的制造方法，其特征在于，形成所述前驱隔离膜的工艺为流动性化学气相沉积。
14.如权利要求13所述的半导体结构的制造方法，其特征在于，所述层间介质层的材料为氧化硅，所述流动性化学气相沉积工艺的步骤包括：在所述衬底上沉积包含Si、H、N和O的薄膜前驱体；
对所述薄膜前驱体进行紫外光照射，使Si-H键断开；
在紫外光照射后，对所述薄膜前驱体进行水汽退火处理，使Si与O反应形成前驱隔离膜。
15.如权利要求14所述的半导体结构的制造方法，其特征在于，沉积所述薄膜前驱体的工艺温度为40℃至90℃；
所述水汽退火处理的工艺参数包括：退火温度为350℃至850℃，退火时间为10分钟至60分钟。
16.如权利要求12所述的半导体结构的制造方法，其特征在于，所述第二退火处理的工艺为快速热退火工艺。
17.如权利要求16所述的半导体结构的制造方法，其特征在于，所述快速热退火工艺的参数包括：退火温度为950℃至1100℃，退火时间为0秒至20秒，压强为一个标准大气压。
18.如权利要求1所述的半导体结构的制造方法，其特征在于，所述层间介质层的厚度为至
CN201610744290.XA 2016-08-26 2016-08-26 半导体结构的制造方法 Pending CN107785321A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610744290.XA CN107785321A (zh) 2016-08-26 2016-08-26 半导体结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610744290.XA CN107785321A (zh) 2016-08-26 2016-08-26 半导体结构的制造方法

Publications (1)

Publication Number Publication Date
CN107785321A true CN107785321A (zh) 2018-03-09

Family

ID=61441437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610744290.XA Pending CN107785321A (zh) 2016-08-26 2016-08-26 半导体结构的制造方法

Country Status (1)

Country Link
CN (1) CN107785321A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110714A (zh) * 2009-12-24 2011-06-29 台湾积体电路制造股份有限公司 半导体元件及其形成方法
US20110248348A1 (en) * 2010-04-08 2011-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid Gate Process For Fabricating Finfet Device
CN103022100A (zh) * 2011-09-27 2013-04-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的结构及其形成方法
CN105097522A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105225937A (zh) * 2014-06-30 2016-01-06 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105336572A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105514041A (zh) * 2014-09-26 2016-04-20 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110714A (zh) * 2009-12-24 2011-06-29 台湾积体电路制造股份有限公司 半导体元件及其形成方法
US20110248348A1 (en) * 2010-04-08 2011-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid Gate Process For Fabricating Finfet Device
CN103022100A (zh) * 2011-09-27 2013-04-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的结构及其形成方法
CN105097522A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105225937A (zh) * 2014-06-30 2016-01-06 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105336572A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105514041A (zh) * 2014-09-26 2016-04-20 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Similar Documents

Publication Publication Date Title
US10741453B2 (en) FinFET device
CN105470132B (zh) 鳍式场效应管的形成方法
EP3306665A2 (en) Semiconductor structure and fabrication method thereof
EP3242320A1 (en) Finfet and fabrication method thereof
US9570589B2 (en) FINFET semiconductor device and fabrication method
CN107785422B (zh) 半导体结构及其制造方法
CN107785261A (zh) 半导体结构及其制造方法
CN108461544B (zh) 半导体结构及其形成方法
CN107785266B (zh) 半导体结构的制造方法
CN108538724B (zh) 半导体结构及其形成方法
CN107481933B (zh) 半导体结构及其制造方法
CN105448679A (zh) 半导体器件的形成方法
CN107785262B (zh) 半导体结构的制造方法
CN108389905B (zh) 半导体结构及其形成方法
CN107591398A (zh) 半导体结构及其形成方法
US10460996B2 (en) Fin field effect transistor and fabrication method thereof
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN109087892B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN109309056B (zh) 半导体结构及其形成方法
CN108074870B (zh) 晶体管及其形成方法
CN109841524B (zh) 半导体结构及其形成方法
CN107437533B (zh) 半导体结构及其制造方法
CN107302028B (zh) 半导体结构及其形成方法
CN107275211B (zh) 鳍式场效应管的形成方法
CN107785321A (zh) 半导体结构的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180309

RJ01 Rejection of invention patent application after publication